CN1185834C - 在分组传输系统中控制比特流的读出速率的方法 - Google Patents

在分组传输系统中控制比特流的读出速率的方法 Download PDF

Info

Publication number
CN1185834C
CN1185834C CNB011169583A CN01116958A CN1185834C CN 1185834 C CN1185834 C CN 1185834C CN B011169583 A CNB011169583 A CN B011169583A CN 01116958 A CN01116958 A CN 01116958A CN 1185834 C CN1185834 C CN 1185834C
Authority
CN
China
Prior art keywords
time
bit stream
bit
grouping
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB011169583A
Other languages
English (en)
Other versions
CN1352502A (zh
Inventor
志贺知久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1352502A publication Critical patent/CN1352502A/zh
Application granted granted Critical
Publication of CN1185834C publication Critical patent/CN1185834C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40058—Isochronous transmission
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40071—Packet processing; Packet format
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40117—Interconnection of audio or video/imaging devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5614—User Network Interface
    • H04L2012/5616—Terminal equipment, e.g. codecs, synch.
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Transmitters (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

在用于发送规定速率的比特值，同时分组该比特流的分组传输系统中，发送侧提供用于周期地给分组比特流提供首标比特位置信息的装置，和用于把每个分组与供给首标比特位置时间相加的装置，并且接收侧提供临时存储的装置，用于临时地存储接收的分组；用于提取加到接收的分组上首标比特位置时间的装置；和使用提取的时间，用于控制来自临时存储装置的比特流读出操作速率的装置。

Description

在分组传输系统中控制 比特流的读出速率的方法
本发明涉及分组传输系统，该系统适用于使用通信控制总线发送固定速率比特流，同时分组该比特流，该总线符合IEEE-P1394(以后称″P1394串行总线″)。上面描述的串行总线详细公开在″IEEE串行总线的技术规范″(1993年10月14日发布)。
在常规的分组传输系统中，当从发送侧向接收侧发送比特流且分组该比特流时，在发送侧的首标提供在比特流的首部，该比特流首部以预定的格式分组，并且在接收侧，该分组首标的位置被检测以与发送侧首标的位置同步。
然而，在这个常规的方法中，用于检测首标位置的装置每当比特流的格式变化时必须改变，因此，存在着与应用有关的问题。
本发明的目的是提供一种分组传输系统，当发送任何速率和任何格式的比特流时，该系统能够匹配接收侧和发送侧之间的比特速率，而无需取决于任何应用。
本发明的另一个目的是提供一种分组传输系统，该系统能够匹配接收侧和发送侧之间的比特流速率，并能控制它们之间的相位为固定相位。
本发明的再一个目的是提供一种分组传输系统，该系统能够检测在传输运行期间的数据丢失量。
本申请的申请人具有如下申请作为与本申请相关的申请：
1.欧洲公开专利申请No.0614297
2.日本专利申No.平-5-126682
3.日本专利申请No.平-5-200055
4.日本专利申No.平-6-51246
5.日本专利申请No.平-6-134940
6.日本专利申请No.平-6-165883
对于上述6个申请的相应的美国专利申请现在尚未授权。
为了达到上述目的，根据本发明的一个方面，一种分组传输系统，用于发送规定速率的比特流，而同时分组该比特流，其特征在于：发送侧具有用于周期性地供给分组的比特流，该比特流具有其首称比特的位置信息(此后称为″首标比特位置″)的装置和用于把供给首标比特位置的时间与每个分组相加的装置；并且接收侧具有临时存储的装置，用于临时地存储接收的分组，用于提取首标比特位置的时间的装置，该比特位置被加到接收的分组信息；和使用提取的时间用于控制从临时存储装置中读出比特流操作速率的装置。
在上述的分组传输系统中，用于供给首标比特位置的装置包括一个计数器，该计数器工作在与比特流相同的速率。在通过相加预定值到从接收的分组提取首标比特位置的时间而得到的时间，比特流位置被置于在接收侧的比特流的首标比特的位置，并且根据首标比特位置的间隔控制在接收侧比特流的读出速率。
根据本发明的另一个方面，一种分组传输系统，用于发送预定速率的比特流，而同时分组该比特流，其特征在于，发送侧提供用于相加比特流的比特位置到每个分组的每个预定时间的装置，和接收侧根据在发送侧加到比特流的比特位置用于设定在接收侧首标比特位置的装置，并发送它到临时存储装置；和根据在接收侧首标比特位置从临时存储装置读出的时间和从分组信息包中提取首标比特位置的时间，用于控制从临时存储装置中读出比特流速率的装置。
在如上所描述的分组传输系统中，在发送侧的该分组长度被加给该分组并在接收侧使用该分组长度和比特流的比特位置检测在传输操作期间的数据丢失量。
而且，在上述的分组传输系统中，发送侧的时间与接收侧的时间相符合。
根据本发明，在接收侧，提取在发送侧加给该分组比特流的首标比特位置的时间，并根据提取的时间，控制在接收侧从临时存储装置中读出比特流的速率。因此，在发送侧和接收侧之间比特流的速率能被匹配。
在接收侧读出比特流的速率被控制，以便在通过相加预定值到从接收的分组信息包提取首标比特位置的时间而得到的时间，比特流位置被置于在接收侧比特流的首标比特的位置，并且首标比特位置的间隔之间的差被置于等于零。
根据在发送侧加上的比特流的比特位置，设置在接收侧的首标比特位置，并且根据从临时存储装置读出的首标比特位置的时间和从分组中提取的首标比特位置的时间，控制在接收侧读出比特流的速率。根据这种操作，发送侧和接收侧之间比特流的速率能够匹配，而且它们之间的相位关系能保持固定。
根据本发明，当任何速率或任何格式的一个比特流被发送时，在发送侧的比特流速率和在接收侧的比特流速率能够互相匹配，而与任何应用无关。
因此，根据本发明，在发送侧比特流速率和在接收侧比特流速率能够互相匹配，而且它们之间的相位关系能被控制为固定的。此外，根据本发明，能够检测在数据传输操作期间的数据丢失量。
附图的简单描述：
图1是在本发明的第一个实施例中在发送侧对于信号的时间图；
图2是表示根据本发明的第一实施例的传输电路的方框图；
图3是在本发明的第一实施例中在接收侧对于信号的时间图；
图4是表示在第一实施例中在发送和接收侧在首标比特和周期之间关系的图；
图5是表示在本发明的第一实施例中接收电路的方框图；
图6是在本发明的第二实施例中在发送侧对于信号的时间图；
图7是表示根据本发明的第二实施例的发送电路的方框图；
图8是根据本发明的第二实施例的接收侧对于信号的时间图；
图9是表示根据本发明的第二实施例的接收电路的方框图；
图10是使用P1394串行总线的通信系统的图；和
图11是表示P1394串行总线的通信周期的图。
本发明将以下面的次序详细描述：
(1)使用P1394串行总线的通信系统，
(2)本发明的第一实施例
(3)本发明的第二实施例
1)使用P1394串行总线的通信系统
将描述两个实施例在P1394串行总线上发送4Mbps的比特流。首先，将描述使用P1394串行总线的通信系统，该总线为两个实施例公共使用。
图10表示这样一个通信系统。该通信系统包括四个数字视频磁带记录器(VTR1至4)，一个数字摄像编码器(CAM)，一个编辑器和一个计算机。这些设备通过P1394串行总线的电缆一个一个地连接。这些设备具有中继信息信号和控制信号的功能这些信号能通过P1394串行总线输出，以便该通信系统等效于各个设备被连接到该公共P1394串行总线的通信系统。
具有公共总线的设备的数据发送以每个预定通信周期(例如125μs)的时分复用方式来进行，如图11所示。在总线上通信周期的管理由预定设备来执行，该设备被称为″周期控制器″(Cyclemaster)，而且周期控制器发送一个代表通信周期开始时间的同步分组到总线上的另一个设备，启动通信周期内的数据传输。当各个设备通过P1394串行总线互相连接构成一个通信系统时，通过在IEEE-P1394规定的装置周期控制器被自动地确定。
在一个通信周期期间作为数据传输方式有两种类型的数据，等时数据例如视频数据，音频数据等，和异步数据，例如连接控制命令等。在异步数据分组之前发送等时数据分组。多个等时数据分组可通过分别附加具有信道号1，2，3，…N各个等时数据分组来互相区别开。从发送所有信道的等时数据分组传输的结束直到下一个周期开始分组的期间被用于传输异步数据信息组。
2)第一实施例
参见图1首先描述第一实施例中发送侧的定时，在图1中，(a)代表输入比特流，(b)代表用于计数时钟4MHz的计数器的输出值，和(c)代表发送的等时数据分组。在本发明中传输目标的分组被限定为等时数据分组，因此这里称为″分组″。
如在IEEE-P1394的技术规范中规定，被发送的输入比特流每125μs被分一组。在这种情况下，如后面所描述，在周期T1期间被写入到FIFO的比特流被发送作为分组P1，和在周期T2期间被写入到FIFO的比特流被发送作为分组P2。
在这个实施例中，输入的比特流被假定为是以固定周期重复的比特阵列的集合，即实际没有固定周期或是以另一个周期重复的比特流被认为比特阵列的集合，这些比特阵列以固定周期重复，而且它实际上是处于成帧工作。使用计数器执行成帧工作，而计数器工作在与输入比特率相同的速率。计数器的输出值表示在图1的(b)。
有两种类型的分组。分组的一种类型是在其首标处提供同步时间(Sync Time)，另一种类型的分组在其首标处未提供同步时间。这取决于在发送的分组中的比特流内是否包含比特流的首标比特。在这个实施例中，在计数器值等于零的位置被设置为首标。
同步时间规定为P1394的周期计时器指示在帧的首标比特的时间。在每个设备中提供周期计时器，并且它具有进行一周的时间为预定期间(例如128秒)。
在发送侧和接收侧的时钟是相互独立的，而且因此它们相互是不同步的。因此，时钟的误差是累积的，而且因此在发送侧写入到FIFO的比特流的速率和从FIFO读出比特流的速率是相互逐渐偏离的。使用的同步时间作为调整这种偏离的信息。后面将描述这种调整方法的细节。
在这个实施例的传输系统中，通过分析比特流的内容不能确定首标比特，因为这个系统不取决于任何应用。因此，准备一个计数器，该计数器以与比特流相同速率逐一增加，而且在计数器的输出值等于零的位置为长于125μs，它等于P1394的一个周期，因为两个或更多个同步时间不能被写入到一个分组中。在这个实施例中使用具有一个周期长250μs的计数器，例如，当计数4MHz的时钟1000次时，计数器进行一周。
因为在图1的周期T1期间，计数器输出值等于零，同步时间提供分组P1。同样，在周期T3期间同步时间提供分组P3，因为计数器的输出值等于零。但是，在周期T2期间，计数器的值不等于零，没有同步时间提供到分组P2。在图1中从当计数计输出值等于零时比特流的值假定是A，B，C，…。在后面为描述接收侧将使用这些值。A，B，C，…的每一个不限于1比特，但可能是多比特。
2-2)下面参见图2将描述传输电路，输入比特流a被同步于4MHz时钟b写入到FIFO。另一方面，P1394接口(以后称为″P1394 I/F″)3输出读出请求信号e到同步时间提供电路2指示同步时间提供电路2从FIFO1读出数据。
同步时间提供电路2判断同步时间是否应当写入到被输出的分组。如果判断同步时间被写入，同步时间作为数据f输出到P1394I/F3。此后，读出的请求信号c响应读出请求信号e从FIFO1读出的数据，输出到FIFO1并且传送数据d到P1394 I/F3。
执行同步时间是否应当提供的判断如下。计数器由时钟6计数的计数器4的输出值被输出到比较电路5。当计数器14的输出值等于零时，比较电路5输出其输出信号到同步时间提供电路2和锁存器6。用这种操作，有可能同步时间提供电路2能判断同步时间是否应当被写入到是有关被写入的分组。
在这种情况下，作为同步时间被写入的值是锁存器6的输出值。当比较电路5输出并输出它到同步时间提供电路2时，锁存器6锁存周期计时器7的值。
从计数器8输出的分组长度g相应于在前面周期被写的比特流的长度。这个值被提供到P1394 I/F3。在实际的电路中，如图1所示，由于在写入定时和时钟之间的抖动，在125μs的一个周期期间被写入的比特流的长度不需要是固定的。因此，该分组长度被提供到P1394 I/F3的每个周期。P1394 I/F3在125μs周期的首标处输出一个复位信号。比较电路5和计数器8用复位信号h复位，并且为下一个周期工作备用。
2-3)接收侧的时间
接着，参见图3，将描述接收侧的时间。在图3中，(a)表示接收的分组，(b)表示根据接收分组产生的比特流，和(c)表示用于计数4MHz的时钟的计数器的输出值。
通过P1394串行总线接收的分组被读出；作为通过FIFO的比特流，如后所描述。像发送侧一样，接收侧有一个计数器，该计数器工作在与比特流同步机制，接收侧的计数器工作与发送侧的计数器无关，以及它有一个不同于发送侧计数器不同的值，甚至在同时。如上所述，发送侧的时钟和接收侧的时钟互相独立的工作。以便在这些时钟之间出现时间迟后(偏差)。发送侧的比特速率和接收侧的比特速率必须等于相互平均值，因此，使用同步时间校正这个时间迟后。
下面将描述使用同步时间校正时间迟后的方法。
当接收具有同步时间写入分组(例如图3的分组P4)的分组时，从该分组读出该同步时间，并且通过把同步时间与预定延迟时间td相加得到的时间被设置为接收侧比特流的首标比特。为什么加延迟时间td的理由如下。即，写入到该分组中同步时间的时间是在发送侧的该时间，而且当在接收侧接收该分组并作为比特流读出写入到该分组中的数据时，由于例如分组的抖动ΔT等原因，该时间已经越过了该同步时间。抖动的出现对于P1394串行总线来说是固有的。
因此，在同步时间和延迟时间td的相加时间，计数器的输出值被锁存。在图3的(C)的例子中，它等于59。当写入分组的同步时间后来再被接收时，执行相同的处理，锁存计数器的输出值，和然后计算前面锁存计数器值和当前锁存计数器值之间的差值。像发送侧一样，接收侧的计数器以1000倍计数4MHz的时钟时进行一周。因此如果发送侧的比特速率等于接收侧的比特速率，两个锁存的值将互相相等，所以这些计数器值之间的差等于零。如果其差不等于零，该差被输出到PLL(详细地将在后面描述)，该PLL装备有接收侧的读出时钟，用来调整接收侧的比特速率。用这种操作，发送和接收侧的比特速率能够相互平均相等。
在图1的例子中，比特流的点A相应于发送侧的首标比特。但是首标比特不需要相应于接收侧的点A(在图3的例子中，它相应于点C)。因此，发送侧和接收侧的周期之间的相位原始于互相之间的偏离。但是，如果发送和接收侧的比特率平均相互相等，就不存在上述问题，因此，相位偏离不会产生问题。
2-4)接收电路
接着，参见图5描述接收电路。通过P1394串行总线9由P1394I/F11接收的分组j被输出到FIFO12，并且读出作为同步机制的4MHz的比特流K，该同步机制具有从PLL22输出的4MHz的时钟m。
此外，从P1394 I/F11输出的分组j还输出到同步时间提取电路13，以便提取同步时间。在加法器14中，同步时间与延迟时间td相加，延迟时间td被置于寄存器15中，相加的结果在比较电路16中与周期计时器17的输出进行比较。如果这些值相互相等，比较电路16输出一个信号。
相对于周期计时器的值，发送时间和接收时间二者具有相同的绝对时间。这是因为提供给周期主机的周期计时器的绝对时间被写入在周期开始分组，周期主机每125μs发送其到该总线，并且连接到该总线的每个设备接收周期开始分组，根据写入到接收周期开始分组的绝对时间校正其本身的周期计时器的时间。
比较电路16的输出被输出到″与″电路19和锁存器18和23。锁存器23根据比较电路16的输出锁存计数器20的输出。计数器20响应于比特流的读出时钟m逐一增加其计数值，而且其周期等于发送侧，即1000。
在电源接通之后，锁存器21仅执行一次锁存操作。由锁存器21锁存的值被设置为接收侧的首标比特。此后，为了防止这个值改变仅允许一次锁存操作。由锁存器18执行这种操作。在电源接通后，锁存器18根据比较电路16的第一输出锁存低电平，并且因此它继续输出低电平到″与″电路19。因此，锁存器21仅由比较电路16的输出通过″与″电路19供给一次，而且因此锁存器21仅执行一次锁存操作。
在减法器24中，锁存器23的输出从锁存器21的输出中减去，并且减的结果被输出到PLL22。如果减法器24的输出大于零，就意味着被锁存的值小于前面首标比特的位置。在这种情况下，PLL22提供相位提前的值。反之，如果减法器24的输出小于零，则PLL提供迟后相位的值。因此，接收侧的比特速率能与发送侧的比特速率相匹配。
3)第二实施例
接着，参见图6至9将描述根据本发明的第二实施例。用相同的参考数字表示相应于第一实施例的那些部分。
3-1)发送侧的时间
首先，参见图6将描述发送侧的时间。在图6中，(a)代表输入比特流，(b)代表用于计数4MHz的时钟的计数器的输出值，和(c)代表被发送的分组。
第二实施例和第一实施例之间的区别在于所有分组与分组长度及数据块数(数据块数其后称为″DBN″)相加。如在第一实施例所描述，分组长度是比特流的长度，该比特流在前面周期被写入在FIFO，并且DBN对于在每个分组的首标写入的比特是计数器的输出值。
在这个实施例中，在接收侧，通过利用同步时间代表帧首标比特的时间，在同步时间和延迟时间td的相加时间，从FIFO读出帧的首标比特，因此，它可用于控制输入到发送侧的比特流和从接收侧输出的比特流之间的相位。
3-2)发送电路
接着，参见图7将描述发送电路。输入的比特流以4MHz的时钟6的同步机制被写入到FIFO。因此，P1394 I/F3输出读出请求信号e到同步时间，DBN提供电路2′，命今该电路从FIFO1中读出数据。
同步时间，DBN提供电路2′判断同步时间是否应当写入到有关被输出的分组。如果判断同步时间被写入到该分组，同步时间和从计数器4输入的DBN被输出作为数据f′到P1394 I/F3。此后，同步时间，DBN提供电路2′响应读出请求信号e输出请求信号c，以便从FIFO1中读出数据，并传送该数据到P1394 I/F3。如果判断没有同步时间被写入，仅DBN被传送到P1394 I/F3。
有关是否提供同步时间和作为同步时间是否写入该值的判断准则与第一实施例中的那些准则是相同的。而且，从计数器8输出的分组长度g和从P1394 I/F3输出的复位信号h的作用都与第一实施例的那些相同。
3-3)接收侧的定时
接着，参见图8将描述接收侧的时间。在图8中，(a)代表接收的分组，(b)代表根据接收的分组产生的比特流，(c)代表定帧比特，和(d)代表用于计数4MHz时钟的计数器的输出值。
如后所述，通过P1394串行总线接收的分组作为比特流从FIFO中读出。如第一实施例所述，发送侧的时钟和接收侧的时钟是相互独立工作的，所以它们之间出现时间的滞后。发送侧的比特速率和接收侧的比特速率必须是平均相互相等。因此，将描述用同步时间校正时间滞后的方法和控制发送侧和接收侧比特流和之间相位的方法。
当分组P4被接收到时，数据部分被写入FIFO并且提取DBN和同步时间。接收侧提供一个计数器，该计数器随时对读出的分组数据计数，和图8的(d)代表该计数器的输出值。每当它接收DBN时，计数器的输出值被置于DBN。因为DNB＝99被写入到图8的分组P4中，计数器的输出值预置于998。因此，如果计数器工作正常，在当它接收DBN时，计数器的输出值将置于998。
当用DBN校正其计数器的输出值等于零时，定帧比特被置于1并且写入到FIFO中，而且在同时被写入到FIFO的数据被表示为帧的首标比特。因此，FIFO具有的数据总线比数据的宽度较宽为1比特。定帧比特与比特流同时地从FFIO中也读出。这种情况表示在图8的(c)。如上所述，定帧比特等于1的数据相应于该帧的首标比特，并且在读出侧的PLL，以便读出数据的时间相应于同步时间与预定延迟时间td相加得到的时间。用这种操作，在发送侧和接收侧之间能保持固定的相位关系。
3-4)接收电路
下面参见图9将描述接收电路。当接收分组时，P1394 I/F11输出写入信号n和分组P到数据部分提取电路25，DBN提取电路26和同步提取电路13。
该DBN提取电路从该分组P中读出DBN并把它输出到计数器27。该计数器27用写入信号q计数，并且它的输出值在DBN从DBN提取电路26中输入时被置于DBN。计数器27输出计数值至比较电路28。
比较电路28把计数器的输出与零比较，如果它等于零，比较电路28输出信号到数据部分提取电路25。在数据部分提取电路25中，从分组P中提取数据部分r，分组P从P1394 I/F11输入，并且它和写入信号q一起写入到FIFO 12′中。这时，当相应于计数器27的输出值等于零的信号从比较电路28输入时，写入到FIFO 12′的定帧比特被置于1。用这种操作，发现在FIFO 12′内的定帧比特等于1的数据相应在于帧的首标。
该同步提取电路13从该分组中提取同步时间，并且该同步时间在加法器14中与预定时间td相加。加的结果输出到减法器24。与该数据一起被写入到FIFO 12′的定帧比特与该数据一起被读出，并输出到锁存器29。在锁存器29中，当从FIFO 12′的输出等于1时，来自周期计时器17的值被锁存，并且该锁存的值被输出到减法器24。
该减法器24从由锁存器29的输入的时间减去从加法器64输入的时间，并输出相减的结果至PLL 22，PLL 22根据该值的幅度在提前方向(频率增加方向)改变时钟m。另一方面，当负的值输入到PLL22时，PLL 22根据该值的幅度在迟后方向(频率降低方向)改变时钟m。用这种操作，能够保持输入到发送侧的比特流和从接收侧读出的比特流之间固定相位关系。
而且，在这个实施例中，使用分组长度能计算分组的数据丢失量。例如，在图8的情况下，在分组P4之前，分组的DBN正好等于498和其分组长度等于500。因此，如果正常地工作，由DBN与分组长度相加得到的值等于分组P4的DBN。但是，如果P4遭受到丢失，由DBN提取电路26提取的DBN等于498，它提供一个分组到要接收的下一个分组，以便它能发现500比特被丢失。
而且，在这个实施例中，通过检测当接收侧接收DBN不同于该DBN时计数器27的输出值，可检测分组的丢失。例如，在图8的情况下，如果分组P4遭受到丢失，由DBN提取电路26提取的DBN等于498，它提供一个分组到接收的下一个分组。另一方面，计数器27的输出值被置于998。

Claims (1)

1.一种在分组传输系统中控制存储于该存储器中比特流，从而使得在发送装置和接收装置之间的比特流的速率可以匹配的读出速率的方法，在该分组传输系统中，比特流由一个发送装置发送给一个接收装置，所接收的比特流被暂时性地存储在该接收装置的一个存储器中，该方法包括以下步骤：
在接收装置处，产生一个第一周期时间信息，该第一周期时间信息与该发送装置所产生的一个第二周期时间信息相匹配；
当所述第一周期时间信息与通过将一个预定值加到当所述发送装置输出该比特流的首标比特的时间上所得到的一个时间相匹配时，由所述存储器中读出比特流。
CNB011169583A 1994-07-25 2001-05-08 在分组传输系统中控制比特流的读出速率的方法 Expired - Lifetime CN1185834C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP192807/94 1994-07-25
JP19280794 1994-07-25
JP192807/1994 1994-07-25
JP242255/94 1994-09-09
JP242255/1994 1994-09-09
JP24225594A JP3203978B2 (ja) 1994-07-25 1994-09-09 データ送受信装置、データ受信装置及びデータ送信装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN95115239A Division CN1078028C (zh) 1994-07-25 1995-07-25 分组传输方法

Publications (2)

Publication Number Publication Date
CN1352502A CN1352502A (zh) 2002-06-05
CN1185834C true CN1185834C (zh) 2005-01-19

Family

ID=26507531

Family Applications (2)

Application Number Title Priority Date Filing Date
CN95115239A Expired - Lifetime CN1078028C (zh) 1994-07-25 1995-07-25 分组传输方法
CNB011169583A Expired - Lifetime CN1185834C (zh) 1994-07-25 2001-05-08 在分组传输系统中控制比特流的读出速率的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN95115239A Expired - Lifetime CN1078028C (zh) 1994-07-25 1995-07-25 分组传输方法

Country Status (10)

Country Link
US (1) US5710773A (zh)
EP (2) EP1251665A3 (zh)
JP (1) JP3203978B2 (zh)
KR (1) KR100358398B1 (zh)
CN (2) CN1078028C (zh)
AT (1) ATE228738T1 (zh)
AU (1) AU696735B2 (zh)
CA (1) CA2154316C (zh)
DE (1) DE69528933T2 (zh)
MY (1) MY114186A (zh)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933430A (en) * 1995-08-12 1999-08-03 Sony Corporation Data communication method
US6631435B1 (en) 1996-02-02 2003-10-07 Sony Corporation Application programming interface for data transfer and bus management over a bus structure
US7577782B2 (en) 1996-02-02 2009-08-18 Sony Corporation Application programming interface for data transfer and bus management over a bus structure
US6233637B1 (en) 1996-03-07 2001-05-15 Sony Corporation Isochronous data pipe for managing and manipulating a high-speed stream of isochronous data flowing between an application and a bus structure
US6519268B1 (en) * 1996-03-07 2003-02-11 Sony Corporation Asynchronous data pipe for automatically managing asynchronous data transfers between an application and a bus structure
DE69636099T2 (de) * 1996-09-06 2006-11-23 Samsung Electronics Co., Ltd., Suwon Vorrichtung und Verfahren zur Umwandlung von Datentransferraten für digitale Audio- und Videodaten
JPH10145784A (ja) * 1996-09-10 1998-05-29 Sony Corp データデコードシステム、データデコード方法、伝送方法、伝送装置、受信装置、および受信方法
KR100230282B1 (ko) * 1997-04-14 1999-11-15 윤종용 단일 프로그램 전송 스트림 전송장치 및 그 방법
JP4367971B2 (ja) 1997-06-05 2009-11-18 ソニー株式会社 電子機器制御装置、電子機器制御方法、および電子機器
EP1076850A2 (en) * 1998-05-11 2001-02-21 Digital Harmony Technologies, L.L.C. Method and system for distributing processing instructions with adata to be processed
US6909728B1 (en) 1998-06-15 2005-06-21 Yamaha Corporation Synchronous communication
US6516361B2 (en) 1998-09-17 2003-02-04 Sony Corporation Method of and apparatus for capturing and processing continuous media-based data streams transmitted over an IEEE 1394 serial bus
US6167471A (en) * 1998-10-14 2000-12-26 Sony Corporation Method of and apparatus for dispatching a processing element to a program location based on channel number of received data
KR100362474B1 (ko) * 1998-10-21 2006-03-27 삼성전자 주식회사 전이중통신기능이구현된아이이이이1394인터페이스장치
JP2000183904A (ja) * 1998-12-16 2000-06-30 Matsushita Electric Ind Co Ltd パケット送出方法及びパケット送出装置
KR100551168B1 (ko) * 1998-12-30 2006-05-25 유티스타콤코리아 유한회사 시디엠에이 통신 시스템의 패킷 오류 방지장치
US6363428B1 (en) 1999-02-01 2002-03-26 Sony Corporation Apparatus for and method of separating header information from data in an IEEE 1394-1995 serial bus network
US7492393B2 (en) * 1999-02-12 2009-02-17 Sony Corporation Method of and apparatus for generating a precise frame rate in digital video transmission from a computer system to a digital video device
JP2000253091A (ja) * 1999-02-25 2000-09-14 Sony Corp サンプルデータの送信方法、受信方法、伝送方法、及びその送信装置、受信装置、伝送装置
FR2790892A1 (fr) * 1999-03-12 2000-09-15 Canon Kk Procede et dispositif de controle de la synchronisation entre deux bus de communication serie d'un reseau
US6751228B1 (en) 1999-03-23 2004-06-15 Yamaha Corporation Packet handler of audio data by isochronous mode
US6859846B2 (en) * 1999-05-12 2005-02-22 Sony Corporation Method of distributed recording whereby the need to transition to a second recording device from a first recording device is broadcast by the first recording device
US6247069B1 (en) 1999-05-12 2001-06-12 Sony Corporation Automatically configuring storage array including a plurality of media storage devices for storing and providing data within a network of devices
US6366805B1 (en) * 1999-05-26 2002-04-02 Viasys Healthcare Inc. Time frame synchronization of medical monitoring signals
JP3703997B2 (ja) * 1999-07-06 2005-10-05 沖電気工業株式会社 映像信号制御回路
US6721859B1 (en) 1999-10-21 2004-04-13 Sony Corporation Multi-protocol media storage device implementing protocols optimized for storing and retrieving both asynchronous and isochronous data
US6711181B1 (en) 1999-11-17 2004-03-23 Sony Corporation System and method for packet parsing and data reconstruction in an IEEE 1394-1995 serial bus network
US6523108B1 (en) 1999-11-23 2003-02-18 Sony Corporation Method of and apparatus for extracting a string of bits from a binary bit string and depositing a string of bits onto a binary bit string
JP3394013B2 (ja) 1999-12-24 2003-04-07 松下電器産業株式会社 データ抽出回路およびデータ抽出システム
JP2001251349A (ja) * 2000-03-06 2001-09-14 Fujitsu Ltd パケットプロセッサ
JP2001358766A (ja) * 2000-06-14 2001-12-26 Mitsubishi Electric Corp パケット通信システム、パケット通信方法、およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
US7720821B1 (en) 2000-06-30 2010-05-18 Sony Corporation Method of and apparatus for writing and reading time sensitive data within a storage device
US7324647B1 (en) 2000-10-23 2008-01-29 Bbn Technologies Corp. Quantum cryptographic key distribution networks with untrusted switches
US6904475B1 (en) 2000-11-06 2005-06-07 Sony Corporation Programmable first-in first-out (FIFO) memory buffer for concurrent data stream handling
FR2818066B1 (fr) * 2000-12-12 2003-10-10 Eads Airbus Sa Procede et dispositif de transmission deterministe de donnees asynchrones mises en paquet
DE10104876A1 (de) * 2001-02-03 2002-08-08 Bosch Gmbh Robert Schaltungsanordnung und Verfahren zum synchronisierten Übertragen von Audiodatenströmen in einem Bussystem
US7039060B2 (en) * 2001-03-07 2006-05-02 Mips Tech Inc System and method for extracting fields from packets having fields spread over more than one register
JP4217386B2 (ja) * 2001-05-15 2009-01-28 株式会社リコー Ｆｉｆｏ装置
US7124292B2 (en) * 2001-05-21 2006-10-17 Sony Corporation Automatically configuring storage array including a plurality of media storage devices for storing and providing data within a network of devices
JP4342128B2 (ja) * 2001-09-18 2009-10-14 富士通株式会社 パケット処理プロセッサ及びパケット処理プロセッサシステム
DE10229372A1 (de) * 2002-06-29 2004-01-15 Deutsche Thomson-Brandt Gmbh Datenübertragungsgerät
US7457416B1 (en) 2002-07-17 2008-11-25 Bbn Technologies Corp. Key distribution center for quantum cryptographic key distribution networks
US7627126B1 (en) 2002-10-15 2009-12-01 Bbn Technologies Corp. Systems and methods for implementing path length control for quantum cryptographic systems
US20060222180A1 (en) * 2002-10-15 2006-10-05 Elliott Brig B Chip-scale transmitter for quantum cryptography
US7460670B1 (en) 2002-12-20 2008-12-02 Bbn Technologies Corp. Systems and methods for managing quantum cryptographic networks
US7236597B2 (en) 2002-12-20 2007-06-26 Bbn Technologies Corp. Key transport in quantum cryptographic networks
GB2399263A (en) * 2003-03-07 2004-09-08 Zarlink Semiconductor Ltd Clock synchronisation over a packet network
US7512242B2 (en) * 2003-03-21 2009-03-31 Bbn Technologies Corp. Systems and methods for quantum cryptographic key transport
US7706535B1 (en) 2003-03-21 2010-04-27 Bbn Technologies Corp. Systems and methods for implementing routing protocols and algorithms for quantum cryptographic key transport
US7430295B1 (en) 2003-03-21 2008-09-30 Bbn Technologies Corp. Simple untrusted network for quantum cryptography
US8442123B2 (en) * 2003-11-26 2013-05-14 Sanyo Electric Co., Ltd. Device, signal generation/decoding device, video transmission device, video reception device, and video transmission/reception system
US7515716B1 (en) 2004-02-26 2009-04-07 Bbn Technologies Corp. Systems and methods for reserving cryptographic key material
US7697693B1 (en) 2004-03-09 2010-04-13 Bbn Technologies Corp. Quantum cryptography with multi-party randomness
US8364185B2 (en) * 2005-04-18 2013-01-29 Samsung Electronics Co., Ltd. Method and system for synchronizing a clock for an adjacent network to a clock for an overlay network
JP4276647B2 (ja) 2005-08-25 2009-06-10 富士通マイクロエレクトロニクス株式会社 半導体装置
US20070130455A1 (en) * 2005-12-06 2007-06-07 Elliott Brig B Series encryption in a quantum cryptographic system
US20070133798A1 (en) * 2005-12-14 2007-06-14 Elliott Brig B Quantum cryptography on a multi-drop optical network
US8082443B2 (en) * 2006-01-09 2011-12-20 Bbnt Solutions Llc. Pedigrees for quantum cryptography
WO2010072251A1 (en) * 2008-12-22 2010-07-01 Telecom Italia S.P.A. Measurement of data loss in a communication network
CN101739500B (zh) * 2010-02-10 2012-06-06 龙芯中科技术有限公司 一种多时钟数字系统及其时钟确定装置和方法
CN103891223B (zh) 2011-05-02 2016-10-12 苹果公司 通过网络隧道传输数据的方法和装置
CN113157623A (zh) * 2021-04-02 2021-07-23 中国工程物理研究院总体工程研究所 一种高速自定义通信方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US505029A (en) * 1893-09-12 Wire-tightener
SE452231B (sv) * 1986-03-07 1987-11-16 Philips Norden Ab Forfarande for synkronisering av klockor ingaende i ett lokalt netverk av busstyp
DE3842694A1 (de) * 1988-12-19 1990-06-21 Standard Elektrik Lorenz Ag Demultiplexer mit schaltung zur verringerung des wartezeitjitters
JPH02192337A (ja) * 1989-01-20 1990-07-30 Fujitsu Ltd 位相調整回路
US5088926A (en) 1990-01-05 1992-02-18 Manfred Lang Implant for the jawbone
US5052029A (en) * 1990-04-05 1991-09-24 Apple Computer, Inc. Self-correcting synchronization signal method and apparatus
JPH05126682A (ja) 1991-11-08 1993-05-21 Meidensha Corp 車両浮上装置
JPH0651246A (ja) 1992-08-03 1994-02-25 Canon Inc アナモフィックレンズ用チャート
JP2897554B2 (ja) 1992-10-27 1999-05-31 東レ株式会社 二軸配向フィルム
JPH06165883A (ja) 1992-11-27 1994-06-14 Neoretsukusu:Kk 音声発生玩具
JP3297763B2 (ja) 1993-02-01 2002-07-02 ソニー株式会社 データ伝送方法、コンセントレータ及び端末装置
JPH0787047A (ja) * 1993-09-17 1995-03-31 Fujitsu Ltd Ｓｄｈリアルタイム・クロック方式
US5526353A (en) * 1994-12-20 1996-06-11 Henley; Arthur System and method for communication of audio data over a packet-based network
US5535216A (en) * 1995-01-17 1996-07-09 Digital Equipment Corporation Multiplexed gapped constant bit rate data transmission

Also Published As

Publication number Publication date
CA2154316A1 (en) 1996-01-26
JP3203978B2 (ja) 2001-09-04
DE69528933T2 (de) 2003-07-31
CN1352502A (zh) 2002-06-05
EP0695063B1 (en) 2002-11-27
MY114186A (en) 2002-08-30
AU2711495A (en) 1996-02-08
EP1251665A3 (en) 2010-01-13
JPH0897807A (ja) 1996-04-12
CN1128448A (zh) 1996-08-07
KR100358398B1 (ko) 2003-01-24
KR960006409A (ko) 1996-02-23
EP0695063A3 (en) 1998-01-21
US5710773A (en) 1998-01-20
AU696735B2 (en) 1998-09-17
EP1251665A2 (en) 2002-10-23
EP0695063A2 (en) 1996-01-31
CA2154316C (en) 2007-07-10
ATE228738T1 (de) 2002-12-15
DE69528933D1 (de) 2003-01-09
CN1078028C (zh) 2002-01-16

Similar Documents

Publication Publication Date Title
CN1185834C (zh) 在分组传输系统中控制比特流的读出速率的方法
US5781599A (en) Packet receiving device
CN1270579C (zh) 等时数据通信的方法和装置
JP4898187B2 (ja) 低ジッタ同期によるモジュラー方式数値制御装置
EP0721288B1 (en) Transmission apparatus and receiving apparatus
CN1106098C (zh) 数字音频/视频数据通信中变换数据传送速率的设备和方法
JP2000224136A5 (zh)
EP0503657B1 (en) Pulse stuffing apparatus and method
JP3246872B2 (ja) バイト整列およびフレーム同期装置
JP2770149B2 (ja) 埋め込みオーディオ・デマルチプレックサ用オーディオ・フレーム同期方法及び装置
US6757304B1 (en) Method and apparatus for data communication and storage wherein a IEEE1394/firewire clock is synchronized to an ATM network clock
US11601254B2 (en) Communication apparatus, communications system, and communication method
EP0873019B1 (en) Device and method for transmitting digital audio and video data
EP0573861A2 (en) SDH radio communication system and transmitter/receiver equipment therefore
JP3499818B2 (ja) タイムスタンプのオフセット調整方法及びそれを用いたパケット伝送装置
CN1276639A (zh) 电流差分继电装置的传输同步方法
JP3546799B2 (ja) データ送受信装置
JP2002247002A (ja) 非同期信号伝送装置
US7212597B2 (en) Acquisition and reconstruction techniques of automatic rate adaptation and time-data-correlation for arbitrary signal types
JPH08256181A (ja) バースト通信用自動利得リセット回路
JPH0468684A (ja) 映像信号伝送システム
JPH0530009A (ja) 無線受信方式
JP2003008557A (ja) データ伝送用ｌａｎコントローラ
JPH0417491B2 (zh)
JPH01149544A (ja) スタッフ同期通信方式

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Expiration termination date: 20150725

Granted publication date: 20050119

EXPY Termination of patent right or utility model