CN113157623A - 一种高速自定义通信方法 - Google Patents
一种高速自定义通信方法 Download PDFInfo
- Publication number
- CN113157623A CN113157623A CN202110359481.5A CN202110359481A CN113157623A CN 113157623 A CN113157623 A CN 113157623A CN 202110359481 A CN202110359481 A CN 202110359481A CN 113157623 A CN113157623 A CN 113157623A
- Authority
- CN
- China
- Prior art keywords
- communication
- data
- period
- party
- high level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 81
- 238000000034 method Methods 0.000 title claims abstract description 11
- 239000013078 crystal Substances 0.000 abstract description 3
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003999 initiator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明公开了一种高速自定义通信方法,用于嵌入式系统间的短、中距离通信,通信系统通信信号使用差分信号,通信系统包括通信甲方和通信乙方;通信甲方和通信乙方均由接口电路、控制电路和嵌入式系统组成,接口电路、控制电路和嵌入式系统互联,通信甲方和通信乙方的控制电路连接,通信甲方和通信乙方的通信协议由嵌入式系统中的FPGA编程实现。通信协议包括:将数据以相同长度分组,以组为单位依次进行发送,当发送不同的数据时,所需要的时钟周期数不同:发出设定周期长的高电平,完成后总线保持设定周期的低电平。本发明在相同晶振频率及通信距离的情况下,能够提供比传统RS485通信协议更快的通信速率和稳定性,易于实现。
Description
技术领域
本发明涉及通信技术领域,尤其涉及一种高速自定义通信方法。
背景技术
在移动机器人、数字监控以及家庭数字设备等嵌入式系统中,经常要进行 大量的数据通信,通信的双方有时距离较远,可达几米甚至几十米,只有板级 的通信往往不能满足要求,数据传输稳定性和速率无法同时保证。
发明内容
本发明的目的就在于为了解决上述问题而提供一种高速自定义通信方法, 用于嵌入式系统间的短、中距离通信,通信系统通信信号使用差分信号,通信 系统包括通信甲方和通信乙方;通信甲方和通信乙方均由接口电路、控制电路 和嵌入式系统组成,接口电路、控制电路和嵌入式系统互联,通信甲方和通信 乙方的控制电路连接,通信甲方和通信乙方的通信协议由嵌入式系统中的FPGA 编程实现,通信协议包括:
将一字节数据分为四组,每两bits为一组,以组为单位依次进行发送,当 发送不同的数据时,所需要的时钟周期数不同:
发出设定周期长的高电平,完成后总线保持设定周期的低电平;
判断每组数据的值:
当数据为第一数据时,发出第一设定周期长的高电平,完成后空闲状态总 线保持第二设定值周期长的低电平;
当数据为第二数据时,发出第三设定周期长的高电平,完成后空闲状态总 线保持第四设定值周期长的低电平;
当数据为第三数据时,发出第五设定周期长的高电平,完成后空闲状态总 线保持第六设定值周期长的低电平;
当数据为第四数据时,发出第七设定周期长的高电平,完成后空闲状态总 线保持第八设定值周期长的低电平。
本发明的有益效果在于:本发明方法在相同晶振频率及通信距离的情况下, 能够提供比传统RS485通信协议更快的通信速率,易于实现。
附图说明
图1是本发明的系统图;
图2是实施例的原理图。
图中:101—FPGA,102—MAX3485通信接口芯片。
具体实施方式
下面结合附图对本发明作进一步说明:
本发明一种高速自定义通信方法,用于嵌入式系统间的短、中距离通信, 通信系统通信信号使用差分信号,如附图1所示,通信系统包括通信甲方和通 信乙方;通信甲方和通信乙方均由接口电路、控制电路和嵌入式系统组成,接 口电路、控制电路和嵌入式系统互联,通信甲方和通信乙方的控制电路连接, 通信甲方和通信乙方的通信协议由嵌入式系统中的FPGA编程实现,通信协议包 括:
将数据以相同长度分组,以组为单位依次进行发送,当发送不同的数据时, 所需要的时钟周期数不同:
发出设定周期长的高电平,完成后总线保持设定周期的低电平;
判断每组数据的值:
当数据为第一数据(00)时,发出第一设定周期长的高电平,完成后空闲 状态总线保持第二设定值周期长的低电平;
当数据为第二数据(01)时,发出第三设定周期长的高电平,完成后空闲 状态总线保持第四设定值周期长的低电平;
当数据为第三数据(10)时,发出第五设定周期长的高电平,完成后空闲 状态总线保持第六设定值周期长的低电平;
当数据为第四数据(11)时,发出第七设定周期长的高电平,完成后空闲 状态总线保持第八设定值周期长的低电平。
具体的,所述数据分组的组数为四组;第一设定周期长、第三设定周期长、 第五设定周期长、第七设定周期长的比为:4:8:12:16。
具体的,所述第二设定值周期长、第四设定值周期长、第六设定值周期长、 第八设定值周期长相同。
具体的,所述数据分组的方式为每2bits数据为一组。
通信双方通过FPGA编程实现对MAX3485通信接口芯片的控制,通过双绞 线连接通信甲方和通信乙方,使用差分信号进行通信。
如附图2所示,第一设定周期长、第三设定周期长、第五设定周期长、第 七设定周期长分别为4周期、8周期、12周期与16周期;第二设定值周期长、 第四设定值周期长、第六设定值周期长、第八设定值周期长(clk)相同,均设 置为4周期。
设当2bits数据为00,时发出4周期高电平,为01时发出8周期高电平, 为01时发出12周期高电平,为11时发出16周期高电平。如服务发送端以发 送1D(00011011)为例,在空闲状态,总线处保持低电平(0)。开始发送后, 首先发送高2bits据(00),总线保持4周期高电平(1),完成后总线保持4 周期低电平(0);接着发送第二组2bits数据(01),总线保持8周期高电平 (1),完成后总线保持4周期低电平(0);接着发送第三组2bits数据(10), 总线保持12周期高电平(1),完成后总线保持4周期低电平(0);接着发送 第四组2bits数据(11),总线保持16周期高电平(1),完成后发送结束,总 线保持在低电平(0),等待发送下一字节数据。
在接收端,当检测到总线处于低电平时,即等待接收数据。当检测到总线 电平由低变为高时,即开始依次接收四组2bits数据,根据接收的高电平的时钟 周期确定数据值。在接收两组2bits数据之间检测总线的低电平保持周期,当总 线的低电平保持超过4个时钟周期时,即判断为误发送,接收状态复位,重新 开始接收。
本发明在相同晶振频率及通信距离的情况下,能够提供比传统RS485通信 协议更快的通信速率和稳定性,易于实现。
本发明的技术方案不限于上述具体实施例的限制,凡是根据本发明的技术 方案做出的技术变形,均落入本发明的保护范围之内。
Claims (4)
1.一种高速自定义通信方法,用于嵌入式系统间的短、中距离通信,通信系统通信信号使用差分信号,通信系统包括通信甲方和通信乙方;通信甲方和通信乙方均由接口电路、控制电路和嵌入式系统组成,接口电路、控制电路和嵌入式系统互联,通信甲方和通信乙方的控制电路连接,其特征在于,通信甲方和通信乙方的通信协议由嵌入式系统中的FPGA编程实现,通信协议包括:
将数据以相同长度分组,以组为单位依次进行发送,当发送不同的数据时,所需要的时钟周期数不同:
发出设定周期长的高电平,完成后总线保持设定周期的低电平;
判断每组数据的值:
当数据为第一数据时,发出第一设定周期长的高电平,完成后空闲状态总线保持第二设定值周期长的低电平;
当数据为第二数据时,发出第三设定周期长的高电平,完成后空闲状态总线保持第四设定值周期长的低电平;
当数据为第三数据时,发出第五设定周期长的高电平,完成后空闲状态总线保持第六设定值周期长的低电平;
当数据为第四数据时,发出第七设定周期长的高电平,完成后空闲状态总线保持第八设定值周期长的低电平。
2.根据权利要求1所述一种高速自定义通信方法,其特征在于,所述数据分组的组数为四组;第一设定周期长、第二设定周期长、第三设定周期长、第四设定周期长的比为:4:8:12:16。
3.根据权利要求1所述一种高速自定义通信方法,其特征在于,所述第二设定值周期长、第四设定值周期长、第六设定值周期长、第八设定值周期长相同。
4.根据权利要求1所述一种高速自定义通信方法,其特征在于,所述数据分组的方式为每2bits数据为一组。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110359481.5A CN113157623A (zh) | 2021-04-02 | 2021-04-02 | 一种高速自定义通信方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110359481.5A CN113157623A (zh) | 2021-04-02 | 2021-04-02 | 一种高速自定义通信方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113157623A true CN113157623A (zh) | 2021-07-23 |
Family
ID=76886236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110359481.5A Pending CN113157623A (zh) | 2021-04-02 | 2021-04-02 | 一种高速自定义通信方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113157623A (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1128448A (zh) * | 1994-07-25 | 1996-08-07 | 索尼公司 | 分组传输系统 |
CN1561064A (zh) * | 2004-03-12 | 2005-01-05 | 港湾网络有限公司 | 串行通信的方法 |
CN1801823A (zh) * | 2006-01-10 | 2006-07-12 | 山西大学 | 多个节点设备互连的单总线通信协议 |
CN1835432A (zh) * | 2005-03-18 | 2006-09-20 | 中国科学院自动化研究所 | 一种不对称高速半双工通信系统和通信方法 |
CN102970300A (zh) * | 2012-11-29 | 2013-03-13 | 苏州瀚瑞微电子有限公司 | 一种异步通信协议 |
CN109190413A (zh) * | 2018-10-17 | 2019-01-11 | 哈尔滨理工大学 | 一种基于fpga和md5加密的串行通信系统 |
-
2021
- 2021-04-02 CN CN202110359481.5A patent/CN113157623A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1128448A (zh) * | 1994-07-25 | 1996-08-07 | 索尼公司 | 分组传输系统 |
CN1561064A (zh) * | 2004-03-12 | 2005-01-05 | 港湾网络有限公司 | 串行通信的方法 |
CN1835432A (zh) * | 2005-03-18 | 2006-09-20 | 中国科学院自动化研究所 | 一种不对称高速半双工通信系统和通信方法 |
CN1801823A (zh) * | 2006-01-10 | 2006-07-12 | 山西大学 | 多个节点设备互连的单总线通信协议 |
CN102970300A (zh) * | 2012-11-29 | 2013-03-13 | 苏州瀚瑞微电子有限公司 | 一种异步通信协议 |
CN109190413A (zh) * | 2018-10-17 | 2019-01-11 | 哈尔滨理工大学 | 一种基于fpga和md5加密的串行通信系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103716118A (zh) | 一种自适应多速率的数据发送和接收方法及装置 | |
CN105183687B (zh) | 一种分时串口通信方法及系统 | |
CN106162528A (zh) | LoRa信号与蓝牙信号转换模块、转换方法及信号发送装置 | |
CN205142203U (zh) | Rs485自动收发电路 | |
CN105159194A (zh) | Rs-485串口接收发送数据切换电路及切换方法 | |
CN105959093A (zh) | 一种串行通信波特率实时自适应方法 | |
US7206882B2 (en) | Triggered communication network for CANOpen networks | |
CN102970300B (zh) | 一种异步通信方法 | |
CN111405534B (zh) | 信息传输方法、第一终端及计算机存储介质 | |
CN113157623A (zh) | 一种高速自定义通信方法 | |
CN203397201U (zh) | 一种基于cpld或fpga的高速同步串行通信电路 | |
CN208272972U (zh) | 一种单线通信电路 | |
CN106227691B (zh) | 一种基于mcu之间的对等双向单线串行通信方法 | |
CN102880576B (zh) | 基于stm32f103ve芯片模拟多组uart接口的方法 | |
CN110297795B (zh) | 基于以太网phy芯片实现单路串行数据传输系统及其方法 | |
CN103873330A (zh) | 一种rs422—can总线转换器 | |
CN114243954A (zh) | 基于波形特征的无线设备匹配通讯系统及方法与电子设备 | |
CN203761399U (zh) | 单纤双向对称速率的光通信设备及系统 | |
CN106502949A (zh) | 曼切斯特编码传输电路、方法、及系统 | |
CN104917704A (zh) | 同一架构中复用10GBase-R PCS和40GBase-R PCS的方法及系统 | |
CN217789686U (zh) | 一种qsgmii信号传输丢包处理电路 | |
CN106933774B (zh) | 一种jesd204b协议中解帧的方法 | |
CN2456384Y (zh) | 用于rs485总线的通讯网络集线器 | |
CN209767567U (zh) | 一种多主rs485总线系统 | |
CN103678227A (zh) | Usb功能和网络功能共用usb接口的电路及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210723 |