CN106933774B - 一种jesd204b协议中解帧的方法 - Google Patents
一种jesd204b协议中解帧的方法 Download PDFInfo
- Publication number
- CN106933774B CN106933774B CN201710142238.1A CN201710142238A CN106933774B CN 106933774 B CN106933774 B CN 106933774B CN 201710142238 A CN201710142238 A CN 201710142238A CN 106933774 B CN106933774 B CN 106933774B
- Authority
- CN
- China
- Prior art keywords
- data
- channel
- frame
- byte
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Abstract
本发明涉及一种JESD204B协议中解帧的方法,所述方法包括:根据预先输入的参数值,确定解帧后输出的数据位宽;根据预先确定的每个帧中的字节数,判断从各个通道中提取数据的形式,即:按照字节的形式还是按照字的形式提取数据;基于判断的结果对每个通道的字数据或者字节数据进行提取和排序处理,得到排序处理后的字数据;将所述排序处理后的字数据还原为各个转换器的样本数据;根据所述数据位宽将各个转换器的样本数据进行组合,并输出组合后的数据。本发明提供的JESD204B协议中解帧的方法,能够按照JESD204B协议的要求实现解帧过程。
Description
技术领域
本发明属于高速串行接口芯片技术领域,涉及一种JESD204B协议中解帧的方法。
背景技术
JESD204B是一种用于高速数据采集的接口,该标准提供一种将一个或多个数据转换器与数字信号处理器件接口的方法,目前主要用在ADC和FPGA之间的连接。相比于通常的并行数据传输,这是一种更高速度的串行接口。其速度最高可达12.5Gbps/通道,使用帧串行数据链路及嵌入式时钟和对齐字符,减少了器件之间的走线数量,降低了走线匹配要求,并消除了建立与保持时序约束问题,从而简化了高速转换器数据接口的实施。
一个JESD204B系统主要包括:数据发送部分(TX),高速串行部分(PHY),数据接收部分(RX)。在JESD204B的数据接收端,包含传输层和链路层。其中链路层包括解扰模块,对齐模块,8B10B解码模块等。由于在JESD204B系统中是采用的帧数据链路传输,因此,在接收端的传输层中需要将链路层输入的数据进行解帧。解帧过程中的映射方式与JESD204B发射端中传输层的组帧方式有关。由于在发射端组帧过程中需要用到的参数包括:转换器数M、通道数L、每个转换器每帧传输的样本数S、每帧包含的字节数(octets)F,则在接收端传输层就需要针对不同的参数进行对帧数据的解帧。
来自高速串行器PHY的40bit数据进入接收端链路层,依次经过8B/10B码转换、对齐、解扰等,然后进入接收端的传输层进行解帧。最后输出到外部ADC或FPGA等设备。现阶段,JESD204B传输层解帧部分在国内还没有统一标准,从而无法有效地在JESD204B中进行解帧。
发明内容
有鉴于此,本发明的目的在于提供一种JESD204B协议中解帧的方法,能够按照JESD204B协议的要求进行解帧。
为达到上述目的,本发明提供如下技术方案:
一种JESD204B协议中解帧的方法,所述方法包括:
根据预先输入的参数值,确定解帧后输出的数据位宽;
根据预先确定的每个帧中的字节数,判断从各个通道中提取数据的形式,即:按照字节的形式还是按照字的形式提取数据;
基于判断的结果对每个通道的字数据或者字节数据进行提取和排序处理,得到排序处理后的字数据;
将所述排序处理后的字数据还原为各个转换器的样本数据;
根据所述数据位宽将各个转换器的样本数据进行组合,并输出组合后的数据;
其中,当每个帧中字节数为1时,则每个转换器的通道数必须是偶数个。
进一步地,按照下述公式确定解帧后输出的数据位宽:
其中,DW表示所述数据位宽,F表示每个帧中的字节数,L表示每个转换器中的通道数,N表示每个转换器的分辨率,N'表示每个样本传输的位数。
进一步地,根据预先确定的每个帧中的字节数,判断从各个通道中提取数据的形式包括:
当每个帧中的字节数为1时,按照字节的形式提取通道中的数据。
进一步地,基于判断的结果对每个通道的字节数据进行排序处理包括:
将最后一个通道中第一个字节数据和倒数第二个通道中第一个字节数据组合为一个字数据,最后一个通道中第二个字节数据和倒数第二个通道中第二个字节数据组合为一个字数据,以此类推。
进一步地,根据预先确定的每个帧中的字节数,判断从各个通道中提取数据的形式包括:
当每个帧中的字节数为2或4或8时,按照字的形式提取通道中的数据。
进一步地,基于判断的结果对每个通道的字数据进行排序处理包括:
将通道中提取的字数据按照倒序排列,排序后的顺序分别对应样本数据所形成的字数据。
进一步地,将所述排序处理后的字数据还原为各个转换器的样本数据包括:
从所述排序处理后的字数据中剔除控制位和填充位,以得到各个转换器的样本数据。
本发明的有益效果为:
本发明在进行解帧时,可以预先确定输出的数据位宽,然后可以从各个通道中按照字节格式或者字格式提取帧数据。在提取出帧数据后,可以将两个字节的帧数据组合成一个字数据。在本发明中,可以针对每个帧中的字节数,判断是否需要对所述字数据进行分拆。针对不同的判断结果,可以采用不同的排序方式来形成每个转换器的样本数据。由上可见,本申请提出的解帧方法,能够按照JESD204B协议的要求进行解帧处理,对于国内自主实现JESD204B协议规范的高速串行接口电路具有一定的参考作用。
附图说明
为了使本发明的目的、技术方案和有益效果更加清楚,本发明提供如下附图进行说明:
图1为本发明中的进行解帧的方法流程图;
图2为本发明中F为1时的解帧流程图;
图3为本发明中F为2或4或8时的解帧流程图;
图4为本发明中F为1并且L为2时解帧过程图;
图5为本发明中F为4并且L为1时的解帧过程图。
具体实施方式
下面将结合附图,对本发明的优选实施例进行详细的描述。
请参阅图1,本申请实施方式提供一种JESD204B协议中解帧的方法,所述方法包括:
S1:根据预先输入的参数值,确定解帧后输出的数据位宽;
S2:根据预先确定的每个帧中的字节数,判断从各个通道中提取数据的形式;
S3:基于判断的结果对每个通道的字数据或者字节数据进行排序处理,得到排序处理后的字数据;
S4:将所述排序处理后的字数据还原为各个转换器的样本数据;
S5:根据所述数据位宽将各个转换器的样本数据进行组合,并输出组合后的数据。
在本实施方式中,按照下述公式确定解帧后输出的数据位宽:
其中,DW表示所述数据位宽,F表示每个帧中的字节数,L表示每个转换器中的通道数,N表示每个转换器的分辨率,N'表示每个样本传输的位数。
在本实施方式中,根据预先确定的每个帧中的字节数,判断从各个通道中提取数据的形式包括:
当每个帧中的字节数为1时,按照字节的形式提取通道中的数据。
在本实施方式中,基于判断的结果对每个通道的字节数据进行排序处理包括:
将最后一个通道中第一个字节数据和倒数第二个通道中第一个字节数据组合为一个字数据,最后一个通道中第二个字节数据和倒数第二个通道中第二个字节数据组合为一个字数据,以此类推。
在本实施方式中,根据预先确定的每个帧中的字节数,判断从各个通道中提取数据的形式包括:
当每个帧中的字节数为2或4或8时,按照字的形式提取通道中的数据。
在本实施方式中,基于判断的结果对每个通道的字数据进行排序处理包括:
将通道中提取的字数据按照倒序排列,排序后的顺序分别对应样本数据所形成的字数据。
在本实施方式中,将所述排序处理后的字数据还原为各个转换器的样本数据包括:
从所述排序处理后的字数据中剔除控制位和填充位,以得到各个转换器的样本数据。
具体地,在接收端传输层中支持的来自链路层多个通道的输入数据,其位宽为data_in_width=[(L*32)-1:0],而经过解帧后输出数据位宽为DW=M*S*N,其中M为一个设备中转换器的个数,S为每个转换器每周期采样个数,N为转换器分辨率。又F=(M*S*N’)/(8L)。从而,F=1,4,8;F=2。其中,用户数据格式中每个样本的总位数为N’=16;通道数L的取值范围为1<=L<=8,转换器的分辨率N可取值(12,13,14,15,16)。而每个帧的字节数(octets)为F可取值(1,2,4,8),需要注意的是,当F=1时,通道数只能为偶数,即L取值只能为:(2,4,8)。每个样本中可添加的控制位数CS取值为0或1。每个帧中控制字为CF=0,即帧中不含控制字。根据F值的不同,其相对应的解帧方式也略有差别,主要区别在于是按照字的数据的形式还是按照字节数据的形式从通道中提取帧数据。
请参阅图2,当F=1时(设N=14,控制位C和填充位T位于word[1:0],若N=13,则字数据形式为word[15:3,T,C,C])。将每个通道中的数据按照octets格式提取出来,将最后一个通道(L-1)中的第一个字节oct 4(L-1)数据与倒数第二个通道(L-2)中第一个字节oct 4(L-2)数据组成一个word 0数据,然后将最后一个通道(L-1)中第二个字节oct4(L-1)+1数据与倒数第二个通道(L-2)中第二个字节oct 4(L-2)+1数据组成一个字数据word数据,依次类推,将通道中所有的字节数据组成一个完整的字数据word。如图2中所示。再将word数据中的控制位C和填充位T剔除,还原为样本数据S,再根据解帧后输出数据的位宽DW,组合样本数据并输出。
请参阅图3,对于F=(2,4,8),将通道中数据按照word的形式提取,并按照倒序排列,如图3中所示。再将排序后的word数据中的控制位C和填充位T剔除,还原为样本数据S,再根据解帧后输出数据的位宽DW,组合样本数据并输出。
举例说明,图4为F=1,L=2,N=14,N’=16,CS=1,CF=0的情况。输入接收端传输层的数据位宽为:data_in_width=[(L*32)-1:0]=[63:0],由公式可得DW=14bits,即解帧后输出数据位宽为14bits。提取通道0和通道1中第一个字节数据,并按照通道1中第一个字节数据在前,通道0中第一个字节数据在后的方式组成一个字数据,再经过剔除控制位C和填充位T,得到样本数据。
图5为F=4,L=1,N=14,N’=16,CS=1,CF=0的情况。输入接收端传输层的数据位宽为:data_in_width=[(L*32)-1:0]=[31:0],则由公式可得DW=28bits。即解帧后输出数据位宽为28bits。从通道0中按照字数据的形式提取通道数据,将字数据倒序排序,最后剔除控制位C和填充位T,得到对应的样本数据。
需要注意的是,若N=16,因为N’=16,则此时链路层的数据不含控制位C和填充位T,因此不需要剔除控制位和填充位。
本发明的有益效果为:
本发明在进行解帧时,可以预先确定输出的数据位宽,然后可以从各个通道中按照字节格式或者字格式提取帧数据。在提取出帧数据后,可以将两个字节的帧数据组合成一个字数据。在本发明中,可以针对每个帧中的字节数,可以采用不同的排序方式来形成每个转换器的样本数据。由上可见,本申请提出的解帧方法,能够按照JESD204B协议的要求进行解帧处理,对于国内自主实现JESD204B协议规范的高速串行接口电路具有一定的参考作用。
最后说明的是,以上优选实施例仅用以说明本发明的技术方案而非限制,尽管通过上述优选实施例已经对本发明进行了详细的描述,但本领域技术人员应当理解,可以在形式上和细节上对其作出各种各样的改变,而不偏离本发明权利要求书所限定的范围。
Claims (6)
1.一种JESD204B协议中解帧的方法,其特征在于,所述方法包括:
根据预先输入的参数值,确定解帧后输出的数据位宽;
根据预先确定的每个帧中的字节数,判断从各个通道中提取数据的形式,即:按照字节的形式还是按照字的形式提取数据;
基于判断的结果对每个通道的字数据或者字节数据进行提取和排序处理,得到排序处理后的字数据;
将所述排序处理后的字数据还原为各个转换器的样本数据;
根据所述数据位宽将各个转换器的样本数据进行组合,并输出组合后的数据;
其中,当每个帧中字节数为1时,则每个转换器的通道数必须是偶数个;
按照下述公式确定解帧后输出的数据位宽:
其中,DW表示所述数据位宽,F表示每个帧中的字节数,L表示每个转换器中的通道数,N表示每个转换器的分辨率,N'表示每个样本传输的位数。
2.根据权利要求1所述的方法,其特征在于,根据预先确定的每个帧中的字节数,判断按照哪种方式提取通道数据:
当每个帧中的字节数为1时,将通道中的数据按照字节的形式提取。
3.根据权利要求2所述的方法,其特征在于,基于判断的结果对每个通道的字节数据进行排序处理包括:
将最后一个通道中第一个字节数据和倒数第二个通道中第一个字节数据组合为一个字数据,最后一个通道中第二个字节数据和倒数第二个通道中第二个字节数据组合为一个字数据,以此类推。
4.根据权利要求1所述的方法,其特征在于,根据预先确定的每个帧中的字节数,判断按照哪种方式提取通道数据包括:
当每个帧中的字节数为2或4或8时,将通道中的数据按照字的形式提取。
5.根据权利要求4所述的方法,其特征在于,基于判断的结果对每个通道的字数据进行排序处理包括:
将通道中提取的字数据按照倒序排列,排序后的顺序分别对应样本数据所形成的字数据。
6.根据权利要求1所述的方法,其特征在于,将所述排序处理后的字数据还原为各个转换器的样本数据包括:
从所述排序处理后的字数据中剔除控制位和填充位,以得到各个转换器的样本数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710142238.1A CN106933774B (zh) | 2017-03-10 | 2017-03-10 | 一种jesd204b协议中解帧的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710142238.1A CN106933774B (zh) | 2017-03-10 | 2017-03-10 | 一种jesd204b协议中解帧的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106933774A CN106933774A (zh) | 2017-07-07 |
CN106933774B true CN106933774B (zh) | 2019-08-27 |
Family
ID=59432998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710142238.1A Active CN106933774B (zh) | 2017-03-10 | 2017-03-10 | 一种jesd204b协议中解帧的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106933774B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114765628A (zh) * | 2020-12-31 | 2022-07-19 | 深圳市中兴微电子技术有限公司 | 数据转换方法和装置、存储介质及电子装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103678729A (zh) * | 2013-12-12 | 2014-03-26 | 中国电子科技集团公司第四十一研究所 | 一种基于fpga实现的高速a/d采样数据实时存储方法 |
CN104243083A (zh) * | 2013-06-07 | 2014-12-24 | 中兴通讯股份有限公司 | 一种数据映射方法、装置及电子设备 |
CN105681348A (zh) * | 2016-03-16 | 2016-06-15 | 苏州云芯微电子科技有限公司 | 一种适用于jesd204b协议的四字节组帧方法 |
CN106160912A (zh) * | 2016-07-19 | 2016-11-23 | 华为技术有限公司 | 一种编码方法、相关设备及系统 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7642939B2 (en) * | 2008-05-15 | 2010-01-05 | Samplify Systems, Inc. | Configurations for data ports at digital interface for multiple data converters |
US9785592B2 (en) * | 2014-01-22 | 2017-10-10 | Avago Technologies General Ip (Singapore) Pte. Ltd. | High density mapping for multiple converter samples in multiple lane interface |
-
2017
- 2017-03-10 CN CN201710142238.1A patent/CN106933774B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104243083A (zh) * | 2013-06-07 | 2014-12-24 | 中兴通讯股份有限公司 | 一种数据映射方法、装置及电子设备 |
CN103678729A (zh) * | 2013-12-12 | 2014-03-26 | 中国电子科技集团公司第四十一研究所 | 一种基于fpga实现的高速a/d采样数据实时存储方法 |
CN105681348A (zh) * | 2016-03-16 | 2016-06-15 | 苏州云芯微电子科技有限公司 | 一种适用于jesd204b协议的四字节组帧方法 |
CN106160912A (zh) * | 2016-07-19 | 2016-11-23 | 华为技术有限公司 | 一种编码方法、相关设备及系统 |
Also Published As
Publication number | Publication date |
---|---|
CN106933774A (zh) | 2017-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104750588A (zh) | 一种基于串口通信的压力测试方法 | |
CN103716118B (zh) | 一种自适应多速率的数据发送和接收方法及装置 | |
CN101789978B (zh) | Dmx512数据接收器及其在网络中自动定址的方法 | |
CN103841009A (zh) | 一种以太网数据和e1数据的转换与级联的fpga实现方法 | |
CN101014007A (zh) | 数据传输方法及发送装置及接收装置 | |
CN106649165A (zh) | 建立嵌入式系统和pc主机通信连接的方法 | |
CN109951653A (zh) | Can指令切换多路多格式光电视频信号输出系统和方法 | |
CN108073539A (zh) | 一种mipi接口的d-phy电路 | |
CN106933774B (zh) | 一种jesd204b协议中解帧的方法 | |
US20160164802A1 (en) | Chip-based data transmission method, device and system, and computer storage medium | |
CN114442514B (zh) | 一种基于fpga的usb3.0/3.1控制系统 | |
CN106933773B (zh) | 一种jesd204b协议中帧组装的方法 | |
CN110912841B (zh) | 面向128bit位宽的SRIO协议控制字符与数据包分离系统 | |
US10049067B2 (en) | Controller-PHY connection using intra-chip SerDes | |
CN104009823A (zh) | 一种SerDes技术中的错位检测与纠错电路 | |
CN209046772U (zh) | 视频处理器及显示系统 | |
CN201682594U (zh) | 一种吉比特无源光网络的光线路终端 | |
CN104717440A (zh) | Led发送卡级联接口 | |
CN206379950U (zh) | 一种误码仪系统 | |
WO2018196833A1 (zh) | 报文发送方法和报文接收方法及装置 | |
CN104917704A (zh) | 同一架构中复用10GBase-R PCS和40GBase-R PCS的方法及系统 | |
CN110401805A (zh) | 接收器及相关的信号处理方法 | |
CN213025335U (zh) | 显示控制设备以及显示系统 | |
CN112688709B (zh) | Fpga接口单元、fpga接口模块及fpga接口系统 | |
CN110855689B (zh) | 面向128bit位宽的SRIO协议控制字符与数据包分离方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20200311 Address after: 62-1, xiyongxuecheng Avenue, Shapingba District, Chongqing Patentee after: Chongqing paixin Chuangzhi Microelectronics Co., Ltd Address before: 400064 Chongqing Jiulongpo District of Shiqiaopu high tech Zone Shi Yang Road No. 17, 77-1 and 77-4 wan chang international business incubator B108 city on the third floor Patentee before: Chongqing Pai microelectronics Co Ltd |