CN1181494C - 峰值编程电流降低装置和方法 - Google Patents

峰值编程电流降低装置和方法 Download PDF

Info

Publication number
CN1181494C
CN1181494C CNB001355546A CN00135554A CN1181494C CN 1181494 C CN1181494 C CN 1181494C CN B001355546 A CNB001355546 A CN B001355546A CN 00135554 A CN00135554 A CN 00135554A CN 1181494 C CN1181494 C CN 1181494C
Authority
CN
China
Prior art keywords
current
storer
current source
switch
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001355546A
Other languages
English (en)
Other versions
CN1302069A (zh
Inventor
彼得・K・纳基
彼得·K·纳基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1302069A publication Critical patent/CN1302069A/zh
Application granted granted Critical
Publication of CN1181494C publication Critical patent/CN1181494C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

用于减少存储器中的峰值编程电流的装置和方法包括提供具有按行和列排列并具有多个电流端子(30)的存储单元(29)的阵列的存储器(26)并按顺序把电流提供到多个电流端子的每个电流端子上。该阵列构造在半导体芯片中并具有对半导体芯片内部的电流源(27)的连接，该连接包括在该半导体芯片中由通孔连接的多金属层。在一个实施例中，阵列包括集成在具有电流源的半导体芯片中的隧道结MRAM单元。该电流源集成在存储单元的阵列与到该半导体芯片内部的电流源的连接之间并且被按顺序操作。

Description

峰值编程电流降低装置和方法
技术领域
本发明涉及用于减少在MRAM型之类的存储器中的峰值编程电流的装置和方法。
背景技术
在一个xn比特的存储器的编程中，例如n比特隧道结MRAM存储器等等之类的，需要n数字线电流I，或者′n′条字线电流I，或者′n′比特线电流I，在此′n′是在一个字中的比特数，例如16，32，64等等。′n′位数字线的总的编程电流合计为nI电流，这是一个无法接受的级别。例如，在一个256×16位的存储器中，16位字的编程需要从电流源流出16比特线电流或者16I。当16I的电流通过由金属和连接金属层的通孔组成的电流供电线路流动时，则由于过量的电流流动，该通孔变得易于由于电迁移或者金属迁移而损坏。
发明内容
因此，非常希望提供既能克服这些问题又便宜、易于安装和使用的装置。
根据本发明第一方面，提供用于减少按行和列排列的磁隧道结磁随机存取存储单元阵列中的峰值编程电流的装置，具有n条编程路径并且具有在该n条路径中的总值为I的编程电流，包括在该n条编程路径中连接的n个开关，每个编程路径一个开关，n个开关一次可操作一个以便将瞬时编程电流降低为I的1/n，其中，n的值由该存储单元阵列中编程路径的数量确定。
根据本发明第二方面，提供用于减少存储器中的峰值编程电流的装置，包括：存储器，其包括按行和列排列的并具有多个电流端的存储单元的阵列；电流源；将电流源耦合到所述多个电流端子上的电子开关，该电子开关包括被构造来接收时钟信号的至少一个开关输入端，该时钟信号用于开关电子开关以便按顺序将电流源耦合到所述多个电流端子的每个电流端子上；以及时钟发生器，被构造来把顺序的时钟信号提供到电子开关的开关输入端，以使来自电流源的电流按顺序提供到所述多个电流端子的每个电流端子上。
根据本发明第三方面，提供用于减少存储器中的峰值编程电流的装置，存储器，包括按行和列排列的并具有多个编程电流端的存储单元的阵列；多个电流源/吸收器，每一个耦合到多个电流端子的每一个上以使得向多个电流源/吸收器的每一个提供一相关的电流端子，每个电流源/吸收器包括电子开关，其被连接成在接通模式下把来自电流源/吸收器的电流提供到相关的电流端子而在断开模式下不把电流提供到相关的电流端子，以及每个电子开关包括开关输入端，其被构造来接收用于对电子开关在断开模式和接通模式之间进行开关的时钟信号；以及时钟发生器，其具有多个输出端，每一输出端耦合到多个电流源/吸收器的每个电子开关的开关的输入端，该时钟发生器被构造来向多个开关输入端的每一个按顺序提供时钟信号。
附图说明
图1是通过标准装置连接到电源的一个存储器的简化示意图；
图2是按照本发明所述的包括连接到电源上的存储器的装置的一个实施例的简化示意图；
图3是按照本发明所述的包括连接到电源上的存储器的装置的另外一个实施例的简化示意图；
图4是按照本发明所述的包括连接到电源上的存储器的装置的一个优选实施例的简化示意图；
图5是使用在图4的装置中的多相位时钟发生器的示意图；以及
图6是按照本发明所述连接的类似于图4的装置的另外一个实施例的简化示意图。
具体实施方式
现在转向图1，简化示意图说明了通过标准装置11连接到电源12的存储器10。存储器10包括以熟知的形式按行与列构造的存储单元13的阵列。通常，存储单元的一行(例如15)包括定义一个字的′n′比特，在此，′n′是该字中的比特数，例如8，16，32，64，等等。单元的每一列具有连接到其上的电流线17，用于向该列中选定的单元提供电流。电流线17可以是，例如，数字线，字线，比特线，等等，这取决于包括在存储器阵列10中的单元13的命名法和类型。
在这个标准装置中，每个电流线17连接到一个单独的电流源19上并且每个电流源19依次连接到电源12上。通常，在一个半导体芯片上构造该完整的结构(除电源12外)，该半导体芯片具有用于把电源12连接到该芯片上的外部端子。而且，电流源19与外部端子或电源12之间的标记为22的连接或者电流供电线路被构造在通过半导体芯片中的通孔连接的多金属层中。另外，通过把一个启动信号应用到电流控制上(未表示)就能把在一个字中的全部′n′个电流源19同时激活。因此，由于′n′个单元的每一个汲取标引为′I′的总电流，所以当应用一个′启动′信号时则从电源12汲取nI大小的电流。当nI电流流过由金属和把金属层连接在一起的通孔组成的电流供电线路22时，则由于过度的电流流过，该通孔变得易于电迁移或者易于金属迁移而损害。此电迁移实质上可能降低存储器10的寿命和可靠性。
现在转向图2，简化示意图说明了根据本发明所述的用于减少峰值编程电流的装置25。装置25包括存储器26、电流源27与时钟发生器28。存储器26包括按行和列排列的并具有多个电流端子30的存储单元29的阵列。存储单元29与电流端子30、电流源27以及时钟发生器28一起被集成在一个半导体芯片32中。通常，依靠由金属和把金属层连接在一起的通孔组成的连接或者电流供电线路35从电源33把电流通过电流源27向存储单元29提供。电流供电线路35也可以解释为包括存储器26的相反侧的电流返回线(未表示)。
在此实施例中，存储单元29是磁随机存取存储器(MRAM)单元并且最好是磁隧道结MRAM单元或者仅仅是隧道结。为了本公开的目的，术语″MRAM″代表磁随机存取存储器并且在此处其定义为包括相对地最近开发的任意薄膜磁存储器单元，包括磁隧道结(MTJmagnetic tunneling junctions)、巨磁共振(GMR giant magneticresonance)以及通过电导体或者电绝缘体分开的薄磁膜结等等。这些类型的每一个的MRAM实例在下面的专利中描述，所有这些专利被合并至此以作参考。申请日为1997年12月30日的标题为″铁磁体GMR材料″的美国专利5,702,016；申请日为1998年3月24日的标题为″磁随机存储器中的存储单元结构及其制造方法″的美国专利No.5,732,016；以及申请日为1998年3月31日的标题为″多层磁隧道结构存储单元″的美国专利No.5,702,831。
多个开关31的每一个连接到多个电流端子30的每一个上并连接到电流源27上。每一开关31完成一个电子电路，该电子电路在接通(ON)模式下把电流源27连接到相关的电流端子30上并在断开(OFF)模式下把电流源27从相关的电流端子30上断开。而且，每个开关31包括连接来接收来自时钟发生器28的时钟信号的开关输入端36，用于在断开模式和接通模式之间切换每个开关31。时钟发生器28具有从φ0一直到φn的多个输出，每个输出耦合到每个开关31。
把时钟发生器28构造来顺序向多个开关输入端的每一个提供时钟信号。即，在′n′个输出端处，时钟发生器28产生′n′个不同相位的信号(φ0一直到φn)，所以一次存储单元29中只有一列电子开关是打开的。在此应该理解，如果期望的话，开关31可以连接在存储器26的相反侧上的电流返回线中。利用连接在电流供电线路(电流端子30)或者电流返回线(未表示)中的开关31，电流源27一次只提供一个编程电流I。因此，在任何时候，连接或者电流供电线路35仅有一个电流I流过并且几乎没有电迁移发生，所以实质上改善了装置25的寿命和可靠性。虽然用一次编程单个比特代替一次编程′n′个比特可能会增加编程所需的时间，但是可以理解，这通常只是对编程的限制而并不会减慢存储器操作。
现在转向图3，简化方框图说明了根据本发明所述的用于减少峰值编程电流的标引为25′的装置的另外一个实施例。在这个实施例中，类似于图2中说明的实施例的组件利用类似的编号进行标引并且把一个撇号加到该编号上以便表示不同的实施例。装置25′包括存储器26′，多个可开关的电流源27′以及时钟发生器28′。存储器26′包括按行和列排列并且具有多个电流端子30′的存储单元29′的阵列，每个电流端子在存储单元29′的每一列的电流源侧。在这个实施例中，依靠由金属和把金属层连接在一起的通孔组成的连接或者电流供电线路35′，从电源33′把电流提供到各个电流源27′。电流供电线路35′也可以包括在存储器26′的相反侧的电流返回线。
可开关的电流源27′每一个耦合到多个电流端子30′的每一个上以便向多个可开关的电流源27′的每一个提供一相关的电流端子30′。这里，应该注意在某些实例中，当电流源位于存储器26′的电流返回侧时它们被称为′电流吸收器(current sink)′。可是，为了本公开中的连贯性，将统一用术语′电流源′而不管在电路中的位置。每个电流源27′包括一个电子电路(例如一个开关)，其连接来在接通模式下从电流源27′向相关的电流端子30′提供电流并且在断开模式下不向相关的电流端子30′提供电流。而且，每个可开关的电流源27′包括连接来接收来自时钟发生器28′的时钟信号(φ0一直到φn)的开关输入端36′，用于在断开模式和接通模式之间对电流源27′进行开关。时钟发生器28′具有多个输出(φ0一直到φn)，每一个连接到每个电流源27′的每个开关输入端36′上。
时钟发生器28′被构造来顺序向每一个开关输入端提供时钟信号(φ0一直到φn)。即，时钟发生器28′在′n′个输出处产生′n′个不同的相位信号所以一次只有一个电流源27′打开。这里应该理解，如果期望的话，可开关的电流源27′可以连接在存储器26′的相反侧上的电流返回线中。利用连接在电流供电线路(电流端子30)或者电流返回线(未表示)中的可开关的电流源27′，则一次只有一个电流源27′传导电流I。因此，在任何时候，连接或者电流供电线路35′仅有一个电流I流过并且几乎没有电迁移发生所以实质上改善了装置25′的寿命和可靠性。
现在转向图4，示意图说明了标引为100的装置的优选实施例，其包括连接到电源102上用于按照本发明进行编程的的存储器101。存储器101包括按行和列排列并具有多个电流端子104的存储单元103的阵列。存储单元103与电流端子104、电流源/吸收器106以及时钟发生器108一起被集成在一个半导体芯片105中。通常，依靠由金属和把金属层连接在一起的通孔组成的连接或者电流供电线路110，从电源102把编程电流向每个电流源/吸收器106提供。电流供电线路110也可以解释为包括在存储器101的相反侧上的在此实施例中同样标引为110的电流返回线。
每个电流源/吸收器106(和现在将解释的每个电流源/吸收器135)与一个分别接收编程数据比特和反向编程数据比特的控制输入端一起说明。数据比特的双逻辑状态控制通过存储单元103的每一列的比特线编程电流的方向。例如，电流从电源102通过每个电流源/吸收器106流向输出引线111。每个输出引线111连接到一副开关晶体管112和113的公共连接的漏端。开关晶体管112的源端通过存储单元103的第一列115连接而开关晶体管113的源端通过存储单元103的第二列116连接。这对开关晶体管112和113中的两个栅极或者控制终端连接在一起并连接到多相位时钟发生器108的多个不同相位输出的其中一个上。第二、第三、第四对开关晶体管同样连接到第二、第三和第四个电流源/吸收器106上并分别连接到存储单元的第三与第四、第五与第六以及第七与第八列上。同时第二、第三和第四对开关晶体管的栅极也连接到多相位时钟发生器108的另外的相位输出上。
在图5中说明了一个可以用作时钟发生器108的多相位时钟发生器的简单化例子。一个时钟输入被提供到二比特计数器120，该二比特计数器120向四个“或非”逻辑门121、122、123和124提供输出信号。把来自计数器120的两个输出信号直接提供到门121以便在门121的输出端产生第一相位信号。把来自计数器120的两个输出信号的第一个直接提供到门122的一个输入端而把第二个输出信号进行反向以便在门122的输出端产生第二相位信号。把来自计数器120的两个输出信号的第一个进行反向并提供到门123的一个输入端而把第二个输出信号被直接提供以便在门123的输出端产生第三相位信号。把来自计数器120的两个输出信号的第一和第二个都进行反向并提供到门124的两个输入端以便在门124的输出端产生第四相位信号。因此，在多相位时钟发生器108的四个输出端提供四个非重叠相位信号。应该理解，可以设计出许多不同类型的时钟发生器而图6中说明的这个只不过是作为一个例子说明的。
因此，四个非重叠时钟相位信号分别应用到第一、第二、第三以及第四对开关晶体管以便把来自相关的电流源/吸收器106和电源102的编程电流应用到存储单元(例如115和116等等。)的连在一起的两列上。在两列115和116的下端分别连接第二对开关晶体管130和131的漏极端，并且类似的各对开关晶体管连接到其他两列的每一个的下端上。晶体管130和131的源端连接在一起并且通过电流源/吸收器135连接到公共极，例如接地。晶体管130的栅极连接到列译码器136的第一输出端而晶体管131的栅极连接到译码器136的第二输出端。在译码电路136的两个输出端上非重叠交互的开关信号是有效的以使晶体管130是导通的或者晶体管131是导通的。其他类似的各对开关晶体管的每一个同样地连接到译码电路136。
在此应该理解，对与每对的两列相关的每个电流源/吸收器106和电流源/吸收器135进行开关以便控制在该两列中流动的编程电流的数量和方向。可是，由于这些电路不是本发明的一部分，所以将不提供进一步的说明。
针对图6，简化示意图说明了按照本发明连接的类似于图4的标引为100′的装置的另外一个实施例。在这个实施例中，类似于图4中说明的实施例的部件利用类似的编号进行标引并且把一个撇号加到该编号上以便表示不同的实施例。装置100′包括按照本发明所述的连接到电源102′上的用于编程的存储器101′。存储器101′包括按行和列排列的并具有多个电流端子104′的存储单元103′的阵列。存储单元103′与电流端子104′、电流源/吸收器106′以及时钟发生器108′一起被集成在一个半导体芯片105′中。通常，依靠由金属和把金属层连接在一起的通孔组成的连接或者电流供电线路110′，从电源102′把编程电流向每个电流源/吸收器106′提供。电流供电线路110′也可以解释为包括在存储器101′的相反侧的电流返回线(未表示)。
每个具有一个分别接收编程数据比特和反向编程数据比特的控制输入端的电流源/吸收器106被说明。数据比特的双逻辑状态控制通过存储单元103′的每一列的比特线编程电流的方向。例如，电流从电源102′通过每个电流源/吸收器106′流向输出引线111′。每个输出引线111′连接到一对开关晶体管112′和113′的公共连接的漏端。开关晶体管112′的源端通过存储单元103′的首列115′连接而开关晶体管113的源端通过存储单元103′的第二列116′连接。一对开关晶体管112′和113′两个的栅极或者控制终端连接在一起并连接到多相位时钟发生器108′的多个不同相位输出的φ0上。
这个实施例不同于图4中说明的实施例，因为第二对开关晶体管112′和113′的公共连接的栅极或者控制端也通过多相位时钟发生器108′的φ0输出端连接以便被激活。同样地，第三和第四对开关晶体管的公共连接的栅极连接到多相位时钟发生器108′的另外的相位输出端(例如φ1)。与在前面的实施例中一样，由列译码器(未表示)选择列115′或者116′中的一个并且同时选择第二个两列的两个中的一个。因此，在这个实施例中，编程电流同时提供到存储单元103′的两列上并且由电源102′通过电流供电线路110′提供的电流是2I。虽然编程电流是上述实施例中的两倍，但是应该理解，取决于线路的结构和电流提供线路110′中的通孔，它仍可以是足够以致几乎没有电迁移发生。另外，只要在任何时候在电流供电线路110′中流动的总电流足够低到几乎没有电迁移发生，则可以选择以下被称为一″组(set)″电流通路或者端子的多个同步的编程电流通路或者端子。
因此，在此公开了用于减少存储器中的峰值编程电流的装置，其中，一次只有一组编程电流端子在传导电流。因此，由金属和把金属层连接在一起的通孔组成的连接或者电流供电线路在任何时候仅有一个电流流过，其低于产生电迁移的电流，所以实质上改善了装置的寿命和可靠性。虽然说明并描述了的实施例在任何时候仅有一个或二个电流端子传导电流，而存储单元的一两列连接到该电流端子上，但是应该理解，在某些实施例中，把多列存储单元连接到电流端子上可能是合宜的，例如，一次编程两个、三个或者更多个存储单元可能是合宜的。在这样一个设备中，一次将流过多于一个的编程电流但是它可以仍然被限制为一个低于产生电迁移的电流的一个电流。
虽然我已表示并描述了本发明的具体实施例，但是对于本领域的技术人员将想到另外的修改和改进。因此，我期望应该理解本发明不限制为已表示的特定的形式并且在附加权利要求中我意欲覆盖没有偏离本发明的精神和范围的所有修改。

Claims (10)

1.用于减少按行和列排列的磁隧道结磁随机存取存储单元阵列(26)中的峰值编程电流的装置(25)，具有n条编程路径(30)并且具有在该n条路径中的总值为I的编程电流，包括在该n条编程路径中连接的n个开关，每个编程路径一个开关(31)，n个开关一次可操作一个以便将瞬时编程电流降低为I的1/n，其中，n的值由该存储单元阵列中编程路径的数量确定。
2.用于减少存储器中的峰值编程电流的装置(25)，其特征在于包括：
存储器(26)，其包括按行和列排列的并具有多个电流端(30)的存储单元(29)的阵列；
电流源(27)；
将电流源耦合到所述多个电流端子上的电子开关(31)，该电子开关包括被构造来接收时钟信号的至少一个开关输入端，该时钟信号用于开关电子开关以便按顺序将电流源耦合到所述多个电流端子的每个电流端子上；以及
时钟发生器(28)，被构造来把顺序的时钟信号提供到电子开关的开关输入端，以使来自电流源的电流按顺序提供到所述多个电流端子的每个电流端子上。
3.如权利要求2所述的用于减少存储器中的峰值编程电流的装置，其中，存储器的多个电流端子包括用于一个n比特字中的每个存储单元的一个电流端子(30)。
4.如权利要求3所述的用于减少存储器中的峰值编程电流的装置，其中，存储单元的阵列包括磁随机存取存储器单元。
5.如权利要求4所述的用于减少存储器中的峰值编程电流的装置，其中，磁随机存取存储器单元包括隧道结磁随机存取存储器单元。
6.如权利要求4所述的用于减少存储器中的峰值编程电流的装置，其中，把电流源耦合到多个电流端子的电子开关集成在存储单元阵列与到电流源的连接之间的半导体芯片中。
7.用于减少存储器中的峰值编程电流的装置(25′)，其特征在于：
存储器(26′)，包括按行和列排列的并具有多个编程电流端(30′)的存储单元(29′)的阵列；
多个电流源/吸收器(27′)，每一个耦合到多个电流端子的每一个上以使得向多个电流源/吸收器的每一个提供一相关的电流端子，每个电流源/吸收器包括电子开关，其被连接成在接通模式下把来自电流源/吸收器的电流提供到相关的电流端子而在断开模式下不把电流提供到相关的电流端子，以及
每个电子开关包括开关输入端(36′)，其被构造来接收用于对电子开关在断开模式和接通模式之间进行开关的时钟信号；以及
时钟发生器(28′)，其具有多个输出端，每一输出端耦合到多个电流源/吸收器的每个电子开关的开关的输入端，该时钟发生器被构造来向多个开关输入端的每一个按顺序提供时钟信号。
8.如权利要求7所述的用于减少存储器中的峰值编程电流的装置，其中，存储器的多个电流端子包括用于一个n比特字中的每个存储单元(29′)的一个电流端子(30′)。
9.如权利要求7所述的用于减少存储器中的峰值编程电流的装置，其中，包括存储单元的阵列和多个电流源/吸收器的存储器集成在半导体芯片(32′)中，以及在多个电流源/吸收器和电流源之间的半导体芯片内部的连接被构造在半导体芯片中的由通孔连接的多金属层中。
10.如权利要求9所述的用于减少存储器中的峰值编程电流的装置，其中，存储单元的阵列包括磁随机存取存储器单元。
CNB001355546A 1999-12-20 2000-12-19 峰值编程电流降低装置和方法 Expired - Fee Related CN1181494C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/467,788 US6236611B1 (en) 1999-12-20 1999-12-20 Peak program current reduction apparatus and method
US09/467,788 1999-12-20

Publications (2)

Publication Number Publication Date
CN1302069A CN1302069A (zh) 2001-07-04
CN1181494C true CN1181494C (zh) 2004-12-22

Family

ID=23857180

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001355546A Expired - Fee Related CN1181494C (zh) 1999-12-20 2000-12-19 峰值编程电流降低装置和方法

Country Status (8)

Country Link
US (1) US6236611B1 (zh)
EP (1) EP1111619B1 (zh)
JP (1) JP2001222882A (zh)
KR (1) KR100748070B1 (zh)
CN (1) CN1181494C (zh)
DE (1) DE60033776T2 (zh)
SG (1) SG88805A1 (zh)
TW (1) TW505921B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256224B1 (en) * 2000-05-03 2001-07-03 Hewlett-Packard Co Write circuit for large MRAM arrays
WO2003001532A2 (en) * 2001-01-24 2003-01-03 Infineon Technologies North America Corp. Current source and drain arrangement for magnetoresistive memories (mrams)
JP4637388B2 (ja) * 2001-03-23 2011-02-23 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
EP1433181B1 (en) * 2001-06-20 2007-10-24 Qimonda AG Current source and drain arrangement for magnetoresistive memories (mrams)
JP4771631B2 (ja) * 2001-09-21 2011-09-14 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US6711052B2 (en) * 2002-06-28 2004-03-23 Motorola, Inc. Memory having a precharge circuit and method therefor
US6714440B2 (en) 2002-06-28 2004-03-30 Motorola, Inc. Memory architecture with write circuitry and method therefor
US6621729B1 (en) 2002-06-28 2003-09-16 Motorola, Inc. Sense amplifier incorporating a symmetric midpoint reference
WO2004049344A2 (en) 2002-11-28 2004-06-10 Koninklijke Philips Electronics N.V. Method and device for improved magnetic field generation during a write operation of a magnetoresistive memory device
US6778431B2 (en) * 2002-12-13 2004-08-17 International Business Machines Corporation Architecture for high-speed magnetic memories
US7221582B2 (en) * 2003-08-27 2007-05-22 Hewlett-Packard Development Company, L.P. Method and system for controlling write current in magnetic memory
CN1957423A (zh) * 2004-05-27 2007-05-02 皇家飞利浦电子股份有限公司 Mram功率有效字节写入的颠倒磁性隧道结
KR100587702B1 (ko) 2004-07-09 2006-06-08 삼성전자주식회사 피크 전류의 감소 특성을 갖는 상변화 메모리 장치 및그에 따른 데이터 라이팅 방법
KR100694967B1 (ko) * 2005-06-29 2007-03-14 주식회사 하이닉스반도체 프로그램 동작시 에러 발생 비율을 감소시키는 플래시메모리 장치 및 그 프로그램 동작 제어 방법
TWI398065B (zh) * 2009-09-02 2013-06-01 Giga Byte Tech Co Ltd 分配器、控制方法及電子系統
KR102081757B1 (ko) 2013-06-26 2020-02-26 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR20150022242A (ko) 2013-08-22 2015-03-04 에스케이하이닉스 주식회사 반도체 메모리 장치
US9330746B2 (en) * 2014-03-19 2016-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive memory array

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59101095A (ja) * 1982-11-29 1984-06-11 Toshiba Corp 不揮発性半導体メモリ
JPH0793040B2 (ja) * 1987-11-11 1995-10-09 日本電気株式会社 書込み・消去可能な読出し専用メモリ
US5025419A (en) * 1988-03-31 1991-06-18 Sony Corporation Input/output circuit
JPH0512891A (ja) * 1990-09-17 1993-01-22 Toshiba Corp 半導体記憶装置
JPH0562484A (ja) * 1991-09-06 1993-03-12 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US5534793A (en) * 1995-01-24 1996-07-09 Texas Instruments Incorporated Parallel antifuse routing scheme (PARS) circuit and method for field programmable gate arrays
JPH09306159A (ja) * 1996-05-14 1997-11-28 Nippon Telegr & Teleph Corp <Ntt> 逐次読出しメモリ
JP4136028B2 (ja) * 1997-04-28 2008-08-20 キヤノン株式会社 磁性薄膜メモリ素子、それを用いた磁性薄膜メモリ及びその記録再生方法
JPH11176179A (ja) * 1997-12-15 1999-07-02 Nec Corp 不揮発性半導体記憶装置
US6097626A (en) * 1999-07-28 2000-08-01 Hewlett-Packard Company MRAM device using magnetic field bias to suppress inadvertent switching of half-selected memory cells

Also Published As

Publication number Publication date
SG88805A1 (en) 2002-05-21
CN1302069A (zh) 2001-07-04
EP1111619A3 (en) 2001-09-26
DE60033776D1 (de) 2007-04-19
KR100748070B1 (ko) 2007-08-09
TW505921B (en) 2002-10-11
KR20010062468A (ko) 2001-07-07
US6236611B1 (en) 2001-05-22
EP1111619A2 (en) 2001-06-27
DE60033776T2 (de) 2007-06-28
EP1111619B1 (en) 2007-03-07
JP2001222882A (ja) 2001-08-17

Similar Documents

Publication Publication Date Title
CN1181494C (zh) 峰值编程电流降低装置和方法
CN1213453C (zh) 包含阻塞寄生路径电流的共享设备的交叉点存储器阵列
US6778421B2 (en) Memory device array having a pair of magnetic bits sharing a common conductor line
CN101663816B (zh) 使用自旋转移力矩磁阻装置的软件可编程逻辑
CN101174455B (zh) 静态随机存取存储单元
CN100474438C (zh) 容短接存储单元的电阻交叉点阵列
CN1496569A (zh) 磁阻随机存取存储器构架和系统
JP2002520767A (ja) 共有するワード線およびデジット線を有するｍｒａｍ
JP3996061B2 (ja) メモリーデバイスおよびメモリーセルの選択方法
CN101241764A (zh) 电熔丝电路
KR101173726B1 (ko) 프로그램가능한 판독 전용 메모리
CN1178040A (zh) 在半导体芯片上用于转换高电压的mos电路装置
US11764786B2 (en) Magnetoelectric majority gate device
EP1568040A2 (en) Method and device for improved magnetic field generation during a write operation of a magnetoresistive memory device
US6842389B2 (en) System for and method of four-conductor magnetic random access memory cell and decoding scheme
US8405443B2 (en) Pass transistor circuit with memory function, and switching box circuit including the pass transistor circuit
US6097043A (en) Semiconductor integrated circuit and supply method for supplying multiple supply voltages in a semiconductor integrated circuit
JP2002164515A (ja) Ｍｒａｍモジュール構造物
US20190253057A1 (en) Integrated circuit
CN1552077A (zh) 磁电阻级别产生器
JP2765326B2 (ja) ジョセフソン極性切換型駆動回路
US8842491B2 (en) Decoding scheme for bipolar-based diode three-dimensional memory requiring unipolar programming
EP0609264A4 (en) Universal interconnect matrix array.
US4417327A (en) Dynamically operated structured logic array
Onkaraiah et al. A CBRAM-based compact interconnect switch for non-volatile reconfigurable logic circuits

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FISICAL SEMICONDUCTOR INC.

Free format text: FORMER NAME: FREEDOM SEMICONDUCTOR CORP.

CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: FREESCALE SEMICONDUCTOR, Inc.

Address before: Texas in the United States

Patentee before: FreeScale Semiconductor

CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP USA, Inc.

Address before: Texas in the United States

Patentee before: FREESCALE SEMICONDUCTOR, Inc.

CP01 Change in the name or title of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041222

Termination date: 20181219

CF01 Termination of patent right due to non-payment of annual fee