CN1552077A - 磁电阻级别产生器 - Google Patents

磁电阻级别产生器 Download PDF

Info

Publication number
CN1552077A
CN1552077A CNA028163605A CN02816360A CN1552077A CN 1552077 A CN1552077 A CN 1552077A CN A028163605 A CNA028163605 A CN A028163605A CN 02816360 A CN02816360 A CN 02816360A CN 1552077 A CN1552077 A CN 1552077A
Authority
CN
China
Prior art keywords
resistance
magnetoresistive element
equals
rmin
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028163605A
Other languages
English (en)
Other versions
CN100380522C (zh
Inventor
�˵á�K���ɼ�
彼得·K·纳吉
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1552077A publication Critical patent/CN1552077A/zh
Application granted granted Critical
Publication of CN100380522C publication Critical patent/CN100380522C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Measuring Magnetic Variables (AREA)

Abstract

一种磁电阻多级别产生器(50)包括第一串联电路(52)，其包含具有等于Rmax的电阻的一个第一磁电阻元件，与分别具有等于Rmin的电阻的n个第一磁电阻元件(55－57)进行串联。还包括n个附加串联电路，每个电路包括具有等于Rmax的电阻的一个附加磁电阻元件，与分别具有等于Rmin的电阻的n个磁电阻元件进行串联。该第一和n个附加串联电路被串联在输入端(A)和输出端(B)之间，并且相互并联，其中n为大于1的整数。从而在该输入端和输出端之间的总电阻为Rmin+ΔR/n，其中ΔR等于Rmax－Rmin。

Description

磁电阻级别产生器
技术领域
本发明涉及磁电阻器件，并且特别涉及非易失性存储器、数模转换器、模数转换器以及需要一个或多个级别(level)(例如，电阻或电压)用于产生输出信号的其他器件。
背景技术
在许多器件中，例如高密度、高速度非易失性存储器、数模转换器、模数转换器以及需要一个或多个不同级别(例如，电阻或电压)用于产生输出信号的其他器件，使用复杂的外部或片外电路来产生不同的级别，电阻或电压。由于该级别产生器是外部的并且通常非常复杂，因此它们需要额外的空间和大量功率。因此，该外部的产生器相对较昂贵。
相应地，非常需要提供一种用于存储器系统以及需要多个级别来产生输出信号的其他设备的级别产生器。
附图说明
参见附图：
图1为根据本发明的一个单级别产生器的示意图；
图2为根据本发明的一个单级别产生器的另一个实施例的示意图；以及
图3为根据本发明的一个多级别产生器的实施例的示意图。
具体实施方式
一种磁电阻元件可以被作为具有两个状态的电阻器。该两个状态为Rmin和Rmax，其中Rmin为对应于平行磁化状态的元件的电阻的最小值，并且Rmax为对应于反平行磁化状态的元件的电阻的最大值。所述和在此所用的磁电阻元件可以是任何已知的类型，包括磁性隧道结(MTJ)、大磁电阻(GMR)、AMR等等。每个这些类型的MRAM的例子在下列专利中描述，所有这些专利被通过引用的方式包含于此以供参考。在1997年12月30日获得授权的美国专利No.5,702,831，标题为“Ferromagnetic GMR Material”；在1998年3月24日获得授权的美国专利No.5,732,016，标题为“Memory Cell Structure in a MagneticRandom Access Memory and a Method for Fabricating Thereof”；以及在1998年3月31日获得授权的美国专利No.5,702,831，，标题为“Multi-Layer Magnetic Tunneling Junction Memory Cells”。
本发明的一个目的是利用磁电阻元件来产生一个级别电阻，其处于Rmin和Rmax之间的一些预定级别上(例如，1/2、1/3、1/4等等)。现在转到图1，其中示出所述的各个电阻之间的关系。在该图中，Rmin被示出为一个低电阻线，而Rmax为与Rmin相距一定距离的一个高电阻线在Rmin和Rmax之间的一些级别上的电阻被指定为Rlvl(其中该级别等于1/2、1/3、1/4等等)。下列方程描述Rlvl(其中该级别等于1/2)与Rmin和Rmax之间的关系：
Rlvl＝(Rmax-Rmin)/2+Rmin
Rlvl＝ΔR/2+Rmin                (1)
其中ΔR＝Rmax-Rmin
方程(1)由如图2中所示的磁阻元件的串联/并联组合来实现，其产生一个1/2级别。磁阻元件可以按照这种方式组合，因为它们是一阶的线性元件，因此它们可以被作为普通的无源线性电阻器。产生器10包括一个输入端11和一个输出端12。一个串联电路14包括一个具有等于Rmax的电阻的磁电阻元件15，与具有等于Rmin的电阻的一个磁电阻元件16相串联连接在输入端11和输出端12之间。另一个串联电路17包括一个具有等于Rmax的电阻的磁电阻元件18，与具有等于Rmin的电阻的一个磁电阻元件19相串联连接在输入端11和输出端12之间。串联电路14还与串联电路17相并联，以形成串联/并联组合。
该产生器10的电阻的串联/并联组合被合并如下：
RAB＝(Rmax+Rmin)||(Rmax+Rmin)
其中RAB是在输入端11和输出端12之间的总电阻。
RAB＝(Rmax+Rmin)2/2(Rmax+Rmin)
＝(Rmax+Rmin)/2
＝(ΔR+Rmin+Rmin)/2
可以看出，方程(2)等于方程(1)，即，RAB等于Rlvl，并且产生器10成功地产生级别1/2。
通常，磁电阻元件是一个可以被编程为Rmax或Rmin状态的非易失性存储元件，其中Rmin是一个对应于平行磁化状态的最小阻值，并且Rmax是对应于反平行磁化状态的最大阻值。另外，磁电阻元件通常最初处于Rmin状态并且在产生Rlvl之前必须被编程为Rmax状态。该编程可以由于时间的作用而实现，由于该磁电阻元件以非易失方式保持其磁化状态，因此Rmax是自动产生的，而不需要重新编程。
现在转到图3，其中示出一个产生器40的实施例。产生器40包括一个易磁化轴线41(其作为用于产生器40的一个输出端)。一个串联电路44包括与一个磁电阻元件46串联的磁电阻元件45。串联电路44被串联在易磁化轴线41和易磁化轴线42之间。另一个串联电路47包括与磁电阻元件49串联的一个磁电阻元件48。串联电路47被串联在易磁化轴线41和易磁化轴线42之间。易磁化轴线41与元件45和48磁性相关，并且易磁化轴线42与元件46和49磁性相关。易磁化轴线41和42与串联电路47并联地连接串联电路44，以形成该串联/并联组合。一个难磁化轴线HAL1与磁电阻元件45和46磁性相关，并且一个难磁化轴线HAL2与磁电阻元件48和49磁性相关，以提供与易磁化轴线41和42相结合的编程电流。
假设例如所有磁电阻元件45、46、48和49为MTJ，通过利用如下步骤，元件45和48被编程为Rmax状态。当然，从下文可以理解，如果需要的话，元件46和49另外可以被编程为Rmax状态。在第一步骤中，一个易磁化轴电流流过线路41(通常从上到下)，并且同时一个难磁化轴流过难磁化轴线HAL1，并且没有电流流过HAL2。由该电流所产生的磁场被在元件45中合并，其中它们将把元件45的状态从Rmin变为Rmax。在该编程过程中，线路42为开路。
在第二步骤中，易磁化轴电流继续流过易磁化轴线41(通常从上到下)。线路42保持开路。难磁化轴电流被停止于难磁化轴线HAL1中，并且在难磁化轴线HAL2中开始。由该电流所产生的磁场被在元件48处合并，其中它们将把元件48的状态从Rmin变为Rmax。一旦完成编程，线路42被重新连接或闭合，并且产生器40提供在线路41和42之间的Rlvl。
构造的附加实施例和方法在2001年2月27日提交的名称为“Magnetoresistive Midpoint Generator and Method”的转让给与本发明相同的受让人的美国专利No.09/793,163中公开，其被包含于此以供参考。
现在转到图，其中示出一个多级别产生器50的简化视图。在该实施例中，为了说明的目的，该电路被构造为产生任何三个不同级别，包括级别Rmin+ΔR/2、级别磁电阻元件48+ΔR/3以及级别Rmin+ΔR/4。但是，应当知道通过简单地把所公开的实施例扩展到产生任何级别的Rmin+ΔR/n，可以产生任何所需级别数(其中n为大于1的整数)。
产生器50包括一个第一串联电路52，其具有第一选择晶体管53、具有等于Rmax的电阻的磁电阻元件54以及分别具有等于Rmin的电阻的三个磁电阻元件55、56和57，其串联在一个输入端A和一个输出端B之间。一个第二串联电路60包括一个第二选择晶体管62、具有等于Rmax的电阻的第二磁电阻元件63以及分别具有等于Rmin的电阻的三个磁电阻元件64、65和66。该第二串联电路60被串联在输入端A和输出端B之间，并且与第一串联电路52并联。一个第三串联电路70包括一个第三选择晶体管72、具有等于Rmax的电阻的一个磁电阻元件73、以及分别具有等于Rmin的电阻的三个磁电阻元件74、75和76。第三串联电路70被串联在输入端A和输出端B之间，并且与串联电路52和60并联。一个第四串联电路80包括具有等于Rmax的电阻的一个第四选择晶体管82和分别具有等于Rmin的电阻的三个磁电阻元件84、85和86。第四串联电路80被串联在输入端A和输出端B之间，并且与串联电路52、60和70并联。在此应当知道，为了便于说明，具有等于Rmax的电阻的磁电阻元件在每个串联电路52、60、70和80中的被示出为上方的元件，但是根据需要，在每个串联电路中的任何一个元件可以被设置为Rmax。
在第一、第二、第三和第四串联电路52、60、70和80中的每个磁电阻元件包括一个并联的控制晶体管。每个并联的控制晶体管被与该磁电阻元件并联，使得当并联的控制晶体管不导通并且被短路时，该磁电阻元件处于该电路中，或者当该并联的控制晶体管被导通时，该磁电阻元件处于该电路之外。用于操作该选择晶体管的电路包括端子S0至S3，其分别连接到选择晶体管53、52、72和82的栅极。用于操作该并联的控制晶体管的电路包括数字线DL0至DL3。该数字线DL0被连接到与磁电阻元件54、63、73和83并联的并联控制晶体管的栅极。数字线DL1被连接到与磁电阻元件55、64、74和84并联的并联控制晶体管的栅极。数字线DL2被连接到与磁电阻元件56、65、75和85并联的并联控制晶体管的栅极。数字线DL3被连接到与磁电阻元件57、66、76和86并联的并联控制晶体管的栅极。每个数字线DL0至DL3提供分别用于串联电路52、60、70和80中的磁电阻元件的易磁化轴编程电流。
并且，为了对产生器50进行初始编程的目的，位线BL0至BL3分别与每个磁电阻元件54、63、73和83磁性相关。每个位线BL0至BL3具有串联的列选择晶体管Y0至Y3。一个电流源87被连接到每个位线BL0至BL3的上端，并且一个电流吸收器88被连接到每个位线BL0至BL3的下端：每个位线BL0至BL3提供分别用于在串联电路52、60、70和80中的磁电阻元件的难磁化轴编程电流。并且，一个电流源89和电流吸收器90被连接到数字线DL0的相对端。最初，元件54、63、73和83必须被编程为Rmax状态。由于磁电阻元件通常处于Rmin状态，因此剩余的磁电阻元件不被编程。
为了把磁电阻元件54、63、73和83编程为Rmax状态，一个逻辑零信号被施加到端子S0至S3，电流源和吸收器87、88、89和90被启动，并且列选择晶体管Y0至Y3被顺序地导通。因此，在DL0和BL0的交叉点处，当列选择晶体管Y0被导通时，磁电阻元件54被编程为Rmax状态。类似地，在DL1和BL1的交叉点处，当列选择晶体管Y1被导通时，磁电阻元件63被编程为Rmax状态；在DL2和BL2的交叉点处，当列选择晶体管Y2被导通时，磁电阻元件73被编程为Rmax状态；以及在DL3和BL3的交叉点处，当列选择晶体管Y3被导通时，磁电阻元件54被编程为Rmax状态。一旦该编程完成，多级别产生器50准备就绪，并且不必再次重复编程。
在用于多级别产生器50的操作的训练或评估模式中，Y0至Y3被设置为等于逻辑零，并且电流源和吸收器87、88、89和90截止。为了产生等于Rmin+ΔR/4(N＝4)的级别RAB，设置S0＝S1＝S2＝S3＝逻辑1，并且DL0＝DL1＝DL2＝DL3＝逻辑0。为了产生等于Rmin+ΔR/3(N＝3)的级别RAB，设置S0＝S1＝S2＝逻辑1，S3＝逻辑0，DL0＝DL1＝DL2＝逻辑0，以及DL3＝逻辑1。为了产生等于Rmin+ΔR/3(N＝3)的级别RAB，设置S0＝S1＝逻辑1，S2＝S3＝逻辑0，DL0＝DL1＝逻辑0，以及DL2＝DL3＝逻辑1。
编程和操作的训练或评估模式将按照类似于多级产生器的方式进行，包括n个附加的串联磁电阻元件和n个附加的串联电路的列。基本上，通过按照上述思想，可以制造任何尺寸的阵列，以产生一个预定级别。另外，应当知道，可以制造一个阵列(级别产生器)，以产生仅仅一个预定级别，或者如上文所述，该阵列可以被控制以产生各种不同级别。
通常，需要使得该选择和控制n沟道晶体管(例如，53、62、72、82和该控制晶体管)的宽度非常大，并且使得该长度非常小，以使其电阻最小化，其将影响RAB，特别是当RAB等于Rmin+ΔR/2时尤其如此。
当处理磁电阻元件时，应当知道一个元件的电阻(即，Rmin和Rmax，以及该级别)可以通过改变尺寸、形状、结构和材料而改变。但是，在该优选实施例中，所公开的级别产生器通常在与利用该级别产生器的电路相同的基片上制造。通常，该电路包括磁电阻元件。所述的级别产生器的一个主要优点是所包含的磁电阻元件被与包含到使用该级别产生器的电路中的磁电阻元件相同地制造(例如，相同的尺寸、形状、结构和材料)。因此，不需要特殊的制造步骤或技术。
尽管我们给出和描述本发明的具体实施例，但是本领域的普通技术人员将容易得出其他变型和改进。因此，应当知道本发明不限于所示的具体实施例，而是要使所附的权利要求书覆盖所有不脱离本发明的精神和范围的所有变型。

Claims (11)

1.一种磁电阻级别产生器，其中包括多个非易失性磁电阻元件，每个磁电阻元件具有一个Rmax状态和一个Rmin状态，并且每个磁电阻元件被设置为Rmax和Rmin之一，以及多个非易失性磁电阻元件，其被连接在一起，以提供在Rmax和Rmin之间的一个预定电阻级别上的一个总电阻。
2.一种磁电阻级别产生器，其中包括：
输入端和输出端；
第一串联电路，其包括具有等于Rmax的电阻的一个第一磁电阻元件，与分别具有等于Rmin的电阻的n个第一磁电阻元件进行串联，该第一串联电路串联在该输入端和输出端之间；以及
n个附加串联电路，每个电路包括具有等于Rmax的电阻的一个附加磁电阻元件，与分别具有等于Rmin的电阻的n个磁电阻元件进行串联，该n个附加串联电路被串联在该输入端和输出端之间，并且与该第一串联电路相并联，其中n为大于1的整数，从而在该输入端和输出端之间的总电阻为Rmin+ΔR/n，其中ΔR等于Rmax-Rmin。
3.根据权利要求2所述的磁电阻级别产生器，其中在第一和n个附加串联电路的每一个电路中，第一和n个附加磁电阻元件分别包括一个非易失性磁电阻元件。
4.根据权利要求2所述的磁电阻级别产生器，其中每个磁电阻元件具有一个Rmax和一个Rmin状态，其中Rmin是对应于平行磁化状态的最小电阻值，并且Rmax为对应于反平行磁化状态的最大电阻值。
5.根据权利要求2所述的磁电阻级别产生器，其中包括n+1个易磁化轴线，每个易磁化轴线与第一和n个附加串联电路中的每个电路磁性相关，用于接收编程电流，以对该第一串联电路中具有等于Rmax的电阻的第一磁电阻元件和在具有等于Rmax的电阻的n个附加串联电路中，每个电路内的具有等于Rmax的电阻的附加磁电阻元件进行编程。
6.根据权利要求5所述的磁电阻级别产生器，其中进一步包括一个难磁化轴线，其与在该第一串联电路中具有等于Rmax的电阻的第一磁电阻元件和在n个附加串联电路中具有等于Rmax的电阻的n个附加磁电阻元件中的每一个磁性相关，用于接收编程电流。
7.根据权利要求2所述的磁电阻级别产生器，其中在第一和n个附加串联电路的每个电路中的磁电阻元件分别包括一个磁性隧道结磁电阻元件。
8.根据权利要求2所述的磁电阻级别产生器，其中在第一和n个附加串联电路的每个电路中的所述磁电阻元件分别包括与该磁电阻元件相并联的一个开关晶体管。
9.根据权利要求2所述的磁电阻级别产生器，其中包括与该第一串联电路中的磁电阻元件相串联的第一选择晶体管和分别与该n个附加串联电路中的磁电阻元件相串联的n个附加选择晶体管。
10.一种磁电阻多级别产生器，其中包括：
输入端和输出端；
第一串联电路，其包括第一选择晶体管、具有等于Rmax的电阻的第一磁电阻元件、以及分别具有等于Rmin的电阻的n个磁电阻元件，
其串联在该输入端和输出端之间；
n个附加串联电路，每个电路包括一个选择晶体管、具有等于Rmax的电阻的一个附加磁电阻元件、以及分别具有等于Rmin的电阻的n个磁电阻元件，其串联在该输入端和输出端之间，并且每个附加串联电路与第一串联电路相并联，其中n等于一个大于1的整数；
在第一和n个附加串联电路中，每个磁电阻元件包括一个并联的控制晶体管；以及
用于操作该选择和控制晶体管进入导通和非导通状态之一的电路，从而在该输入端和输出端之间的总电阻为Rmin+ΔR/n，其中ΔR等于Rmax-Rmin。
11.一种磁电阻多级别产生器，其中包括：
输入端和输出端；
第一串联电路，其包括第一选择晶体管、具有等于Rmax的电阻的第一磁电阻元件、以及分别具有等于Rmin的电阻的3个磁电阻元件，
其串联在该输入端和输出端之间；
第二串联电路，其包括第二选择晶体管、具有等于Rmax的电阻的一个第二磁电阻元件、以及分别具有等于Rmin的电阻的3个磁电阻元件，其串联在该输入端和输出端之间，并且与该第一串联电路相并联；
第三串联电路，其包括第三选择晶体管、具有等于Rmax的电阻的一个第三磁电阻元件、以及分别具有等于Rmin的电阻的3个磁电阻元件，其串联在该输入端和输出端之间，并且与该第一串联电路相并联；
第四串联电路，其包括第四选择晶体管、具有等于Rmax的电阻的一个第四磁电阻元件、以及分别具有等于Rmin的电阻的3个磁电阻元件，其串联在该输入端和输出端之间，并且与该第一串联电路相并联；
在该第一、第二、第三和第四串联电路中的磁电阻元件各包括一个并联的控制晶体管；以及
用于操作该选择和控制晶体管进入导通和非导通状态之一的电路，从而在该输入端和输出端之间的总电阻为Rmin+ΔR/n，其中ΔR等于Rmax-Rmin，并且n等于2、3和4之一。
CNB028163605A 2001-08-22 2002-08-02 磁电阻级别产生器 Expired - Fee Related CN100380522C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/935,269 2001-08-22
US09/935,269 US6829158B2 (en) 2001-08-22 2001-08-22 Magnetoresistive level generator and method

Publications (2)

Publication Number Publication Date
CN1552077A true CN1552077A (zh) 2004-12-01
CN100380522C CN100380522C (zh) 2008-04-09

Family

ID=25466822

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028163605A Expired - Fee Related CN100380522C (zh) 2001-08-22 2002-08-02 磁电阻级别产生器

Country Status (8)

Country Link
US (1) US6829158B2 (zh)
EP (1) EP1425750A2 (zh)
JP (1) JP4209322B2 (zh)
KR (1) KR100898874B1 (zh)
CN (1) CN100380522C (zh)
AU (1) AU2002319767A1 (zh)
TW (1) TWI235369B (zh)
WO (1) WO2003019564A2 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7760882B2 (en) * 2004-06-28 2010-07-20 Japan Communications, Inc. Systems and methods for mutual authentication of network nodes
US7286393B2 (en) * 2005-03-31 2007-10-23 Honeywell International Inc. System and method for hardening MRAM bits
US7264985B2 (en) * 2005-08-31 2007-09-04 Freescale Semiconductor, Inc. Passive elements in MRAM embedded integrated circuits
JP5002401B2 (ja) * 2007-10-03 2012-08-15 株式会社東芝 抵抗変化メモリ
JP2011222829A (ja) * 2010-04-12 2011-11-04 Toshiba Corp 抵抗変化メモリ
JP2012027974A (ja) * 2010-07-22 2012-02-09 Panasonic Corp 半導体記憶装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3450657B2 (ja) * 1997-07-16 2003-09-29 株式会社東芝 半導体記憶装置
US5699293A (en) * 1996-10-09 1997-12-16 Motorola Method of operating a random access memory device having a plurality of pairs of memory cells as the memory device
JPH11316913A (ja) * 1998-04-30 1999-11-16 Sony Corp 磁気抵抗効果型磁気ヘッド
US6055179A (en) * 1998-05-19 2000-04-25 Canon Kk Memory device utilizing giant magnetoresistance effect
US6111781A (en) * 1998-08-03 2000-08-29 Motorola, Inc. Magnetic random access memory array divided into a plurality of memory banks
US6343032B1 (en) * 1999-07-07 2002-01-29 Iowa State University Research Foundation, Inc. Non-volatile spin dependent tunnel junction circuit
US6185143B1 (en) 2000-02-04 2001-02-06 Hewlett-Packard Company Magnetic random access memory (MRAM) device including differential sense amplifiers
US6205073B1 (en) 2000-03-31 2001-03-20 Motorola, Inc. Current conveyor and method for readout of MTJ memories
US6317376B1 (en) 2000-06-20 2001-11-13 Hewlett-Packard Company Reference signal generation for magnetic random access memory devices
US6493259B1 (en) * 2000-08-14 2002-12-10 Micron Technology, Inc. Pulse write techniques for magneto-resistive memories
DE10041378C1 (de) * 2000-08-23 2002-05-16 Infineon Technologies Ag MRAM-Anordnung
US6515895B2 (en) * 2001-01-31 2003-02-04 Motorola, Inc. Non-volatile magnetic register
US6392923B1 (en) * 2001-02-27 2002-05-21 Motorola, Inc. Magnetoresistive midpoint generator and method
JP2002334585A (ja) * 2001-05-02 2002-11-22 Sony Corp 半導体記憶装置
US6445612B1 (en) * 2001-08-27 2002-09-03 Motorola, Inc. MRAM with midpoint generator reference and method for readout
JP4242117B2 (ja) 2002-07-11 2009-03-18 株式会社ルネサステクノロジ 記憶装置

Also Published As

Publication number Publication date
US20030053331A1 (en) 2003-03-20
CN100380522C (zh) 2008-04-09
EP1425750A2 (en) 2004-06-09
JP4209322B2 (ja) 2009-01-14
KR20040028995A (ko) 2004-04-03
KR100898874B1 (ko) 2009-05-25
JP2005525664A (ja) 2005-08-25
WO2003019564A3 (en) 2003-05-22
WO2003019564A2 (en) 2003-03-06
AU2002319767A1 (en) 2003-03-10
TWI235369B (en) 2005-07-01
US6829158B2 (en) 2004-12-07

Similar Documents

Publication Publication Date Title
CN1221978C (zh) 非易失性磁存储单元和器件
EP1609153B1 (en) Simultaneous reading from and writing to different memory cells
US6055178A (en) Magnetic random access memory with a reference memory array
EP1253651B1 (en) Semiconductor memory device using magnetoresistive-effect element
KR100682967B1 (ko) 자기터널접합 셀을 이용한 배타적 논리합 논리회로 및 상기논리회로의 구동 방법
US6392923B1 (en) Magnetoresistive midpoint generator and method
US20060176734A1 (en) Double-decker mram cells with scissor-state angled reference layer magnetic anisotropy and method for fabricating
US7652398B2 (en) Magnetic logic device
US20040004878A1 (en) Methods of increasing write selectivity in an MRAM
CN1194353C (zh) 磁阻存储器装置中避免不希望编程的方法
CN1459113A (zh) 磁隧道结磁阻随机存取存储器并联─并联结构
CN1337709A (zh) 磁随机存取存储器件的参考信号的产生
CN101663816A (zh) 使用自旋转移力矩磁阻装置的软件可编程逻辑
CN1550017A (zh) 具有中点发生器基准的mram
CN1842873A (zh) 向多态磁随机访问存储器单元进行写入的方法
US20110069536A1 (en) Reconfigurable magnetic logic device using spin torque
CN1488145A (zh) Mram位线字符线结构
CN1517995A (zh) 磁性随机存取存储器参考中点电流发生器
CN100380522C (zh) 磁电阻级别产生器
CN1229807C (zh) 具有短读出时间的存储设备
CN100378865C (zh) 磁性储存装置
CN1337708A (zh) 磁阻存储器用电流驱动装置
CN114694704A (zh) 磁性存储器及其读写方法
JP2003016774A (ja) 記憶回路ブロック及びデータの書込方法
US20080278996A1 (en) Programmable magnetic read only memory (mrom)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090306

Address after: Arizona USA

Patentee after: EVERSPIN TECHNOLOGIES, Inc.

Address before: Texas in the United States

Patentee before: FreeScale Semiconductor

ASS Succession or assignment of patent right

Owner name: EVERSPIN TECHNOLOGIES, INC.

Free format text: FORMER OWNER: FREEDOM SEMICONDUCTORS CO.

Effective date: 20090306

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080409

Termination date: 20110802