KR100898874B1 - 자기 저항 레벨 발생기 - Google Patents

자기 저항 레벨 발생기 Download PDF

Info

Publication number
KR100898874B1
KR100898874B1 KR1020047002504A KR20047002504A KR100898874B1 KR 100898874 B1 KR100898874 B1 KR 100898874B1 KR 1020047002504 A KR1020047002504 A KR 1020047002504A KR 20047002504 A KR20047002504 A KR 20047002504A KR 100898874 B1 KR100898874 B1 KR 100898874B1
Authority
KR
South Korea
Prior art keywords
series
resistance
magnetoresistive
rmin
rmax
Prior art date
Application number
KR1020047002504A
Other languages
English (en)
Other versions
KR20040028995A (ko
Inventor
나지피터케이.
Original Assignee
에버스핀 테크놀러지스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에버스핀 테크놀러지스, 인크. filed Critical 에버스핀 테크놀러지스, 인크.
Publication of KR20040028995A publication Critical patent/KR20040028995A/ko
Application granted granted Critical
Publication of KR100898874B1 publication Critical patent/KR100898874B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Measuring Magnetic Variables (AREA)

Abstract

자기저항 다중레벨 발생기(50)는 Rmin의 저항을 각각 갖는 n개의 자기저항 소자들(55 내지 57)과 직렬로 접속된 Rmax의 저항을 갖는 자기저항 소자(54)를 갖는 제1 직렬 회로(52)를 구비한다. 여기서, n은 1보다 큰 전체 정수이다. n개의 부가의 직렬 회로들은 Rmin의 저항을 각각 갖는 n개의 자기저항 소자들과 직렬로 접속된 Rmax의 저항을 갖는 자기저항 소자를 각각 구비한다. 제1 및 n개의 부가의 직렬 회로들은 입력(A) 및 출력(B) 단자들 사이에 직렬로 접속되고, 서로 병렬로 접속된다. 이에 의해 입력 및 출력 단자들 사이의 총 저항은 레벨 Rmin+△R/n이고, 여기서 △R은 Rmax-Rmin이다.
자기저항 다중레벨 발생기, 자기저항 소자, 저항 레벨

Description

자기 저항 레벨 발생기{MAGNETORESISTIVE LEVEL GENERATOR}
본 발명은 자기 저항 장치들에 관한 것이고, 보다 구체적으로는 비휘발성 메모리들, 디지털 아날로그 변환기들, 아날로그 디지털 변환기들 및 출력 신호들의 발생을 위한 하나 이상의 상이한 레벨들(예를 들어, 저항 또는 전압)을 필요로 하는 다른 장치들에 관한 것이다.
고밀도의 고속 비휘발성 메모리들, 디지털 아날로그 변환기들, 아날로그 디지털 변환기들 및 출력 신호들의 발생을 위한 하나 이상의 상이한 레벨들(예를 들어, 저항 또는 전압)을 필요로 하는 다른 장치들과 같은 다수의 장치들에서, 저항 또는 전압과 같은 다양한 상이한 레벨들이 복잡한 외부 또는 오프-칩 회로를 사용하여 발생된다. 레벨 발생기들은 외부적이고 일반적으로 매우 복잡하기 때문에, 이들은 여분의 공간 및 다량의 전력을 필요로 한다.
따라서, 메모리 시스템들용 레벨 발생기 및 출력 신호들의 발생을 위한 다양한 레벨들을 필요로 하는 다른 장치들을 제공하는 것이 매우 바람직하다.
자기 저항 소자는 두 개의 상태들을 갖는 저항기로서 고찰될 수 있다. 두 개의 상태들은 Rmin 및 Rmax이고, Rmin은 자화의 병렬 상태들에 대응하는 소자의 저항의 최소값이고, Rmax는 자화의 반병렬(anti-parallel) 상태들에 대응하는 소자의 저항의 최대값이다. 본원에 설명되고 이용되는 자기 저항 소자들은 자기 터널링 접합(MTJ), 거대 자기 저항(GMR), AMR 등을 포함하는 공지된 유형들 중 하나일 수 있다. 이러한 유형들 각각의 MRAM들의 예는 그 모두가 본원에 참조에 의해 합체되어 있는 하기에 설명된 특허들에 개시되어 있다. 1997년 12월 30일 허여된 발명의 명칭이 "강자성 GMR 재료"인 미국 특허 제 5,702,831호; 1998년 3월 24일 허여된 발명의 명칭이 "자기 랜덤 억세스 메모리의 메모리 셀 구조 및 그 제조 방법"인 미국 특허 제 5,732,016호; 및 1998년 3월 31일 허여된 발명의 명칭이 "다층 자기 터널링 접합 메모리 셀"인 미국 특허 제 5,702,831호.
도 1는 다양한 저항들의 관계를 나타내는 그래프.
도 2은 본 발명에 따른 단일 레벨 발생기의 단순 개략 다이어그램.
도 3는 본 발명에 따른 단일 레벨 발생기의 다른 실시예의 개략 다이어그램.
도 4은 본 발명에 따른 다중 레벨 발생기의 실시예의 개략 다이어그램.
본 발명의 목적은 Rmin과 Rmax 사이의 소정의 미리 설정된 레벨(예를 들어, 1/2, 1/3, 1/4 등)에 있는 레벨 저항을 발생하도록 자기 저항 소자들을 이용하는 것이고, 따라서 레벨들을 발생시키기 위한 장치가 본원에 개시된다. 이제, 도 1을 참조하면, 설명된 다양한 저항들의 관계의 도식적인 도면이 도시되어 있다. 이 도면에서, Rmin은 더 낮은 저항 라인으로서 도시되고 Rmax는 Rmin으로부터 소정 거리 이격된 더 높은 저항 라인으로서 도시된다. Rmin과 Rmax 사이의 소정 레벨에서의 저항은 Rlvl로 나타낸다(여기서 레벨은 1/2, 1/3, 1/4 등임). 하기의 식은 Rmin 및 Rmax에 대한 Rlvl(여기서 레벨은 1/2임)의 관계를 설명한다.
[수학식 1]
Rlvl = (Rmax-Rmin)/2 + Rmin
Rlvl = △R/2 + Rmin
여기서, △R= Rmax-Rmin.
수학식 1은 1/2 레벨을 발생시키는, 도 2에 도시된 바와 같은 자기 저항 소자들의 직렬/병렬 조합에 의해 충족된다. 자기 저항 소자들은, 이들이 1차의 선형 소자들이고 따라서 보통의 수동 선형 저항기들로서 취급될 수 있기 때문에 이러한 방식으로 조합될 수 있다. 발생기(10)는 입력 단자(11)와 출력 단자(12)를 구비한다. 직렬 회로(14)는, 입력 단자(11)와 출력 단자(12) 사이에 직렬로 접속되고 Rmin의 저항을 갖는 자기 저항 소자(16)와 직렬로 접속되고 Rmax의 저항을 갖는 자기 저항 소자(15)를 구비한다. 다른 직렬 회로(17)는, 입력 단자(11)와 출력 단자(12) 사이에 직렬로 접속되고 Rmin의 저항을 갖는 자기 저항 소자(19)와 직렬로 접속되고 Rmax의 저항을 갖는 자기 저항 소자(18)를 구비한다. 직렬 회로(14)는 또한 직렬 회로(17)와 병렬로 접속되어 직렬/병렬 조합을 형성한다.
발생기(10)의 저항들의 직렬/병렬 조합은 하기와 같이 조합된다.
RAB = (Rmax+Rmin)∥(Rmax+Rmin)
여기서, RAB는 입력 단자(11)와 출력 단자(12) 사이의 총 저항이다.
[수학식 2]
RAB = (Rmax+Rmin)2/2(Rmax+Rmin)
= (Rmax+Rmin)/2
= (△R+Rmin+Rmin)/2
RAB = △R/2 + Rmin
수학식 2는 수학식 1과 동일하고, 즉 RAB는 Rlvl과 동일하고 발생기(10)는 레벨 1/2를 성공적으로 발생시킨다는 것을 알 수 있다.
일반적으로, 자기 저항 소자들은 Rmax 또는 Rmin 상태로 프로그램될 수 있는 비휘발성 메모리 소자들이고, 여기서 Rmin은 자화의 병렬 상태들에 대응하는 최소 저항값이고 Rmax는 자화의 반병렬 상태들에 대응하는 최대 저항값이다. 또한, 자기 저항 소자들은 일반적으로 초기에 Rmin 상태에 있고 Rlvl의 발생 이전에 Rmax 상태로 프로그램되어야 한다. 이 프로그래밍은 1회의 작업으로 수행될 수 있고, 그 후 Rmax는 자기 저항 소자들이 비휘발성 방식으로 그들의 자화 상태를 유지하기 때문에 재프로그램될 필요 없이 자동적으로 발생된다.
이제, 도 3을 참조하면, 자기 저항 단일 레벨 발생기(40)의 실시예가 도시되어 있다. 발생기(40)는 연축 라인(easy axis line)(41)[발생기(40)용 입력 단자로서 기능함]과 연축 라인(42)[발생기(40)용 출력 단자로서 기능함]을 포함한다. 직렬 회로(44)는 자기 저항 소자(46)와 직렬로 접속된 자기 저항 소자(45)를 구비한다. 직렬 회로(44)는 연축 라인(41)과 연축 라인(42) 사이에 직렬로 접속된다. 다른 직렬 회로(47)는 자기 저항 소자(49)와 직렬로 접속된 자기 저항 소자(48)를 구비한다. 직렬 회로(47)는 연축 라인(41)과 연축 라인(42) 사이에 직렬로 접속된다. 연축 라인(41)은 소자들(45, 48)과 자기적으로 결합되고, 연축 라인(42)은 소자들(46, 49)과 자기적으로 결합된다. 연축 라인들(41, 42)은 직렬 회로(44)를 직렬 회로(47)와 병렬로 접속하여 직렬/병렬 조합을 형성한다. 경축 라인(hard axis line)(HAL1)은 자기 저항 소자들(45, 46)과 자기적으로 결합되고 경축 라인(HAL2)은 자기 저항 소자들(48, 49)과 자기적으로 결합되어 연축 라인들(41, 42)과 함께 프로그래밍 전류를 공급한다.
예를 들어 모든 자기 저항 소자들(45, 46, 48, 49)이 MTJ들이라 가정하면, 소자들(45, 48)은 이하의 단계들을 이용함으로써 Rmax 상태로 프로그램된다. 물론 원한다면 소자들(46, 49)이 Rmax 상태로 대안적으로 프로그램될 수 있다는 것을 이하의 설명으로부터 이해할 수 있을 것이다. 제1 단계에서, 연축 전류가 라인(41)을 통해 흐르고(일반적으로 상부로부터 하부로), 동시에 경축 전류가 경축 라인(HAL1)을 통해 흐르지만, HAL2를 통해서는 전류가 흐르지 않는다. 이 전류 흐름에 의해 생성된 자기장들은 소자(45)에서 조합되고, 여기서 소자(45)의 상태를 Rmin으로부터 Rmax로 변환시킬 것이다. 이 프로그래밍 중에, 라인(42)은 개방 회로이다.
제2 단계에서, 연축 전류는 계속 라인(41)을 통해 흐른다(일반적으로 상부로부터 하부로). 라인(42)은 개방 회로로 유지된다. 경축 전류는 경축 라인(HAL1)에서 정지되고 경축 라인(HAL2)으로 흐르기 시작한다. 이 전류 흐름에 의해 생성된 자기장들은 소자(48)에서 조합되고, 여기서 소자(48)의 상태를 Rmin으로부터 Rmax로 변환시킬 것이다. 일단 프로그래밍이 완료되면, 라인(42)은 재접속되거나 폐쇄되고, 발생기(40)는 라인(41)과 라인(42) 사이에 Rlvl을 공급한다.
부가의 실시예들 및 구성 방법은 본원의 양수인에게 양도되어 본원에 참조에 의해 합체된, 2001년 2월 27일 출원된 발명의 명칭이 "자기 저항 중간점 발생기 및 방법"인 계류 중인 미국 특허 출원 제 09/793,163호에 개시되어 있다.
이제, 도 4를 참조하면, 다중 레벨 발생기(50)의 단순 개략 다이어그램이 도시되어 있다. 본 실시예에서, 예시적으로만, 회로는 레벨 Rmin+△R/2, 레벨 Rmin+△R/3 및 레벨 Rmin+△R/4를 포함하는 3개의 상이한 레벨들 중 하나를 발생시키도록 구성된다. 그러나, 임의의 소정의 수의 레벨들 n(여기서, n은 1보다 큰 모든 정수)이 임의의 레벨 Rmin+△R/n을 발생시키도록 개시된 실시예를 단순히 확장함으로써 발생될 수 있다는 것을 이해할 수 있을 것이다.
발생기(50)는 제1 선택 트랜지스터(53)를 갖는 제1 직렬 회로(52)와, Rmax의 저항을 갖는 자기 저항 소자(54)와, 입력 단자(A)와 출력 단자(B) 사이에 직렬로 접속되고 Rmin의 저항을 각각 갖는 3개의 자기 저항 소자들(55, 56, 57)을 구비한다. 제2 직렬 회로(60)는 제2 선택 트랜지스터(62)와, Rmax의 저항을 갖는 제2 자 기 저항 소자(63)와, Rmin의 저항을 각각 갖는 3개의 자기 저항 소자들(64, 65, 66)을 구비한다. 제2 직렬 회로(60)는 입력 단자(A)와 출력 단자(B) 사이에 직렬로 및 제1 직렬 회로(52)와 병렬로 접속된다. 제3 직렬 회로(70)는 제3 선택 트랜지스터(72)와, Rmax의 저항을 갖는 제3 자기 저항 소자(73)와, Rmin의 저항을 각각 갖는 3개의 자기 저항 소자들(74, 75, 76)을 구비한다. 제3 직렬 회로(70)는 입력 단자(A)와 출력 단자(B) 사이에 직렬로 및 직렬 회로들(52, 60)과 병렬로 접속된다. 제4 직렬 회로(80)는 제4 선택 트랜지스터(82)와, Rmax의 저항을 갖는 제4 자기 저항 소자(83)와, Rmin의 저항을 각각 갖는 3개의 자기 저항 소자들(84, 85, 86)을 구비한다. 제4 직렬 회로(80)는 입력 단자(A)와 출력 단자(B) 사이에 직렬로 및 직렬 회로들(52, 60, 70)과 병렬로 접속된다. 여기서 Rmax의 저항을 갖는 자기 저항 소자는 설명의 편의를 위해 각각의 직렬 회로(52, 60, 70, 80)의 상부 소자로서 도시되었지만, 원한다면 직렬 회로들의 각각의 소자들 중 임의의 하나가 Rmax로 설정될 수 있다는 것을 이해해야 한다.
제1, 제2, 제3 및 제4 직렬 회로들(52, 60, 70, 80) 각각 내의 각각의 자기 저항 소자들은 병렬 접속 제어 트랜지스터를 구비한다. 각각의 병렬 접속 제어 트랜지스터는 자기 저항 소자를 가로질러 병렬로 접속되므로, 자기 저항 소자는 병렬 접속 제어 트랜지스터가 비도통 상태이고 단락되는 경우 회로 내에 있고, 또는 병렬 접속 제어 트랜지스터가 도통 상태인 경우 회로의 외부에 있다. 선택 트랜지스터들을 작동시키기 위한 회로는 선택 트랜지스터들(53, 62, 72, 82) 각각의 게이트들에 접속된 단자들(S0 내지 S3)을 구비한다. 병렬 접속 제어 트랜지스터들을 작동시키기 위한 회로는 디지트 라인들(DL0 내지 DL3)을 구비한다. 디지트 라인(DL0)은 자기 저항 소자들(54, 63, 73, 83)과 병렬로 병렬 접속 제어 트랜지스터들의 게이트들에 접속된다. 디지트 라인(DL1)은 자기 저항 소자들(55, 64, 74, 84)과 병렬로 병렬 접속 제어 트랜지스터들의 게이트들에 접속된다. 디지트 라인(DL2)은 자기 저항 소자들(56, 65, 75, 85)과 병렬로 병렬 접속 제어 트랜지스터들의 게이트들에 접속된다. 디지트 라인(DL3)은 자기 저항 소자들(57, 66, 76, 86)과 병렬로 병렬 접속 제어 트랜지스터들의 게이트들에 접속된다. 각각의 디지트 라인(DL0 내지 DL3)은 직렬 회로들(52, 60, 70, 80) 각각의 자기 저항 소자들용 연축 프로그래밍 전류를 공급한다.
또한, 발생기(50)의 원시 프로그래밍을 위해, 비트라인들(BL0 내지 BL3)은 각각의 자기 저항 소자(54, 63, 73, 83)와 각각 하나씩 자기적으로 결합된다. 각각의 비트라인(BL0 내지 BL3)은 직렬로 접속된 칼럼 선택 트랜지스터(Y0 내지 Y3)를 갖는다. 전류 소스(87)가 비트라인들(BL0 내지 BL3) 각각의 상단부들에 접속되고, 전류 싱크(88)가 비트라인들(BL0 내지 BL3) 각각의 하단부들에 접속된다. 각각의 비트라인(BL0 내지 BL3)은 직렬 회로들(52, 60, 70, 80) 각각의 자기 저항 소자들용 경축 프로그래밍 전류를 공급한다. 또한 전류 소스(89) 및 전류 싱크(90)는 디지트라인(DL0)의 대향 단부들에 접속된다. 초기에, 자기 저항 소자(54, 63, 73, 83)는 Rmax 상태로 프로그램되어야 한다. 자기 저항 소자들은 통상적으로 Rmin 상태에 있기 때문에, 나머지 자기 저항 소자들은 프로그램되지 않는다.
자기 저항 소자(54, 63, 73, 83)를 Rmax 상태로 프로그램하기 위해, 논리 0 신호(logic zero signal)가 단자들(S0 내지 S3)에 인가되고, 전류 소스들 및 싱크들(87, 88, 89, 90)이 턴온되고, 칼럼 선택 트랜지스터들(Y0 내지 Y3)이 순차적으로 턴온된다. 따라서, DL0와 BL0의 교점에서, 자기 저항 소자(54)는 칼럼 선택 트랜지스터들(Y0)이 턴온될 때 Rmax 상태로 프로그램된다. 유사하게, DL1과 BL1 의 교점에서, 자기 저항 소자(63)는 칼럼 선택 트랜지스터들(Y1)이 턴온될 때 Rmax 상태로 프로그램되고, DL2와 BL2의 교점에서, 자기 저항 소자(73)는 칼럼 선택 트랜지스터들(Y2)이 턴온될 때 Rmax 상태로 프로그램되고, DL3와 BL3의 교점에서, 자기 저항 소자(83)는 칼럼 선택 트랜지스터들(Y3)이 턴온될 때 Rmax 상태로 프로그램된다. 일단 이 프로그래밍이 완료되면, 다중 레벨 발생기(50)는 작동 준비가 되고 프로그래밍은 재차 반복될 필요가 없다.
다중 레벨 발생기(50)의 작동의 시험 또는 평가 모드에서, Y0 내지 Y3는 논리 0으로 설정되고, 전류 소스들 및 싱크들(87, 88, 89, 90)은 턴오프된다. Rmin+△R/4(N=4)인 레벨 RAB을 발생시키기 위해, S0 = S1 = S2 = S3 = 논리 1(logic one)로 DL0 = DL1 = DL2 = DL3 = 논리 0으로 설정한다. Rmin+△R/3(N=3)인 레벨 RAB을 발생시키기 위해, S0 = S1 = S2 = 논리 1로, S3 = 논리 0으로, DL0 = DL1 = DL2 = 논리 0으로, DL3 = 논리 1로 설정한다. Rmin+△R/2(N=2)인 레벨 RAB을 발생시키기 위해, S0 = S1 = 논리 1로, S2 = S3 = 논리 0으로, DL0 = DL1 = 논리 0으로, DL2 = DL3 = 논리 1로 설정한다.
작동의 시험 또는 평가 모드는 n개의 부가의 직렬 자기 저항 소자들 및 n개의 부가의 직렬 회로들의 칼럼들을 포함하는 다중 레벨 발생기들에 대해 유사한 방식으로 계속될 것이다. 기본적으로, 상기 교시(teaching)들을 추종함으로써, 임의의 크기의 어레이가 미리 설정된 레벨을 생성하도록 형성될 수 있다. 또한, 어레이(레벨 발생기)는 단일의 미리 설정된 레벨만을 생성하도록 제조될 수 있거나, 또는 상술한 바와 같이 다양한 상이한 레벨들을 생성하도록 제어될 수 있다.
일반적으로, 특히 RAB가 Rmin+△R/2일 때 RAB에 영향을 줄 수 있는 이들의 저항을 최소화하기 위해 선택 및 제어 n-채널 트랜지스터들(예를 들어, 53, 62, 72, 82 및 제어 트랜지스터들)의 폭을 매우 크게 형성하고 길이들을 매우 작게 형성하는 것이 바람직하다.
자기 저항 소자들을 취급할 때, 소자의 저항(즉, Rmin 및 Rmax 모두, 뿐만 아니라 레벨)은 크기, 형상, 구조 및 재료를 변경함으로써 변경될 수 있다. 그러 나, 바람직한 실시예에서, 개시된 레벨 발생기는 일반적으로 레벨 발생기를 이용하는 회로를 갖는 공통 기판 상에 제조될 수 있을 것이다. 일반적으로, 이 회로는 자기 저항 소자들을 구비한다. 개시된 레벨 발생기의 주요 장점은 내부에 포함된 자기 저항 소자들이 레벨 발생기를 이용하는 회로 내에 합체된 자기 저항 소자들과 동일하게(예를 들어, 동일 크기, 형상, 구조 및 재료) 제조될 수 있다는 것이다. 따라서, 특정 제조 단계들 또는 기술들이 요구되지 않는다.
본 발명의 특정 실시예들을 도시하고 설명하였지만, 부가의 변형들 및 개량들이 당 기술 분야의 숙련자들에게 발생할 수 있을 것이다. 따라서, 본 발명은 도시한 특정 형태들에만 한정되는 것은 아니고 첨부된 청구범위에서 본 발명의 정신 및 범위로부터 벗어나지 않는 모든 변형들을 포괄하는 것을 의도한다는 것을 이해해야 한다.

Claims (12)

  1. 자기저항 다중레벨 발생기(magnetoresistive multi-level generator)에 있어서:
    입력 단자 및 출력 단자와;
    n개의 직렬 회로들을 구비하며,
    상기 직렬 회로들 각각은 n개의 자기저항 소자들을 포함하고, 상기 자기저항 소자들 각각은 Rmax 또는 Rmin 와 동일한 저항을 가지며,
    상기 직렬 회로들은 상기 입력 단자와 상기 출력 단자 사이에 직렬로 접속되고, 각각의 상기 직렬 회로들은 서로 병렬로 접속되며, 상기 n은 1 보다 큰 정수인, 자기저항 다중-레벨 발생기.
  2. 자기저항 레벨 발생기(magnetoresistive level generator)에 있어서:
    입력 단자 및 출력 단자와;
    Rmax의 저항을 갖는 자기저항 소자를 포함하는 제1 직렬 회로로서, 상기 Rmax의 저항을 갖는 자기저항 소자는 Rmin의 저항을 각각 갖는 n개의 자기저항 소자들과 직렬로 접속되고, 상기 제1 직렬 회로는 상기 입력 단자와 상기 출력 단자 사이에 직렬로 접속되는, 상기 제1 직렬 회로와;
    Rmax의 저항을 갖는 자기저항 소자를 각각 포함하는 n개의 부가의 직렬 회로들로서, 상기 Rmax의 저항을 갖는 자기저항 소자는 Rmin의 저항을 각각 갖는 n개의 자기저항 소자들과 직렬로 접속되고, 상기 n개의 부가의 직렬 회로들 각각은 상기 입력 단자와 상기 출력 단자 사이에 직렬로 접속되고 상기 제1 직렬 회로와 병렬로 접속되며, 상기 n은 1보다 큰 정수인, 상기 n개의 부가의 직렬 회로들을 구비하며,
    상기 입력 단자와 상기 출력 단자 사이의 총 저항은 레벨 Rmin+△R/(n+1)이 되고, 여기서 △R은 Rmax-Rmin인, 자기저항 레벨 발생기.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 자기저항 다중레벨 발생기에 있어서:
    입력 단자 및 출력 단자와;
    제1 선택 트랜지스터, Rmax의 저항을 갖는 자기저항 소자, 및 Rmin의 저항을 각각 갖는 n개의 자기저항 소자들을 포함하는 제1 직렬 회로로서, 상기 입력 단자와 상기 출력 단자 사이에 직렬로 접속되는, 상기 제1 직렬 회로와;
    부가의 선택 트랜지스터, Rmax의 저항을 갖는 자기저항 소자, 및 Rmin의 저항을 각각 갖는 n개의 자기저항 소자들을 각각 구비하는 n개의 부가의 직렬 회로들로서, 상기 n개의 부가의 직렬 회로들 각각은 상기 입력 단자와 상기 출력 단자 사이에 직렬로 접속되고 상기 제1 직렬 회로와 병렬로 접속되며, 상기 n은 1보다 큰 정수인, 상기 n개의 부가의 직렬 회로들을 구비하며,
    상기 제1 직렬 회로와 상기 n개의 부가의 직렬 회로들의 자기저항 소자들 각각은 병렬 접속된 제어 트랜지스터를 포함하고,
    상기 자기저항 다중레벨 발생기는 또한 상기 선택 트랜지스터들과 상기 제어 트랜지스터들을 도통 및 비도통 상태들 중 하나로 작동하기 위한 회로를 포함하며,
    상기 입력 단자와 상기 출력 단자 사이의 총 저항은 레벨 Rmin+△R/(n+1)이 되고, 여기서 △R은 Rmax-Rmin인, 자기저항 다중레벨 발생기.
  11. 자기저항 다중레벨 발생기에 있어서:
    입력 단자 및 출력 단자와;
    제1 선택 트랜지스터, Rmax의 저항을 갖는 자기저항 소자, 및 Rmin의 저항을 각각 갖는 3개의 자기저항 소자들을 포함하는 제1 직렬 회로로서, 상기 입력 단자와 상기 출력 단자 사이에 직렬로 접속되는, 상기 제1 직렬 회로와;
    제2 선택 트랜지스터, Rmax의 저항을 갖는 자기저항 소자, 및 Rmin의 저항을 각각 갖는 3개의 자기저항 소자들을 포함하는 제2 직렬 회로로서, 상기 입력 단자와 상기 출력 단자 사이에 직렬로 접속되고 상기 제1 직렬 회로와 병렬로 접속되는 상기 제2 직렬 회로와;
    제3 선택 트랜지스터, Rmax의 저항을 갖는 자기저항 소자, 및 Rmin의 저항을 각각 갖는 3개의 자기저항 소자들을 포함하는 제3 직렬 회로로서, 상기 입력 단자와 상기 출력 단자 사이에 직렬로 접속되고 상기 제1 직렬 회로와 병렬로 접속되는 상기 제3 직렬 회로와;
    제4 선택 트랜지스터, Rmax의 저항을 갖는 자기저항 소자, 및 Rmin의 저항을 각각 갖는 3개의 자기저항 소자들을 포함하는 제4 직렬 회로로서, 상기 입력 단자와 상기 출력 단자 사이에 직렬로 접속되고 상기 제1 직렬 회로와 병렬로 접속되는 상기 제4 직렬 회로를 구비하며,
    상기 제1, 제2, 제3 및 제4 직렬 회로들의 자기저항 소자들 각각은 병렬 접속된 제어 트랜지스터를 포함하고,
    상기 자기저항 다중레벨 발생기는 또한 상기 선택 트랜지스터들과 상기 제어 트랜지스터들을 도통 및 비도통 상태들 중 하나로 작동하기 위한 회로를 포함하며,
    상기 입력 단자와 상기 출력 단자 사이의 총 저항은 레벨 Rmin+△R/n이 되고, 여기서 △R은 Rmax-Rmin이며, n은 4인, 자기저항 다중레벨 발생기.
  12. 제2 항에 있어서, 상기 제1 직렬 회로 및 상기 n개의 부가의 직렬 회로들 각각의 자기저항 소자들은 비휘발성 자기저항 소자를 각각 포함하는, 자기저항 레벨 발생기.
KR1020047002504A 2001-08-22 2002-08-02 자기 저항 레벨 발생기 KR100898874B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/935,269 US6829158B2 (en) 2001-08-22 2001-08-22 Magnetoresistive level generator and method
US09/935,269 2001-08-22
PCT/US2002/024861 WO2003019564A2 (en) 2001-08-22 2002-08-02 Magnetoresistive level generator

Publications (2)

Publication Number Publication Date
KR20040028995A KR20040028995A (ko) 2004-04-03
KR100898874B1 true KR100898874B1 (ko) 2009-05-25

Family

ID=25466822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047002504A KR100898874B1 (ko) 2001-08-22 2002-08-02 자기 저항 레벨 발생기

Country Status (8)

Country Link
US (1) US6829158B2 (ko)
EP (1) EP1425750A2 (ko)
JP (1) JP4209322B2 (ko)
KR (1) KR100898874B1 (ko)
CN (1) CN100380522C (ko)
AU (1) AU2002319767A1 (ko)
TW (1) TWI235369B (ko)
WO (1) WO2003019564A2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006012058A1 (en) * 2004-06-28 2006-02-02 Japan Communications, Inc. Systems and methods for mutual authentication of network
US7286393B2 (en) * 2005-03-31 2007-10-23 Honeywell International Inc. System and method for hardening MRAM bits
US7264985B2 (en) * 2005-08-31 2007-09-04 Freescale Semiconductor, Inc. Passive elements in MRAM embedded integrated circuits
JP5002401B2 (ja) * 2007-10-03 2012-08-15 株式会社東芝 抵抗変化メモリ
JP2011222829A (ja) * 2010-04-12 2011-11-04 Toshiba Corp 抵抗変化メモリ
JP2012027974A (ja) * 2010-07-22 2012-02-09 Panasonic Corp 半導体記憶装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6760251B2 (en) 2002-07-11 2004-07-06 Renesas Technology Corp. Memory device reading data according to difference in electrical resistance between selected memory cell and reference cell

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3450657B2 (ja) * 1997-07-16 2003-09-29 株式会社東芝 半導体記憶装置
US5699293A (en) * 1996-10-09 1997-12-16 Motorola Method of operating a random access memory device having a plurality of pairs of memory cells as the memory device
JPH11316913A (ja) * 1998-04-30 1999-11-16 Sony Corp 磁気抵抗効果型磁気ヘッド
US6055179A (en) * 1998-05-19 2000-04-25 Canon Kk Memory device utilizing giant magnetoresistance effect
US6111781A (en) * 1998-08-03 2000-08-29 Motorola, Inc. Magnetic random access memory array divided into a plurality of memory banks
US6343032B1 (en) * 1999-07-07 2002-01-29 Iowa State University Research Foundation, Inc. Non-volatile spin dependent tunnel junction circuit
US6185143B1 (en) 2000-02-04 2001-02-06 Hewlett-Packard Company Magnetic random access memory (MRAM) device including differential sense amplifiers
US6205073B1 (en) 2000-03-31 2001-03-20 Motorola, Inc. Current conveyor and method for readout of MTJ memories
US6317376B1 (en) 2000-06-20 2001-11-13 Hewlett-Packard Company Reference signal generation for magnetic random access memory devices
US6493259B1 (en) * 2000-08-14 2002-12-10 Micron Technology, Inc. Pulse write techniques for magneto-resistive memories
DE10041378C1 (de) * 2000-08-23 2002-05-16 Infineon Technologies Ag MRAM-Anordnung
US6515895B2 (en) * 2001-01-31 2003-02-04 Motorola, Inc. Non-volatile magnetic register
US6392923B1 (en) * 2001-02-27 2002-05-21 Motorola, Inc. Magnetoresistive midpoint generator and method
JP2002334585A (ja) * 2001-05-02 2002-11-22 Sony Corp 半導体記憶装置
US6445612B1 (en) * 2001-08-27 2002-09-03 Motorola, Inc. MRAM with midpoint generator reference and method for readout

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6760251B2 (en) 2002-07-11 2004-07-06 Renesas Technology Corp. Memory device reading data according to difference in electrical resistance between selected memory cell and reference cell

Also Published As

Publication number Publication date
AU2002319767A1 (en) 2003-03-10
WO2003019564A3 (en) 2003-05-22
TWI235369B (en) 2005-07-01
US20030053331A1 (en) 2003-03-20
US6829158B2 (en) 2004-12-07
CN100380522C (zh) 2008-04-09
KR20040028995A (ko) 2004-04-03
JP2005525664A (ja) 2005-08-25
EP1425750A2 (en) 2004-06-09
CN1552077A (zh) 2004-12-01
WO2003019564A2 (en) 2003-03-06
JP4209322B2 (ja) 2009-01-14

Similar Documents

Publication Publication Date Title
US6985383B2 (en) Reference generator for multilevel nonlinear resistivity memory storage elements
US6765834B2 (en) System and method for sensing memory cells of an array of memory cells
EP1189239B1 (en) Thin-film memory devices
US6856537B2 (en) Thin film magnetic memory device having dummy cell
US6493258B1 (en) Magneto-resistive memory array
KR100682967B1 (ko) 자기터널접합 셀을 이용한 배타적 논리합 논리회로 및 상기논리회로의 구동 방법
WO2002069343A1 (en) Magnetoresistive midpoint generator
US20070109840A1 (en) Memory write circuit
EP1168355A1 (en) Memory device
KR100562203B1 (ko) Ｍｒａｍ 셀을 위한 기준회로
KR20010034057A (ko) 기준 메모리 어레이를 갖는 자기 임의 접근 메모리
KR20080053280A (ko) Ｍｒａｍ 내장 집적 회로들내 패시브 소자들
US20020101761A1 (en) Non-volatile magnetic register
US6473335B2 (en) MRAM configuration
US6791887B2 (en) High reliable reference current generator for MRAM
US7280388B2 (en) MRAM with a write driver and method therefor
KR100898874B1 (ko) 자기 저항 레벨 발생기
US7106621B2 (en) Random access memory array with parity bit structure
JP2009534780A (ja) 区分されているランダムアクセス及び読み取り専用メモリ
US20080080232A1 (en) Active write current adjustment for magneto-resistive random access memory
JP4756803B2 (ja) 磁気メモリ装置の書き込み回路
JP2003532964A (ja) メモリーセル構造およびメモリーセル構造の操作方法
US6842362B2 (en) Magnetic random access memory
US6804145B2 (en) Memory cell sensing system and method
US7672154B2 (en) Semiconductor memory device and method of programming the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140425

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150428

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160427

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170428

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190426

Year of fee payment: 11