KR101173726B1

KR101173726B1 - 프로그램가능한 판독 전용 메모리

Info

Publication number: KR101173726B1
Application number: KR1020090076618A
Authority: KR
Inventors: 잔핑 첸; 사르베쉬 쿨카르니; 케빈 장
Original assignee: 인텔 코오퍼레이션
Priority date: 2008-08-20
Filing date: 2009-08-19
Publication date: 2012-08-13
Also published as: TWI430274B; KR20100022935A; TW201013683A; CN101656109A; JP2010050456A; US20100046269A1; US8411482B2

Abstract

메모리 셀들의 어레이가 개시된다. 메모리 셀은 퓨즈 및 적어도 하나의 트랜지스터를 포함한다. 트랜지스터는 퓨즈의 프로그래밍 또는 감지를 제어하는 데 이용된다. 프로그램 전압이 제1 및 제2 도전성 층들의 스택에 인가된다. 스택의 제1 부분은 셀 내의 트랜지스터의 단자에 프로그램 전압을 연결한다. 스택의 제2 부분은 다른 셀 내의 트랜지스터의 단자에 프로그램 전압을 연결한다.

메모리 셀, 어레이, 퓨즈, 트랜지스터, 전압 단자, 도전성 층, 프로그램 전압

Description

프로그램가능한 판독 전용 메모리{PROGRAMMABLE READ ONLY MEMORY}

본 명세서에 개시된 발명은 일반적으로 메모리 장치들의 분야에 관한 것이다.

프로그램가능한 판독 전용 메모리(programmable read only memory; PROM) 장치들은 통상적으로, 마이크로프로세서들과 같은 집적 회로 장치들을 구성하고 테스트하고, 메모리 캐시를 테스트하고 구성하는데 이용된다. 정보를 저장하기 위해 PROM 장치들에서 현재는 퓨즈 어레이들이 활용된다.

본 발명의 실시예들은, 한정이 아닌, 예시에 의해, 도면들에 도시되며, 동일한 참조 번호들은 유사한 요소들을 지칭한다.

본 명세서 전체에 걸쳐서 "일 실시예" 또는 "실시예"에 대한 언급은, 실시예와 함께 설명되는 특정한 특징, 구조, 또는 특성이 본 발명의 적어도 하나의 실시예에 포함된다는 것을 의미한다. 따라서, "일 실시예에서" 또는 "실시예에서"라는 문구가 본 명세서 전체에 걸쳐서 다양한 장소들에서 나타난다고 하여 반드시 모두 동일한 실시예를 지칭하는 것은 아니다. 또한, 특정한 특징들, 구조들, 또는 특성들은 하나 이상의 실시예들에서 결합될 수 있다.

일 실시예에서, PROM(programmable ROM) 어레이는 로우들 및 컬럼들로 배열된 메모리 셀들의 어레이를 포함할 수 있다. 각각의 메모리 셀은 PMOS 트랜지스터 및 프로그램가능한 퓨즈를 포함할 수 있다. 일 실시예에서, 각각의 메모리 셀의 프로그램 단자는 적층된(stacked) 도전성 층들을 통해 전원 공급장치에 연결되며, 각각의 층은 하나 이상의 비아를 이용하여 도전성으로 연결된다.

도 1a는 종래 기술의 PROM 어레이(100)를 도시한다. PROM 어레이(100)는 퓨즈 요소들과, 직렬 연결된 NMOS 트랜지스터들을 이용하는 셀들을 포함한다. 퓨즈 요소들은 폴리실리콘, 금속, 또는 그외의 재료에 의해 만들어질 수 있다. 금속층은 컬럼에서 메모리 셀들의 드레인 단자들에 프로그램 단자 VCCFHV를 연결하고, 메모리 셀들의 소스 단자들에 VSS(접지라고도 지칭됨)를 연결한다.

도 1b는 금속층을 이용하여 셀들의 소스 단자들을 프로그램 전압 단자에 연결하는 종래 기술 방식의 간략화된 예를 도시한다. 소스 단자들을 접지(예를 들어, VSS)에 연결하기 위해 금속층을 이용하기 때문에, PROM 어레이(100)는 로우 의존성(row dependency)을 가질 수 있게 되어, VSS로부터 더 멀리 떨어진 메모리 셀들은 VSS에 더 근접한 메모리 셀들에 비해 불완전하게 동작할 수 있다.

도 1c는 동일한 컬럼의 상이한 메모리 셀들의 소스 단자들에서의 전압들이 상이한 전압들을 갖는(experience) 로우 의존성의 예를 도시한다. 메모리 셀의 트랜지스터를 턴온(turn on)하기 위해, 게이트 전압은 적어도 그 트랜지스터에 대한 문턱 전압만큼 소스 전압을 초과해야 한다. 경로(150)를 따르는 기생 저항 때문에, 로우(33)에서의 셀에 대한 소스 전압 VS1은 로우(0)에서의 셀에 대한 소스 전압 VS2보다 훨씬 높다. 로우(0)에서의 셀에 대한 소스 전압 VS2가 더 낮기 때문에, 로우(0)에서의 셀은 적절하게 기능할 수 있다. 그러나, 높은 소스 단자 전압 VS1은 역 바디 바이어스(reverse body bias)를 야기하여 훨씬 더 높은 디바이스 문턱 전압을 만들고, 따라서 로우(0)에서 보다 로우(33)에서의 셀에 대한 NMOS 트랜지스터들을 관통하는 더 적은 프로그램 전류를 만들어 낸다. 셀을 통하는 전류가 낮으면 셀의 퓨즈를 프로그램할 수 없을 수 있다. 따라서, 셀의 판독 동안에, 감지 증폭기는 퓨즈의 프로그램된 상태를 검출할 수 없을 수 있으며, 이에 의해 퓨즈 수율을 떨어뜨린다.

로우 의존성을 감소시키고 메모리 셀 수율을 향상시키기 위해, 다양한 기법들이 이용될 수 있다. 한가지 기법은 단자 VCCFHV에서의 더 높은 프로그램 전압의 이용을 수반하여 더 높은 번호의 로우들(예를 들어, 접지(VSS)로부터 멀리 떨어진 로우들)에서의 셀들이 보다 동작하기 쉽게 한다. 그러나, 이러한 더 높은 프로그램 전압은 디바이스 신뢰성 문제들을 야기하며, 또한 퓨즈 프로그래밍 동안에 접합 누설을 증가시킨다. 더 높은 프로그램 전압은 또한, 낮은 번호의 로우들에서의 일부 퓨즈 셀들이 과열(over burned)되게 하며, 수율 및 퓨즈 신뢰성에 영향을 줄 수 있다.

다른 기법은, 더 낮은 로우들(예를 들어, 접지에 가까운 로우들)에 기초하는 더 낮은 전압으로 프로그래밍 전압을 설정하는 것이다. 그러나, 더 낮은 전압은 더 높은 로우들에서의 셀들을 프로그램하는 데 충분하지 않을 수 있다.

도 2a는 본 발명의 실시예에 따른 PROM 어레이(200)를 도시한다. 어레이(200)는 로우 및 컬럼 선택 신호들에 의해 어드레스 가능한(addressable) 셀들을 포함한다. 일 실시예에서, 셀(예를 들어, 206-A, 206-B, 216-A, 216-B, 226-A, 및 226-B)은 퓨즈(예를 들어, 208-A, 208-B, 218-A, 218-B, 228-A, 및 228-B) 및 트랜지스터(예를 들어, 210-A, 210-B, 220-A, 220-B, 230-A, 및 230-B)를 포함한다. 일 실시예에서, 퓨즈는 폴리실리콘 및 다양한 금속들을 포함하는, 본 기술분야에 공지된 임의의 물질로 만들어질 수 있다. 일 실시예에서, 트랜지스터는, PMOS 트랜지스터, 수직 드레인 NMOS(VDNMOS라고도 지칭됨), 또는 수직 소스 및 드레인 NMOS(VSDNMOS라고도 지칭됨)과 같은, 임의의 트랜지스터일 수 있다.

어레이(200)는 셀들의 하나 이상의 여분의 로우(redundant row)를 포함할 수 있다. 여분의 로우들은, 하나 이상의 흠결있는 로우들을 복구하는 데 이용되어, 어레이(200)에 대한 공정 및 퓨즈 수율 목표들을 만족시킬 수 있다.

도 2b는 본 발명의 실시예에 따른, 셀에 사용될 수 있는 PMOS 트랜지스터의 실시예를 도시한다. 이 실시예에서, 셀 내의 단일의 PMOS는, 소스 단자들이 함께 연결되고, 드레인 단자들이 함께 연결되며, 게이트 단자들은 개별 단자들에 연결된 다수의 PMOS 디바이스들로 분할될 수 있다. 다른 구현에서, 게이트 단자들은 함께 연결되어, 동일한 단자에 연결될 수 있다.

각각의 트랜지스터의 기판 및 소스 단자(예를 들어, 211-A 및 221-A) 모두는 단자 VCCFHV에 도전성으로 연결될 수 있다. 일 실시예에서, 도 2c와 관련하여 설 명된 기법은 단자 VCCFHV를 각각의 트랜지스터의 소스 단자에 연결하는데 이용될 수 있다. 도 2c는, 본 발명의 실시예에 따른, 프로그램 전압 단자를 셀들의 프로그램 단자들에 도전성으로 연결하는 도전성 층들(1 내지 9)을 갖는 예시적인 반도체 구조(250)의 간략화된 투시 단면도를 도시한다. 반도체 구조(250)는 비아들을 이용하여 도전성으로 연결된 다수의 도전성 층들(9 내지 1)을 포함한다. 도시되진 않았으나, 금속층들이 십자형 방식(criss-crossing manner)으로 배열되어서 하나 걸러 한 로우마다 도전성 층은 평행하다. 따라서, 도시되진 않았으나, 도시된 2개의 스택들의 금속층들(2, 4, 6, 및 8)은 연속적이다. 도전성 층들(9 내지 1) 및 비아들의 스택은 프로그램 전압 단자(예를 들어, VCCFHV)를 셀(0)의 트랜지스터의 소스 단자에 도전성으로 연결한다. 도전성 층들(9 내지 1) 및 비아들의 다른 스택은 프로그램 전압 단자(예를 들어, VCCFHV)를 셀(1)의 트랜지스터의 소스 단자에 도전성으로 연결한다. 스택의 다른 실시예는 10개 이상의 금속층들을 가질 수 있다. 그러한 경우에 층(9)은 가장 높은 번호의 금속층이 된다.

따라서, 도 1b의 도전성 경로보다, 도 2c의 스택들을 이용하여 프로그램 전압 단자로부터 메모리 셀의 프로그램 단자로의 더 짧은 도전성 경로가 이용가능할 수 있다. 도 2c의 도전성 경로를 이용하면, 기생 저항에 의해 야기되는 소스 단자 전압들에서의 변동들을 감소시킬 수 있다. 따라서, 감소된 기생 저항으로 인해 로우 의존성이 감소될 수 있다. 감소된 로우 의존성 때문에, 단자 VCCFHV에서의 단일 프로그래밍 전압을 이용하여 어레이 내의 모든 셀들을 프로그램할 수 있다. 또한, 로우 의존성의 감소로 인해, 어레이(200)(도 2a) 내의 셀들에 대한 프로그램 전압은 어레이(100)(도 1a) 내의 셀들에 관한 것에 비해 감소될 수 있다.

도 2a를 다시 참조하면, 각 PMOS 트랜지스터의 게이트 단자(예를 들어, 211-B 및 221-B)는 로우 선택 신호를 수신하도록 연결될 수 있다. 일 구현에서, 메모리 셀들의 트랜지스터들의 게이트 단자들은 로우 선택 신호에 연결될 수 있다.

어레이(200)는 프로그래밍 또는 감지를 위한 특정 셀을 선택하기 위해 로우 및 컬럼 디코딩 로직 회로들을 포함할 수 있다. 각 컬럼이 프로그램된 메모리 셀에 대한 감지 회로를 공유하는 경우, 단일 로우가 한번에 판독될 수 있다. 컬럼 m 및 n 내의 셀들로부터의 데이터는 각각 bit_m 및 bit_n으로 표시된다.

로우 신호 발생기(202)는 로우 선택 신호(예를 들어, row_m, row_n, 및 row_red)를 레벨 시프터(예를 들어, LS 204-A, LS 214-A, 및 LS 224-A)에 제공한다. 셀이 프로그래밍을 위해 선택되지 않은 경우, 레벨 시프터는 전압 VCC을 VCCFHV로 변환하여 PMOS 트랜지스터를 턴오프(turn off) 시킨다. 셀이 프로그래밍 또는 감지를 위해 선택되면, 그것의 로우 선택 신호는 접지로 설정되어 메모리 셀 내의 PMOS 트랜지스터를 턴온 시킨다. 셀의 프로그래밍 이후에, 단자 VCCFHV는 VCC에 연결되고, 레벨 시프터는 전압 변환을 적용하지 않고 정규 인버터 또는 버퍼로서 동작한다.

컬럼 신호 발생기(240)는 컬럼 선택 신호를 선택된 컬럼에 제공한다. 선택된 컬럼은 직렬 접속된 NMOS 트랜지스터 형성물(예를 들어, 231-A 및 232-A 또는 231-B 및 232-B)에서 컬럼 선택 신호를 수신한다. 직렬 접속된 NMOS 트랜지스터 형성물은 컬럼 신호 발생기(240)로부터의 컬럼 선택 신호에 의해 제어된다. 직렬 접속된 형성물에서 상부 NMOS(예를 들어, 231-A 및 231-B)의 게이트는 프로그래밍 동안 정규 VCC로 유지되는 제어 신호에 연결된다. 직렬 접속된 NMOS 트랜지스터(231-A, 232-A, 231-B 및 232-B)의 게이트들은 VSS에서 정규 VCC로 동작한다. VSS는 접지로 설정될 수도 있다. 대기 모드 동안, 두 직렬 접속된 NMOS 트랜지스터들의 게이트 단자들은 퓨즈 어레이를 셧오프(shut off)시켜 누설을 감소시키기 위해 VSS로 설정될 수 있다.

도시되지는 않았지만, 로우 신호 발생기(202) 및 컬럼 신호 발생기(240)는 원하는 코딩을 제공하기 위해 스캔 플립플롭들이나 카운터들을 이용하여 구현될 수도 있다.

도 2d는 본 발명의 실시예에 따라, 프로그램 장치에 관하여 퓨즈를 배열하는 방식들의 하향 투시도(top down perspective)를 도시한다. 구조(252)는 프로그램 장치(예를 들어, 하나 이상의 PMOS 트랜지스터)에 인접하게 배치된 퓨즈를 갖는 반면, 구조(254)는 프로그램 장치(예를 들어, 하나 이상의 PMOS 트랜지스터) 위에 배치된 퓨즈를 갖는다. 구조(252)에서는, 퓨즈와 프로그램 장치는 수평 방향으로 서로 옆에 배치되어 더 많은 수평 영역을 취한다. 구조(254)에서는, 퓨즈가 프로그램 장치의 상부 또는 하부에 수직으로 적층되어 더 적은 수평 영역을 취한다. 그 결과, 실질적으로 더 낮은 영역을 갖는 퓨즈 비트 셀들을 얻을 수 있다.

도 2e는 본 발명의 실시예에 따라, 레벨 시프터(260)의 예를 도시한다. 단자 b는 로우 선택 신호(예를 들어, row_m, row_n, 또는 row-red)를 수신한다. 단자 OUT은 로우 신호(예를 들어, r_m, r_n, 또는 r-red)를 로우에 제공하여 메모리 셀 내의 PMOS 장치의 게이트를 제어한다.

도 2f는 본 발명의 실시예에 따라, 메모리 셀의 프로그래밍 동안 레벨 시프터를 동작시키기 위해 발생된 신호들의 예를 도시한다. 프로그램 제어 신호(ctl)는 전압 레벨 Vcc로 상승한 후에, 단자 VCCFHV에서의 전압은 Vcc에서 VCCFHV로 상승한다. 단자 VCCFHV에서의 전압이 레벨 VCCFHV로 증가하면 단자 OUT에서의 전압이 레벨 VCCFHV로 증가하여 각 메모리 셀의 PMOS를 턴오프 시킨다. 프로그래밍을 위한 로우의 선택에 의해 단자 IN에서의 신호가 VSS로 하강하고, 이에 의해 단자 OUT에서의 신호가 VSS로 하강한다. 셀의 프로그래밍 후에, 단자 IN에서의 전압은 Vcc로 상승하고, 이에 의해 단자 OUT에서의 전압은 VCCFHV로 상승한다.

도 2g는 본 발명의 실시예에 따라, 감지 증폭기들을 도시하는 PROM 어레이(275)의 일 실시예를 도시한다.

도 2h는 본 발명의 실시예에 따라, 감지 증폭기들의 2가지 구성들을 도시한다. 신호 senseb는 신호 sense의 반전된 버전이다.

도 3은 본 발명의 실시예에 따라, PROM 어레이 내의 셀의 프로그래밍 동안 발생된 신호들의 타이밍도를 도시한다. 도 3의 예는 로우 m 및 컬럼 m에 위치된 셀을 프로그래밍하기 위한 것이다. 신호(r_m)는 전압 VCCFHV에서 VSS로 천이한다. 프로그램 제어 신호(control_m)는 VCC로 천이하여 NMOS 트랜지스터(231-A)를 턴온 시킨다. 또한, 컬럼 선택 신호(column_m)는 VCC로 천이하여 NMOS 트랜지스터(232-A)를 턴온 시킨다. 트랜지스터(210-A)의 게이트는 신호(r_m)에 연결된다. 셀들의 PMOS 트랜지스터(210-A)의 소스와 기판은 둘다 초기에 동일한 전압 레벨 VCCFHV에 있다. 트랜지스터(210-A)의 게이트에서의 전압 VSS는 트랜지스터(210-A)를 턴온 시킨다. 선택된 셀 내의 퓨즈 요소(208-A)를 통해 전류가 흘러 퓨즈 내의 큰 포스트번(post-burn) 저항을 생성하도록 퓨즈 요소(208-A)를 프로그래밍한다. 선택되지 않은 로우들(예를 들어, 로우 n 및 여분의 로우)에 대해, 트랜지스터들의 게이트들은 VCCFHV에 있기 때문에 그러한 트랜지스터들은 턴오프된다.

도 3은 r_m이 VSS로 변하기 전에 column_m이 VCC로 스위칭하는 것을 도시함을 주의해야 한다. 그러나, 이러한 순서는 요구되지 않는다. 신호들 column_m 및 r_m은 상이한 시간에 스위칭할 수 있다. 따라서, 신호 r_m는 column_m이 VCC로 스위칭하기 전에 VSS로 스위칭할 수 있다.

도 4는 본 발명의 실시예에 따라, PROM 어레이 내의 셀의 판독(감지) 모드 동안의 신호들의 타이밍도를 도시한다. 도 4의 예는 로우 m에 위치된 셀들의 저장된 콘텐츠를 판독하기 위한 것이다. 이 예에서, 전체 로우의 셀들은 동시에 판독될 수 있다. 모든 컬럼 선택 신호들(예를 들어, 신호들 control_m 및 column_m)은 로우 내의 모들 셀들을 판독하도록 턴오프될 수도 있다. 신호 r_m는 전압 VCC에서 VSS로 변한다. 신호 r_m가 전압 VSS에 있으면, 로우 m 내의 PMOS 트랜지스터들은 턴온되어, 로우 m 내에서 퓨즈들을 통해 전류가 도통되게 한다. 각 로우를 턴온시킴으로써, 로우 내의 각 셀의 퓨즈 저항이 감지 증폭기 내의 기준 퓨즈 저항과 비교되어 디지털 값을 출력할 수 있다. 동일한 로우 내의 모든 셀들은 동시에 판독될 수 있는데, 그 이유는 동일한 로우 내의 각 셀이 각각의 감지 증폭기 내의 기준 퓨즈와 프로그래밍된 퓨즈를 비교하기 위해 상이한 감지 증폭기를 갖기 때문이다. 감지 증폭기로부터의 디지털 데이터는 플립플롭들과 같은 디지털 저장 장치들 내로 저장될 수 있다.

도 5는 본 발명의 일 실시예에 따라, 메모리 셀들의 어레이를 구성하는 방식의 흐름도를 도시한다. 블록(502)은 다수의 메모리 셀을 형성하는 단계를 포함할 수 있다. 일 실시예에서, 메모리 셀은 셀(206-A)과 동일한 방식으로 형성될 수도 있다.

블록(504)은 메모리 셀의 프로그램 단자들을 프로그램 전압 단자에 도전성으로 연결하는 단계를 포함할 수 있다. 일 실시예에서, 프로그램 단자는 PMOS 트랜지스터의 소스 단자일 수도 있다. 금속층은 프로그램 전압을 하나 이상의 메모리 셀의 소스 단자에 연결할 수도 있다. 예를 들어, 금속층은 프로그램 전압을 도 2b에 관하여 기재된 방식으로 소스 단자에 연결할 수도 있다.

도 6은 본 발명의 일 실시예에 따른 퓨즈 셀 어레이를 이용하는 PROM을 포함하는 시스템의 예를 도시한다. 도시된 바와 같이, 시스템(600)은 PROM(601)을 갖는 집적 회로(603), 및 집적 회로(603)에 연결된 하나 이상의 대용량 저장 장치(620)를 포함할 수 있다. 각종 실시예들에서, 집적 회로(603)는 마이크로프로세서 또는 ASIC(Application Specific Integrated Circuit)일 수 있다. 전술한 바와 같이, PROM(601)은 본원에 기재된 퓨즈 셀 어레이를 포함할 수도 있다. 시스템(600)은 서버들에서 데스크톱, 랩톱, 태블릿, 및/또는 핸드헬드 컴퓨터까지의 넓은 범위의 폼 팩터(form factor)들에서 실시될 수 있다. 또한, 시스템(600)은 각종 컴퓨팅 및/또는 통신 문제를 해결하기 위해 각종 오퍼레이팅 시스템 및/또는 애 플리케이션들이 부여될 수 있다.

도 7은 본 발명의 실시예에 따라, 다수의 컬럼이 동일한 감지 증폭기를 공유하는 다수의 컬럼 인터리빙 배열(multiple column interleaving arrangement)을 도시한다. 이 구성은 4개 이상의 컬럼들의 인터리빙으로 변경될 수 있다. PMOS 트랜지스터(또는 트랜스미션 게이트)는 비트 라인 신호를 패스(pass)한다. 감지 동안, 신호(cctl)는 0으로 설정되고 셀(0/1)이 신호 muxsel=0/1 및 선택 비트 0 또는 1에 기초하여 선택된다. 공유된 감지 증폭기들은 셀 면적을 감소시킬 수 있다.

READ MUX 내의 PMOS 트랜지스터들 중 어느 하나가 트랜스미션 게이트 또는 NMOS 트랜지스터로서 구현될 수 있음을 주의해야 한다.

본 발명의 실시예들은 예를 들어 컴퓨터, 컴퓨터들의 네트워크 또는 다른 전자 장치들과 같은 하나 이상의 머신들에 의해 실행될 때, 하나 이상의 머신들이 본 발명의 실시예들에 따른 동작들을 행하게 할 수 있는 머신 실행가능 명령어들을 저장하고 있는 하나 이상의 머신 판독가능 매체를 포함할 수 있는 컴퓨터 프로그램 제품으로서 제공될 수 있다. 머신 판독가능 매체는 플로피 디스켓들, 광 디스크들, CD-ROM들(Compact Disc-Read Only Memories) 및 자기 광 디스크들, ROM들(Read Only Memories), RAM들(Random Access Memories), EPROM들(Erasable Programmable Read Only Memories), EEPROM들(Electrically Erasable Programmable Read Only Memories), 자기 또는 광 카드, 플래시 메모리, 또는 머신 실행가능 명령어들을 저장하기에 적합한 다른 종류의 매체/머신 판독가능 매체를 포함하나 이에 제한되지 않는다.

도면 및 전술한 설명은 본 발명의 예를 제공하였다. 다수의 상이한 기능 항목들로서 도시되었지만, 이 기술분야의 통상의 기술자라면 그러한 요소들 중 하나 이상은 단일의 기능 요소들로 결합될 수도 있음을 이해할 것이다. 대안적으로, 특정 요소들은 다수의 기능 요소들로 나누어질 수도 있다. 일 실시예로부터의 요소들은 다른 실시예에 추가될 수도 있다. 예를 들어, 본원에 기재된 프로세스들의 순서들은 변화될 수 있고, 본원에 기술된 방식에 제한되지 않는다. 또한, 임의의 흐름도의 동작들은 도시된 순서로 구현될 필요가 없을 뿐 아니라 동작들 모두가 반드시 수행될 필요도 없다. 또한, 다른 동작들에 의존하지 않는 이러한 동작들은 다른 동작들과 병렬로 수행될 수도 있다. 그러나, 본 발명의 범위는 특정 예에 의해 결코 제한되지 않는다. 명세서에 명시적으로 주어져 있든지 주어져 있지 않든지, 구조, 치수, 및 재료의 이용에 있어서의 차이들과 같은 다수의 변경이 가능하다. 본 발명의 범위는 적어도 다음의 특허청구범위에 의해 주어지는 것만큼 넓다.

도 1a는 종래 기술의 PROM 어레이를 도시하는 도면.

도 1b는, 셀들의 소스 단자들을 프로그램 전압 단자에 연결하는 종래 기술의 방식의 간략화된 예를 도시하는 도면.

도 1c는 상이한 메모리 셀들의 소스 단자들에서의 전압들이 상이한 전압들을 갖는(experience), 로우 의존성의 예를 도시하는 도면.

도 2a는 본 발명의 실시예에 따른 PROM 어레이를 도시하는 도면.

도 2b는 본 발명의 실시예에 따른 PMOS 트랜지스터의 실시예를 도시하는 도면.

도 2c는 본 발명의 실시예에 따른, 셀들에 도전성으로 결합되는 금속층들을 갖는 예시적인 반도체 구조의 간략화된 투시 단면도.

도 2d는 본 발명의 실시예에 따른, 프로그램 장치와 관련하여 퓨즈를 구성하는 방식들의 하향 투시도(top down perspective).

도 2e는 본 발명의 실시예에 따른, 레벨 시프터의 예를 도시하는 도면.

도 2f는 본 발명의 실시예에 따른, 레벨 시프터를 조작하기 위해 생성된 신호들의 예를 도시하는 도면.

도 2g는 본 발명의 실시예에 따른, PROM 어레이의 다른 실시예를 도시하는 도면.

도 2h는 본 발명의 실시예에 따른 감지 증폭기들의 구성들을 도시하는 도면.

도 3은 본 발명의 실시예에 따른, PROM 어레이 내의 셀의 프로그래밍 동안에 생성된 신호들의 타이밍도.

도 4는 본 발명의 실시예에 따른, PROM 어레이의 셀의 판독 모드 동안에 생성된 신호들의 타이밍도.

도 5는 본 발명의 실시예에 따른, 메모리 셀들의 어레이를 구성하는 방식의 흐름도.

도 6은 본 발명의 일 실시예에 따른, 퓨즈 셀 어레이를 활용하는 PROM을 포함하는 예시적인 시스템을 도시하는 도면.

도 7은 본 발명의 실시예에 따른, 다수의 컬럼들이 동일한 감지 증폭기를 공유하는 다중 컬럼 인터리빙 구성을 도시하는 도면.

<도면의 주요 부분에 대한 부호의 설명>

100: PROM 어레이

202: 로우 신호 발생기

240: 컬럼 신호 발생기

250: 반도체 구조

260: 레벨 시프터

600: 시스템

601: PROM

602: 프로세서

603: 집적 회로

620: 대용량 저장 장치

Claims

컬럼으로 배열된 복수의 상호 접속된 셀들 ? 상기 복수의 셀들 중 각각은 퓨즈 및 제1 유형의 제1 트랜지스터를 포함하고, 상기 제1 트랜지스터는 제1 단자, 제2 단자 및 제3 단자를 포함하고, 상기 퓨즈는 제4 단자 및 제5 단자를 포함하고, 상기 제1 단자는 소스 단자를 포함하고, 상기 제2 단자는 드레인 단자를 포함하고, 상기 제3 단자는 게이트 단자를 포함함 ?; 및

상기 복수의 셀들 중 하나 이상의 셀과 연관된 하나 이상의 퓨즈를 선택적으로 프로그래밍하는 것을 가능하게 하도록 구성되는, 상기 복수의 상호 접속된 셀들과 연결되는 컬럼 선택 로직

을 포함하고,

상기 제1 단자는 전압 공급 단자에 연결되고, 상기 제2 단자는 상기 제4 단자에 연결되고, 상기 제5 단자는 상기 컬럼 선택 로직에 연결되고,

상기 컬럼 선택 로직은 제2 유형의 제2 트랜지스터를 포함하고,

상기 복수의 셀들 중 하나 이상의 셀과 연관된 하나 이상의 제1 트랜지스터는, 감소된 기생 저항들로 하나 이상의 도전성 경로를 형성하도록 상기 하나 이상의 퓨즈의 프로그래밍 동안 상기 제2 트랜지스터에 각각 도전성으로 연결되는 장치.
삭제
제1항에 있어서,

상기 복수의 셀들 중 적어도 하나의 셀의 상기 퓨즈는 금속 및 폴리실리콘 중 하나 이상으로부터 선택되는 재료를 포함하는 장치.
제1항에 있어서,

상기 제3 단자는 상기 제1 트랜지스터를 선택적으로 턴 온(turn on)하거나 또는 턴 오프(turn off)하기 위한 로우(row) 선택 신호를 수신하도록 구성되는 장치.
제4항에 있어서,

상기 제1 트랜지스터는 p형 트랜지스터를 포함하고, 상기 제2 트랜지스터는 n형 트랜지스터를 포함하는 장치.
제4항에 있어서,

비아(via)를 통해 제2 금속층에 도전성으로 연결되는 적어도 제1 금속층을 포함하는 두 개 이상의 적층된(stacked) 도전성 층들을 더 포함하고, 상기 복수의 셀들 중 하나의 셀의 상기 제1 트랜지스터의 상기 제1 단자는 상기 비아를 통해 상기 전압 공급 단자에 연결되는 장치.
제4항에 있어서,

상기 복수의 셀들의 상기 각각의 셀의 상기 퓨즈는, 상기 복수의 셀들의 상기 각각의 셀의 대응하는 제1 트랜지스터가 위치하는 평면 위의 평면에 배치되는 장치.
제4항에 있어서,

상기 복수의 셀들의 상기 각각의 셀의 상기 퓨즈는, 상기 복수의 셀들의 상기 각각의 셀의 대응하는 제1 트랜지스터와 실질적으로 동일한 평면에 배치되는 장치.
제1항에 있어서,

복수의 셀들의 컬럼들, 및 하나 이상의 퓨즈의 프로그래밍 상태들을 판정하기 위해 상기 복수의 셀들의 컬럼들에 대응하게 연결된 복수의 감지 증폭기들을 더 포함하는 장치.
제1항에 있어서,

복수의 셀들의 컬럼들, 및 감지 증폭기를 더 포함하고, 상기 복수의 셀들의 컬럼들은 상기 감지 증폭기를 공유하는 장치.
컬럼으로 배열된 복수의 상호 접속된 셀들 중 각각의 셀에 의해, 전압 공급 단자로부터, 프로그램 전압을 수신하는 단계 ? 상기 복수의 셀들 중 상기 각각의 셀은 제1 유형의 제1 트랜지스터와 연결된 퓨즈를 포함하고, 상기 제1 트랜지스터는 제1 단자, 제2 단자 및 제3 단자를 포함하고, 상기 퓨즈는 제4 단자 및 제5 단자를 포함하고, 상기 제1 단자는 소스 단자를 포함하고, 상기 제2 단자는 드레인 단자를 포함하고, 상기 제3 단자는 게이트 단자를 포함하고, 상기 셀들의 컬럼은 제2 유형의 제2 트랜지스터를 포함하는 컬럼 선택 로직에 연결되고, 상기 제1 단자는 상기 전압 공급 단자에 연결되고, 상기 제2 단자는 상기 제4 단자에 연결되고, 상기 제5 단자는 상기 컬럼 선택 로직에 연결됨 ?; 및

상기 셀들의 컬럼 중의 하나 이상의 셀의 하나 이상의 퓨즈의 프로그래밍을 가능하게 하도록 상기 제2 트랜지스터를 스위칭 온(switching on)하거나 또는 스위칭 오프(switching off)하는 단계 ? 상기 하나 이상의 퓨즈의 프로그래밍 동안, 상기 하나 이상의 셀의 하나 이상의 대응하는 제1 트랜지스터는, 감소된 기생 저항들로 하나 이상의 도전성 경로를 형성하도록 상기 제2 트랜지스터에 각각 연결됨 ?

를 포함하는 방법.
제11항에 있어서,

상기 프로그램 전압을 수신하는 단계는, 상기 복수의 셀들의 상기 각각의 셀의 상기 제1 트랜지스터의 상기 소스 단자에서 상기 프로그래밍 전압을 수신하는 단계를 포함하고,

상기 게이트 단자는 상기 제1 트랜지스터를 턴 온하거나 또는 턴 오프하기 위한 로우 선택 신호를 수신하도록 구성되는 방법.
제12항에 있어서,

상기 제1 트랜지스터는 p형 트랜지스터를 포함하고, 상기 제2 트랜지스터는 n형 트랜지스터를 포함하는 방법.
제13항에 있어서,

상기 복수의 셀들의 적어도 하나의 셀의 상기 퓨즈는 금속 및 폴리실리콘 중 하나 이상으로부터 선택되는 재료를 포함하는 방법.
제12항에 있어서,

상기 제1 트랜지스터의 상기 제1 단자에서 프로그래밍 전압을 수신하는 단계는, 상기 제1 트랜지스터의 상기 제1 단자에서, 스택의 도전성 층들 사이의 비아를 통해 상기 프로그램 전압을 수신하는 단계를 더 포함하는 방법.