JP3996061B2 - メモリーデバイスおよびメモリーセルの選択方法 - Google Patents

Description

本特許は、米国仮特許申請番号６０／２６３，９８４（出願日２００１年１月２４日）の利得を主張するものであり、その出願を含むものである。
【０００１】
発明の技術分野
本発明は、半導体メモリーデバイスに関するものであり、特に、ビット線およびワード線の抵抗を小さくしたランダムアクセスメモリー構造に関するものである。
【０００２】
発明の背景
従来のメモリーデバイス、例えば、ＤＲＡＭおよびＦＬＡＳＨメモリーデバイスは、一般的に、交差して配列を形成するビット線およびワード線の配列を備えている。各交差点に、メモリーセルが連結されている。プログラム電流を、ワード線およびビット線に供給できる。ワード線およびビット線は、メモリーセルにデータを書き込むため、または、メモリーセルからデータを読み出すために、望ましいメモリーセルに対応している。磁気ランダムアクセスメモリー（ＭＲＡＭ）デバイスは、未来技術である。この未来技術は、ＤＲＡＭデバイスと比較して不揮発性、および、ＦＬＡＳＨメモリーデバイスと比較してより高速での操作などの多数の利得を、ＤＲＡＭおよびＦＬＡＳＨメモリーデバイスについて提供する。
【０００３】
従来のメモリーデバイスでは、配列を形成するワード線、および、ビット線の長さを、設計に考慮しないのが典型的である。しかし、ビット線、および、ワード線の抵抗は、磁気ランダムアクセスメモリー（ＭＲＡＭ）デバイスにおいて特別な関心を集めている。なぜなら、ＭＲＡＭデバイスにおけるプログラム電流は、従来のメモリーデバイスよりも高いからである。ビット線、および、ワード線の長さは、線を通してプログラム電流が伝播される場合、線の抵抗によって制限されている。より長いワード線およびビット線は、より長い配列とよりよい効率とを提供する一方、より長いワード線およびビット線は、抵抗が高く、この高い抵抗により、過剰な電圧降下と望ましくない発熱が生じてしまう。
【０００４】
ＭＲＡＭデバイスでは、ワード線およびビット線の高抵抗は、様々な問題を引き起こす可能性がある。１つの問題は、ビット線およびワード線において生じてしまう電圧降下である。作動電圧の範囲外に電圧が降下すると、メモリーセルは、破損されることもある。
【０００５】
発明の概要
１つの実施形態においてランダムアクセスメモリー構造を提供する本発明によって、このような問題は、一般的に、解決あるいは回避され、技術的長所は、一般的に、達成される。
【０００６】
本発明の好ましい実施形態のメモリーデバイスでは、デバイスが、複数のビット線および複数のワード線を備えている。複数のワード線は、複数のビット線と共に、交差点配列を形成する。複数のメモリーセルのうちの１つは、配列における各交差点に配置されている。電流源および電流流入部（current sink）を有するビット復号器は、ビット線と連結されており、電流源および電流流入部を有するワード復号器は、ワード線と連結されている。第１スイッチ回路連（first series of switch circuits）の複数の第１スイッチ回路は、２つの隣り合うビット線と連結されている。第１スイッチ回路連の複数の第１スイッチ回路は、隣り合うビット線に沿って配置されており、その結果、配列が、隣り合うビット線に沿った区画に分割されている。対応するビット線およびワード線に所定量の電流が供給されると、対応する交差点におけるメモリーセルが、書き込みのために選択される。
【０００７】
他の好ましい実施形態では、スイッチ回路が、ワード線に沿って配置されている。さらに他の実施形態では、メモリーデバイスが、ビット線に沿った第１スイッチ回路連を使用し、第２スイッチ回路連の複数の第２スイッチ回路が、２つの隣り合うワード線と連結されている。第２スイッチ回路連の複数の第２スイッチ回路は、隣り合うワード線に沿って配置されており、その結果、配列は、隣り合うワード線に沿った区画に分割されている。
【０００８】
本発明の好ましい実施形態の長所は、本発明が、ビット線およびワード線の長さを制限する、ワード線およびビット線の抵抗を減少させることである。
【０００９】
本発明の好ましい実施形態の他の長所は、本発明が、簡単に実施されているスイッチ回路を、ワード線およびビット線の抵抗を減少するために使用することである。
【００１０】
本発明の好ましい実施形態のさらに他の長所は、好ましい実施形態のうちのいくつかの構造を、必要とされる物理的な空間量を減少させるために、配列の下側に配置できることである。
【００１１】
上記のことは、以下の本発明の詳しい説明を、より良く理解できるように、本発明の特徴および技術的な長所を、かなり大まかに概要説明したものである。本発明の請求項の対象となっている、本発明のさらなる特性および長所を、以下に説明する。当業者には、開示された概念および特定の実施形態は、本発明と同じ目的を達成するための他の構造またはプロセスを変化または設計するための基礎として、容易に使用してもよいと認識される。当業者には、このような同等の構成が、従属請求項に記載の本発明の精神と範囲とに反することはないと理解されている。
【００１２】
図面の簡単な説明
本発明および本発明の利点をより全体的に理解するために、添付の図を参考にした以下の説明を参照する。図１は、従来技術のメモリーセル配列を示す。図２は、本発明の好ましい実施形態のメモリーデバイスを示す。図３ａおよび図３ｂは、本発明の好ましい実施形態を使用して達成された、減少された線抵抗を示す。図４は、本発明の好ましい実施形態のスイッチ回路を示す。図５は、スイッチ回路の作動を示す真理値表である。図６は、本発明の好ましい実施形態の一部を示す。図７は、本発明の他の好ましい実施形態のメモリーデバイスを示す。
【００１３】
好ましい実施形態の詳細な説明
現在のところ好ましい実施形態の作成と使用とを、以下に詳しく説明する。しかし、本発明は、広範囲における特有の状況において実施でき、様々に応用できる発明の概念を提供すると認識されている。説明する特有の実施形態は、本発明を作成し、使用するための特有の方法についての単なる解説であって、本発明の範囲を制限するものではない。本発明は、ＭＲＡＭ使用について論議されるが、当業者には、本発明は、他の使用にも利用してもよいと認識されている。
【００１４】
図１は、従来技術のＭＲＡＭ配列１０を示す。ＭＲＡＭ配列１０は、交差して点１６を形成するビット線１２およびワード線１４を備えている。各点１６に、メモリーセル１８が配置されている。ビット線１２およびワード線１４は、それぞれ、復号器（図示せず）を備え、この復号器は、プログラム電流Ｉをビット線１２およびワード線１４に供給する電気回路構成部を備えている。しかし、ビット線１２およびワード線１４の長さが原因となって、プログラム電流Ｉが供給されたときのこれら線の抵抗は高く、ビット線およびワード線において電圧の降下が引き起こされる。ビット線１２およびワード線１４は、抵抗を減少するために短くすることができる。しかし、短いビット線およびワード線は、結果的に、より大きな物理的空間を必要とする小配列となる。このことは、半導体デバイスの物理的なサイズが減少するのに伴って、受け入れ難い条件となる。短いビット線１２およびワード線１４は、結果的に、効率が悪くなる。
【００１５】
図２は、本発明の好ましい実施形態のメモリーデバイス２０を示す。メモリーデバイス２０は、複数のビット線２２と、複数のワード線２４とを備え、複数のワード線２４は、（２２ａおよび２２ｂとして示すような）複数のビット線２２と交差点配列を形成する。複数のメモリーセル２８は、交差点３０に配置されており、交差点３０は、複数のビット線２２のうちの１つが、複数のワード線２４のうちの１つと交差している点に対応している。電流源３４および電流流入部３６を有するビット復号器３２は、複数のビット線２２と連結されている。ワード復号器３８は、複数のワード線２４と連結されている。ワード復号器３８も、電流源３４と電流流入部３６とを有している。第１スイッチ回路連の複数の第１スイッチ回路４０は、２つの隣り合うビット線２２に連結されている。複数の第１スイッチ回路４０は、２つの隣り合うビット線２２に沿って配置されており、その結果、配列２６は、隣り合うビット線に沿った区画４２に分割されている。例えば、２つの隣り合うビット線２２は、３つの区画に分割される。しかし、当業者には、配列２６をいくつの区画４２にも分割するために、２つの隣り合うビット線２２に沿ってスイッチ回路をいくつでも使用できると認識されている。使用されるスイッチの数は、抵抗、および、配列の下の利用できる空間によって特定される。区画４２のそれぞれは、複合メモリーセル２８、好ましくは、１２８〜２５６の範囲のメモリーセル２８を備えている。図２では、それぞれの区画４２は、簡易化のため、ただ２つのメモリーセル２８を有するようにして示されている。
【００１６】
再び図１を参照すると、従来技術では、プログラム電流Ｉが、書き込みのために選択される任意のメモリーセル２８の対応するビット線２２に供給される。本発明では、プログラム電流Ｉ_pは、２つの隣り合うビット線２２ａ，２２ｂの間に分割されている。プログラム電流Ｉ_pの約１／２が、２つの隣り合うビット線２２ａ，２２ｂのそれぞれに供給される。しかし、当業者には、プログラム電流Ｉ_pが上記のように配列を作動させるのに十分な程度なら、プログラム電流Ｉ_pの何割かを、２つの隣り合うビット線２２ａ，２２ｂのそれぞれに供給してもよいと認識されている。データをメモリーセル２８に書き込む場合、区画４２におけるビット線２２ａまたは２２ｂのうちの１つに全てのプログラム電流Ｉ_pを供給するため、スイッチ回路４０が利用される。プログラム電流Ｉ_pを、この区画４２にのみ供給することにより、ビット線２２ａ，２２ｂが短縮されなくても、全体的な抵抗は低下する。なぜなら、プログラム電流は、区画の２つにおける２つの導体２２ａおよび２２ｂを流れ、プログラムされるメモリーセルを含む１つの区画のための唯一の導体のみを流れるからである。
【００１７】
図３ａおよび３ｂは、本発明の好ましい実施形態を使用して達成される、減少された線抵抗を示す。記載のように、プログラム電流Ｉ_pは、第１区画４２ａにおける２つの線２２ａおよび２２ｂを、区画４２ｃ、および、４２ｄにおけるのと同じように流れる。従って、各区画は、たった半分の抵抗を有している。それ以外の場合では、各区画は、図３ｂの単線実施の場合に、この半分の抵抗を有している。プログラムされるメモリーセル２８を含んでいる区画４２ｂは、唯一の導体２２ａを流れる完全なプログラム電流Ｉ_pを有している。その結果、導体２２ａに接続されているメモリーセルは、完全なプログラム電流Ｉ_pを受け入れる。この区画４２ｂは、従来技術のビット線と同じ線抵抗を導く。なぜなら、電流は、１つの導体のみを流れるからである。累積的に、図３ｂの線１４のための線抵抗は、４＊Ｒである（線１４の１つの線区画の抵抗に対して標準化されている）。これに対し、図３ａに示す実施形態のための累積的な線抵抗は、２.５＊Ｒである。このように、図示されている実施形態は、全ての線抵抗のたった５／８、または、従来技術の線抵抗の３７.５％の減少を提供している。当業者には、スイッチ回路の数、すなわち、線区画が増加するのに伴って、線抵抗をさらに改善できることが理解される。上記のモデルは、完全に正確ではないが、スイッチ回路４０のオン状態の抵抗も、考慮する必要がある。しかし、周知のＣＭＯＳ技術を使用して、スイッチ回路のオン状態の抵抗を、以下に説明するように、最小限にできる。
【００１８】
図４は、メモリーセル配列を区画に分割できる本発明の好ましい実施形態のスイッチ回路４０を示す。区画は、電流Ｉ_pによって任意の時期に起動されるビット線およびワード線の長さを、効果的に短くする。区画内のこの「短縮された」線の長さにより、ビット線の抵抗が減少され、動作の改善されたメモリーデバイスが提供される。
【００１９】
好ましい実施形態のスイッチ回路４０は、トランジスタＴ１，Ｔ２，Ｔ３，およびＴ４を備えている。トランジスタＴ１，Ｔ２，Ｔ３，およびＴ４は、制御線５４によってスイッチオンされる。一般的に、制御線５４は、制御回路（図示せず）と接続されている。好ましい実施形態では、制御回路は、復号器３２および３４と共に形成されている。スイッチ回路４０におけるトランジスタＴ１，Ｔ２，Ｔ３，および、Ｔ４の様々な組み合わせをスイッチオンすることにより、メモリーデバイスにおける特定の区画を選択するために、プログラム電流Ｉ_pの経路を変更できる。図５の真理値表は、例えば、トランジスタＴ１，Ｔ２，Ｔ３，およびＴ４の様々な組み合わせをスイッチオンすることが、どのようにして、２つの隣り合うビット線５６および５８の一方または他方を通して全ての電流Ｉ_pを供給するか、あるいは、２つの隣り合うビット線５６，５８のそれぞれにもともと供給されている電流が、どのように、２つの隣り合うビット線５６，５８のそれぞれに継続的に流れているかを示している。後者の状態では、１つの区画における２つの隣り合うビット線５６，５８のどちらも選択されていない。スイッチ回路４０の作動について、以下に図を参考にしてより詳しく説明する。
【００２０】
メモリーデバイス２０内の配列２６の一部を示す図６を参照すると、２つの隣り合うビット線５６，５８に沿ったスイッチ回路は、その特定の区画におけるビット線５６，５８のどちらかにプログラム電流を供給するための各制御信号によって起動できる。例えば、３つのスイッチ回路６０，６２，６４を示す。３つのスイッチ回路６０，６２，６４は、配列を３つの区画６６，６８，７０に分割し、任意の時期にプログラム電流を供給できるビット線５６，５８の長さを短縮する。プログラム電流Ｉ_pの約１／２は、ビット線５６および５８にもともと供給されている。メモリーセル７２を書き込みのために選択する場合、全てのプログラム電流Ｉ_pが、区画６８にあるビット線５８のその部分に供給される。このことを達成するため、スイッチ回路６０は、トランジスタＴ１およびＴ２（図５の真理値表、および、図４の配線略図を参照）を以下のようにスイッチオンするために作動する。すなわち、上記トランジスタＴ１およびＴ２は、プログラム電流Ｉ_pの約１／２を、各ビット線５６，５８に継続的に流せるようにスイッチオンされる。この状態のとき、区画６６にあるビット線５６，５８の部分に連結されているどのメモリーセルも選択されない。メモリーセル７２は、区画６８にあるので、次のスイッチ回路６２は、プログラム電流Ｉ_pをビット線５８に供給するために、プログラムされる必要がある。図５の真理値表、および、図４の配線略図を参照すると、全てのプログラム電流Ｉ_pを線５８に供給するために、トランジスタＴ２およびＴ３がスイッチオンされる必要がある。それゆえ、メモリーセル７２に対応するワード線７８にもプログラム電流Ｉ_pが供給されている場合、メモリーセル７２にデータを書き込める。
【００２１】
次の区画７０の線抵抗を学習するために、プログラム電流Ｉ_pは、２つの導体５６および５８を流れる必要がある。それゆえ、続くスイッチ回路６４は、プログラム電流Ｉ_pを区画７０にあるビット線５６，５８これらの部分の間に分割できるように、プログラムされる必要がある。同じく、図５の真理値表を参照すると、プログラム電流よりも少ない電流量を、各導体５６，５８に供給するために、トランジスタＴ２およびＴ４をスイッチオンする必要がある。このことは、区画６８にあるビット線５８の部分から来るプログラム電流Ｉ_pを分割することによって達成される。従って、制御回路（図示せず）は、対応する区画および対応するビット線における唯一のメモリーセルが、任意の時期にプログラム電流を受けることができるように、それぞれのスイッチ回路に繋がる制御線をプログラムするために設計されている必要がある。
【００２２】
本発明の他の実施形態では、ワード線の抵抗量を減少させるために、スイッチ回路を、ビット線における代わりにワード線において利用できる。さらに他の実施形態では、図７に示すように、ビット線８２およびワード線８４の両方の抵抗量を減少させるために、スイッチ回路８０は、ビット線８２およびワード線８４の両方に、それぞれ利用されている。他の実施形態では、スイッチ回路論理は、配列において必要とされる物理的な空間量を減少させるために、配列の下側に配置されている。ＭＲＡＭにおける配列は、トランジスタの影響を受けないので、いくらかの論理を配列の下側に当てはめる機会がある。
【００２３】
本発明およびその長所を詳しく説明したが、本発明の精神と範囲とに反することなく、従属請求項に記載のように、様々な変更、置き換え、および、変化を行えると認識されるものである。さらに、本願の範囲は、明細書に記載のプロセス、機械、製造、合成物、手段、方法、および、工程の特有の実施形態に制限されることを意図するものではない。当業者は、本発明の開示により、ここに説明された対応する実施形態と基本的に同じ機能を行う、あるいは、基本的に同じ結果を達成する、既存の、あるいは、後に開発されるプロセス、機械、製造、合成物、手段、方法、または、工程を、本発明に基づいて利用してもよいことを容易に理解するであろう。同じく、従属請求項は、その範囲内に、このようなプロセス、機械、製造、合成物、手段、方法、または、工程を含むことを意図している。
【図面の簡単な説明】
【図１】 従来技術のメモリーセル配列を示す図である。
【図２】 本発明の好ましい実施形態のメモリーデバイスを示す図である。
【図３】 ａおよびｂは、本発明の好ましい実施形態を使用して達成された、減少された線抵抗を示す図である。
【図４】 本発明の好ましい実施形態のスイッチ回路を示す図である。
【図５】 スイッチ回路の作動を示す真理値表を示す図である。
【図６】 本発明の好ましい実施形態の一部を示す図である。
【図７】 本発明の他の好ましい実施形態のメモリーデバイスを示す図である。

Claims (16)

1. 複数のビット線と、
   複数のワード線と、
   複数のメモリーセルと、
   ビット線に連結されているビット復号器と、
   ワード線に連結されているワード復号器と、
   ２つの隣り合うビット線に連結されている複数の第１スイッチ回路からなる第１スイッチ回路連とを備え、
   上記複数のワード線は、上記複数のビット線と共に、交差点配列を形成し、
   上記複数のメモリーセルのうちの１つは、上記配列における交差点のそれぞれに配置されており、
   上記ビット復号器は、ビット線に連結されている電流源および電流流入部を備え、
   上記ワード復号器は、ワード線に連結されている電流源および電流流入部を備え、
   上記第１スイッチ回路連の上記複数の第１スイッチ回路が、上記２つの隣り合うビット線に沿って配置されており、その結果、配列は、上記２つの隣り合うビット線に沿って、区画に分割されており、
   上記第１スイッチ回路連は、プログラム電流が一区画における２つの隣り合うビット線のうちの１つのビット線に接続されている１つのメモリーセルに供給されると、上記複数の第１スイッチ回路によって、プログラム電流が供給されるメモリーセルが接続されている一区画における２つのビット線のうちの１つのビット線に全てのプログラム電流を供給し、２つの隣り合うビット線の他の区画における２つの隣り合うビット線のそれぞれにプログラム電流よりも少ない電流量を供給するように設計されている、メモリーデバイス。
2. 上記デバイスは、磁気ランダムアクセスメモリーデバイスである、請求項１に記載のデバイス。
3. 上記プログラム電流よりも少ない電流量は、プログラム電流の１／２に等しい、請求項１に記載のデバイス。
4. 上記第１スイッチ回路は、プログラム電流より少ない電流を、２つの隣り合うビット線のそれぞれを通して流せるように設計されており、その結果、一区画において隣り合うビット線に連結されている複数のメモリーセルのいずれにも書き込みされない、請求項１に記載のデバイス。
5. 複数の第２スイッチ回路からなる第２スイッチ回路連は、２つの隣り合うワード線に連結されており、上記第２スイッチ回路連の上記複数の第２スイッチ回路が、上記２つの隣り合うワード線に沿って配置されており、その結果、配列は、隣り合うワード線に沿った区画に分割されている、請求項１に記載のデバイス。
6. プログラム電流の一部は、２つの隣り合う各ワード線を通して送られ、上記プログラム電流の一部は、プログラム電流の１／２に等しい、請求項５に記載のデバイス。
7. 上記第２スイッチ回路は、プログラム電流よりも少ない電流を、２つの隣り合うワード線のそれぞれを通して流せるように設計されており、その結果、一区画において隣り合うワード線に連結されている複数のメモリーセルのいずれにも書き込みされない、請求項５に記載のデバイス。
8. 第１および第２スイッチ回路のそれぞれは、一連のトランジスタを備え、各トランジスタは、制御線に接続されており、信号が、トランジスタをスイッチオンまたはスイッチオフするために供給される、請求項５に記載のデバイス。
9. 上記一連のトランジスタは、所望通りに電流経路を切り替えるためにスイッチオンされる、請求項８に記載のデバイス。
10. 上記一連のトランジスタをスイッチオンするための制御信号は、制御回路から出ている、請求項８に記載のデバイス。
11. 上記制御回路は、復号器に配置されている、請求項１０に記載のデバイス。
12. 複数の導線を示す複数のワード線および複数のビット線が交差することによって形成された交差点配列であって、２つの隣り合う導線に連結されると共に上記２つの隣り合う導線に沿って配置されている複数のスイッチ回路によって、上記２つの隣り合う導線に沿って区画に分割されている上記交差点配列においてメモリーセルを選択するメモリーセルの選択方法であって、
    書き込みのためにメモリーセルを選択する工程であって、上記メモリーセルは、関連する区画における２つの隣り合う導線のうちの１つに連結されている工程と、
    関連する区画における２つの隣り合う導線のうちの一方は、プログラム電流を受け、関連する区画における２つの隣り合う導線のうちの他方は、プログラム電流を受けないようにする一方、
    他の区画における２つの隣り合う導線は、それぞれ、プログラム電流の一部を受けるように、上記複数のスイッチ回路のそれぞれの内部経路を選択する工程とを含む方法。
13. 上記スイッチ回路は、一連の制御信号によって切り替えられる、請求項１２に記載の方法。
14. 上記一連の制御信号は、制御回路から出ている、請求項１３に記載の方法。
15. 上記プログラム電流よりも少ない電流量は、プログラム電流の１／２に等しい、請求項１２に記載の方法。
16. 選択されたメモリーセルにデータを書き込めるように選択されているメモリーセルの対応するワード線にプログラム電流を供給する工程をさらに含む、請求項１２に記載の方法。

Images