CN117641991A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN117641991A
CN117641991A CN202311105213.6A CN202311105213A CN117641991A CN 117641991 A CN117641991 A CN 117641991A CN 202311105213 A CN202311105213 A CN 202311105213A CN 117641991 A CN117641991 A CN 117641991A
Authority
CN
China
Prior art keywords
bank
light emitting
edge
display device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311105213.6A
Other languages
English (en)
Inventor
朴度昤
申东熹
金璟陪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117641991A publication Critical patent/CN117641991A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

显示装置包括：基板，包括具有像素的显示区域以及相邻于显示区域的至少一侧，并具有虚设像素的虚设区域；像素电路层，包括晶体管以及配置在晶体管上的通孔层；堤坝图案，配置在通孔层上；发光元件，在平面上配置在堤坝图案之间；第一堤坝，配置在堤坝图案的一部分上，并在第一方向以及与第一方向交叉的第二方向上延伸；第二堤坝，配置在第一堤坝上，并与第一堤坝一起划分发光区域以及虚设开口区域；以及颜色转换层，填充在与第二堤坝的开口相应的发光区域以及虚设开口区域中。第二堤坝包括界定虚设区域的最外侧边界的边缘堤坝，边缘堤坝覆盖堤坝图案中的与边缘堤坝重叠的边缘堤坝图案的内侧面以及与边缘堤坝重叠的第一堤坝的一部分的内侧面。

Description

显示装置
技术领域
本发明涉及一种显示装置。
背景技术
最近，随着对信息显示的关注高涨，正在持续进行对显示装置的研究开发。
发明内容
本发明的一目的在于，提供一种包括覆盖边缘堤坝图案的内侧面以及第一堤坝的一部分的内侧面的边缘堤坝的显示装置。
本发明的另一目的在于，提供一种具备包括仅具有锥形面的外侧倾斜面以及具有锥形面和反向锥形面的内侧倾斜面的边缘堤坝的显示装置。
然而，本发明的目的不限于上述的目的，在不脱离本发明的构思和领域的范围内可以进行各种扩展。
为了达到本发明的一目的，可以是，根据本发明的实施例的显示装置包括：基板，包括具有像素的显示区域以及相邻于所述显示区域的至少一侧，并具有虚设像素的虚设区域；像素电路层，包括晶体管以及配置在所述晶体管上的通孔层；堤坝图案，配置在所述通孔层上；发光元件，在平面上配置在所述堤坝图案之间；第一堤坝，配置在所述堤坝图案的一部分上，并在第一方向以及与所述第一方向交叉的第二方向上延伸；第二堤坝，配置在所述第一堤坝上，并与所述第一堤坝一起划分发光区域以及虚设开口区域；以及颜色转换层，填充在与所述第二堤坝的开口相应的所述发光区域以及所述虚设开口区域中。可以是，所述第二堤坝包括界定所述虚设区域的最外侧边界的边缘堤坝，所述边缘堤坝覆盖所述堤坝图案中的与所述边缘堤坝重叠的边缘堤坝图案的内侧面以及与所述边缘堤坝重叠的所述第一堤坝的一部分的内侧面。
根据一实施例，可以是，与所述边缘堤坝在所述第一方向上隔开的所述第二堤坝的另一部分与所述第一堤坝重叠，并配置在所述第一堤坝上。
根据一实施例，可以是，所述边缘堤坝的外侧倾斜面配置在所述第一堤坝上，并仅具有锥形面(tapered face)，所述边缘堤坝的内侧倾斜面具有反向锥形面(reversetapered face)。
根据一实施例，可以是，所述边缘堤坝的所述外侧倾斜面的末端设置为比所述边缘堤坝的所述内侧倾斜面的末端高。
根据一实施例，可以是，所述边缘堤坝的上面的高度低于所述第二堤坝的所述另一部分的上面的高度。
根据一实施例，可以是，与所述边缘堤坝重叠的边缘堤坝区域包括去除所述通孔层的部分，所述边缘堤坝覆盖所述通孔层的侧面的一部分。
根据一实施例，可以是，所述显示装置还包括：对准电极，在所述堤坝图案上向所述通孔层延伸；以及第一绝缘层，配置在所述堤坝图案和所述第一堤坝之间，并覆盖所述对准电极。
根据一实施例，可以是，所述边缘堤坝与所述第一绝缘层接触。
根据一实施例，可以是，所述第一绝缘层延伸到从所述通孔层暴露的下方的钝化层上。
根据一实施例，可以是，所述显示装置还包括：第二绝缘层，配置在所述第一堤坝和所述第二堤坝之间以及所述发光元件上，并暴露所述发光元件的侧面；以及像素电极，配置在所述第二绝缘层上，并与所述发光元件的每一个的一端部接触。
根据一实施例，可以是，所述虚设开口区域中的与所述边缘堤坝相接的第一虚设开口区域包括去除所述通孔层而暴露的钝化层。
根据一实施例，可以是，所述虚设开口区域中的与所述边缘堤坝相接的第一虚设开口区域在所述第一方向上的宽度大于所述像素的每一个的发光区域在所述第一方向上的宽度。
根据一实施例，可以是，所述虚设开口区域中的与所述边缘堤坝相接的第一虚设开口区域在所述第一方向上的宽度大于比所述第一虚设开口区域配置在内侧的第二虚设开口区域在所述第一方向上的宽度。
根据一实施例，可以是，填充在所述第一虚设开口区域中的颜色转换层包括颜色转换粒子，所述颜色转换粒子包括在显示区域的彼此不同颜色的像素中。
为了达到本发明的一目的，可以是，根据本发明的实施例的显示装置包括：基板，包括具有像素的显示区域以及相邻于所述显示区域的至少一侧，并具有虚设像素的虚设区域；像素电路层，包括晶体管以及配置在所述晶体管上的通孔层；堤坝图案，配置在所述通孔层上；发光元件，在平面上配置在所述堤坝图案之间；以及堤坝，配置在所述堤坝图案的一部分上，并划分发光区域以及虚设开口区域。可以是，所述堤坝包括界定所述虚设区域的最外侧边界的边缘堤坝，所述边缘堤坝的外侧倾斜面仅具有重叠在所述堤坝图案上的锥形面(tapered face)，所述边缘堤坝的内侧倾斜面具有锥形面以及反向锥形面(reversetapered face)。
根据一实施例，可以是，所述边缘堤坝覆盖所述堤坝图案中的与所述边缘堤坝重叠的边缘堤坝图案的内侧面。
根据一实施例，可以是，所述边缘堤坝的所述外侧倾斜面的末端设置为比所述边缘堤坝的所述内侧倾斜面的末端高。
根据一实施例，可以是，所述边缘堤坝的上面的高度低于所述堤坝的另一部分的上面的高度。
根据一实施例，可以是，与所述边缘堤坝重叠的边缘堤坝区域包括去除所述通孔层的部分，所述边缘堤坝覆盖所述通孔层的侧面的一部分。
根据一实施例，可以是，所述显示装置还包括：颜色转换层，填充在与所述堤坝的开口相应的所述发光区域以及所述虚设开口区域中。
根据本发明的实施例的显示装置可以包括与第二堤坝的另一部分不同地具有去除反向锥形面的外侧倾斜面的边缘堤坝。因此，用于下方覆盖的第四绝缘层以及第五绝缘层可以以实质上均匀的厚度稳定地配置。因此，可以改善及防止通过边缘堤坝的透湿，可以改善其导致的可靠性降低。
然而，本发明的效果不限于上述的效果，在不脱离本发明的构思和领域的范围内可以进行各种扩展。
附图说明
图1是概要示出根据本发明的实施例的发光元件的立体图。
图2是示出图1的发光元件的一例的截面图。
图3是示出根据本发明的实施例的显示装置的平面图。
图4是示出图3的显示装置中包括的像素的一例的电路图。
图5是示出图3的显示装置中包括的像素的一例的电路图。
图6是示出图3的显示装置中包括的第二堤坝的一例的概要平面图。
图7是示出图3的显示装置中包括的第二堤坝以及堤坝图案的一例的概要平面图。
图8是示出根据图6以及图7的I-I'线的一例的概要截面图。
图9是示出根据图6以及图7的II-II'线以及III-III'线的一例的概要截面图。
图10是用于说明图6的第一虚设开口区域的一例的概要截面图。
图11是示出根据图6以及图7的II-II'线以及III-III'线的另一例的概要截面图。
图12是示出根据图6以及图7的II-II'线以及III-III'线的又另一例的概要截面图。
图13是示出图3的显示装置中包括的第二堤坝的一例的概要平面图。
图14a以及图14b是示出配置用于根据虚设开口区域的宽度形成第二堤坝的光致抗蚀剂的一例的概要截面图。
图15是示出图3的显示装置中包括的第二堤坝的一例的概要平面图。
图16是示出图15的虚设开口区域的一例的概要截面图。
具体实施方式
以下，参照所附附图，更详细地说明本发明的优选实施例。针对附图中相同的构成要件，使用相同的附图标记并省略针对相同构成要件重复的说明。
本说明书中记载的实施例是为了向本发明所属技术领域中具有通常知识的人明确说明本发明的构思，因此，本发明不限于本说明书中记载的实施例，本发明的范围应被解释为包括不脱离本发明的构思的修改例或者变形例。
本说明书中所附的附图是为了便于说明本发明，为了帮助理解本发明，附图中示出的形状可以根据需要放大示出，因此，本发明不限于附图。
在本说明书中，当判断为对本发明相关的公知构成或者功能的具体说明可能混淆本发明的宗旨时，根据需要省略针对其的详细说明。
图1是概要示出根据本发明的实施例的发光元件的立体图，图2是示出图1的发光元件的一例的截面图。
参照图1以及图2，发光元件LD可以包括第一半导体层11、有源层12以及第二半导体层13。在一实施例中，发光元件LD可以还包括电极层14。
发光元件LD可以具有各种形状。例如，发光元件LD可以具有沿一方向延伸的柱形状。发光元件LD可以具有第一端部EP1和第二端部EP2。第一及第二半导体层11、13中的一个可以相邻于发光元件LD的第一端部EP1。第一及第二半导体层11、13中的其余一个可以相邻于发光元件LD的第二端部EP2。例如，可以是，第一半导体层11相邻于发光元件LD的第一端部EP1，第二半导体层13相邻于发光元件LD的第二端部EP2。
根据实施例，发光元件LD可以是通过蚀刻方式等制造成柱形状的发光元件。在本说明书中，柱形状包括圆柱或者多边柱之类纵横比大于1的杆形状(rod-like shape)或者条形状(bar-like shape)，其截面的形状不受限制。
发光元件LD可以具有小至纳米级至微米级(nanometer scale to micrometerscale)程度的尺寸。作为一例，发光元件LD可以分别具有纳米级至微米级范围的直径D(或者，宽度)和/或长度L。然而，发光元件LD的尺寸不限于此，可以根据将利用发光元件LD的发光装置用作光源的各种装置，作为一例，可以根据显示装置等的设计条件，多样地变更发光元件LD的尺寸。
第一半导体层11可以是第一导电型半导体层。例如，第一半导体层11可以包括p型半导体层。
有源层12可以配置在第一半导体层11和第二半导体层13之间。有源层12可以包括单阱结构、多阱结构、单量子阱结构、多量子阱(multi quantum well，MQW)结构、量子点结构或者量子线结构中的任一个结构，但是，并非一定限定于此。有源层12可以包括GaN、InGaN、InAlGaN、AlGaN或者AlN等，除此之外，各种物质也可以包括在有源层12中。
若向发光元件LD的两端施加阈值电压以上的电压，则在有源层12中电子-空穴对可以复合的同时发光元件LD发光。
第二半导体层13可以配置在有源层12上，并包括与第一半导体层11不同的类型的半导体层。第二半导体层13可以包括n型半导体层。
电极层14可以配置在发光元件LD的第一端部EP1和/或第二端部EP2上。图2中例示了在第一半导体层11上形成电极层14的情况，但是，本公开并非一定限定于此。例如，在第二半导体层13上可以还配置单独的电极层。电极层14可以包括透明的金属或者透明的金属氧化物。
在发光元件LD的表面上可以提供绝缘膜INF。绝缘膜INF可以直接配置在第一半导体层11、有源层12、第二半导体层13和/或电极层14的表面上。绝缘膜INF可以暴露第一及第二端部EP1、EP2。根据实施例，绝缘膜INF可以暴露相邻于发光元件LD的第一及第二端部EP1、EP2的电极层14和/或第二半导体层13的侧部。
绝缘膜INF可以包括选自硅氧化物(SiOx)、硅氮化物(SiNx)、硅氧氮化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)以及钛氧化物(TiOx)的组中的一个以上。根据实施例，也可以省略绝缘膜INF。
图3是示出根据本发明的实施例的显示装置的平面图。
若显示装置DD是智能电话、电视、平板PC、移动电话、视频电话、电子书阅读器、台式PC、膝上PC、上网本计算机、工作站、服务器、医疗设备、相机或者可穿戴装置之类在至少一面适用显示面的电子装置，则可以适用本发明。
参照图1、图2以及图3，显示装置DD可以包括基板SUB、提供在基板SUB上并分别包括至少一个发光元件LD的像素PXL1、PXL2、PXL3、提供在基板SUB上并驱动像素PXL1、PXL2、PXL3的驱动部以及连接像素PXL1、PXL2、PXL3和驱动部的布线部。
基板SUB可以包括显示区域DA以及非显示区域NDA。
显示区域DA可以是提供显示图像的像素PXL1、PXL2、PXL3的区域。非显示区域NDA可以是提供用于驱动像素PXL1、PXL2、PXL3的驱动部以及连接像素PXL1、PXL2、PXL3和驱动部的布线部的一部分的区域。
非显示区域NDA可以配置为相邻于显示区域DA。非显示区域NDA可以提供在显示区域DA的至少一侧。
布线部可以电连接驱动部和像素PXL1、PXL2、PXL3。布线部可以向像素PXL1、PXL2、PXL3提供信号并包括连接到像素PXL1、PXL2、PXL3的每一个的信号线，作为一例，扫描线、数据线以及与它们的每一个连接的扇出线。
基板SUB可以包括透明绝缘物质来透射光。基板SUB可以是刚性(rigid)基板或柔性(flexible)基板。
像素PXL1、PXL2、PXL3的每一个可以提供在基板SUB上的显示区域DA内。
像素PXL1、PXL2、PXL3可以包括第一像素PXL1、第二像素PXL2以及第三像素PXL3。在一实施例中，第一像素PXL1可以是红色像素，第二像素PXL2可以是绿色像素，第三像素PXL3可以是蓝色像素。然而，不限于此，像素PXL1、PXL2、PXL3也可以分别以并非红色、绿色以及蓝色的其它颜色发光。
像素PXL1、PXL2、PXL3的每一个可以包括通过相对应的扫描信号以及数据信号驱动的多个发光元件LD。发光元件LD可以具有以纳米级(或者纳米)至微米级(或者微米)程度小的尺寸并与相邻配置的发光元件彼此并联连接，但不限于此。发光元件LD可以构成像素PXL1、PXL2、PXL3的每一个的光源。
图4是示出图3的显示装置中包括的像素的一例的电路图。
在下面的实施例中，在包括第一像素PXL1、第二像素PXL2以及第三像素PXL3来命名时称为像素PXL。
参照图1、图2、图3以及图4，像素PXL可以包括像素电路PXC以及发光部EMU。
在一实施例中，发光部EMU可以包括并联连接在第一电源线PL1和第二电源线PL2之间的发光元件LD。发光元件LD的每一个可以连接于第一像素电极PE1以及第二像素电极PE2。在第一像素电极PE1和第二像素电极PE2之间在相同的方向(例如，正向)上并联连接的发光元件LD的每一个可以是有效光源。
在一实施例中，发光部EMU可以还包括至少一个非有效光源，作为一例，反向发光元件LDr。反向发光元件LDr可以在与发光元件LD相反的方向上连接在所述第一及第二像素电极PE1、PE2之间。通过反向发光元件LDr，实质上电流不会流动。
可以是，第一电源VDD的电压供应到第一电源线PL1，第二电源VSS的电压供应到第二电源线PL2。第一电源VDD和第二电源VSS可以具有彼此不同的电位。作为一例，可以是，第一电源VDD设定为高电位电源，第二电源VSS设定为低电位电源。此时，第一及第二电源VDD、VSS的电位差可以在像素PXL的发光时段期间设定为发光元件的阈值电压以上。
像素电路PXC可以接通于像素PXL的扫描线Si(其中，i是正整数)以及数据线Dj(其中，j是正整数)。另外，像素电路PXC可以进一步接通于第三电源线PL3以及控制线CLi。作为一例，当像素PXL配置在显示区域DA的第i个行以及第j个列时，像素PXL的像素电路PXC可以接通于第i个扫描线Si以及第j个数据线Dj。
在一实施例中，像素电路PXC可以包括第一至第三晶体管T1～T3以及存储电容器Cst。
第一晶体管T1可以是用于控制施加到发光部EMU的驱动电流的驱动晶体管。第一晶体管T1可以连接在第一电源线PL1和发光部EMU(例如，发光元件LD)之间。第一晶体管T1的栅极电极可以连接于第一节点N1。
第一晶体管T1可以根据施加到第一节点N1的电压，控制从第一电源VDD通过第二节点N2施加到发光部EMU的驱动电流的量。
第二晶体管T2可以是响应于扫描信号选择像素PXL的开关晶体管。第二晶体管T2可以连接在第j个数据线Dj和第一节点N1之间。第二晶体管T2的栅极电极可以连接于第i个扫描线Si。
第二晶体管T2可以通过供应到第i个扫描线Si的扫描信号导通，并向第一晶体管T1的栅极电极传输数据信号。
第三晶体管T3可以连接在第三电源线PL3和第一晶体管T1的第二电极(例如，第二节点N2)之间。第三晶体管T3的栅极电极可以连接于第i个控制线CLi。在一实施例中，控制信号可以在与供应到第i个扫描线Si的扫描信号相同的时间点供应到第i个控制线CLi。
第三电源线PL3可以提供第三电源Vint(例如，初始化电源)的电压。例如，第三电源线PL3可以共同连接于多个像素PXL。第三电源Vint的电压可以与第一电源VDD的电压以及第二电源VSS的电压不同。
若第三晶体管T3导通，则第三电源Vint的电压可以提供给第二节点N2。在数据信号供应到像素PXL时，第三电源Vint的电压供应到第二节点N2，从而在存储电容器Cst中可以储存与数据信号和第三电源Vint的电压的差异相应的电压。因此，可以进行像素PXL的稳定驱动。
存储电容器Cst可以连接在第一节点N1和第二节点N2之间。存储电容器Cst可以充电与供应到第一节点N1的数据信号相对应的数据电压。
在图4中，公开了像素电路PXC中包括的第一、第二及第三晶体管T1、T2、T3均是N类型晶体管的实施例，但不限于此。例如，上述的第一、第二及第三晶体管T1、T2、T3中的至少一个也可以变更为P类型晶体管。另外，像素电路PXC的结构也可以变形为公知的各种结构。
图5是示出图3的显示装置中包括的像素的一例的电路图。
在图5中，参照图4说明的相同或者类似的构成要件使用相同的附图标记，并省略重复的说明。除了发光部EMU的构成之外，图5的像素PXL可以与图4的像素PXL结构实质上相同或类似。
参照图1、图2、图3以及图5，像素PXL可以包括像素电路PXC以及发光部EMU。
在一实施例中，发光部EMU可以包括具有彼此并联连接的多个发光元件LD的第一及第二发光级SET1、SET2(或者，串联级)。例如，如图5所示，发光部EMU可以由串联/并联混合结构构成。
发光部EMU可以包括串联连接在第一及第二电源VDD、VSS之间的第一及第二发光级SET1、SET2。第一及第二发光级SET1、SET2的每一个可以包括构成相应级的电极对的两个电极(电极PE1和电极CTE，或者电极CTE和电极PE2)和连接在它们之间的多个发光元件LD。
第一发光级SET1(或者，第一串联级)可以包括第一像素电极PE1和中间电极CTE，并包括连接在第一像素电极PE1和中间电极CTE之间的多个第一发光元件LD1。另外，第一发光级SET1也可以包括在第一像素电极PE1和中间电极CTE之间在与第一发光元件LD1相反的方向上连接的反向发光元件LDr。
第二发光级SET2(或者，第二串联级)可以包括中间电极CTE和第二像素电极PE2，并包括连接在中间电极CTE和第二像素电极PE2之间的第二发光元件LD2。
中间电极CTE可以共同包括在第一发光级SET1和第二发光级SET2中。例如，第一发光级SET1和第二发光级SET2可以共享中间电极CTE。然而，其是示例性的，中间电极CTE可以区分为连接于第一发光级SET1的第一中间电极和连接于第二发光级SET2的第二中间电极。此时，第一中间电极和第二中间电极可以电和/或物理连接。
另外，第二发光级SET2也可以包括在中间电极CTE和第二像素电极PE2之间在与第二发光元件LD2相反的方向上连接的反向发光元件LDr。
在一实施例中，可以是，第一像素电极PE1是像素PXL的阳极，第二像素电极PE2是像素PXL的阴极。然而，其是示例性的，也可以是，第一像素电极PE1是阴极，第二像素电极PE2是阳极。
与仅以并联方式连接发光元件LD的结构的发光部相比，图5的串联/并联混合结构的发光部EMU可以减少驱动电流。另外，与将相同的数量的发光元件LD全部串联连接的结构的发光部相比，图5的串联/并联混合结构的发光部EMU可以减少施加到发光部EMU的两端的驱动电压，并提高发光元件LD的出光效率。
图6是示出图3的显示装置中包括的第二堤坝的一例的概要平面图。
参照图3以及图6，显示装置DD可以为了构成像素PXL以及虚设像素DPXL而包括堤坝。图6中为了便于说明而概要示出了第二堤坝BNK2。
第二堤坝BNK2可以在第一方向DR1以及与第一方向DR1交叉的第二方向DR2上延伸。第二堤坝BNK2可以划分像素PXL的发光区域EMA和虚设像素DPXL的虚设开口区域DOA1、DOA2。例如，可以是，配置第二堤坝BNK2的部分是非发光区域，第二堤坝BNK2的开口是发光区域EMA或者虚设开口区域DOA1、DOA2。在第二堤坝BNK2的开口内可以配置发光元件。
在一实施例中，在第二堤坝BNK2的开口内可以填充控制像素PXL的发光颜色的光转换层。第二堤坝BNK2可以是界定应供应光转换层的位置的结构物。
第二堤坝BNK2可以形成在显示区域DA以及相邻于显示区域DA的非显示区域NDA的一部分即虚设区域DMA中。显示区域DA的第一像素PXL1、第二像素PXL2以及第三像素PXL3可以分别包括以彼此不同的颜色发光的发光区域EMA。在发光区域EMA中可以包括发光元件LD。
虚设区域DMA的第一虚设像素DPXL1、第二虚设像素DPXL2以及第三虚设像素DPXL3不发光。例如，电信号可以不提供给第一虚设像素DPXL1、第二虚设像素DPXL2以及第三虚设像素DPXL3。为了防止由于显示区域DA和非显示区域NDA之间的显示元件层的急剧的布局变化导致的画面边缘区域的显示不良，包括与像素PXL类似的结构的虚设像素DPXL的虚设区域DMA可以配置在显示区域DA的外侧。
根据实施例，在虚设区域DMA中发光元件可以以随机的阵列配置，而未对准。
在一实施例中，第二堤坝BNK2可以包括在第一方向DR1上延伸的水平延伸部H_BNK2以及在第二方向DR2上延伸的垂直延伸部V_BNK2。在一实施例中，可以是，垂直延伸部V_BNK2中配置在最外侧的部分是边缘堤坝EBNK，边缘堤坝EBNK界定虚设区域DMA的最外侧边界。
边缘堤坝EBNK可以具有与其内侧的第二堤坝BNK2的垂直延伸部V_BNK2不同的形状。
配置在虚设区域DMA的最外侧的第一虚设像素DPXL1可以包括第一虚设开口区域DOA1。配置为比第一虚设像素DPXL1靠近内侧的第二虚设像素DPXL2可以包括第二虚设开口区域DOA2。在一实施例中，第一虚设开口区域DOA1可以具有与第二虚设开口区域DOA2不同的截面形状。
在一实施例中，可以是，在第二堤坝BNK2下方配置第一堤坝，第一堤坝与第二堤坝重叠，并具有与第二堤坝类似的平面形状。
图7是示出图3的显示装置中包括的第二堤坝以及堤坝图案的一例的概要平面图。
参照图3、图6以及图7，显示装置DD可以包括用于辅助发光元件的对准的堤坝图案BNP。
堤坝图案BNP可以配置为比第二堤坝BNK2靠近下方。在平面上观看时，在第一方向DR1上相互相邻的堤坝图案BNP之间可以对准发光元件。
在一实施例中，堤坝图案BNP的一部分可以跨在第一方向DR1上相邻的像素PXL/虚设像素DPXL而配置。例如，堤坝图案BNP的一部分可以与第二堤坝BNK2重叠。
图7所示的堤坝图案BNP的平面形状是示例性的，不限于此。
图8是示出根据图6以及图7的I-I'线的一例的概要截面图。
参照图3、图4、图6、图7以及图8，显示装置DD或者像素PXL可以包括基板SUB、像素电路层PCL、显示元件层DPL以及滤色器层CFL。在一实施例中，显示装置DD可以还包括低折射层LRL以及封装层。
图8概要示出了显示区域DA的像素PXL的截面结构的一例。第二虚设像素DPXL2以及第三虚设像素DPXL3除了不发光的构成之外可以与图8的结构类似。
基板SUB可以是刚性(rigid)基板或柔性(flexible)膜形式的基板。基板SUB可以是单层或者多层的基板或者膜。
像素电路层PCL可以包括像素PXL的像素电路PXC。为了便于说明，图8中概念性地示出了第一晶体管T1。第一晶体管T1的漏极电极DE可以通过接触孔与配置在像素电路层PCL内的第一电源线PL1连接。第一晶体管T1的源极电极SE可以通过接触孔与第一像素电极PE1电连接。
像素电路层PCL可以包括多个绝缘层。例如，像素电路层PCL可以包括依次配置在基板SUB的一面上的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD、钝化层PSV以及通孔层VIA。
像素电路层PCL可以配置在基板SUB上，并包括具有下金属层BML的第一导电层。
第一导电层可以包括下金属层BML、第一电源线PL1、第二电源线PL2。下金属层BML和第一晶体管T1的有源图案ACT可以隔着缓冲层BFL彼此重叠。下金属层BML可以配置在第一晶体管T1的有源图案ACT的下方。例如，下金属层BML可以起到遮光图案作用，并稳定第一晶体管T1的工作特性。
在一实施例中，下金属层BML可以与第一晶体管T1的源极电极SE通过接触孔电连接。由此，可以将第一晶体管T1的阈值电压向负方向或者正方向移位。
在包括第一导电层的基板SUB的一面上可以配置缓冲层BFL。缓冲层BFL可以防止杂质扩散到各个电路元件。
缓冲层BFL可以包括无机物质。例如，无机物质可以包括硅氮化物(SiNx)、硅氧化物(SiOx)、硅氧氮化物(SiOxNy)、诸如铝氧化物(AlOx)之类金属氧化物中的至少一个。
在缓冲层BFL上可以配置半导体层。半导体层可以包括有源图案ACT。例如，有源图案ACT可以包括与第一晶体管T1的栅极电极GE重叠的沟道区域、配置在沟道区域的两侧的源极区域以及漏极区域。有源图案ACT可以是由多晶硅(poly silicon)、非晶硅(amorphoussilicon)、氧化物半导体等构成的半导体图案。
在半导体层上可以配置栅极绝缘层GI。栅极绝缘层GI可以包括无机物质。然而，不限于此，栅极绝缘层GI也可以包括有机物质。例如，有机物质可以包括聚丙烯酸类树脂(polyacrylics resin)、环氧类树脂(epoxy resin)、酚醛类树脂(phenolic resin)、聚酰胺类树脂(polyamides resin)、聚酰亚胺类树脂(polyimides rein)、不饱和聚酯类树脂(unsaturated polyesters resin)、聚苯醚类树脂(poly-phenylen ethers resin)、聚苯硫醚类树脂(poly-phenylene sulfides resin)以及苯并环丁烯类树脂(benzocyclobutene resin)中的至少一个。
在栅极绝缘层GI上可以配置第二导电层。第二导电层可以包括栅极电极GE。
在第二导电层上可以配置层间绝缘层ILD。层间绝缘层ILD可以包括无机物质。层间绝缘层ILD也可以包括有机物质。
在层间绝缘层ILD上可以配置第三导电层。第三导电层可以包括源极电极SE以及漏极电极DE。例如，第一晶体管T1的源极电极SE可以通过接触孔连接于有源图案ACT的源极区域，第一晶体管T1的漏极电极DE可以通过接触孔连接于有源图案ACT的漏极区域。
构成第一至第三导电层的各个导电图案、电极和/或布线可以通过包括至少一个导电物质来具有导电性，其构成物质不受特别限制。作为一例，构成第一至第三导电层的各个导电图案、电极和/或布线可以包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钽(Ta)、钨(W)、铜(Cu)中的一个以上的金属，除此之外，也可以包括各种种类的导电物质。
在第三导电层上可以配置钝化层PSV。钝化层PSV可以包括无机物质。根据实施例，也可以省略钝化层PSV。
缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD以及钝化层PSV的每一个可以由单层或者多层构成，可以包括至少一个无机绝缘物质和/或有机绝缘物质。例如，缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD以及钝化层PSV的每一个可以包含包括硅氮化物(SiNx)、硅氧化物(SiOx)或者硅氧氮化物(SiOxNy)等在内的各种种类的有机/无机绝缘物质。
在钝化层PSV上可以全面配置通孔层VIA(或者，钝化层)。通孔层VIA可以包括有机物质。通孔层VIA可以在上方提供平坦面。
在通孔层VIA上可以配置显示元件层DPL。
显示元件层DPL可以包括像素PXL的发光部EMU。例如，显示元件层DPL可以包括对准电极ALE1、ALE2、ALE3、发光元件LD1、LD2以及电极PE1、PE2、CTE。
显示元件层DPL可以包括堤坝图案BNP、第一绝缘层INS1、第一堤坝BNK1、第二绝缘层INS2以及第三绝缘层INS3。显示元件层DPL可以还包括第二堤坝BNK2以及光转换层CCL。
堤坝图案BNP可以提供在通孔层VIA上。堤坝图案BNP可以与对准电极ALE重叠，可以在第一方向DR1上隔开排列。
通过堤坝图案BNP，对准电极ALE1、ALE2、ALE3的每一个的一部分可以从发光元件LD1、LD2的周边向上方方向(作为一例，第三方向DR3)凸出。通过堤坝图案BNP和其上方的对准电极ALE1、ALE2、ALE3，可以在发光元件LD的周边形成反射性的凸出图案，从而提高像素PXL的光效率。
堤坝图案BNP可以包括由无机材料构成的无机绝缘膜或者由有机材料构成的有机绝缘膜。在堤坝图案BNP上可以形成对准电极ALE1、ALE2、ALE3。
对准电极ALE1、ALE2、ALE3可以包括至少一个导电物质。另外，对准电极ALE1、ALE2、ALE3可以包括彼此相同或不同的导电物质。
对准电极ALE1、ALE2、ALE3的每一个可以由单层或者多层构成。作为一例，对准电极ALE1、ALE2、ALE3可以包括包含反射性导电物质(作为一例，金属)的反射电极层。另外，对准电极ALE可以选择性地还包括配置在反射电极层的上方和/或下方的透明电极层和覆盖反射电极层和/或透明电极层的上方的导电性覆盖层中的至少一个。
图8中示出为第一对准电极ALE1以及第三对准电极ALE3未延伸至第一堤坝BNK1下方，但不限于此。例如，第一对准电极ALE1以及第三对准电极ALE3的至少一个可以向第一堤坝BNK1下方延伸。
在对准电极ALE1、ALE2、ALE3上可以配置第一绝缘层INS1。第一绝缘层INS1可以整体形成在形成有对准电极ALE1、ALE2、ALE3的显示区域DA上。在又另一实施例中，第一绝缘层INS1也可以仅局部配置在排列有发光元件LD1、LD2的区域的下方。
第一绝缘层INS1可以由单层或者多层构成，可以包括至少一个无机绝缘物质和/或有机绝缘物质。
根据对准电极ALE1、ALE2、ALE3通过第一绝缘层INS1覆盖，可以防止后续工艺中对准电极ALE1、ALE2、ALE3受到损坏。另外，可以确保对准电极ALE1、ALE2、ALE3的电稳定性。
在第一绝缘层INS1上可以配置第一堤坝BNK1。在一实施例中，第一堤坝BNK1可以包括与各个发光区域EMA或者虚设开口区域(例如，DOA1、DOA2)相对应的开口，并包围发光区域EMA或者虚设开口区域(例如，DOA1、DOA2)。
在通过第一堤坝BNK1包围的各个发光区域EMA中可以供应发光元件LD1、LD2。发光元件LD1、LD2可以通过施加到对准电极ALE1、ALE2、ALE3的对准信号对准在对准电极ALE1、ALE2、ALE3之间。
在一实施例中，发光元件LD1、LD2可以是彼此相同的第一颜色的发光元件。例如，发光元件LD1、LD2均可以是发出蓝色光的蓝色发光元件。
当第一像素PXL1是红色像素时，可以在第一像素PXL1的发光元件LD1、LD2上配置包括红色光转换粒子QD(例如，红色量子点)的光转换层CCL。
当第二像素PXL2是绿色像素时，可以在第二像素PXL2的发光元件LD1、LD2上配置包括绿色光转换粒子QD(例如，绿色量子点)的光转换层CCL。
当第三像素PXL3是蓝色像素时，可以在第三像素PXL3的发光元件LD1、LD2上配置光散射粒子SCT。
在发光元件LD1、LD2的一部分上，可以配置第二绝缘层INS2(或者，也称为“绝缘图案”)。在一实施例中，第二绝缘层INS2可以局部配置在所述发光元件LD的一部分上以暴露发光元件LD1、LD2的第一及第二端部EP1、EP2。
第二绝缘层INS2可以稳定地固定发光元件LD，并防止相邻的像素电极PE之间的短路。
第二绝缘层INS2可以由单层或者多层构成，可以包括至少一个无机绝缘物质和/或有机绝缘物质。例如，第二绝缘层INS2可以包含包括硅氮化物(SiNx)、硅氧化物(SiOx)、硅氧氮化物(SiOxNy)、氧化铝(AlxOy)、光致抗蚀剂物质等在内的各种种类的有机/无机绝缘物质。
在一实施例中，第二绝缘层INS2可以暴露包括发光元件LD1、LD2的第一及第二端部EP1、EP2的侧面，并延伸为配置在第一绝缘层INS1以及第一堤坝BNK1上。
在发光元件LD的第一及第二端部EP1、EP2上，可以形成电极PE1、PE2、CTE。例如，在第一发光元件LD1的第一端部EP1上可以配置第一像素电极PE1，在第一发光元件LD1的第二端部EP2以及第二发光元件LD2的第一端部EP1上可以配置中间电极CTE。在第二发光元件LD2的第二端部EP2上可以配置第二像素电极PE2。
电极PE1、PE2、CTE可以形成在彼此相同或者不同的层中。例如，如图8所示，可以是，在第二绝缘层INS2上先形成中间电极CTE之后，形成覆盖中间电极CTE的第三绝缘层INS3，在第三绝缘层INS3上形成第一及第二像素电极PE1、PE2。然而，其是示例性的，第一像素电极PE1、第二像素电极PE2以及中间电极CTE的相互位置和/或形成顺序可以根据实施例多样地变更。
第一像素电极PE1、第二像素电极PE2以及中间电极CTE可以包括至少一个导电物质。在一实施例中，第一像素电极PE1、第二像素电极PE2以及中间电极CTE可以包括透明导电物质以使从发光元件LD1、LD2发出的光能够透射。
在一实施例中，覆盖中间电极CTE的第三绝缘层INS3也可以在第二绝缘层INS2上延伸为覆盖第一堤坝BNK1。然而，其是示例性的，第三绝缘层INS3也可以以仅覆盖中间电极CTE的图案形式提供。
在一实施例中，第二像素电极PE2以及接触于第一发光元件LD1的中间电极CTE也可以分别延伸到相邻的第一堤坝BNK1上。
光转换层CCL可以提供在发光区域EMA中以位于发光元件LD1、LD2的上方。光转换层CCL可以与像素PXL的发光颜色相对应地包括光转换粒子QD和/或光散射粒子SCT中的至少一个。
第二堤坝BNK2可以配置为与第一堤坝BNK1重叠。在一实施例中，第二堤坝BNK2可以配置在第三绝缘层INS3上。第二堤坝BNK2可以具有与发光区域EMA相对应的开口。第二堤坝BNK2可以规定和/或划分将形成光转换层CCL的发光区域EMA。
第二堤坝BNK2可以包含包括黑矩阵物质等在内的遮光性和/或反射性物质。第二堤坝BNK2可以包括与第一堤坝BNK1相同或者不同的物质。与第二堤坝BNK2重叠的部分可以是非发光区域NEA。
在一实施例中，第二堤坝BNK2可以通过与涂布在整个面的遮光性光致抗蚀剂有关的光掩模工艺形成。为了界定光转换层CCL而形成的第二堤坝BNK2可以以约10um以上的高的高度形成。然而，在曝光时，固化轮廓可以根据光致抗蚀剂的高度(或者，深度)而变化。另外，通过与第二堤坝BNK2的边缘部分相对应的掩模的边缘部分照射的光量比另一部分相对少，从而只能形成反向锥形面RTAP。例如，可以是，第二堤坝BNK2的从上面到约4um的深度部分具有随着前往下方而截面面积变宽的锥形面TAP，但其下方的深度部分形成反向锥形面RTAP。例如，如图8所示，第二堤坝BNK2可以具有反向锥形面RTAP。
在第二堤坝BNK2以及光转换层CCL上可以配置第四绝缘层INS4。在一实施例中，第四绝缘层INS4可以包括无机绝缘膜。例如，第四绝缘层INS4可以包括硅氧化物(SiOx)或者硅氧氮化物(SiOxNy)。在一实施例中，硅氮化物(SiNx)可能降低光效率，因此，作为第四绝缘层INS4的材料，可以排除。
第四绝缘层INS4可以作为覆盖层保护发光部EMU以及光转换层CCL。另外，第四绝缘层INS4可以防止水分渗透到发光部EMU以及光转换层CCL。
在第四绝缘层INS4上可以配置低折射层LRL。低折射层LRL可以全面配置在第四绝缘层INS4上。低折射层LRL可以包括无机物质或者有机物质。
根据实施例，低折射层LRL可以利用与相邻的构成之间的折射率差异来使得从光转换层CCL发出的光(例如，向斜线方向行进的光)全反射，提高像素PXL的出光效率。为此，低折射层LRL可以具有比光转换层CCL相对低的折射率。
第五绝缘层INS5可以配置在低折射层LRL上，并包括无机物质。第五绝缘层INS5可以防止水分渗透到低折射层LRL。例如，第五绝缘层INS5可以包括硅氧化物(SiOx)或者硅氧氮化物(SiOxNy)。在一实施例中，硅氮化物(SiNx)可能降低光效率，因此，作为第五绝缘层INS5的材料，可以排除。
在第五绝缘层INS5上可以配置第一滤色器CF1、第二滤色器CF2以及第三滤色器CF3。第一、第二及第三滤色器CF1、CF2、CF3可以具有相对应的像素PXL的颜色。
例如，可以是，在第一像素PXL1的发光区域EMA中配置第一滤色器CF1，在第二像素PXL2的发光区域EMA中配置第二滤色器CF2，在第三像素PXL3的发光区域EMA中配置第三滤色器CF3。第一、第二及第三滤色器CF1、CF2、CF3的每一个可以包括选择性地透射在光转换层CCL中转换的特定颜色的光的滤色器物质。作为一例，第一滤色器CF1可以是红色滤色器，第二滤色器CF2可以是绿色滤色器，第三滤色器CF3可以是蓝色滤色器。
第一、第二及第三滤色器CF1、CF2、CF3可以配置为在非发光区域NEA中彼此重叠，并阻断相邻的子像素之间的光干涉。根据实施例，在非发光区域NEA中也可以配置单独的遮光图案以代替第一、第二及第三滤色器CF1、CF2、CF3的层叠结构物。
图9是示出根据图6以及图7的II-II'线以及III-III'线的一例的概要截面图，图10是用于说明图6的第一虚设开口区域的一例的概要截面图。
参照图3、图4、图6、图7、图8、图9以及图10，第二堤坝BNK2可以包括界定虚设区域DMA的最外侧边界的边缘堤坝EBNK。
为了便于说明，图9以及图10中省略了钝化层PSV下方构成的示出，还省略了显示元件层DPL中的边缘堤坝EBNK周边的构成以及第一虚设开口区域DOA1的层叠结构的具体示出。另外，根据III-III'线的显示元件层DPL以及第二堤坝BNK2与图8所示的非发光区域NEA的层叠结构实质上相同或类似，因此，省略重复的说明。
配置边缘堤坝EBNK的区域或者与边缘堤坝EBNK重叠的区域可以是边缘堤坝区域EBA。另外，与边缘堤坝EBNK重叠的堤坝图案BNP可以是边缘堤坝图案EBNP。
在一实施例中，在配置边缘堤坝EBNK的区域中，在通孔层VIA上可以依次层叠第一绝缘层INS1、第一堤坝BNK1、第二绝缘层INS2以及第三绝缘层INS3。图9中示出了在边缘堤坝图案EBNP上配置对准电极ALE，但不限于此。例如，在边缘堤坝区域EBA内，显示元件层DPL的导电层可以全部被去除。或者，第一像素电极PE1、第二像素电极PE2以及中间电极CTE中的至少一个也可以向边缘堤坝区域EBA延伸。
边缘堤坝EBNK外围可以作为非显示区域NDA在虚设区域DMA的侧面中密封显示元件层DPL。当边缘堤坝EBNK以与内侧的另一第二堤坝BNK2相同的形状配置时，如参照图8说明，可以形成反向锥形面RTAP。当在这种以往的边缘堤坝形状中配置覆盖层即第四绝缘层INS4时，与边缘堤坝的外侧反向锥形面RTAP有关的第四绝缘层INS4的覆盖必然会变得脆弱。
例如，可能由于边缘堤坝的外侧反向锥形面RTAP而存在第四绝缘层INS4断开的部分和/或第四绝缘层INS4的厚度变薄的部分等覆盖脆弱部。第四绝缘层INS4的覆盖脆弱部只能易受外侧透湿，显示区域DA内的电极PE1、PE2、CTE可能由于透湿而受到破坏。
为了解决这种问题，边缘堤坝EBNK可以具有如图9所示的形状。例如，边缘堤坝EBNK的外侧倾斜面可以配置在第一堤坝BNK1的一部分上，并仅具有锥形面TAP。即，边缘堤坝EBNK的外侧倾斜面可以形成为不具有反向锥形面RTAP。因此，如图9所示，第四绝缘层INS4可以稳定地形成在边缘堤坝EBNK上，而没有使第四绝缘层INS4的厚度变薄的覆盖脆弱部。进而，可以还稳定地形成第四绝缘层INS4上的低折射层LRL以及覆盖低折射层LRL的第五绝缘层INS5。
换言之，边缘堤坝EBNK的外侧面可以为了不具有反向锥形面RTAP而具有相对薄的厚度。如在前面说明的那样，当用于第二堤坝BNK2形成的光致抗蚀剂具有预定值以上的厚度时，由于光刻工艺的限制，可能产生下方的反向锥形面RTAP。可以通过使得可能易受透湿的边缘堤坝EBNK的外侧面的厚度薄到不产生反向锥形面RTAP的程度来改善透湿导致的可靠性降低。
在一实施例中，边缘堤坝EBNK可以覆盖边缘堤坝图案EBNP的内侧面以及与边缘堤坝EBNK重叠的第一堤坝BNK1的一部分的内侧面。边缘堤坝EBNK的内侧倾斜面可以具有反向锥形面RTAP。例如，包括边缘堤坝EBNK的内侧面的一部分可以配置为从第三绝缘层INS3覆盖至通孔层VIA。因此，边缘堤坝EBNK的内侧倾斜面可以在光刻工艺时形成为具有锥形面TAP以及反向锥形面RTAP。
为了形成这种边缘堤坝EBNK的形状，可以去除与边缘堤坝区域EBA相对应的通孔层VIA的一部分。例如，边缘堤坝区域EBA可以包括去除通孔层VIA的部分。边缘堤坝EBNK可以覆盖通孔层VIA的一侧面。
在去除通孔层VIA的部分中，下方的钝化层PSV可以从通孔层VIA暴露。由此，边缘堤坝EBNK的内侧面的厚度可以与另一第二堤坝BNK2的厚度类似。
图9中示出了通孔层VIA的一部分完全去除以使钝化层PSV暴露，但不限于此。例如，为了确定边缘堤坝EBNK的厚度，也可以仅去除通孔层VIA的一部分厚度。
在一实施例中，第一绝缘层INS1可以沿去除的通孔层VIA配置在暴露的钝化层PSV上。在一实施例中，第二绝缘层INS2以及第三绝缘层INS3可以配置为与通孔层VIA重叠。边缘堤坝EBNK可以与第一绝缘层INS1接触。
如上所述，在边缘堤坝区域EBA中可以形成根据通孔层VIA、边缘堤坝图案EBNP、第一绝缘层INS1、第一堤坝BNK1、第二绝缘层INS2以及第三绝缘层INS3的配置结构的外侧和内侧之间的台阶。边缘堤坝EBNK可以配置为覆盖这种台阶。在一实施例中，边缘堤坝EBNK的外侧倾斜面的末端可以位于比边缘堤坝EBNK的内侧倾斜面的末端高的位置。例如，可以是，边缘堤坝EBNK的外侧倾斜面的末端配置在第三绝缘层INS3上，边缘堤坝EBNK的内侧倾斜面的末端配置在第一绝缘层INS1上。
在一实施例中，边缘堤坝EBNK的上面的高度可以低于第二堤坝BNK2的另一部分的上面的高度。例如，如图9所示，边缘堤坝EBNK的上面和第二堤坝BNK2的另一部分的上面可以具有预设定的高度差HD。
如图10所示，在通过边缘堤坝EBNK形成(界定)的第一虚设开口区域DOA1中可以填充光转换层CCL。
如上所述，根据本发明的实施例的显示装置DD可以包括与第二堤坝BNK2的内侧的另一部分不同地具有去除反向锥形面RTAP的外侧倾斜面的边缘堤坝EBNK，从而用于下方覆盖的第四绝缘层INS4以及第五绝缘层INS5以实质上均匀的厚度稳定地配置。因此，可以改善及防止通过边缘堤坝EBNK的透湿，可以改善其导致的可靠性降低。
图11是示出根据图6以及图7的II-II'线以及III-III'线的另一例的概要截面图，图12是示出根据图6以及图7的II-II'线以及III-III'线的又另一例的概要截面图。
图11以及图12中省略了与参照图9说明的内容重复的重复内容。
参照图6、图11以及图12，第二堤坝BNK2可以包括界定虚设区域DMA的最外侧边界的边缘堤坝EBNK。
在一实施例中，如图11以及图12所示，在边缘堤坝区域EBA中可以省略对准电极ALE。或者，如图12所示，也可以省略第二绝缘层INS2上的第三绝缘层INS3。即，可以通过省略虚设区域DMA中的不必要的构成来节约制造费用。
图13是示出图3的显示装置中包括的第二堤坝的一例的概要平面图，图14a以及图14b是示出配置用于根据虚设开口区域的宽度形成第二堤坝的光致抗蚀剂的一例的概要截面图。
参照图3、图10、图13、图14a以及图14b，第一虚设开口区域DOA1在第一方向DR1上的宽度(例如，第二宽度W2)可以大于像素PXL的每一个的发光区域EMA在第一方向DR1上的宽度(例如，第一宽度W1)。另外，第二宽度W2可以大于第二虚设开口区域DOA2在第一方向DR1上的宽度。
根据实施例，第二虚设开口区域DOA2在第一方向DR1上的宽度也可以与第一宽度W1实质上相同。
图14a以及图14b示出了用于第二堤坝BNK2形成的光致抗蚀剂BNK2_PR被涂布的例。图14a可以示出根据图6的第二堤坝BNK2的结构的光致抗蚀剂BNK2_PR的截面轮廓。图14b可以示出根据图13的第二堤坝BNK2的结构的光致抗蚀剂BNK2_PR的截面轮廓。
例如，第一虚设开口区域DOA1在第一方向DR1上的宽度越大，则与第一虚设开口区域DOA1有关的光致抗蚀剂BNK2_PR的下方跟随性可能越大。因此，形成边缘堤坝图案EBNP的区域(即，边缘堤坝区域EBA)中的光致抗蚀剂BNK2_PR的高度可以根据第一虚设开口区域DOA1在第一方向DR1上的宽度而变化。
例如，如图14a所示，当第一虚设开口区域DOA1具有第一宽度W1时，在与边缘堤坝区域EBA的第一堤坝BNK1重叠的部分中光致抗蚀剂BNK2_PR可以以第一厚度H1蒸镀。如图14b所示，当第一虚设开口区域DOA1具有第二宽度W2时，在与边缘堤坝区域EBA的第一堤坝BNK1重叠的部分中光致抗蚀剂BNK2_PR可以以小于第一厚度H1的第二厚度H2蒸镀。
如在前面说明的那样，第一堤坝BNK1上的光致抗蚀剂BNK2_PR的厚度越小，则在边缘堤坝EBNK的外侧面中形成反向锥形面RTAP的可能性可能越低。因此，如图13所示，第二宽度W2可以大于第一宽度W1。
图15是示出图3的显示装置中包括的第二堤坝的一例的概要平面图，图16是示出图15的虚设开口区域的一例的概要截面图。
参照图15以及图16，虚设开口区域DOA在第一方向DR1上的宽度(例如，第三宽度W3)可以大于像素PXL的每一个的发光区域EMA在第一方向DR1上的宽度(例如，第一宽度W1)。
在一实施例中，虚设区域DMA的虚设像素DPXL'可以以第一、第二及第三像素PXL1、PXL2、PXL3整合的形式形成。例如，与图6的第二堤坝BNK2相比，可以省略划分第一、第二及第三虚设像素DPXL1、DPXL2、DPXL3的第二堤坝BNK2的垂直延伸部V_BNK2。可以通过这种结构充分确保最外围的虚设像素DPXL'的宽度(例如，第三宽度W3)。
在一实施例中，如图16所示，在虚设像素DPXL'的虚设开口区域DOA中填充的光转换层CCL中可以包括红色光转换粒子QD1、绿色光转换粒子QD2以及光散射粒子SCT。然而，其是示例性的，在虚设像素DPXL'的光转换层CCL中也可以仅包括红色光转换粒子QD1、绿色光转换粒子QD2以及光散射粒子SCT中的一部分。
如上所述，根据本发明的实施例的显示装置可以包括与第二堤坝的内侧的另一部分不同地具有去除反向锥形面的外侧倾斜面的边缘堤坝。因此，用于下方覆盖的第四绝缘层以及第五绝缘层可以以实质上均匀的厚度稳定地配置。因此，可以改善及防止通过边缘堤坝的透湿，可以改善其导致的可靠性降低。
以上，参照本发明的实施例进行了说明，但对于本技术领域的熟练人员来说，能够理解可以在不超出所附的权利要求书中记载的本发明的构思以及领域的范围内，对本发明进行多种修改及变更。

Claims (20)

1.一种显示装置，其中，包括：
基板，包括具有像素的显示区域以及相邻于所述显示区域的至少一侧并具有虚设像素的虚设区域；
像素电路层，包括晶体管以及配置在所述晶体管上的通孔层；
堤坝图案，配置在所述通孔层上；
发光元件，在平面上配置在所述堤坝图案之间；
第一堤坝，配置在所述堤坝图案的一部分上，并在第一方向以及与所述第一方向交叉的第二方向上延伸；
第二堤坝，配置在所述第一堤坝上，并与所述第一堤坝一起划分发光区域以及虚设开口区域；以及
颜色转换层，填充在与所述第二堤坝的开口相应的所述发光区域以及所述虚设开口区域中，
所述第二堤坝包括界定所述虚设区域的最外侧边界的边缘堤坝，
所述边缘堤坝覆盖所述堤坝图案中的与所述边缘堤坝重叠的边缘堤坝图案的内侧面以及与所述边缘堤坝重叠的所述第一堤坝的一部分的内侧面。
2.根据权利要求1所述的显示装置，其中，
与所述边缘堤坝在所述第一方向上隔开的所述第二堤坝的另一部分与所述第一堤坝重叠，并配置在所述第一堤坝上。
3.根据权利要求2所述的显示装置，其中，
所述边缘堤坝的外侧倾斜面配置在所述第一堤坝上，并仅具有锥形面，
所述边缘堤坝的内侧倾斜面具有反向锥形面。
4.根据权利要求3所述的显示装置，其中，
所述边缘堤坝的所述外侧倾斜面的末端设置为比所述边缘堤坝的所述内侧倾斜面的末端高。
5.根据权利要求2所述的显示装置，其中，
所述边缘堤坝的上面的高度低于所述第二堤坝的所述另一部分的上面的高度。
6.根据权利要求2所述的显示装置，其中，
与所述边缘堤坝重叠的边缘堤坝区域包括去除所述通孔层的部分，
所述边缘堤坝覆盖所述通孔层的侧面的一部分。
7.根据权利要求6所述的显示装置，其中，
所述显示装置还包括：
对准电极，在所述堤坝图案上向所述通孔层延伸；以及
第一绝缘层，配置在所述堤坝图案和所述第一堤坝之间，并覆盖所述对准电极。
8.根据权利要求7所述的显示装置，其中，
所述边缘堤坝与所述第一绝缘层接触。
9.根据权利要求8所述的显示装置，其中，
所述第一绝缘层延伸到从所述通孔层暴露的下方的钝化层上。
10.根据权利要求7所述的显示装置，其中，
所述显示装置还包括：
第二绝缘层，配置在所述第一堤坝和所述第二堤坝之间以及所述发光元件上，并暴露所述发光元件的侧面；以及
像素电极，配置在所述第二绝缘层上，并与所述发光元件的每一个的一端部接触。
11.根据权利要求7所述的显示装置，其中，
所述虚设开口区域中的与所述边缘堤坝相接的第一虚设开口区域包括去除所述通孔层而暴露的钝化层。
12.根据权利要求1所述的显示装置，其中，
所述虚设开口区域中的与所述边缘堤坝相接的第一虚设开口区域在所述第一方向上的宽度大于所述像素的每一个的发光区域在所述第一方向上的宽度。
13.根据权利要求12所述的显示装置，其中，
所述虚设开口区域中的与所述边缘堤坝相接的第一虚设开口区域在所述第一方向上的宽度大于比所述第一虚设开口区域配置在内侧的第二虚设开口区域在所述第一方向上的宽度。
14.根据权利要求12所述的显示装置，其中，
填充在所述第一虚设开口区域中的颜色转换层包括颜色转换粒子，所述颜色转换粒子包括在所述显示区域的彼此不同颜色的像素中。
15.一种显示装置，其中，包括：
基板，包括具有像素的显示区域以及相邻于所述显示区域的至少一侧并具有虚设像素的虚设区域；
像素电路层，包括晶体管以及配置在所述晶体管上的通孔层；
堤坝图案，配置在所述通孔层上；
发光元件，在平面上配置在所述堤坝图案之间；以及
堤坝，配置在所述堤坝图案的一部分上，并划分发光区域以及虚设开口区域，
所述堤坝包括界定所述虚设区域的最外侧边界的边缘堤坝，
所述边缘堤坝的外侧倾斜面仅具有重叠在所述堤坝图案上的锥形面，
所述边缘堤坝的内侧倾斜面具有锥形面以及反向锥形面。
16.根据权利要求15所述的显示装置，其中，
所述边缘堤坝覆盖所述堤坝图案中的与所述边缘堤坝重叠的边缘堤坝图案的内侧面。
17.根据权利要求15所述的显示装置，其中，
所述边缘堤坝的所述外侧倾斜面的末端设置为比所述边缘堤坝的所述内侧倾斜面的末端高。
18.根据权利要求15所述的显示装置，其中，
所述边缘堤坝的上面的高度低于所述堤坝的另一部分的上面的高度。
19.根据权利要求15所述的显示装置，其中，
与所述边缘堤坝重叠的边缘堤坝区域包括去除所述通孔层的部分，
所述边缘堤坝覆盖所述通孔层的侧面的一部分。
20.根据权利要求15所述的显示装置，其中，
所述显示装置还包括：
颜色转换层，填充在与所述堤坝的开口相应的所述发光区域以及所述虚设开口区域中。
CN202311105213.6A 2022-08-30 2023-08-30 显示装置 Pending CN117641991A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220109462A KR20240031524A (ko) 2022-08-30 2022-08-30 표시 장치
KR10-2022-0109462 2022-08-30

Publications (1)

Publication Number Publication Date
CN117641991A true CN117641991A (zh) 2024-03-01

Family

ID=87863193

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311105213.6A Pending CN117641991A (zh) 2022-08-30 2023-08-30 显示装置
CN202322343012.1U Active CN220963346U (zh) 2022-08-30 2023-08-30 显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202322343012.1U Active CN220963346U (zh) 2022-08-30 2023-08-30 显示装置

Country Status (4)

Country Link
US (1) US20240072016A1 (zh)
EP (1) EP4333058A1 (zh)
KR (1) KR20240031524A (zh)
CN (2) CN117641991A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4631683B2 (ja) * 2005-01-17 2011-02-16 セイコーエプソン株式会社 発光装置、及び電子機器
KR20210072451A (ko) * 2019-12-09 2021-06-17 엘지디스플레이 주식회사 전계발광 표시장치
KR20220022949A (ko) * 2020-08-19 2022-03-02 삼성디스플레이 주식회사 타일드 표시 장치
KR20220103233A (ko) * 2021-01-14 2022-07-22 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20240072016A1 (en) 2024-02-29
EP4333058A1 (en) 2024-03-06
KR20240031524A (ko) 2024-03-08
CN220963346U (zh) 2024-05-14

Similar Documents

Publication Publication Date Title
KR102580167B1 (ko) 표시 장치 및 이의 제조 방법
KR20210107208A (ko) 표시 장치
KR20210086805A (ko) 표시장치 및 이의 제조방법
CN115995458A (zh) 显示装置及其制造方法
CN117561606A (zh) 像素和包括其的显示装置
CN117242576A (zh) 显示装置
KR20210086807A (ko) 표시장치 및 이의 제조방법
CN220963346U (zh) 显示装置
CN116018014A (zh) 显示装置及其制造方法
CN115915860A (zh) 像素和包括该像素的显示装置
CN114122043A (zh) 显示设备
CN116057706A (zh) 像素和包括像素的显示装置
CN116075935A (zh) 像素和包括该像素的显示装置
CN220569702U (zh) 像素和显示装置
US20220109085A1 (en) Display device and manufacturing method thereof
EP4258353A1 (en) Pixel, display device having the same, and method of fabricating the display device
US20240014351A1 (en) Display device and method of fabricating the same
CN117650154A (zh) 显示装置及其制造方法
CN117766527A (zh) 显示装置及其制造方法
KR20230135732A (ko) 표시 장치
KR20240010636A (ko) 표시 장치 및 그 제조 방법
KR20220154315A (ko) 표시 장치 및 그의 제조 방법
KR20220168602A (ko) 화소 및 이를 구비한 표시 장치
KR20220109538A (ko) 표시 장치
KR20230156219A (ko) 화소, 이를 포함하는 표시 장치, 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication