CN117766527A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN117766527A
CN117766527A CN202311239838.1A CN202311239838A CN117766527A CN 117766527 A CN117766527 A CN 117766527A CN 202311239838 A CN202311239838 A CN 202311239838A CN 117766527 A CN117766527 A CN 117766527A
Authority
CN
China
Prior art keywords
light emitting
indium tin
display device
layer
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311239838.1A
Other languages
English (en)
Inventor
朴俊龙
申铉亿
权圣周
郑参台
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117766527A publication Critical patent/CN117766527A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种显示装置及其制造方法。显示装置的制造方法，包括如下步骤：将发光元件对齐在基板上的发光区域中；将铟锡合金在常温下沉积在基板的整个表面上；对被沉积的所述铟锡合金进行热处理而使其沿着所述发光元件各自的侧表面进行回流(reflow)；对铟锡合金进行有氧热处理来形成铟锡氧化物；以及对铟锡氧化物进行蚀刻来形成与发光元件的至少一部分的第一端部接触的第一像素电极。

Description

显示装置及其制造方法
技术领域
本发明涉及一种显示装置及其制造方法。
背景技术
最近，随着关于信息显示的关注变高，对显示装置的研发正在持续进行。
发明内容
本发明的一目的在于提供一种通过对沉积在发光元件上的铟锡合金进行真空热处理之后再进行氧热处理来形成像素电极的显示装置的制造方法。
本发明的另一目的在于提供一种通过上述制造方法形成的显示装置。
然而，本发明的目的不限于上述目的，在不脱离本发明的思想和领域的范围内可以以多种方式扩展。
用于实现本发明的一目的根据本发明的实施例的显示装置的制造方法可以包括如下步骤：将发光元件对齐在基板上的发光区域中；将第一铟锡合金在常温下沉积在基板的整个表面上；对被沉积的所述第一铟锡合金进行热处理而使其沿着所述发光元件各自的侧表面进行回流(reflow)；对所述第一铟锡合金进行有氧热处理来形成第一铟锡氧化物；以及对所述第一铟锡氧化物进行蚀刻来形成与所述发光元件的至少一部分的第一端部接触的第一像素电极。
根据一实施例，在使所述第一铟锡合金进行回流的步骤中，可以对所述第一铟锡合金在真空氛围的200℃至230℃的温度范围下进行热处理0.5小时至1小时。
根据一实施例，在形成所述第一铟锡氧化物的步骤中，可以对所述第一铟锡合金在250℃以下的氧气氛围下进行所述有氧热处理。
根据一实施例，所述第一像素电极的厚度可以是至/>
根据一实施例，所述第一铟锡氧化物可以包括氧化铟以及氧化锡，并且可以通过调整所述第一铟锡合金内的铟和锡的组成比来确定所述氧化铟和所述氧化锡的组成比。
根据一实施例，所述第一铟锡氧化物可以具有85wt％至95wt％的所述氧化铟以及5wt％至15wt％的所述氧化锡的质量百分比。
根据一实施例，所述第一铟锡氧化物的电阻率(resistivity)可以是270μΩ·cm至350μΩ·cm。
根据一实施例，所述发光元件可以具有纳米级的直径及长度。
根据一实施例，所述显示装置的制造方法还可以包括如下步骤：在所述第一像素电极上图案化绝缘层；将第二铟锡合金在常温下沉积在所述绝缘层的整个表面上；对被沉积的所述第二铟锡合金进行热处理而使其沿着所述发光元件各自的被暴露的侧表面进行回流；对所述第二铟锡合金进行所述有氧热处理来形成第二铟锡氧化物；以及对所述第二铟锡氧化物进行蚀刻来形成与所述发光元件的所述至少一部分的与所述第一端部对向的第二端部接触的第二像素电极。
根据一实施例，所述第二像素电极的厚度可以是至/>
根据一实施例，所述第二铟锡氧化物的电阻率(resistivity)可以是270μΩ·cm至350μΩ·cm。
根据一实施例，所述显示装置的制造方法还可以包括：在所述像素电极上形成包括颜色转换颗粒或光散射颗粒并填充所述发光区域的颜色转换层；以及在所述颜色转换层上形成包括无机绝缘物质的覆盖层以及具有比所述颜色转换层低的折射率的低折射层。
根据一实施例，所述发光元件可以在形成于所述发光区域内的相互相邻的堤图案之间沿一方向被对齐。
用于实现本发明的一目的的根据本发明的实施例的显示装置可以包括：像素电路层，包括晶体管；以及显示元件层，布置在所述像素电路层上。所述显示元件层可以包括：堤图案，在发光区域内相互隔开；发光元件，排列在所述堤图案之间；第一像素电极，与所述发光元件的至少一部分的第一端部接触并电连接到所述像素电路层；以及第二像素电极，与所述发光元件的至少一部分的第二端部接触并电连接到所述像素电路层。所述第一像素电极及所述第二像素电极的厚度可以是至/>
根据一实施例，所述第一像素电极及所述第二像素电极可以包括利用氧化铟及氧化锡组成的铟锡氧化物。
根据一实施例，所述铟锡氧化物可以具有85wt％至95wt％的所述氧化铟以及5wt％至15wt％的所述氧化锡的质量百分比。
根据一实施例，所述第一像素电极及所述第二像素电极的电阻率(resistivity)可以是270μΩ·cm至350μΩ·cm。
根据一实施例，所述显示装置还可以包括：颜色转换层，包括颜色转换颗粒或光散射颗粒，并且布置在所述第一像素电极及所述第二像素电极上；以及低折射层，布置在所述颜色转换层上，并且具有比所述颜色转换层低的折射率。
根据一实施例，所述发光元件可以具有纳米级的直径及长度。
根据本发明的实施例的显示装置及其制造方法，能够在发光元件的侧部不间断地稳定地形成约5μm以下的非常薄的厚度的透明的像素电极，所述像素电极具有与普通ITO同等水平的透光率以及优异的电阻率特性。因此，能够减少乃至最小化像素的驱动不良。并且，由于像素电极更加薄膜化，因此能够改善可视性及画质，并且能够降低制造费用。
然而，本发明的效果不限于上述效果，在不脱离本发明的思想和领域的范围内可以以多种方式扩展。
附图说明
图1是示意性地示出根据本发明的实施例的发光元件的立体图。
图2是示出图1的发光元件的一示例的剖面图。
图3是示出根据本发明的实施例的显示装置的平面图。
图4是示出图3的显示装置所包括的像素的一示例的电路图。
图5是示出图3的显示装置所包括的像素的一示例的电路图。
图6是示出图3的显示装置所包括的像素的一示例的示意性的剖面图。
图7至图17是示出根据本发明的实施例的显示装置的制造方法的示意性的剖面图。
具体实施方式
以下，将参照附图对本发明的优选实施例进行更加详细地说明。对于附图中的相同构成要素使用相同的附图标记，并且省略对于相同构成要素的重复说明。
本说明书中记载的实施例用于向本发明所属技术领域中具有普通知识的人员明确说明本发明的思想，因此，本发明并不限于本说明书中记载的实施例，本发明的范围应该解释为包括不脱离本发明的思想的修改例或变形例。
本说明书所附的附图用于容易地说明本发明，附图中所示的形状为了有助于理解本发明而可以根据需要夸张地显示，因此本发明并不限于附图。
在本说明书中，在判断为与本发明相关的公知的构成或功能的具体说明可能使本发明的主旨不清楚的情况下，将根据需要省略对其的详细说明。
图1是示意性地示出根据本发明的实施例的发光元件LD的立体图，图2是示出图1的发光元件LD的一示例的剖面图。
参照图1及图2，发光元件LD可以包括第一半导体层11、活性层12以及第二半导体层13。在一实施例中，发光元件LD还可以包括电极层14。
发光元件LD可以具有多种形状。例如，发光元件LD可以具有沿一方向延伸的柱状形状。发光元件LD可以具有第一端部EP1以及第二端部EP2。第一半导体层11及第二半导体层13中的一个可以相邻于发光元件LD的第一端部EP1。第一半导体层11及第二半导体层13中的其余一个可以相邻于发光元件LD的第二端部EP2。例如，第一半导体层11可以相邻于发光元件LD的第一端部EP1，并且第二半导体层13可以相邻于发光元件LD的第二端部EP2。
根据实施例，发光元件LD可以是通过蚀刻方式等制造为柱形形状的发光元件。在本说明书中，所谓的“柱形形状”包括诸如圆柱或多棱柱等的纵横比大于1的杆状(rod-likeshape)或者棒状(bar-like shape)，并且其剖面的形状没有限制。
发光元件LD可以具有纳米级至微米级(nanometer scale to micrometer scale)程度的小尺寸。作为一示例，发光元件LD可以分别具有纳米级至微米级范围的直径D(或者，宽度)和/或长度L。然而，发光元件LD的尺寸并不限于此，发光元件LD的尺寸可以根据将利用发光元件LD的发光装置用作光源的各种装置(作为一示例，显示装置等)的设计条件而进行多种变更。
第一半导体层11可以是第一导电型的半导体层。例如，第一半导体层11可以包括p型半导体层。
活性层12可以布置在第一半导体层11与第二半导体层13之间。活性层12可以包括单阱结构、多阱结构、单量子阱结构、多量子阱(MQW：multi quantum well)结构、量子点结构或量子线结构中的任意一种结构，但并非必须限于此。活性层12可以包括GaN、InGaN、InAlGaN、AlGaN或AlN等，并且除此之外还可以包括多种物质。
若向发光元件LD的两端施加阈值电压以上的电压，则电子-空穴对在活性层12中结合的同时发光元件LD能够发光。
第二半导体层13可以布置在活性层12的下部，可以包括与第一半导体层11不同类型的半导体层。第二半导体层13可以包括n型半导体层。
电极层14可以布置在发光元件LD的第一端部EP1和/或第二端部EP2上。虽然在图2中示出了电极层14形成在第一半导体层11上的情况，但本公开并非必须限于此。例如，在第二半导体层13上还可以布置有单独的电极层。电极层14可以包括透明的金属或透明的金属氧化物。
在发光元件LD的表面上可以设置有绝缘膜INF。绝缘膜INF可以直接布置在第一半导体层11、活性层12、第二半导体层13和/或电极层14的表面上。绝缘膜INF可以暴露第一端部EP1及第二端部EP2。根据实施例，绝缘膜INF可以暴露与发光元件LD的第一端部EP1及第二端部EP2相邻的电极层14和/或第二半导体层13的侧部。
绝缘膜INF可以包括选自以下组中的一种以上：硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)以及钛氧化物(TiOx)。根据实施例，也可以省略绝缘膜INF。
图3是示出根据本发明的实施例的显示装置DD的平面图。
如果显示装置DD是诸如智能电话、电视、平板个人计算机、移动电话、视频电话、电子书阅读器、台式电脑、膝上型电脑、上网计算机、工作站、服务器、医疗器械、照相机或者可穿戴式装置等将显示表面应用于至少一表面的电子装置，则可以适用本发明。
参照图1、图2及图3，显示装置DD可以包括：基板SUB；像素PXL1、PXL2、PXL3，设置在基板SUB上且分别包括至少一个发光元件LD；驱动部，设置在基板SUB上且驱动像素PXL1、PXL2、PXL3；以及布线部，将像素PXL1、PXL2、PXL3和驱动部电连接。
基板SUB可以包括显示区域DA以及非显示区域NDA。
显示区域DA可以是设置有用于显示图像的像素PXL1、PXL2、PXL3的区域。非显示区域NDA可以是设置有用于驱动像素PXL1、PXL2、PXL3的驱动部以及将像素PXL1、PXL2、PXL3与驱动部电连接的布线部的一部分的区域。
非显示区域NDA可以位于与显示区域DA相邻的位置。非显示区域NDA可以设置于显示区域DA的至少一侧。
布线部可以将驱动部和像素PXL1、PXL2、PXL3电连接。布线部可以向像素PXL1、PXL2、PXL3提供信号且与像素PXL1、PXL2、PXL3中的每一个连接的信号线(作为一示例，扫面线、数据线以及分别与它们连接的扇出线)。
基板SUB可以包括透明绝缘物质以能够使光透射。基板SUB可以是刚性(rigid)基板或柔性(flexible)基板。
像素PXL1、PXL2、PXL3中的每一个可以设置在基板SUB上的显示区域DA内。
像素PXL1、PXL2、PXL3可以包括第一像素PXL1、第二像素PXL2以及第三像素PXL3。在一实施例中，第一像素PXL1可以是红色像素，第二像素PXL2可以是绿色像素，第三像素PXL3可以是蓝色像素。然而，并不限于此，并且像素PXL1、PXL2、PXL3分别也可以以其他颜色进行发光，而非是红色、绿色及蓝色。
像素PXL1、PXL2、PXL3中的每一个可以包括借由对应的扫描信号及数据信号驱动的多个发光元件LD。发光元件LD可以具有纳米级(或者纳米)至微米级(或者微米)程度的小尺寸，并且可以与相邻地布置的发光元件彼此并联连接，但并不限于此。发光元件LD可以构成像素PXL1、PXL2、PXL3各自的光源。
图4是示出图3的显示装置所包括的像素PXL的一示例的电路图。
在以下的实施例中，将第一像素PXL1、第二像素PXL2及第三像素PXL3统称为像素PXL。
参照图1、图2、图3及图4，像素PXL可以包括像素电路PXC以及发光部EMU。
在一实施例中，发光部EMU可以包括并联连接在第一电源线PL1与第二电源线PL2之间的发光元件LD。发光元件LD可以分别与第一像素电极PE1及第二像素电极PE2连接。在第一像素电极PE1与第二像素电极PE2之间沿相同方向(例如，正方向)并联连接的各个发光元件LD可以是有效光源。
在一实施例中，发光部EMU还可以包括至少一个非有效光源(作为一示例，反方向发光元件LDr)。反方向发光元件LDr可以沿与发光元件LD相反的方向连接在第一像素电极PE1与第二像素电极PE2之间。电流实质上不流过反方向发光元件LDr。
可以向第一电源线PL1供应第一电源VDD的电压，并且可以向第二电源线PL2供应第二电源VSS的电压。第一电源VDD及第二电源VSS可以具有不同的电位。作为一示例，第一电源VDD可以设定为高电位电源，第二电源VSS可以设定为低电位电源。此时，第一电源VDD与第二电源VSS的电位差在像素PXL的发光时段期间可以设定为发光元件的阈值电压以上。
像素电路PXC可以与像素PXL的扫描线Si(其中，i为正整数)及数据线Dj(其中，j为正整数)连接。并且，像素电路PXC还可以与第三电源线PL3及控制线CLi相连。作为一示例，在像素PXL布置在显示区域DA的第i行及第j列中的情况下，像素PXL的像素电路PXC可以与第i条扫描线Si及第j条数据线Dj连接。
在一实施例中，像素电路PXC可以包括第一晶体管T1、第二晶体管T2及第三晶体管T3以及存储电容器Cst。
第一晶体管T1可以是用于控制向发光部EMU施加的驱动电流的驱动晶体管。第一晶体管T1可以电连接在第一电源线PL1与发光部EMU(例如，发光元件LD)之间。第一晶体管T1的栅极电极可以连接于第一节点N1。
第一晶体管T1可以根据施加到第一节点N1的电压来控制从第一电源VDD通过第二节点N2向发光部EMU施加的驱动电流的量。
第二晶体管T2可以是响应于扫描信号而选择像素PXL的开关晶体管。第二晶体管T2可以电连接在第i条数据线Dj与第一节点N1之间。第二晶体管T2的栅极电极可以电连接于第i条扫描线Si。
第二晶体管T2可以借由向第i条扫描线Si供应的扫描信号而被导通，并且可以将数据信号传输到第一晶体管T1的栅极电极。
第三晶体管T3可以电连接在第三电源线PL3与第一晶体管T1的第二电极(例如，第二节点N2)之间。第三晶体管T3的栅极电极可以电连接于第i条控制线CLi。在一实施例中，控制信号可以在与供应至第i条扫描线Si的扫描信号相同的时间点被供应至第i条控制线CLi。
第三电源线PL3可以提供第三电源Vint(例如，初始化电源)的电压。例如，第三电源线PL3可以与多个像素PXL共同连接。第三电源Vint的电压可以与第一电源VDD的电压及第二电源VSS的电压不同。
若第三晶体管T3被导通，则可以将第三电源Vint的电压提供到第二节点N2。当数据信号供应到像素PXL时，向第二节点N2供应第三电源Vint的电压，从而可以在存储电容器Cst中存储对应于数据信号与第三电源Vint之差的电压。因此，能够稳定地驱动像素PXL。
存储电容器Cst可以连接在第一节点N1与第二节点N2之间。存储电容器Cst可以充电与向第一节点N1供应的数据信号对应的数据电压。
在图4中，公开了像素电路PXC所包括的第一晶体管T1、第二晶体管T2及第三晶体管T3全部是N型晶体管的实施例，但并不限于此。例如，上述的第一晶体管T1、第二晶体管T2及第三晶体管T3中的至少一个也可以变更为P型晶体管。并且，像素电路PXC的结构可以变形为已知的多种结构。
图5是示出图3的显示装置所包括的像素PXL的一示例的电路图。
在图5中，与参照图4说明的内容相同或相似的构成要素将使用相同的附图标记，并且省略重复的说明。除了发光部EMU的构成之外，图5的像素PXL可以与图4的像素PXL的结构实质上相同或相似。
参照图1、图2、图3及图5，像素PXL可以包括像素电路PXC以及发光部EMU。
在一实施例中，发光部EMU可以包括包含彼此并联连接的多个发光元件LD的发光级(stage)SET1、SET2(或者串联组)。例如，如图5所示，发光部EMU可以构成为串联/并联的混合结构。
发光部EMU可以包括串联连接在第一电源VDD与第二电源VSS之间的第一发光级SET1及第二发光级SET2。第一发光级SET1及第二发光级SET2中的每一个可以包括构成相应级的电极对的两个电极PE1、CTE(或者，电极CTE、PE2)以及连接在它们之间的多个发光元件LD。
第一发光级SET1(或第一串联组)可以包括第一像素电极PE1以及中间电极CTE，并且可以包括连接在第一像素电极PE1与中间电极CTE之间的多个第一发光元件LD1。并且，第一发光级SET1还可以包括在第一像素电极PE1与中间电极CTE之间沿与第一发光元件LD1相反的方向连接的反方向发光元件LDr。
第二发光级SET2(或第二串联组)可以包括中间电极CTE以及第二像素电极PE2，并且可以包括连接在中间电极CTE与第二像素电极PE2之间的第二发光元件LD2。
中间电极CTE可以共同地包括在第一发光级SET1及第二发光级SET2。例如，第一发光级SET1及第二发光级SET2可以共享中间电极CTE。然而，这仅是示例性的，中间电极CTE可以划分为连接到第一发光级SET1的第一中间电极以及连接到第二发光级SET2的第二中间电极。在这种情况下，第一中间电极及第二中间电极可以电连接和/或物理连接。
并且，第二发光级SET2还可以包括在中间电极CTE与第二像素电极PE2之间沿与第二发光元件LD2相反的方向连接的反方向发光元件LDr。
在一实施例中，第一像素电极PE1可以是像素PXL的阳极，第二像素电极PE2可以是像素PXL的阴极。然而，这仅是示例性的，根据实施例，第一像素电极PE1也可以是阴极，并且第二像素电极PE2也可以是阳极。
与将发光元件LD仅并联连接的结构的发光部相比，图5的串联/并联的混合结构的发光部EMU可以减小驱动电流。并且，与将相同数量的发光元件LD全部串联连接的结构的发光部相比，图5的串联/并联的混合结构的发光部EMU可以减小施加到发光部EMU的两端的驱动电压，并且可以提高发光元件LD的出光效率。
图6是示出图3的显示装置所包括的像素PXL的一示例的示意性的剖面图。
参照图3及图6，像素PXL可以包括布置在基板SUB上的像素电路层PCL、显示元件层DPL以及光转换层LCPL。
像素电路层PCL可以包括参照图4说明的像素电路PXC。例如，像素电路层PCL可以包括第一晶体管T1、第一电源线PL1、第二电源线PL2以及绝缘层(缓冲层BFL、层间绝缘层ILD、栅极绝缘层GI、保护层PSV、过孔层VIA)。第一晶体管T1可以包括下部金属层BML、半导体图案SCP、栅极电极GE、源极电极SE以及漏极电极DE。
基板SUB可以形成显示装置DD的基础部件。基板SUB可以是硬性或柔性的基板或膜。基板SUB可以包括透明绝缘物质以能够使光透射。
第一导电层可以布置在基板SUB上。第一导电层可以包括包含银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等在内的多种金属物质中的至少一种金属，或者也可以包括它们的合金。第一导电层可以利用单层膜、双层膜或多层膜构成。
第一导电层可以包括下部金属层BML、第一电源线PL1以及第二电源线PL2。下部金属层BML和第一晶体管T1的栅极电极GE可以将缓冲层BFL置于两者之间而彼此重叠。下部金属层BML可以布置在第一晶体管T1的半导体图案SCP的下部。例如，下部金属层BML可以起到遮光图案的作用，从而能够稳定第一晶体管T1的操作特性。
在一实施例中，下部金属层BML可以通过接触孔而与第一晶体管T1的源极电极SE电连接。据此，第一晶体管T1的阈值电压可以向负方向或正方向移位。
缓冲层BFL可以覆盖第一导电层，并且可以布置在基板SUB上。缓冲层BFL可以防止杂质扩散到像素电路层PCL。
缓冲层BFL可以包括无机物质。例如，无机物质可以包括诸如硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)、铝氧化物(AlOx)之类的金属氧化物中的至少一种。
半导体图案SCP可以布置在缓冲层BFL上。半导体图案SCP可以包括连接到源极电极SE的第一区域(例如，源极区域)和连接到漏极电极DE的第二区域(例如，漏极区域)以及第一区域与第二区域之间的沟道区域。沟道区可以与栅极电极GE重叠。半导体图案SCP可以是利用多晶硅(poly silicon)、非晶硅(amorphous silicon)、氧化物半导体等形成的半导体图案。
栅极绝缘层GI可以布置在半导体图案SCP上。栅极绝缘层GI可以仅局部地布置在半导体图案SCP上，或者可以布置在缓冲层BFL的整个表面上。栅极绝缘层GI可以包括无机物质。然而，并不限于此，栅极绝缘层GI也可以包括有机材料。例如，有机物质可以是丙烯酸类树脂(polyacrylates resin)、环氧类树脂(epoxy resin)、酚醛树脂(phenolic resin)、聚酰胺类树脂(polyamides resin)、聚酰亚胺类树脂(polyimides rein)、不饱和聚酯类树脂(unsaturated polyesters resin)、聚苯醚类树脂(poly-phenylen ethers resin)、聚苯硫醚类树脂(poly-phenylene sulfides resin)以及苯并环丁烯树脂(benzocyclobutene resin)中的至少一种。
第二导电层可以布置在栅极绝缘层GI上。第二导电层可以包括与第一导电层相似的导电物质。第二导电层可以包括栅极电极GE、第十一连接图案CP11以及第二十一连接图案CP21。
栅极电极GE可以与半导体图案SCP的沟道区域重叠。第十一连接图案CP11可以与第一电源线PL1重叠，并且第二十一连接图案CP21可以与第二电源线PL2重叠。
层间绝缘层ILD可以覆盖第二导电层，并且可以布置在缓冲层BFL的整个表面上。层间绝缘层ILD可以包括无机物质。层间绝缘层ILD也可以包括有机物质。
第三导电层可以布置在层间绝缘层ILD上。第三导电层可以包括导电物质。第三导电层可以包括源极电极SE、漏极电极DE、第十二连接图案CP12以及第二十二连接图案CP22。
源极电极SE可以通过接触孔而与半导体图案SCP的第一区域连接。源极电极SE可以通过接触孔而连接到下部金属层BML。漏极电极DE可以通过接触孔如而与半导体图案SCP的第二区域连接。
第十二连接图案CP12可以连接到第一电源线PL1及第十一连接图案CP11，并且第二十二连接图案CP22可以连接到第二电源线PL2及第二十一连接图案CP21。
第十一连接图案CP11及第十二连接图案CP12可以连接到第一电源线PL1，从而可以减小第一电源线PL1的电阻。第二十一连接图案CP21及第二十二连接图案CP22可以连接到第二电源线PL2，从而可以减小第二电源线PL2的电阻。
保护层PSV可以覆盖第三导电层，并且可以布置在层间绝缘层ILD的整个表面上。保护层PSV可以包括无机物质。根据实施例，也可以省略保护层PSV。
过孔层VIA(或者，钝化层)可以布置在保护层PSV的整个表面上。过孔层VIA可以包括有机物质。过孔层VIA可以在上部提供平坦面。
显示元件层DPL可以位于过孔层VIA上。
显示元件层DPL可以包括第一堤图案BNP1及第二堤图案BNP2、第一电极ELT1及第二电极ELT2(或者，对齐电极、反射电极)、第一堤BNK1、发光元件LD、第一像素电极PE1及第二像素电极PE2(或者，接触电极)以及绝缘层INS1、INS2、INS3。
第一堤图案BNP1及第二堤图案BNP2可以布置在过孔层VIA上。
第一堤图案BNP1及第二堤图案BNP2可以分别具有从过孔层VIA的一表面(作为一示例，上部表面)沿着第三方向DR3朝向上部宽度逐渐变窄的形状的剖面。
第一堤图案BNP1及第二堤图案BNP2可以包括无机物质和/或有机物质，并且可以利用单层膜或多层膜构成。根据实施例，也可以省略第一堤图案BNP1及第二堤图案BNP2。例如，也可以在过孔层VIA形成与第一堤图案BNP1及第二堤图案BNP2对应的结构。
第一电极ELT1及第二电极ELT2可以布置在过孔层VIA以及第一堤图案BNP1和第二堤图案BNP2上。第一电极ELT1可以布置在第一堤图案BNP1上，第二电极ELT2可以布置在第二堤图案BNP2上。
为了使从各个发光元件LD发出的光沿显示装置的图像显示方向(作为一示例，第三方向DR3)行进，第一电极ELT1及第二电极ELT2可以包括具有恒定反射率的导电物质。第一电极ELT1及第二电极ELT2可以利用单层膜或多层膜构成。
第二电极ELT2可以通过贯通过孔层VIA及保护层PSV的第一接触孔CNT1而连接到第十二连接图案CP12。第二电极ELT2可以电连接到第一电源线PL1。第二电极ELT2可以直接连接到第十二连接图案CP12，但并不限于此，例如，第二电极ELT2可以通过桥电极而连接到第十二连接图案CP12(或者，第十一连接图案CP11、第一电源线PL1)。
第一电极ELT1及第二电极ELT2可以用作在显示装置DD的制造过程中用于对齐发光元件LD的对齐电极。
第一绝缘层INS1可以以覆盖第一电极ELT1及第二电极ELT2的至少一部分的方式布置在过孔层VIA上。第一绝缘层INS1可以防止第一电极ELT1与第二电极ELT2之间的短路(例如，short circuit)。第一绝缘层INS1可以包括无机物质。
发光元件LD可以布置在第一绝缘层INS1上。发光元件LD的第一端部EP1可以朝向第一电极ELT1，并且发光元件LD的第二端部EP2可以朝向第二电极ELT2。例如，发光元件LD可以对齐在第一电极ELT1与第二电极ELT2之间。例如，发光元件LD可以对齐在第一堤图案BNP1与第二堤图案BNP2之间。
在一实施例中，发光元件LD的第一端部EP1可以与第一电极ELT1接触，发光元件LD的第二端部EP2可以与第二电极ELT2接触。
第一堤BNK1可以布置在第一绝缘层INS1上。在将发光元件LD供应到第一绝缘层INS1上的步骤中，第一堤BNK1可以是坝结构物，所述坝结构物防止包括发光元件LD的溶液(墨等)流入到相邻像素PXL，或者控制向各个像素PXL供应恒定量的溶液。并且，第一堤BNK1可以定义发光区域EA。例如，发光区域EA可以与第一堤BNK1的开口对应。
第一堤BNK1可以包括有机物质。根据实施例，第一堤BNK1可以包括遮光物质和/或反射物质。在这种情况下，第一堤BNK1可以防止在像素PXL之间漏光(或者，光)的漏光不良。例如，第一堤BNK1可以包括滤色器物质或黑色矩阵物质。作为另一示例，为了进一步提高从像素PXL向外部发散的光的效率，也可以在第一堤BNK1上单独设置和/或形成反射物质层。
第二绝缘层INS2可以布置在发光元件LD上。第二绝缘层INS2可以以使发光元件LD的第一端部EP1及第二端部EP2向外部被暴露的方式布置在发光元件LD的一部分上。在一实施例中，第二绝缘层INS2也可以布置在第一绝缘层INS1及第一堤BNK1上。
第二绝缘层INS2可以包括无机物质或有机物质。在第一绝缘层INS1上完成发光元件LD的对齐之后，第二绝缘层INS2布置在发光元件LD上，从而可以防止发光元件LD从被对齐的位置脱离。
第一像素电极PE1可以与第一电极ELT1重叠，并且布置在第二绝缘层INS2上。第一像素电极PE1可以与发光元件LD的第一端部EP1直接接触。在一实施例中，第一像素电极PE1可以通过贯通第二绝缘层INS2、第一绝缘层INS1、过孔层VIA及保护层PSV的第二接触孔CNT2而与第一晶体管T1的源极电极SE连接。即，第一像素电极PE1可以将发光元件LD的第一端部EP1和第一晶体管T1的源极电极SE电连接。
在一实施例中，第一像素电极PE1及第二像素电极PE2可以包括包含氧化铟(例如，InOx)以及氧化锡(例如，SnOx)的铟锡氧化物。铟锡氧化物可以透明，并且具有导电性。
第三绝缘层INS3可以覆盖第二绝缘层INS2及第一像素电极PE1，并且可以布置在第二绝缘层INS2及第一像素电极PE1上。发光元件LD的第二端部EP2可以从第二绝缘层INS2被暴露。
第三绝缘层INS3可以包括无机物质或有机物质。
第二像素电极PE2可以布置在第二电极ELT2上。第二像素电极PE2可以与发光元件LD的第二端部EP2直接接触。第二像素电极PE2可以通过贯通第三绝缘层INS3、第二绝缘层INS2、第一绝缘层INS1、过孔层VIA及保护层PSV的第三接触孔CNT3而与第二十二连接图案CP22接触或连接。即，第二像素电极PE2可以将发光元件LD的第二端部EP2与第二电源线PL2电连接。
在图6中说明了第一像素电极PE1和第二像素电极PE2将第三绝缘层INS3置于两者之间而位于彼此不同的层的情形，但本发明并不限于此。例如，第一像素电极PE1及第二像素电极PE2也可以通过同一工序而布置在同一层(作为一示例，第二绝缘层INS2)上。
第一像素电极PE1及第二像素电极PE2可以具有与被称为ITO的普通的铟锡氧化物不同的组成比和/或物理特性。在一实施例中，第一像素电极PE1及第二像素电极PE2可以分别在对沉积于显示元件层DPL的铟锡合金进行真空氛围下的热处理及氧气氛围下的热处理之后通过曝光图案化来形成。
铟锡氧化物的组成比可以通过调整铟锡合金内的铟和锡的组成比来确定。在一实施例中，铟锡氧化物可以具有约85wt％至约95wt％的所述氧化铟以及约5wt％至约15wt％的所述氧化锡的质量百分比。
在一实施例中，利用铟锡氧化物形成的第一像素电极PE1及第二像素电极PE2的厚度可以是约至约/>铟锡氧化物的电阻率(resistivity)可以是约270μΩ·cm至约350μΩ·cm。
光转换层LCPL可以布置在显示元件层DPL上。光转换层LCPL还可以包括第二堤BNK2、颜色转换层CCL以及滤色器CF1、CF2、CF3。
第二堤BNK2可以布置在显示元件层DPL上。第二堤BNK2可以位于围绕发光区域EA的非发光区域，并且可以是定义将要供应颜色转换层CCL的位置的结构物。例如，第二堤BNK2可以与第一堤BNK1一起定义发光区域EA。
第二堤BNK2可以包括有机物质。根据实施例，第二堤BNK2可以包括遮光物质。作为一例，第二堤BNK2可以是黑色矩阵。根据实施例，第二堤BNK2可以构成为包括至少一个遮光物质和/或反射物质，以使从颜色转换层CCL发出的光进一步向显示装置DD的图像显示方向(或者第三方向DR3)行进，从而可以提高颜色转换层CCL的出光效率。
颜色转换层CCL可以在被第二堤BNK2围绕的区域内布置在显示元件层DPL(或者，发光元件LD)上。
颜色转换层CCL可以包括与特定颜色对应的颜色转换颗粒QD(或者，波长转换颗粒)。作为一示例，颜色转换层CCL可以包括将从发光元件LD入射的第一颜色(或者，第一波长带)的光转换为第二颜色(或者特定颜色、第二波长带)的光而发散的颜色转换颗粒QD。
例如，可以包括将从发光元件LD发出的第一颜色的光转换为第二颜色(作为一示例，红色、绿色或蓝色的光)的光的量子点的颜色转换颗粒QD。
根据实施例，在发光元件发出第一颜色的光(例如，蓝色系列)且像素PXL为第一颜色(例如，蓝色)的像素的情况下，颜色转换层CCL也可以包括包含光散射颗粒SCT的光散射层。根据实施例，也可以省略光散射层。在一实施例中，也可以设置透明聚合物来代替光散射层。
第一覆盖层CAP1可以布置在颜色转换层CCL及第二堤BNK2上。第一覆盖层CAP1可以具有缓解由布置在其下部的构成要素产生的阶梯差且平坦的表面。第一覆盖层CAP1可以防止水分(或者，在后续工序中使用的溶液)渗透到颜色转换层CCL。第一覆盖层CAP1可以包括无机物质。
低折射层LRL可以布置在第一覆盖层CAP1上。低折射层LRL可以布置在第一覆盖层CAP1的整个表面上。低折射层LRL可以包括无机物质或有机物质。
根据实施例，低折射层LRL可以利用与相邻构成之间的折射率差来使从颜色转换层CCL发出的光(例如，沿倾斜方向行进的光)全反射，并且可以提高像素PXL的出光效率。为此，与颜色转换层CCL相比，低折射层LRL可以具有相对低的折射率。
第二覆盖层CAP2可以布置在低折射层LRL上，并且可以包括无机物质。第二覆盖层CAP2可以防止水分渗透到低折射层LRL。
第一滤色器CF1、第二滤色器CF2及第三滤色器CF3可以布置在第二覆盖层CAP2上。第一滤色器CF1、第二滤色器CF2及第三滤色器CF3可以具有对应的像素PXL的颜色。
例如，第一滤色器CF1可以布置于第一像素PXL1的发光区域EA，第二滤色器CF2可以布置于第二像素PXL2的发光区域EA，并且第三滤色器CF3可以布置于第三像素PXL3的发光区域EA。第一滤色器CF1、第二滤色器CF2及第三滤色器CF3中的每一个可以包括使在颜色转换层CCL转换的特定颜色的光选择性地透射的滤色器物质。作为一示例，第一滤色器CF1可以是红色滤色器，第二滤色器CF2可以是绿色滤色器，并且第三滤色器CF3可以是蓝色滤色器。
第一滤色器CF1、第二滤色器CF2及第三滤色器CF3可以在非发光区域彼此重叠地布置，从而能够阻断相邻的子像素之间的光干涉。根据实施例，也可以在非发光区域中布置独立的遮光图案来代替第一滤色器CF1、第二滤色器CF2及第三滤色器CF3的堆叠结构物。
第四绝缘层INS4可以布置在第一滤色器CF1、第二滤色器CF2及第三滤色器CF3上。第四绝缘层INS4可以包括无机物质或有机物质。第四绝缘层INS4可以将位于其下部的构成整体地覆盖，从而阻断水分或湿气等从外部流入到下部构成。
在一实施例中，第四绝缘层INS4可以形成为多层。例如，第四绝缘层INS4可以包括至少两层的无机膜以及夹设于无机膜之间的至少一层的有机膜。然而，第四绝缘层INS4的构成物质和/或结构可以实现多种变更。在一实施例中，在第四绝缘层INS4的上部还可以布置有至少一层的外敷层、填充材料层和/或上部基板等。
图7至图17是示出根据本发明的实施例的显示装置的制造方法的示意性的剖面图。
参照图6至图17，显示装置的制造方法包括如下的步骤：将发光元件LD对齐在基板SUB上的发光区域EA；将铟锡合金AL1在常温下沉积在基板SUB的整个表面上；对被沉积的铟锡合金AL1、AL2进行热处理而使其沿发光元件LD各自的侧表面进行回流(reflow)；对铟锡合金AL1、AL2进行有氧热处理来形成铟锡氧化物AOL1、AOL2；对铟锡氧化物AOL1、AOL2进行蚀刻来形成与发光元件LD的至少一部分的第一端部EP1或第二端部EP2接触的第一像素电极PE1或第二像素电极PE2。
如图7所示，通过绝缘层及导电层的沉积及图案化(例如，基于曝光的蚀刻)工序，可以依次形成上述的像素电路层PCL、第一堤图案BNP1及第二堤图案BNP2、第一电极ELT1及第二电极ELT2，第一绝缘层INS1以及第一堤BNK1。并且，通过对发光元件LD的对齐工序，发光元件LD可以对齐在第一堤图案BNP1与第二堤图案BNP2之间。之后，可以形成第二绝缘层INS2。
铟锡合金AL1可以沉积在第二绝缘层INS2的整个表面上。在一实施例中，铟锡合金AL1的薄膜可以在常温氛围下通过溅射工序形成在第二绝缘层INS2上。
在一实施例中，铟锡合金AL1内的铟和锡的组成比可以根据像素结构、驱动目的等来调节。通过调整铟和锡的组成比，可以调整构成第一像素电极PE1及第二像素电极PE2的铟锡氧化物的电阻率和/或透光率。
另外，由于发光元件LD与第一绝缘层INS1之间的阶梯差，可能在断开部分OCP发生铟锡合金AL1的断开。断开部分OCP可以包括发光元件LD的端部EP1、EP2的至少一部分。即，由于铟锡合金AL1的较薄的厚度，铟锡合金AL1可能在发光元件LD的端部EP1、EP2侧断开。这样的铟锡合金的断开可能成为像素PXL的驱动不良的原因。
如图8所示，通过对被沉积的铟锡合金AL1进行热处理，铟锡合金AL1可以沿着发光元件LD的侧表面被回流。铟锡合金AL1具有约117℃的低熔点。
在一实施例中，铟锡合金AL1可以在真空气氛下的200℃至230℃的相对低的温度范围内进行热处理0.5小时至1小时。据此，铟锡合金AL1可以被回流，并且在断开部分OCP中的铟锡合金AL1的连接被断开的部分可以全部被填充。即，可以消除铟锡合金AL1薄膜的断开。
如图9所示，可以对铟锡合金AL1薄膜进行有氧热处理来形成铟锡氧化物AOL1。在一实施例中，通过对铟锡合金AL1在250℃以下的氧气氛围下进行有氧热处理，可以形成铟锡氧化物AOL1薄膜。
基于铟锡合金AL1中的铟和锡的组成比，铟锡氧化物AOL1可以具有85wt％至95wt％的氧化铟以及5wt％至15wt％的氧化锡的质量百分比。如上所述，根据目的，氧化铟和氧化锡的组成比可以自由地控制在恒定范围内。
在一实施例中，如图10所示，可以通过利用掩模曝光的对铟锡氧化物AOL1的蚀刻工序来形成第一像素电极PE1。第一像素电极PE1可以与发光元件LD的第一端部EP1接触。
通过参照图7至图10说明的工序形成的第一像素电极PE1的厚度可以为约至约/>在一实施例中，第一像素电极PE1所包括的铟锡氧化物AOL1的电阻率可以是约270μΩ·cm至约350μΩ·cm。上述范围的电阻率可以是电信号无失真地通过第一像素电极PE1传输到与第一像素电极PE1接触的构成的水平。例如，通过具有约270μΩ·cm至约350μΩ·cm的电阻率的铟锡氧化物AOL1，能够在没有过度的电压降低的情况下向发光元件LD稳定地供应驱动电流。
现有的像素电极的制造方法可以通过将ITO自身沉积在绝缘层(例如，第一绝缘层INS1)上并进行图感化来形成第一像素电极PE1。由此，ITO至少具有8μm以上的厚度，并且为了防止ITO在断开部分OCP中的断开，第一像素电极PE1及第二像素电极PE2可以形成得比其更厚。
根据本发明的实施例形成的第一像素电极PE1可以具有能够以无电气问题的方式驱动像素PXL的水平的电阻率特性，并且可以具有比以往的ITO电极薄的厚度。并且，具有透明性的第一像素电极PE1可以具有与以往的ITO同等水平的透光率。
然后，如图11所示，第三绝缘层INS3可以以覆盖第一像素电极PE1的方式形成在第一像素电极PE1及第二绝缘层INS2上。第三绝缘层INS3可以以暴露发光元件LD的第二端部EP2的方式被蚀刻。并且，可以进行用于形成第三接触孔CNT3(参照图6)的绝缘层蚀刻工序。
然后，如图12所示，铟锡合金AL2可以沉积在第三绝缘层INS3的整个表面上。在一实施例中，铟锡合金AL2的薄膜可以在常温氛围下通过溅射工序形成在第三绝缘层INS3上。在发光元件LD的第二端部EP2与第三绝缘层INS3之间的断开部分OCP可能发生铟锡合金AL2的断开。
然后，如图13所示，可以通过对被沉积的铟锡合金AL2进行热处理，从而铟锡合金AL2可以沿着发光元件LD的侧表面被回流。在一实施例中，铟锡合金AL2可以在真空氛围下的200℃至230℃的温度范围下进行热处理0.5小时至1小时。据此，可以消除铟锡合金AL2薄膜的断开。
然后，如图14所示，可以对铟锡合金AL2薄膜进行有氧热处理来形成铟锡氧化物AOL2。在一实施例中，可以通过使铟锡合金AL2在250℃以下的氧气氛围下进行有氧热处理来形成铟锡氧化物AOL2薄膜。
然后，如图15所示，可以通过利用掩模曝光的对铟锡氧化物AOL2的蚀刻工序来形成第二像素电极PE2。第二像素电极PE2可以与发光元件LD的第二端部EP2接触。
第二像素电极PE2的厚度可以是约至约/>在一实施例中，第二像素电极PE2所包括的铟锡氧化物AOL2的电阻率可以是约270μΩ·cm至约350μΩ·cm。
然后，如图16所示，可以通过掩模曝光形成第二堤BNK2，并且可以通过喷墨工序而在第二堤BNK2的开口(即，发光区域EA(图6))填充(形成)包括颜色转换颗粒QD或光散射颗粒SCT的颜色转换层CCL。
然后，如图17所示，第一覆盖层CAP1、低折射层LRL及第二覆盖层CAP2可以依次形成在颜色转换层CCL及第二堤BNK2上。
可以依次形成第一滤色器CF1、第二滤色器CF2及第三滤色器CF3，并且可以形成如图6所示的像素PXL。
如上所述，基于根据本发明的实施例的显示装置及其制造方法，可以在发光元件LD的侧部不间断地稳定地形成约5μm以下的非常薄的厚度的透明的像素电极PE1、PE2，所述像素电极PE1、PE2具有与普通ITO同等水平的透光率及优异的电阻率特性的。因此，可以减小甚至最小化像素PXL的驱动不良。并且，由于像素电极PE1、PE2进一步薄膜化，从而可以改善可视性及画质，并且可以降低制造费用。
以上，参照本发明的实施例进行了说明，但本发明所属技术领域的熟练的技术人员可以理解在不脱离权利要求书中记载的本发明的思想及领域的范围内，可以对本发明进行多种修改及变更。

Claims (19)

1.一种显示装置的制造方法，包括如下步骤：
将发光元件对齐在基板上的发光区域中；
将第一铟锡合金在常温下沉积在所述基板的整个表面上；
对被沉积的所述第一铟锡合金进行热处理而使其沿着所述发光元件各自的侧表面进行回流；
对所述第一铟锡合金进行有氧热处理来形成第一铟锡氧化物；以及
对所述第一铟锡氧化物进行蚀刻来形成与所述发光元件的至少一部分的第一端部接触的第一像素电极。
2.根据权利要求1所述的显示装置的制造方法，其中，
在使所述第一铟锡合金进行回流的步骤中，对所述第一铟锡合金在真空氛围下的200℃至230℃的温度范围下进行热处理0.5小时至1小时。
3.根据权利要求1所述的显示装置的制造方法，其中，
在形成所述第一铟锡氧化物的步骤中，对所述第一铟锡合金在250℃以下的氧气氛围下进行所述有氧热处理。
4.根据权利要求1所述的显示装置的制造方法，其中，
所述第一像素电极的厚度为至/>
5.根据权利要求1所述的显示装置的制造方法，其中，
所述第一铟锡氧化物包括氧化铟以及氧化锡，
通过调整所述第一铟锡合金内的铟和锡的组成比来确定所述氧化铟和所述氧化锡的组成比。
6.根据权利要求5所述的显示装置的制造方法，其中，
所述第一铟锡氧化物具有85wt％至95wt％的所述氧化铟以及5wt％至15wt％的所述氧化锡的质量百分比。
7.根据权利要求5所述的显示装置的制造方法，其中，
所述第一铟锡氧化物的电阻率为270μΩ·cm至350μΩ·cm。
8.根据权利要求5所述的显示装置的制造方法，其中，
所述发光元件具有纳米级的直径及长度。
9.根据权利要求1所述的显示装置的制造方法，还包括如下步骤：
在所述第一像素电极上图案化绝缘层；
将第二铟锡合金在常温下沉积在所述绝缘层的整个表面上；
对被沉积的所述第二铟锡合金进行热处理而使其沿着所述发光元件各自的被暴露的侧表面进行回流；
对所述第二铟锡合金进行所述有氧热处理来形成第二铟锡氧化物；以及
对所述第二铟锡氧化物进行蚀刻来形成与所述发光元件的所述至少一部分的与所述第一端部对向的第二端部接触的第二像素电极。
10.根据权利要求9所述的显示装置的制造方法，其中，
所述第二像素电极的厚度为至/>
11.根据权利要求9所述的显示装置的制造方法，其中，
所述第二铟锡氧化物的电阻率为270μΩ·cm至350μΩ·cm。
12.根据权利要求1所述的显示装置的制造方法，还包括如下步骤：
在所述像素电极上形成包括颜色转换颗粒或光散射颗粒并填充所述发光区域的颜色转换层；以及
在所述颜色转换层上形成包括无机绝缘物质的覆盖层以及具有比所述颜色转换层低的折射率的低折射层。
13.根据权利要求1所述的显示装置的制造方法，其中，
所述发光元件在形成于所述发光区域内的相互相邻的堤图案之间沿一方向被对齐。
14.一种显示装置，包括：
像素电路层，包括晶体管；以及
显示元件层，布置在所述像素电路层上，
其中，所述显示元件层包括：
堤图案，在发光区域内相互隔开；
发光元件，排列在所述堤图案之间；
第一像素电极，与所述发光元件的至少一部分的第一端部接触并电连接到所述像素电路层；以及
第二像素电极，与所述发光元件的至少一部分的第二端部接触并电连接到所述像素电路层，
其中，所述第一像素电极及所述第二像素电极的厚度为至/>
15.根据权利要求14所述的显示装置，其中，
所述第一像素电极及所述第二像素电极包括利用氧化铟及氧化锡组成的铟锡氧化物。
16.根据权利要求15所述的显示装置，其中，
所述铟锡氧化物具有85wt％至95wt％的所述氧化铟以及5wt％至15wt％的所述氧化锡的质量百分比。
17.根据权利要求15所述的显示装置，其中，
所述第一像素电极及所述第二像素电极的电阻率为270μΩ·cm至350μΩ·cm。
18.根据权利要求15所述的显示装置，还包括：
颜色转换层，包括颜色转换颗粒或光散射颗粒，并且布置在所述第一像素电极及所述第二像素电极上；以及
低折射层，布置在所述颜色转换层上，并且具有比所述颜色转换层低的折射率。
19.根据权利要求15所述的显示装置，其中，
所述发光元件具有纳米级的直径及长度。
CN202311239838.1A 2022-09-26 2023-09-22 显示装置及其制造方法 Pending CN117766527A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220121837A KR20240043212A (ko) 2022-09-26 2022-09-26 표시 장치 및 이의 제조 방법
KR10-2022-0121837 2022-09-26

Publications (1)

Publication Number Publication Date
CN117766527A true CN117766527A (zh) 2024-03-26

Family

ID=90317006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311239838.1A Pending CN117766527A (zh) 2022-09-26 2023-09-22 显示装置及其制造方法

Country Status (3)

Country Link
US (1) US20240105899A1 (zh)
KR (1) KR20240043212A (zh)
CN (1) CN117766527A (zh)

Also Published As

Publication number Publication date
US20240105899A1 (en) 2024-03-28
KR20240043212A (ko) 2024-04-03

Similar Documents

Publication Publication Date Title
KR20210135383A (ko) 표시 장치
KR20230005033A (ko) 화소 및 이를 구비한 표시 장치
US20230121816A1 (en) Display device and manufacturing method thereof
CN114388553A (zh) 显示设备及其制造方法
KR20230055466A (ko) 표시 장치 및 이의 제조 방법
KR20220143225A (ko) 화소 및 이를 구비한 표시 장치
CN116613183A (zh) 显示装置
CN117766527A (zh) 显示装置及其制造方法
KR20220109538A (ko) 표시 장치
CN220106526U (zh) 显示装置
CN220963346U (zh) 显示装置
US20240038956A1 (en) Pixel and display device including the same
US20220109085A1 (en) Display device and manufacturing method thereof
CN218632042U (zh) 显示装置
EP4312270A1 (en) Display device and manufacturing method of display device
CN219800895U (zh) 显示装置
CN117650154A (zh) 显示装置及其制造方法
CN118019393A (zh) 显示装置
KR20220154315A (ko) 표시 장치 및 그의 제조 방법
KR20240002279A (ko) 표시 장치
KR20240010636A (ko) 표시 장치 및 그 제조 방법
KR20230174799A (ko) 표시 장치 및 이의 제조 방법
CN115377140A (zh) 显示设备及其制造方法
KR20230127409A (ko) 표시 장치 및 그 제조 방법
KR20240072438A (ko) 표시 장치 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication