KR20220022949A - 타일드 표시 장치 - Google Patents

타일드 표시 장치 Download PDF

Info

Publication number
KR20220022949A
KR20220022949A KR1020200104209A KR20200104209A KR20220022949A KR 20220022949 A KR20220022949 A KR 20220022949A KR 1020200104209 A KR1020200104209 A KR 1020200104209A KR 20200104209 A KR20200104209 A KR 20200104209A KR 20220022949 A KR20220022949 A KR 20220022949A
Authority
KR
South Korea
Prior art keywords
display device
light
region
area
pixel
Prior art date
Application number
KR1020200104209A
Other languages
English (en)
Inventor
오호길
김진석
박새론
심승보
이응규
장재수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200104209A priority Critical patent/KR20220022949A/ko
Priority to US17/443,575 priority patent/US20220059611A1/en
Publication of KR20220022949A publication Critical patent/KR20220022949A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/342—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines
    • G09G3/3426—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines the different display panel areas being distributed in two dimensions, e.g. matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/3293—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예에 의하면, 제1 화소를 포함하는 제1 표시 장치; 및 상기 제1 표시 장치와 결합 영역에서 연결되고, 제2 화소를 포함하는 제2 표시 장치; 상기 제1 표시 장치와 상기 제2 표시 장치는 평면 상에서 볼 때, 상기 결합 영역에서 서로 중첩하는, 타일드 표시 장치가 제공될 수 있다.

Description

타일드 표시 장치{TILED DISPLAY DEVICE}
본 발명은 타일드 표시 장치에 관한 것이다.
표시 장치는 발광 다이오드(LED; Light Emitting Diode)와 같은 발광 소자를 화소의 광원으로 이용하여 영상을 표시할 수 있다. 발광 다이오드는 열악한 환경 조건에서도 비교적 양호한 내구성을 나타내며, 수명 및 휘도 측면에서도 우수한 성능을 나타낸다. 신뢰성이 높은 무기 결정 구조의 재료를 이용하여 발광 다이오드를 제조하고, 이를 표시 장치의 표시 패널에 배치하여 화소 광원으로 이용하기 위한 연구가 진행되고 있다.
한편, 다수의 표시 패널을 포함하는 타일드 표시 장치의 경우, 표시 패널의 비표시 영역(또는, 베젤(bezel) 영역)이 사용자에게 시인되어 표시 패널들이 서로 분리된 화면으로 인식되고, 사용자의 몰입이 방해될 수 있다. 이에 따라, 비표시 영역이 최소화된 표시 패널 및 표시 장치가 요구되고 있다.
본 발명의 일 과제는, 타일드 표시 장치를 구성하는 복수의 표시 패널 사이에 위치한 비표시 영역이 최소화 되어, 외부 시인성이 개선된 타일드 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 의하면, 제1 화소를 포함하는 제1 표시 장치; 및 상기 제1 표시 장치와 결합 영역에서 연결되고, 제2 화소를 포함하는제2 표시 장치; 상기 제1 표시 장치와 상기 제2 표시 장치는 평면 상에서 볼 때, 상기 결합 영역에서 서로 중첩하는, 타일드 표시 장치가 제공될 수 있다.
상기 제2 표시 장치의 적어도 일부는, 상기 제2 표시 장치의 두께 방향을 기준으로 할 때 상기 제1 표시 장치의 하부에 위치하는, 타일드 표시 장치가 제공될 수 있다.
상기 제1 표시 장치는 상기 결합 영역 내에 위치하는 제1 외곽 영역을 포함하고, 상기 제2 표시 장치는 상기 결합 영역 내에 위치하는 제2 외곽 영역을 포함하는, 타일드 표시 장치가 제공될 수 있다.
상기 제1 외곽 영역과 상기 제2 외곽 영역은 평면 상에서 볼 때, 서로 중첩하지 않는, 타일드 표시 장치가 제공될 수 있다.
상기 제1 화소가 상기 제1 외곽 영역에 배치됨 없이, 상기 제1 외곽 영역에서는 광이 발산되는, 타일드 표시 장치가 제공될 수 있다.
상기 제2 표시 장치는, 상기 결합 영역 내에 위치하고 전기적 신호가 제공되는 경우 광을 출력할 수 있는 발광 소자가 배치되는 더미 화소 영역을 더 포함하는, 타일드 표시 장치가 제공될 수 있다.
상기 더미 화소 영역은 평면 상에서 볼 때, 상기 제1 외곽 영역과 중첩하는, 타일드 표시 장치가 제공될 수 있다.
상기 제1 화소의 적어도 일부는 평면 상에서 볼 때, 상기 제2 외곽 영역과 중첩하고, 상기 제2 외곽 영역에서는 광이 제공될 수 있는, 타일드 표시 장치가 제공될 수 있다.
상기 더미 화소 영역으로부터 출력된 광은 상기 제1 외곽 영역을 투과하여 외부로 발산되는, 타일드 표시 장치가 제공될 수 있다.
상기 제1 표시 장치는 제공되는 광의 파장을 변환시킬 수 있는 제1 광 제어부; 를 포함하고, 상기 제2 표시 장치는 제공되는 광의 파장을 변환시킬 수 있는 제2 광 제어부; 를 포함하는, 타일드 표시 장치가 제공될 수 있다.
상기 제1 광 제어부의 적어도 일부는 상기 제1 외곽 영역 내에 위치하고, 상기 제2 광 제어부의 적어도 일부는 상기 더미 화소 영역 내에 위치하는, 타일드 표시 장치가 제공될 수 있다.
상기 제2 광 제어부는 상기 제2 외곽 영역 내에 배치되지 않는, 타일드 표시 장치가 제공될 수 있다.
상기 제1 외곽 영역 내에 위치한 상기 제1 광 제어부는, 제공되는 광을 백색광으로 변환시킬 수 있는, 타일드 표시 장치가 제공될 수 있다.
상기 제1 외곽 영역 내에 위치한 상기 제1 광 제어부는 제1 파장 변환 물질 및 제2 파장 변환 물질을 포함하고, 상기 제1 파장 변환 물질은 제1 색의 광을 제2 색의 광으로 변환시킬 수 있고, 상기 제2 파장 변환 물질은 상기 제1 색의 광을 제3 색의 광으로 변환시킬 수 있는, 타일드 표시 장치가 제공될 수 있다.
상기 제2 표시 장치는 상기 더미 화소 영역에서 청색광을 출력할 수 있는, 타일드 표시 장치가 제공될 수 있다.
상기 더미 화소 영역으로부터 제1 파장을 가진 제1 광이 출력되고, 상기 제1 광은 상기 제1 표시 장치의 상기 제1 외곽 영역을 투과하여 제2 파장을 가진 제2 광으로 변환되고, 상기 제1 파장과 상기 제2 파장은 서로 상이한, 타일드 표시 장치가 제공될 수 있다.
상기 제2 표시 장치는, 상기 더미 화소 영역에서 제1 색의 광을 출력하고, 상기 더미 화소 영역과 가장 인접한 화소 영역에서 상기 제1 색의 광을 출력하는, 타일드 표시 장치가 제공될 수 있다.
상기 제2 표시 장치는 상기 더미 화소 영역에서 제1 휘도를 가진 광을 출력하고, 상기 더미 화소 영역과 가장 인접한 화소 영역에서 제2 휘도를 가진 광을 출력하고, 상기 제1 휘도와 상기 제2 휘도는 동일한, 표시 장치가 제공될 수 있다.
상기 제1 표시 장치는 적어도 일부가 굽어진 제1 벤딩 영역을 가지고, 상기 제2 표시 장치는 적어도 일부가 굽어진 제2 벤딩 영역을 가지고, 상기 제1 벤딩 영역과 상기 제2 벤딩 영역은 상기 결합 영역에서 중첩하는, 타일드 표시 장치가 제공될 수 있다.
상기 제1 표시 장치는 제1 기판을 포함하고, 상기 제2 표시 장치는 제2 기판을 포함하고, 상기 제1 기판은 제1-1 두께를 가진 제1-1 기판 영역 및 상기 제1-1 두께보다 얇은 제1-2 두께를 가진 제1-2 기판 영역을 포함하고, 상기 제2 기판은 제2-1 두께를 가진 제2-1 기판 영역 및 상기 제2-1 두께보다 얇은 제2-2 두께를 가진 제2-2 기판 영역을 포함하고, 상기 제1-2 기판 영역과 상기 제2-2 기판 영역은 상기 결합 영역에서 평면 상에서 볼 때 중첩하는, 타일드 표시 장치가 제공될 수 있다.
본 발명의 과제의 해결 수단이 상술한 해결 수단들로 제한되는 것은 아니며, 언급되지 아니한 해결 수단들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 의하면, 외부 시인성이 개선된 타일드 표시 장치가 제공될 수 있다.
본 발명의 효과가 상술한 효과들로 제한되는 것은 아니며, 언급되지 아니한 효과들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 일 실시예에 따른 타일드 표시 장치를 나타낸 평면도이다.
도 2는 일 실시예에 따른 타일드 표시 장치에 포함된 표시 장치를 나타내는 단면도이다.
도 3은 일 실시예에 따른 타일드 표시 장치에 포함된 화소의 화소 구동 회로를 나타낸 도면이다.
도 4는 일 실시예에 따른 타일드 표시 장치에 포함된 화소를 나타낸 단면도이다.
도 5 및 도 6은 도 1의 Ⅰ~Ⅰ’에 따른 단면도이다.
도 7은 일 실시예에 따른 타일드 표시 장치의 결합 영역을 나타낸 단면도이다.
도 8은 도 7의 EA1 영역의 확대도이다.
도 9는 도 7의 EA2 영역의 확대도이다.
도 10 및 도 11은 또 다른 실시예에 따른 타일드 표시 장치의 결합 영역을 나타낸 단면도이다.
본 명세서에 기재된 실시예는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 사상을 명확히 설명하기 위한 것이므로, 본 발명이 본 명세서에 기재된 실시예에 의해 한정되는 것은 아니며, 본 발명의 범위는 본 발명의 사상을 벗어나지 아니하는 수정예 또는 변형예를 포함하는 것으로 해석되어야 한다.
본 명세서에서 사용되는 용어는 본 발명에서의 기능을 고려하여 가능한 현재 널리 사용되고 있는 일반적인 용어를 선택하였으나 이는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자의 의도, 관례 또는 새로운 기술의 출현 등에 따라 달라질 수 있다. 다만, 이와 달리 특정한 용어를 임의의 의미로 정의하여 사용하는 경우에는 그 용어의 의미에 관하여 별도로 기재할 것이다. 따라서 본 명세서에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가진 실질적인 의미와 본 명세서의 전반에 걸친 내용을 토대로 해석되어야 한다.
본 명세서에 첨부된 도면은 본 발명을 용이하게 설명하기 위한 것으로 도면에 도시된 형상은 본 발명의 이해를 돕기 위하여 필요에 따라 과장되어 표시된 것일 수 있으므로 본 발명이 도면에 의해 한정되는 것은 아니다.
본 명세서에서 본 발명에 관련된 공지의 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에 이에 관한 자세한 설명은 필요에 따라 생략하기로 한다.
본 발명은 타일드 표시 장치에 관한 것이다.
이하에서는 도 1 내지 도 11을 참조하여 일 실시예에 따른 타일드 표시 장치에 관하여 서술한다.
도 1은 일 실시예에 따른 타일드 표시 장치를 나타낸 평면도이다.
타일드 표시 장치(TDD; Tiled Display Device)는 시각 데이터를 사용자에게 제공할 수 있다. 타일드 표시 장치(TDD)는 제3 방향(DR3)을 따라서 광을 출력할 수 있다.
타일드 표시 장치(TDD)는 복수의 표시 장치(DD)가 결합되어 구현될 수 있다. 타일드 표시 장치(TDD)는 복수의 표시 장치(DD)가 결합되어 대화면을 나타낼 수 있고, 이에 따라 옥외 광고 등 넓은 표시면이 요구되는 분야에 적용될 수 있다.
타일드 표시 장치(TDD)에 포함된 복수의 표시 장치(DD)는 제1 내지 제4 표시 장치(DD1~DD4)를 포함할 수 있다. 일 예에 따르면, 타일드 표시 장치(TDD)는 네 개의 표시 장치를 포함할 수 있으나, 타일드 표시 장치(TDD)를 구성하는 표시 장치의 개수는 특정 예시에 한정되지 않는다.
타일드 표시 장치(TDD)는 화소(PXL), 표시 영역(DA), 비표시 영역(NDA), 및 결합 영역(BA)을 포함할 수 있다.
표시 영역(DA)에서는 광이 출력될 수 있다. 표시 영역(DA) 상에는 화소(PXL)가 배치될 수 있다. 표시 영역(DA)은 타일드 표시 장치(TDD)의 일 면에 형성될 수 있으나, 이에 한정되지 않고, 타일드 표시 장치(TDD)의 측면 및/또는 배면에도 형성될 수 있다.
화소(PXL)는 제1 서브 화소(SP1), 제2 서브 화소(SP2), 및 제3 서브 화소(SP3)를 포함할 수 있다. 제1 내지 제3 서브 화소(SP1~SP3) 각각은 서로 상이한 색의 광을 출력할 수 있다. 일 예에 따르면, 제1 서브 화소(SP1)에서는 제1 색의 광이 출력되고, 제2 서브 화소(SP2)에서는 제2 색의 광이 출력되며, 제3 서브 화소(SP3)에서는 제3 색의 광이 출력될 수 있다.
제1 내지 제3 서브 화소(SP1~SP3) 각각은 발광 소자(도 3의 'LD' 참조)를 포함할 수 있다. 발광 소자(LD)는 전기적 정보가 제공되는 경우 광을 제공할 수 있다.
비표시 영역(NDA)에서는 광이 출력되지 않을 수 있다. 비표시 영역(NDA)은 표시 영역(DA) 및 결합 영역(BA) 외 영역으로서, 비표시 영역(NDA) 상에는 화소(PXL)가 배치되지 않을 수 있다.
결합 영역(BA)은 타일드 표시 장치(TDD)에 포함된 복수의 표시 장치(DD) 사이의 영역을 의미할 수 있다. 예를 들어, 결합 영역(BA)의 적어도 일부는 제1 표시 장치(DD1)와 제2 표시 장치(DD2) 사이에 배치될 수 있다.
복수의 표시 장치(DD)는 결합 영역(BA)에서 중첩될 수 있다. 예를 들어, 제1 표시 장치(DD1)와 제2 표시 장치(DD2) 각각의 적어도 일부는, 평면 상에서 볼 때, 결합 영역(BA)에서 서로 중첩할 수 있다. 제2 표시 장치(DD2)의 적어도 일부는, 제2 표시 장치(DD2)의 두께 방향을 기준으로할 때, 제1 표시 장치(DD1)의 하부에 위치할 수 있다. 이 때, 상기 두께 방향은 제3 방향(DR3)을 의미할 수 있다.
결합 영역(BA)에서는, 화소(PXL)가 배치되어 광이 출력될 수 있다. 결합 영역(BA)에 중첩된 표시 장치 중 적어도 어느 하나에는, 화소(PXL)가 위치할 수 있다.
결합 영역(BA)에 관한 상세한 내용은 도 7 내지 도 11을 참조하여 후술되므로 중복될 수 있는 내용은 생략한다.
도 2는 일 실시예에 따른 타일드 표시 장치에 포함된 표시 장치를 나타내는 단면도이다.
도 2를 참조하면, 표시 장치(DD)는 표시 패널(DP), 접착 부재(ADL), 및 윈도우(WD)를 포함할 수 있다.
표시 패널(DP)은 광을 제공하는 화소(PXL)를 포함할 수 있다. 표시 패널(DP)은 다양한 형태로 구현될 수 있다. 예를 들어, 표시 패널(DP)은 유기 발광 다이오드를 발광 소자로 이용하는 유기 발광 표시 패널(OLED; Organic Light Emitting Display panel), 초소형 발광 다이오드를 발광 소자로 이용하는 초소형 발광 다이오드 표시 패널(nano-scale LED display panel), 유기 발광 다이오드와 퀀텀 닷(quantum dot)을 이용하는 퀀텀 닷 유기 발광 표시 패널(QD OLED panel; Quantum Dot Organic Light Emitting Display panel), 초소형 발광 다이오드와 퀀텀 닷을 이용하는 퀀텀 닷 초소형 발광 다이오드 표시 패널(quantum dot nano-scale LED Display panel) 등과 같이 자발광이 가능한 표시 패널일 수 있다. 또는 표시 패널(DP)은 액정 표시 패널(LCD panel; Liquid Crystal Display panel), 전기영동 표시 패널(EPD panel; Electro-Phoretic Display panel), 및 일렉트로웨팅 표시 패널(EWD panel; Electro-Wetting Display panel)과 같은 비발광성 표시 패널일 수 있다.
윈도우(WD)는 표시 패널(DP) 상에 위치할 수 있다. 윈도우(WD)와 표시 패널(DP)은 접착 부재(ADL)에 의해 서로 부착될 수 있다. 일 예에 따르면, 접착 부재(ADL)는 수지(resin), 광투명 접착제(optical clear adhesive) 및 압력 민감 점착제(pressure sensitive adhesive)를 포함할 수 있으나 이에 한정되지 않는다. 혹은 실시예에 따라, 윈도우(WD)는 표시 패널(DP)과 일체로 형성될 수 있다. 이 경우 윈도우(WD)와 표시 패널(DP)은 단일 공정 내에 제조될 수 있다.
윈도우(WD)는 표시 패널(DP)을 보호할 수 있다. 윈도우(WD)는 외부 충격으로부터 표시 패널(DP)을 보호하고, 사용자에게 입력면 및/또는 표시면을 제공할 수 있다. 윈도우(WD)는 유리 또는 플라스틱을 포함한 다양한 물질을 포함할 수 있고, 단일 층 또는 다중 층으로 구성될 수 있다.
이하에서는, 도 3 내지 도 6을 참조하여 표시 패널(DP)에 관하여 설명 하도록 한다.
상술한 바와 같이 표시 패널(DP)은 화소(PXL)를 포함할 수 있다. 도 3 및 도 4는 표시 패널(DP)에 포함된 화소(PXL)를 설명하기 위한 도면이다. 도 3은 일 실시예에 따른 타일드 표시 장치에 포함된 화소의 화소 구동 회로를 나타낸 도면이다.
도 3을 참조하면, 일 실시예에 따른 표시 패널(DP)에 포함된 화소(PXL)는 화소 구동 회로(PXC)를 포함할 수 있다.
화소 구동 회로(PXC)는 제1 내지 제7 트랜지스터(T1 ~ T7) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 화소 구동 회로(PXC)는 발광 소자(LD)와 전기적으로 연결될 수 있다.
제1 트랜지스터(T1)의 제1 전극은 제5 트랜지스터(T5)를 경유하여 제1 전원(ELVDD)과 접속되고, 제1 트랜지스터(T1)의 제2 전극은 제6 트랜지스터(T6)를 경유하여 발광 소자(LD)의 애노드 전극에 접속될 수 있다. 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 관한 정보를 기초로 제1 전원(ELVDD)으로부터 발광 소자(LD)를 경유하여 제2 전원(ELVSS)으로 흐르는 전류 데이터를 제어할 수 있다. 제1 트랜지스터(T1)는 구동 트랜지스터일 수 있다.
제2 트랜지스터(T2)는 제1 트랜지스터(T1)의 제1 전극과 j번째 데이터 라인(Dj) 사이에 접속될 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 i번째 스캔 라인(Si)에 접속될 수 있다. 제2 트랜지스터(T2)는 i번째 스캔 라인(Si)으로부터 스캔 신호가 인가되는 경우 턴-온되고, j번째 데이터 라인(Dj)과 제1 트랜지스터(T1)의 제1 전극을 전기적으로 접속시킬 수 있다. 제2 트랜지스터(T2)는 스위칭 트랜지스터일 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 제1 노드(N1) 사이에 접속될 수 있다. 제3 트랜지스터(T3)는 i번째 스캔 라인(Si)으로부터 게이트-온 전압의 스캔 신호가 인가될 때 턴-온되고, 제1 트랜지스터(T1)의 제2 전극과 제1 노드(N1)를 전기적으로 접속시킬 수 있다.
제4 트랜지스터(T4)는 제1 노드(N1)와 초기화 전원(Vint)이 인가되는 초기화 전원 라인(IPL) 사이에 접속될 수 있다. 제4 트랜지스터(T4)의 게이트 전극은 i-1번째 스캔 라인(Si-1)에 접속될 수 있다. 제4 트랜지스터(T4)는 i-1번째 스캔 라인(Si-1)으로 스캔 신호가 인가될 때 턴-온되어 제1 노드(N1)로 초기화 전원(Vint)의 전압을 공급할 수 있다. 제4 트랜지스터(T4)는 초기화 트랜지스터일 수 있다.
제5 트랜지스터(T5)는 제1 전원(ELVDD)이 인가되는 전원 라인(PL)과 제1 트랜지스터(T1) 사이에 접속될 수 있다. 제5 트랜지스터(T5)의 게이트 전극은 i번째 발광 제어 라인(Ei)에 접속될 수 있다. 제5 트랜지스터(T5)는 i번째 발광 제어 라인(Ei)으로부터 게이트-오프 전압의 발광 제어 신호(예를 들어, 하이 레벨 전압)가 인가될 때 턴-오프되고, 그 외의 경우 턴-온될 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)와 발광 소자(LD) 사이에 접속될 수 있다. 제6 트랜지스터(T6)의 게이트 전극은 i번째 발광 제어 라인(Ei)에 접속될 수 있다. 제6 트랜지스터(T6)는 i번째 발광 제어 라인(Ei)으로부터 게이트-오프 전압의 발광 제어 신호가 인가될 때 턴-오프되고, 그 외의 경우 턴-온될 수 있다.
제7 트랜지스터(T7)는 초기화 전원 라인(IPL)과 발광 소자(LD)의 애노드 전극 사이에 접속될 수 있다. 제7 트랜지스터(T7)의 게이트 전극은 i+1번째 스캔 라인(Si+1)에 접속될 수 있다. 제7 트랜지스터(T7)는 i+1번째 스캔 라인(Si+1)으로부터 게이트-온 전압(예를 들어, 로우 레벨 전압)의 스캔 신호가 인가될 때 턴-온되어 초기화 전원(Vint)의 전압을 발광 소자(LD)의 애노드 전극으로 공급할 수 있다. 도 2에서 제7 트랜지스터(T7)의 게이트 전극이 i+1번째 스캔 라인(Si+1)에 접속되었지만, 본 발명이 이에 한정되지는 않는다. 일례로, 제7 트랜지스터(T7)의 게이트전극은 i번째 스캔 라인(Si)에 접속될 수 있다. 이 경우, 제7 트랜지스터(T7)는 i번째 스캔 라인(Si)으로부터 인가되는 게이트-온 전압의 스캔 신호에 의하여 턴-온된다.
초기화 전원(Vint)의 전압은 데이터 신호보다 낮은 전압으로 설정될 수 있다. 예를 들어, 초기화 전원(Vint)의 전압은 데이터 신호의 최저 전압 이하로 설정될 수 있다.
스토리지 커패시터(Cst)는 제1 전원(ELVDD)이 인가되는 전원 라인(PL)과 제1 노드(N1) 사이에 접속될 수 있다. 스토리지 커패시터(Cst)는 데이터 신호 및 제1 트랜지스터(T1)의 문턱 전압에 대응되는 전압에 관한 정보를 저장할 수 있다.
발광 소자(LD)의 애노드 전극은 제6 트랜지스터(T6)를 경유하여, 제1 트랜지스터(T1)와 접속될 수 있다. 발광 소자(LD)의 캐소드 전극은 제2 전원(ELVSS)에 접속될 수 있다.
발광 소자(LD)는 제1 트랜지스터(T1)로부터 공급되는 전류량에 대응하는 소정의 휘도의 광을 발산할 수 있다. 발광 소자(LD)로 전류가 흐를 수 있도록, 제1 전원(ELVDD)의 전압 값은 제2 전원(ELVSS)의 전압 값보다 높게 설정될 수 있다.
도 3에서는, 화소(PXL)가 단일(single) 발광 소자(LD)를 포함하는 것을 도시되어 있으나, 다른 실시예에서 화소(PXL)는 복수의 발광 소자들(LD)을 포함할 수 있으며, 복수의 발광 소자들(LD)은 상호 직렬, 병렬, 또는 직병렬로 연결될 수 있다.
추가적으로, 도 3에서는 i번째 스캔 라인(Si), i-1번째 스캔 라인(Si-1), i+1번째 스캔 라인(Si+1) 신호를 이용하여 화소(PXL)가 구동되는 것으로 기재하였으나, 본 발명이 이에 한정되지는 않는다. 일례로, i번째 스캔 라인(Si), i-1번째 스캔 라인(Si-1), i+1번째 스캔 라인(Si+1)은 각각 서로 다른 스캔 구동부로부터 스캔 신호를 공급받는 별도의 신호선일 수 있다.
도 4는 일 실시예에 따른 타일드 표시 장치에 포함된 화소를 나타낸 단면도이다.
도 4를 참조하면, 화소(PXL)는 베이스 층(BSL), 화소 회로부(PCL), 및 표시 소자부(DPL)를 포함할 수 있다. 도 4에서는 설명의 편의를 위해 도 3에 도시된 제1 내지 제7 트랜지스터(T1~T7) 중 제6 트랜지스터(T6)에 대응되는 트랜지스터에 관한 구성을 기준으로 서술하도록 한다.
베이스 층(BSL)은 경성 또는 연성의 기판일 수 있다. 일 예에 따르면, 베이스 층(BSL)은 경성(rigid) 소재 혹은 가요성(flexible) 소재를 포함할 수 있다. 일 예에 따르면, 가요성 소재는 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 셀룰로오스 트리아세테이트(cellulose triacetate), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 하나를 포함할 수 있다. 다만, 본 발명의 실시예에 적용되는 베이스 층(BSL)의 소재는 특정 예시에 한정되지 않는다.
화소 회로부(PCL)는 버퍼막(BFL), 제6 트랜지스터(T6), 게이트 절연막(GI), 제1 층간 절연막(ILD1), 제2 층간 절연막(ILD2), 브릿지 패턴(BRP), 전원선(PLE), 제1 컨택부(CNT1), 제2 컨택부(CNT2), 및 보호막(PSV)을 포함할 수 있다.
버퍼막(BFL)은 베이스 층(BSL) 상에 위치할 수 있다. 버퍼막(BFL)은 불순물이 외부로부터 확산되는 것을 방지할 수 있다. 버퍼막(BFL)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx) 등과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다.
제6 트랜지스터(T6)는 박막 트랜지스터일 수 있다. 일 예에 따르면, 제6 트랜지스터(T6)는 박막 트랜지스터 중 구동 트랜지스터일 수 있다. 제6 트랜지스터(T6)는 반도체 층(SCL), 게이트 전극(GE), 소스 전극(SE), 및 드레인 전극(DE)을 포함할 수 있다.
반도체 층(SCL)은 버퍼막(BFL) 상에 위치할 수 있다. 반도체 층(SCL)은 폴리실리콘(polysilicon), 아몰퍼스 실리콘(amorphous silicon) 및 산화물 반도체 중 적어도 하나를 포함할 수 있다.
반도체 층(SCL)은 소스 전극(SE)과 접촉하는 제1 접촉 영역 및 드레인 전극(DE)과 접촉하는 제2 접촉 영역을 포함할 수 있다.
상기 제1 접촉 영역과 상기 제2 접촉 영역은 불순물이 도핑된 반도체 패턴일 수 있다. 상기 제1 접촉 영역과 상기 제2 접촉 영역 사이의 영역은 채널 영역일 수 있다. 상기 채널 영역은 불순물이 도핑되지 않은 진성 반도체 패턴일 수 있다.
게이트 절연막(GI)은 반도체 층(SCL) 상에 제공될 수 있다. 게이트 절연막(GI)은 무기 재료를 포함할 수 있다. 일 예에 따르면, 게이트 절연막(GI)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy) 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다. 실시예에 따라, 게이트 절연막(GI)은 유기 재료를 포함할 수도 있다.
게이트 전극(GE)은 게이트 절연막(GI) 상에 위치할 수 있다. 게이트 전극(GE)의 위치는 반도체 층(SCL)의 채널 영역의 위치와 대응될 수 있다. 예를 들어, 게이트 전극(GE)은 게이트 절연막(GI)을 사이에 두고 반도체 층(SCL)의 채널 영역 상에 배치될 수 있다.
제1 층간 절연막(ILD1)은 게이트 전극(GE) 상에 위치할 수 있다. 제1 층간 절연막(ILD1)은 게이트 절연막(GI)과 마찬가지로, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy) 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
소스 전극(SE)과 드레인 전극(DE)은 제1 층간 절연막(ILD1) 상에 위치할 수 있다. 소스 전극(SE)은 게이트 절연막(GI)과 제1 층간 절연막(ILD1)을 관통하여 반도체 층(SCL)의 제1 접촉 영역과 접촉하고, 드레인 전극(DE)은 게이트 절연막(GI)과 제1 층간 절연막(ILD1)을 관통하여 반도체 층(SCL)의 제2 접촉 영역과 접촉할 수 있다.
제2 층간 절연막(ILD2)은 소스 전극(SE)과 드레인 전극(DE) 상에 위치할 수 있다. 제2 층간 절연막(ILD2)은 제1 층간 절연막(ILD1) 및 게이트 절연막(GI)과 마찬가지로, 무기 재료를 포함할 수 있다. 무기 재료로는, 제1 층간 절연막(ILD1) 및 게이트 절연막(GI)의 구성 물질로 예시된 물질들, 일 예로, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy) 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다. 실시예에 따라, 제2 층간 절연막(ILD2)은 유기 재료를 포함할 수도 있다.
브릿지 패턴(BRP)은 제2 층간 절연막(ILD2) 상에 배치될 수 있다. 브릿지 패턴(BRP)은 제2 층간 절연막(ILD2)을 관통하는 컨택홀을 통해 드레인 전극(DE)과 전기적으로 연결될 수 있다.
전원선(PLE)은 제2 층간 절연막(ILD2) 상에 배치될 수 있다. 전원선(PLE)에는 도 3을 참조하여 상술한 제2 전원(ELVSS)으로부터 전원이 공급될 수 있다.
보호막(PSV)은 제2 층간 절연막(ILD2) 상에 위치할 수 있다. 보호막(PSV)은 브릿지 패턴(BRP) 및 전원선(PLE)을 커버할 수 있다.
보호막(PSV)은 유기 절연막, 무기 절연막, 또는 상기 무기 절연막 상에 배치된 상기 유기 절연막을 포함하는 형태로 제공될 수 있다.
보호막(PSV)은 브릿지 패턴(BRP)의 일 영역과 전기적으로 연결되는 제1 컨택부(CNT1) 및 전원선(PLE)의 일 영역과 전기적으로 연결되는 제2 컨택부(CNT2)를 포함할 수 있다.
표시 소자부(DPL)는 뱅크 패턴(BNP), 제1 전극(EL1), 제2 전극(EL2), 제1 절연막(INS1), 발광 소자(LD), 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 제2 절연막(INS2), 뱅크(BNK), 및 제3 절연막(INS3)을 포함할 수 있다.
뱅크 패턴(BNP)은 상부 방향으로 돌출된 형상을 가질 수 있고, 뱅크 패턴(BNP) 상에는 제1 전극(EL1) 및 제2 전극(EL2)이 배열되어, 반사 격벽이 형성될 수 있다. 반사 격벽이 형성되어 발광 소자(LD)의 광 효율이 개선될 수 있다.
제1 전극(EL1)은 보호막(PSV) 상에 배열될 수 있다. 제1 전극(EL1)은 도 3을 참조하여 상술한 제1 전원(ELVDD)의 전압이 인가될 수 있는 경로일 수 있고, 발광 소자(LD)에 대한 전기적 정보가 제공될 수 있는 경로일 수 있다.
제2 전극(EL2)은 보호막(PSV) 상에 배열될 수 있다. 제2 전극(EL2)은 도 3을 참조하여 상술한 제2 전원(ELVSS)의 전압이 인가될 수 있는 경로일 수 있다.
제1 전극(EL1) 및 제2 전극(EL2)은 발광 소자(LD)의 발광 효율이 개선되도록 발광 소자(LD)로부터 발산된 광을 표시 방향으로 반사할 수 있다. 이 때, 상기 표시 방향은 제3 방향(DR3)일 수 있다.
제1 절연막(INS1)은 보호막(PSV) 상에 위치할 수 있다. 제1 절연막(INS1)은 제2 층간 절연막(ILD2)과 마찬가지로, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiON) 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
제1 절연막(INS1)의 적어도 일부는 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 제1 전극(EL1), 및/또는 제2 전극(EL2) 상에 배치되어, 전기적 연결을 안정시키고, 외부 영향을 감쇄시킬 수 있다.
제1 절연막(INS1) 상에는 발광 소자(LD)가 위치할 수 있다. 일 예에 따르면, 제1 절연막(INS1)은 소정의 홈을 가질 수 있고, 발광 소자(LD)의 적어도 일부가 상기 홈으로부터 형성된 단부에 접하고, 발광 소자(LD)의 또 다른 일부가 상기 홈로 인해 형성된 또 다른 단부에 접할 수 있다.
발광 소자(LD)는 제1 전극(EL1)과 제2 전극(EL2) 사이의 제1 절연막(INS1) 상에 위치할 수 있다. 발광 소자(LD)는 나노 혹은 마이크로 스케일을 가진 무기물을 포함한 소자일 수 있다.
발광 소자(LD)는 제1 반도체층, 제2 반도체층, 활성층 및 절연막을 포함할 수 있다. 제1 반도체층은 소정의 타입을 가지는 반도체층을 포함할 수 있고, 제2 반도체층은 상기 제1 반도체층과는 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 상기 제1 반도체층은 N형 반도체층을 포함하되, 상기 제2 반도체층은 P형 반도체층을 포함할 수 있다.
상기 제1 반도체층 및 상기 제2 반도체층은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 어느 하나의 반도체 재료를 포함할 수 있다.
활성층은 제1 반도체층과 제2 반도체층 사이에 위치할 수 있다. 상기 활성층은 단일 또는 다중 양자 우물 구조를 가질 수 있다.
발광 소자(LD)의 양단에 소정의 전압 이상의 전계가 인가되는 경우, 활성층 내에서 전자-정공 쌍이 결합하며 광이 발산될 수 있다.
제2 절연막(INS2)은 발광 소자(LD) 상에 위치할 수 있다. 제2 절연막(INS2)은 발광 소자(LD)의 상기 활성층에 대응되는 영역을 커버하도록 형성될 수 있다. 제2 절연막(INS2)은 유기 재료 혹은 무기 재료 중 적어도 어느 하나를 포함할 수 있다.
실시 형태에 따라 제2 절연막(INS2)의 적어도 일부는 발광 소자(LD)의 배면 상에 위치할 수 있다. 발광 소자(LD)의 배면 상에 형성된 제2 절연막(INS2)은 제2 절연막(INS2)이 발광 소자(LD) 상에 형성되는 과정에서 제1 절연막(INS1)과 발광 소자(LD) 사이의 빈 틈을 채울 수 있다.
제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 제1 절연막(INS1) 상에 위치할 수 있다. 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 각각 제1 절연막(INS1)에 형성된 컨택홀을 통해 제1 전극(EL1) 및 제2 전극(EL2)에 전기적으로 연결될 수 있다.
제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin Zinc Oxide)를 포함한 도전성 물질 중 적어도 어느 하나를 포함할 수 있다.
제1 전극(EL1)을 통해 제공된 전기적 신호는 제1 컨택 전극(CNE1)을 통해 발광 소자(LD)에 제공될 수 있고, 이 때 제공된 전기적 신호를 기초로 발광 소자(LD)는 광을 발산할 수 있다.
제2 전극(EL2)을 통해 제공된 전기적 신호는 제2 컨택 전극(CNE2)을 통해 발광 소자(LD)에 제공될 수 있다.
뱅크(BNK)는 화소(PXL)의 발광 영역(도 5의 'EMA' 참조)을 정의하는 구조물일 수 있다. 발광 영역(EMA)은 발광 소자(LD)로부터 광이 방출되는 영역을 의미할 수 있다. 예를 들어, 뱅크(BNK)는 화소(PXL)의 발광 소자(LD)를 둘러싸도록 인접한 발광 소자(LD) 사이의 경계 영역에 배치될 수 있다.
제3 절연막(INS3)은 뱅크(BNK), 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 및 제2 절연막(INS2) 상에 배열될 수 있다. 제3 절연막(INS3)은 유기 재료 혹은 무기 재료 중 어느 하나를 포함할 수 있다. 제3 절연막(INS3)은 외부 영향으로부터 표시 소자부(DPL)를 보호할 수 있다.
발광 소자(LD), 및 전극 등에 관한 배치 관계는 도 4를 참조하여 상술한 예시에 한정되지 않으며, 변형 가능한 다양한 실시 형태에 따른 배치 관계가 구현될 수 있다.
이하에서는, 도 5 및 도 6을 참조하여 표시 패널(DP)에 포함된 광 제어부(LCP)를 설명한다. 설명의 편의를 위해, 화소 회로부(PCL) 및 표시 소자부(DPL)에 관한 구체적인 구조 및 중복될 수 있는 내용은 생략하며 광 제어부(LCP)를 포함한 표시 패널(DP)의 일부 구조에 대하여 상세하게 서술한다.
도 5 및 도 6은 도 1의 Ⅰ~Ⅰ'에 따른 단면도이다.
화소(PXL)는 광 제어부(LCP) 및 상부 기판(UPL)을 포함할 수 있다. 광 제어부(LCP)는 색상 변환부(CCL) 및 색상 필터부(CFL)를 포함할 수 있다.
발광 소자(LD)는 제1 발광 소자(LD1), 제2 발광 소자(LD2), 및 제3 발광 소자(LD3)를 포함할 수 있다. 제1 발광 소자(LD1)는 제1 서브 화소(SP1)에 포함될 수 있다. 제2 발광 소자(LD2)는 제2 서브 화소(SP2)에 포함될 수 있다. 제3 발광 소자(LD3)는 제3 서브 화소(SP3)에 포함될 수 있다.
색상 변환부(CCL)는 블랙 매트릭스(BM), 복수의 파장 변환 패턴(530, 540), 및 제1 광 투과 패턴(550)을 포함할 수 있다. 복수의 파장 변환 패턴(530, 540)은 제1 파장 변환 패턴(530) 및 제2 파장 변환 패턴(540)을 포함할 수 있다.
블랙 매트릭스(BM)는 비발광 영역(NEA) 내의 색상 필터부(CFL)와 표시 소자부(DPL) 사이에 위치할 수 있다. 블랙 매트릭스(BM)는 발광 영역(EMA) 및 비발광 영역(NEA)을 정의할 수 있다.
발광 영역(EMA)은 광이 방출되는 영역을 의미하며, 비발광 영역(NEA)은 광이 방출되지 않는 영역을 의미할 수 있다. 예를 들어, 블랙 매트릭스(BM)가 배치되는 영역은 광이 방출되지 않는 비발광 영역(NEA)에 해당할 수 있다. 블랙 매트릭스(BM)는 차광성 및/또는 반사성 물질을 포함할 수 있다.
제1 파장 변환 패턴(530)은 평면 상에서 볼 때, 제1 서브 화소(SP1)의 발광 영역(EMA) 내에 위치할 수 있다.
제1 파장 변환 패턴(530)은 제1 파장 변환 물질(531), 제1 베이스 수지(532) 및 제1 산란체(533)를 포함할 수 있다.
제1 파장 변환 물질(531)은 인가되는 광의 피크 파장을 변환시킬 수 있다. 일 예에 따르면 제1 파장 변환 물질(531)은 청색광을 610nm 내지 650nm의 파장을 가지는 적색광으로 변환시킬 수 있다.
제1 파장 변환 물질(531)은 양자점(QD; Quantum Dot), 양자 막대 혹은 형광체일 수 있다.
이 때, 양자점은 전자가 전도대에서 가전자대로 전이하면서 특정 파장의 광을 방출하는 입자상 물질을 의미할 수 있다. 양자점은 반도체 나노 결정 물질일 수 있다. 양자점은 그 조성 및 크기에 따라 특정 밴드갭을 가져 광을 흡수한 후 고유의 파장을 갖는 광을 방출할 수 있다. 양자점의 반도체 나노 결정의 예로는 IV족계 나노 결정, II-VI족계 화합물 나노 결정, III-V족계 화합물 나노 결정, IV-VI족계 나노 결정 또는 이들의 조합 등을 들 수 있다.
제1 베이스 수지(532)는 광 투과율이 높고, 제1 파장 변환 물질(531)에 대한 분산 특성이 우수할 수 있다. 예를 들어, 제1 베이스 수지(532)는 에폭시계 수지, 아크릴계 수지, 카도계 수지 또는 이미드계 수지 등의 유기 재료를 포함할 수 있다.
제1 산란체(533)는 제1 베이스 수지(532)와 상이한 굴절율을 가지고, 제1 베이스 수지(532)와 광학 계면을 형성할 수 있다. 제1 산란체(533)는 광 산란 입자일 수 있다. 일 예에 따르면, 제1 산란체(533)는 금속 산화물 입자 또는 유기 입자일 수 있다.
제2 파장 변환 패턴(540)은 평면 상에서 볼 때, 제2 서브 화소(SP2)의 발광 영역(EMA) 내에 위치할 수 있다. 제2 파장 변환 패턴(540)은 제2 파장 변환 물질(541), 제2 베이스 수지(542) 및 제2 산란체(543)를 포함할 수 있다.
제2 파장 변환 물질(541)은 인가되는 광의 피크 파장을 변환시킬 수 있다. 일 예에 따르면 제2 파장 변환 물질(541)은 청색광을 510nm 내지 550nm의 파장을 가지는 녹색광으로 변환시킬 수 있다.
제2 파장 변환 물질(541)은 양자점, 양자 막대 혹은 형광체일 수 있다.
제2 베이스 수지(542)는 광 투과율이 높고, 제2 파장 변환 물질(541)에 대한 분산 특성이 우수할 수 있다. 예를 들어, 제2 베이스 수지(542)는 제1 베이스 수지(532)와 마찬가지로, 에폭시계 수지, 아크릴계 수지, 카도계 수지 또는 이미드계 수지 등의 유기 재료를 포함할 수 있다.
제2 산란체(543)는 제2 베이스 수지(542)와 상이한 굴절율을 가지고, 제2 베이스 수지(542)와 광학 계면을 형성할 수 있다. 제2 산란체(543)는 광 산란 입자일 수 있다.
제1 광 투과 패턴(550)은 평면 상에서 볼 때, 제3 서브 화소(SP3)의 발광 영역(EMA) 내에 위치할 수 있다. 제1 광 투과 패턴(550)은 제3 베이스 수지(552) 및 제3 산란체(553)를 포함할 수 있다.
제3 베이스 수지(552)는 광 투과율이 높고, 제3 산란체(553)에 대한 분산 특성이 우수할 수 있다. 예를 들어, 제3 베이스 수지(552)는 제1 베이스 수지(532)와 마찬가지로, 에폭시계 수지, 아크릴계 수지, 카도계 수지 또는 이미드계 수지 등의 유기 재료를 포함할 수 있다.
제3 산란체(553)는 제3 베이스 수지(552)와 상이한 굴절율을 가지고, 제3 베이스 수지(552)와 광학 계면을 형성할 수 있다. 일 예에 따르면, 제3 산란체(553)는 광 산란 입자일 수 있다.
캡핑층(582)은 컬러 필터(CF)와 함께 제1 파장 변환 패턴(530), 제2 파장 변환 패턴(540), 및 제1 광 투과 패턴(550)을 밀봉할 수 있고, 이에 따라 외부로부터 수분 또는 공기 등의 불순물이 침투하여 제1 파장 변환 패턴(530), 제2 파장 변환 패턴(540) 및 제1 광 투과 패턴(550)을 손상시키거나 오염시키는 것을 방지할 수 있다. 캡핑층(582)은 무기 재료 혹은 유기 재료 중 적어도 어느 하나를 포함할 수 있다.
실시예에 따라 색상 변환부(CCL)는 캡핑층(582)에 의해 표시 소자부(DPL)와 분리되지 않을 수 있다. 도 6을 참조하면, 제1 파장 변환 패턴(530), 제2 파장 변환 패턴(540), 및 제1 광 투과 패턴(550)은 발광 소자(LD) 및 발광 소자(LD)에 대한 전극 구성과 캡핑층(582)에 의해 커버될 수 있다.
상기 실시 형태에 의하면, 제2 뱅크(BNK2)가 포함되어, 제1 파장 변환 패턴(530), 제2 파장 변환 패턴(540), 및 제1 광 투과 패턴(550)의 위치를 정의할 수 있다. 제2 뱅크(BNK2)는 블랙 매트릭스(BM)와 마찬가지로 차광성 물질 혹은 반사성 물질을 포함할 수 있다.
색상 필터부(CFL)는 차광 패턴(LBP) 및 복수의 컬러 필터부(CFL)를 포함할 수 있다. 복수의 컬러 필터(CF)는 제1 컬러 필터(CF1), 제2 컬러 필터(CF2), 및 제3 컬러 필터(CF3)를 포함할 수 있다.
차광 패턴(LBP)은 비발광 영역(NEA) 내에 위치할 수 있다. 차광 패턴(LBP)은 발광 영역(EMA)의 경계를 따라 배치되고, 광 투과를 차단할 수 있다. 차광 패턴(LBP)은 차광성 재료를 포함할 수 있다. 일 예에 따르면 차광 패턴(LBP)은 블랙 매트릭스(BM)와 동일한 물질로 구성될 수 있으나 이에 한정되지 않는다.
복수의 컬러 필터(CF) 중 어느 하나는 특정 파장을 가지는 광을 선택적으로 투과하되, 상기 특정 파장과 상이한 파장의 광을 흡수할 수 있다. 컬러 필터(CF)를 통과한 광은 적색(red), 녹색(green) 및 청색(blue)의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 다만 컬러 필터(CF)를 통과한 광의 표시 색이 기본색으로 제한되는 것은 아니며, 청록색(cyan), 자홍색(magenta), 옐로(yellow) 및 화이트(white) 계열의 색 중 어느 하나를 표시할 수도 있다.
제1 컬러 필터(CF1)는 제1 서브 화소(SP1)의 발광 영역(EMA)에 배치될 수 있다. 제1 컬러 필터(CF1)는 제1 색의 광을 투과하되, 제2 색의 광 및 제3 색의 광을 흡수할 수 있다. 제1 컬러 필터(CF1)는 제1 색에 관한 색제(colorant)를 포함할 수 있다.
제2 컬러 필터(CF2)는 제2 서브 화소(SP2)의 발광 영역(EMA)에 배치될 수 있다. 제2 컬러 필터(CF2)는 제2 색의 광을 투과하되, 제1 색의 광 및 제3 색의 광을 흡수할 수 있다. 제2 컬러 필터(CF2)는 제2 색에 관한 색제를 포함할 수 있다.
제3 컬러 필터(CF3)는 제3 서브 화소(SP3)의 발광 영역(EMA)에 배치될 수 있다. 제3 컬러 필터(CF3)는 제3 색의 광을 투과하되, 제1 색의 광 및 제2 색의 광을 흡수할 수 있다. 제3 컬러 필터(CF3)는 제3 색에 관한 색제를 포함할 수 있다.
상부 기판(UPL)은 광 제어부(LCP) 상에 배치될 수 있다. 상부 기판(UPL)은 광 투과성을 가지는 물질을 포함할 수 있다. 상부 기판(UPL)은 경성(rigid) 기판이거나 가요성(flexible) 기판일 수 있다. 일 예에 따르면, 상부 기판(UPL)은 윈도우 부재 혹은 봉지 기판일 수 있다. 실시 형태에 따라 상부 기판(UPL)은 표시 장치(DD)에 포함되지 않을 수 있다.
이하에서는, 타일드 표시 장치(TDD)에 구비된 복수의 표시 장치(DD)가 연결된 결합 영역(BA)에 관하여 상세히 설명하도록 한다.
도 7은 일 실시예에 따른 타일드 표시 장치의 결합 영역을 나타낸 단면도이다.
도 1을 참조하여 상술한 바와 같이, 타일드 표시 장치(TDD)는 복수의 표시 장치(DD)가 결합된 형태로 제공된다. 예를 들어, 결합 영역(BA)의 적어도 일부는 제1 표시 장치(DD1)와 제2 표시 장치(DD2)가 서로 연결된 영역일 수 있다. 결합 영역(BA)의 또 다른 일부는 제1 표시 장치(DD1)와 제3 표시 장치(DD3)가 서로 연결된 영역일 수 있다. 결합 영역(BA)의 또 다른 일부는 제2 표시 장치(DD2)와 제4 표시 장치(DD4)가 서로 연결된 영역일 수 있다. 결합 영역(BA)의 또 다른 일부는 제3 표시 장치(DD3)와 제4 표시 장치(DD4)가 서로 연결된 영역일 수 있다. 이하에서는 설명의 편의상 결합 영역(BA) 중 제1 표시 장치(DD1)와 제2 표시 장치(DD2)가 연결된 영역을 기준으로 서술한다.
도 7을 참조하면, 제1 표시 장치(DD1)와 제2 표시 장치(DD2)는 결합 영역(BA)에서 서로 연결될 수 있다. 일 예에 따르면, 도면에 도시되지 않았으나, 제1 표시 장치(DD1)와 제2 표시 장치(DD2) 사이에는 접착층이 제공되어 서로 결합될 수 있다. 상기 접착층은 수지(resin), 광투명 접착제(optical clear adhesive) 및 압력 민감 점착제(pressure sensitive adhesive)를 포함할 수 잇으나 이에 한정되지 않고, 서로 다른 층을 연결시킬 수 있는 공지된 다양한 접착 물질이 포함될 수 있다.
제1 표시 장치(DD1)와 제2 표시 장치(DD2)는 제3 방향(DR3)을 기준으로 할 때, 상이한 높이에 배치될 수 있다.
제1 표시 장치(DD1)의 적어도 일부와 제2 표시 장치(DD2)의 적어도 일부는 서로 중첩할 수 있다. 제1 표시 장치(DD1)와 제2 표시 장치(DD2)는 평면 상에서 볼 때, 결합 영역(BA)에서 중첩할 수 있다.
제1 표시 장치(DD1)는 제1 외곽 영역(112)을 포함할 수 있다. 제1 외곽 영역(112)은 결합 영역(BA) 내에 위치할 수 있다. 제1 외곽 영역(112)은 평면 상에서 볼 때, 제1 표시 장치(DD1)와 제2 표시 장치(DD2)에 대한 결합 영역(BA)과 중첩할 수 있다.
제1 외곽 영역(112)에는, 제1 표시 장치(DD1)의 배선들이 위치할 수 있다. 이로 인해, 제1 표시 장치(DD1)의 화소(PXL)는 제1 외곽 영역(112)에 구비되기 곤란할 수 있다. 이에 따라 제1 외곽 영역(112)에는 발광 소자(LD) 및 이에 관한 전극 구성이 포함되지 않을 수 있다.
다만, 제1 외곽 영역(112)에는 광 제어부(LCP)가 포함될 수 있다. 도 8은 도 7의 EA1 영역의 확대도이다. 도 8을 참조하면, 제1 외곽 영역(112) 내에는 광 제어부(LCP)가 위치할 수 있다.
일 실시예에 의하면, 제1 외곽 영역(112)에 구비된 광 제어부(LCP)는 제3 파장 변환 패턴(560)을 포함하는 색상 변환부(CCL) 및 제4 컬러 필터(CF4)를 포함하는 색상 필터부(CFL)를 포함할 수 있다.
제3 파장 변환 패턴(560)은 제3 파장 변환 물질(561), 제4 파장 변환 물질(564), 제4 베이스 수지(562), 및 제4 산란체(563)를 포함할 수 있다.
제3 파장 변환 물질(561)은 인가되는 광의 피크 파장을 변환시킬 수 있다. 일 예에 따르면, 제3 파장 변환 물질(561)은 청색광을 610nm 내지 650nm의 파장을 가지는 적색광으로 변환시킬 수 있다. 즉 제3 파장 변환 물질(561)은 제1 파장 변환 물질(531)과 실질적으로 동일할 수 있다. 제3 파장 변환 물질(561)은 양자점, 양자 막대 혹은 형광체일 수 있다.
제4 파장 변환 물질(564)은 인가되는 광의 피크 파장을 변환시킬 수 있다. 일 예에 따르면, 제4 파장 변환 물질(564)은 청색광을 510nm 내지 550nm의 파장을 가지는 녹색광으로 변환시킬 수 있다. 즉 제4 파장 변환 물질(564)은 제2 파장 변환 물질(541)과 실질적으로 동일할 수 있다. 제4 파장 변환 물질(564)은 양자점, 양자 막대 혹은 형광체일 수 있다.
제4 베이스 수지(562)는 광 투과율이 높고, 제4 산란체(563)에 대한 분산 특성이 우수할 수 있다. 일 예에 따르면, 제4 베이스 수지(562)는 제3 베이스 수지(552)와 마찬가지로, 에폭시계 수지, 아크릴계 수지, 카도계 수지 또는 이미드계 수지 등의 유기 재료를 포함할 수 있다.
제4 산란체(563)는 제4 베이스 수지(562)와 상이한 굴절률을 가지고 제4 베이스 수지(562)와 광학 계면을 형성할 수 있다. 일 예에 따르면, 제4 산란체(563)는 광 산란 입자일 수 있다.
제3 파장 변환 패턴(560)을 투과한 광은 백색광일 수 있다. 예를 들어, 제3 파장 변환 패턴(560)을 포함하는 색상 변환부(CCL)에 청색광이 제공되는 경우, 제공된 청색광의 적어도 일부는 제3 파장 변환 물질(561)에 의해 적색광으로 변환되고, 제공된 청색광의 또 다른 일부는 제4 파장 변환 물질(564)에 의해 녹색광으로 변환될 수 있다. 즉 제3 파장 변환 패턴(560)을 투과한 광은 청색광, 녹색광, 및 적색광을 포함하여, 백색광을 나타낼 수 있다.
제4 컬러 필터(CF4)는 제1 외곽 영역(112) 내에 배치될 수 있다. 제4 컬러 필터(CF4)는 제4 색의 광을 투과할 수 있다. 이 때, 상기 제4 색은 백색(white color)을 의미할 수 있다.
다시 도 7을 참조하면, 제2 표시 장치(DD2)는 제2 외곽 영역(212)을 포함할 수 있다. 제2 외곽 영역(212)은 결합 영역(BA) 내에 위치할 수 있다. 제2 외곽 영역(212)은 평면 상에서 볼 때, 제1 표시 장치(DD1)와 제2 표시 장치(DD2)에 대한 결합 영역(BA)과 중첩할 수 있다. 제2 외곽 영역(212)은 평면 상에서 볼 때, 제1 외곽 영역(112)과 중첩하지 않을 수 있다.
제2 외곽 영역(212)에는, 제2 표시 장치(DD2)의 배선들이 위치할 수 있다. 이로 인해, 제1 표시 장치(DD1)와 마찬가지로, 제2 표시 장치(DD2)의 화소(PXL)는 제2 외곽 영역(212)에 구비되기 곤란할 수 있다.
제2 외곽 영역(212)에는 발광 소자(LD)를 포함한 표시 소자부(DPL) 및 광 제어부(LCP)가 구비되지 않을 수 있다. 제2 표시 장치(DD2)의 제2 외곽 영역(212)에서는 광이 출력되지 않을 수 있다.
상술한 바와 같이, 타일드 표시 장치(TDD)는 복수의 표시 장치(DD)가 결합되어 구현되므로, 복수의 표시 장치(DD)가 서로 연결되는 영역의 적어도 일부에서는 발광 소자(LD) 및 이에 관한 전극 구성이 구비되기 곤란할 수 있다. 다만 일 실시예에 따른, 타일드 표시 장치(TDD)는 더미 화소 영역(222)을 더 포함하여 복수의 표시 장치(DD)에 대한 결합 영역(BA)에서도 광이 표시될 수 있다.
도 7 및 도 9를 참조하면, 제2 표시 장치(DD2)는 더미 화소 영역(222)을 포함할 수 있다. 도 9는 도 7의 EA2 영역의 확대도이다.
더미 화소 영역(222)은 결합 영역(BA)에서 중첩된 인접한 복수의 표시 장치(DD) 중 하부에 위치한 표시 장치의 적어도 일부에 구비될 수 있다. 이 때, 하부는 타일드 표시 장치(TDD)의 표시 방향의 반대 방향을 의미할 수 있다.
더미 화소 영역(222)의 위치는 제1 외곽 영역(112)에 대응될 수 있다. 더미 화소 영역(222)은 평면 상에서 볼 때, 제1 외곽 영역(112)에 포함될 수 있다. 더미 화소 영역(222)은 평면 상에서 볼 때, 제1 외곽 영역(112)과 중첩할 수 있다.
더미 화소 영역(222)은 제2 외곽 영역(212)과 인접할 수 있다. 더미 화소 영역(222)은 제2 외곽 영역(212)과 가장 인접한 화소(PXL)를 구비한 영역을 의미할 수 있다.
더미 화소 영역(222)에서는 광이 제공될 수 있다. 도 9를 참조하면, 더미 화소 영역(222)에는 더미 발광 소자(LD_D)가 포함되어 제3 방향(DR3)을 따라서 광이 발산될 수 있다.
더미 화소 영역(222)에서 제공되는 광의 휘도와 인접한 위치에 배열된 화소(PXL)의 휘도는 서로 미리 정해진 차이 이하일 수 있다. 더미 화소 영역(222)에서 제공되는 광의 휘도는 인접한 위치에 배열된 화소(PXL)의 휘도에 대응될 수 있다. 더미 발광 소자(LD_D)로부터 출력되는 광의 휘도는 가장 인접한 위치에 배열된 화소(PXL)의 휘도와 동일할 수 있다. 즉, 더미 화소 영역(222)의 광의 세기는 제1 세기를 가지고, 가장 인접한 위치에 배열된 화소(PXL)의 광의 세기는 제2 세기를 가지되, 상기 제1 세기와 상기 제2 세기는 실질적으로 동일할 수 있다.
예를 들어 도 9를 참조하면, 더미 화소 영역(222)에 배열된 더미 발광 소자(LD_D)에 관한 광의 휘도는 뱅크(BNK)에 의해 구분된 인접 발광 영역(EMA)에 배열된 발광 소자(LD3)에 관한 광의 휘도와 실질적으로 동일할 수 있다. 다만 실시 형태에 따라, 더미 발광 소자(LD_D)의 휘도는 인접 발광 영역(EMA)에 배열된 발광 소자(LD3)의 휘도보다 더 클 수 있다. 이 경우, 더미 화소 영역(222)으로부터 출력된 광이 부가적인 구성을 투과하여 외부로 방출될 때, 저감될 수 있는 광 세기가 보상될 수 있다.
더미 화소 영역(222)은 제2 광 투과 패턴(570)을 포함하는 색상 변환부(CCL) 및 제5 컬러 필터(CF5)를 포함하는 색상 필터부(CFL)를 포함할 수 있다.
제2 광 투과 패턴(570)은 평면 상에서 볼 때, 더미 화소 영역(222)에 위치할 수 있다. 제2 광 투과 패턴(570)은 제5 베이스 수지(572) 및 제5 산란체(573)를 포함할 수 있다.
제5 베이스 수지(572)는 광 투과율이 높고 제5 산란체(573)에 대한 분산 특성이 우수할 수 있다. 제5 베이스 수지(572)는 제4 베이스 수지(562)를 참조하여 상술한 물질 중 어느 하나를 포함할 수 있다.
제5 산란체(573)는 제5 베이스 수지(572)와 상이한 굴절률을 가지고, 제5 베이스 수지(572)와 광학 계면을 형성할 수 있다. 일 예에 따르면, 제5 산란체(573)는 광 산란 입자일 수 있다.
제2 광 투과 패턴(570)은 도 5를 참조하여 상술한 제1 광 투과 패턴(550)과 실질적으로 동일할 수 있다. 다만 이에 한정되지 않고 실시예에 따라, 도면에 도시되지 않았으나 더미 화소 영역(222)에 대한 색상 변환부(CCL)는 제1 및 제2 파장 변환 패턴(531, 541) 중 적어도 어느 하나를 더 포함할 수 있다.
제5 컬러 필터(CF5)는 더미 화소 영역(222) 내에 배치될 수 있다. 제5 컬러 필터(CF5)는 제5 색의 광을 투과할 수 있다. 이 때, 상기 제5 색은 청색일 수 있다. 제5 컬러 필터(CF5)는 제3 컬러 필터(CF3)와 실질적으로 동일할 수 있다. 즉 상기 제5 색은 상기 제3 색과 동일할 수 있다. 이에 따라 더미 화소 영역(222)으로부터 방출되는 광은 제5 색의 광일 수 있다. 일 예에 따르면, 더미 화소 영역(222)으로부터 출력되는 광은 청색광일 수 있다.
다시 도 7을 참조하면, 더미 화소 영역(222)으로부터 방출된 광은 제3 방향(DR3)을 따라서 제1 표시 장치(DD1)의 제1 외곽 영역(112)에 제공될 수 있다. 즉 제1 외곽 영역(112)에서는, 제1 표시 장치(DD1)의 발광 소자(LD)가 배치됨 없이 광이 발산될 수 있다.
더미 화소 영역(222)으로부터 출력된 광은 제1 외곽 영역(112)의 광 제어부(LCP)를 투과하여 외부로 제공될 수 있다.
더미 화소 영역(222)으로부터 출력된 광의 적어도 일부의 파장 제1 외곽 영역(112)의 광 제어부(LCP)에 구비된 제3 파장 변환 패턴(560)에 의해 변환되어 출력될 수 있다.
예를 들어, 더미 화소 영역(222)으로부터 청색광이 제공되는 경우, 제공된 청색광은 제1 외곽 영역(112)의 제3 파장 변환 패턴(560)에 의해 백색광으로 변환되어 획득될 수 있다.
상술한 바와 같이, 타일드 표시 장치(TDD)를 구성하는 복수의 표시 장치(DD)가 서로 인접한 영역에는 발광 소자(LD)가 위치할 수 있는 공간이 충분히 확보되지 않을 수 있다. 하지만, 일 실시예에 따른 타일드 표시 장치(TDD)에 의하면 인접한 복수의 표시 장치(DD) 간 적어도 일부가 중첩되되, 결합 영역(BA)에서는 하부에 배열된 표시 장치(도 7을 기준으로 할 때, 제2 표시 장치(DD2))로부터 광이 출력될 수 있다. 이에 따라 타일드 표시 장치(TDD)의 결합 영역(BA)에서도 광이 제공될 수 있다.
이하에서는 도 10 및 도 11을 참조하여, 타일드 표시 장치(TDD)의 변형된 구조에 관하여 설명하도록 한다.
도 10 및 도 11은 또 다른 실시예에 따른 타일드 표시 장치의 결합 영역을 나타낸 단면도이다.
도 10을 참조하면, 제1 표시 장치(DD1)의 적어도 일부는 굽어질 수 있다. 그리고 제2 표시 장치(DD2)의 적어도 일부는 굽어질 수 있다.
실시예에 따른 타일드 표시 장치(TDD)는 복수의 표시 장치(DD)의 적어도 일부가 중첩되어, 결합 영역(BA)의 두께는 결합 영역(BA) 외의 두께보다 더 두꺼울 수 있다. 즉 도 7을 참조하면, 일 예에 따른 결합 영역(BA)에서의 타일드 표시 장치(TDD)의 두께는 제1 두께(L1)를 가질 수 있다.
다시 도 10을 참조하면, 제1 표시 장치(DD1) 및 제2 표시 장치(DD2) 각각의 적어도 일부가 굽어질 수 있고, 굽어진 영역이 서로 결합 영역(BA)에서 중첩될 수 있다. 구체적으로, 제1 표시 장치(DD1)는 적어도 일부가 굽어진 제1 벤딩 영역(130)을 가지고, 제2 표시 장치(DD2)는 적어도 일부가 굽어진 제2 벤딩 영역(230)을 가지질 수 있다. 이 때, 제1 벤딩 영역(130)과 제2 벤딩 영역(230)은 결합 영역(BA)에서 서로 중첩할 수 있다.
결국 도 10을 참조하여 상술한 실시예에 의하면, 결합 영역(BA)에서의 타일드 표시 장치(TDD)의 두께는 제1 두께(L1)보다 작은 제2 두께(L2)를 가질 수 있다.
도 11을 참조하면, 결합 영역(BA)에 위치한 제1 표시 장치(DD1)의 적어도 일부의 두께가 얇을 수 있다. 결합 영역(BA)에 위치한 제2 표시 장치(DD2)의 적어도 일부의 두께가 얇을 수 있다.
예를 들어, 결합 영역(BA)에서의 제1 표시 장치(DD1)의 베이스 층(BSL) 및/또는 화소 회로부(PCL)의 두께는 결합 영역(BA) 외 영역에서의 제1 표시 장치(DD1)의 베이스 층(BSL) 및/또는 화소 회로부(PCL)의 두께보다 얇을 수 있다. 마찬가지로, 결합 영역(BA)에서의 제2 표시 장치(DD2)의 베이스 층(BSL) 및/또는 화소 회로부(PCL)의 두께는 결합 영역(BA) 외 영역에서의 제2 표시 장치(DD2)의 베이스 층(BSL) 및/또는 화소 회로부(PCL)의 두께보다 얇을 수 있다.
구체적으로, 제1 표시 장치(DD1)는 제1 기판을 포함하고, 제2 표시 장치(DD2)는 제2 기판을 포함할 수 있따. 상기 제1 기판은 제1-1 두께를 가진 제1-1 기판 영역(142) 및 상기 제1-1 두께보다 얇은 제1-2 두께를 가진 제1-2 기판 영역(144)을 포함할 수 있다. 그리고 상기 제2 기판은 제2-1 두께를 가진 제2-1 기판 영역(242) 및 상기 제2-1 두께보다 얇은 제2-2 두께를 가진 제2-2 기판 영역(244)을 포함할 수 있다. 이 때, 상기 제1-2 기판 영역(144)과 상기 제2-2 기판 영역(244)은 평면 상에서 볼 때, 결합 영역(BA)에서 중첩할 수 있다.
결국 도 11을 참조하여 상술한 실시예에 의하면, 제1 표시 장치(DD1) 및 제2 표시 장치(DD2) 각각의 적어도 일부의 두께가 감소되어, 결합 영역(BA)에서의 타일드 표시 장치(TDD)의 두께는 제1 두께(L1)보다 작은 제3 두께(L3)를 가질 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 이상에서 설명한 본 발명의 실시예들은 서로 별개로 또는 조합되어 구현되는 것도 가능하다.
따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
TDD: 타일드 표시 장치
DD1~DD4: 제1 내지 제4 표시 장치
PXL: 화소
LD: 발광 소자
BSL: 베이스 층
PCL: 화소 회로부
DPL: 표시 소자부
LCP: 광 제어부
CCL: 색상 변환부
CFL: 색상 필터부
UPL: 상부 기판
112: 제1 외곽 영역
212: 제2 외곽 영역
222: 더미 화소 영역
L1~L3: 제1 내지 제3 두께

Claims (20)

  1. 제1 화소를 포함하는 제1 표시 장치; 및
    상기 제1 표시 장치와 결합 영역에서 연결되고, 제2 화소를 포함하는제2 표시 장치;
    상기 제1 표시 장치와 상기 제2 표시 장치는 평면 상에서 볼 때, 상기 결합 영역에서 서로 중첩하는, 타일드 표시 장치.
  2. 제1 항에 있어서,
    상기 제2 표시 장치의 적어도 일부는, 상기 제2 표시 장치의 두께 방향을 기준으로 할 때 상기 제1 표시 장치의 하부에 위치하는, 타일드 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 표시 장치는 상기 결합 영역 내에 위치하는 제1 외곽 영역을 포함하고, 상기 제2 표시 장치는 상기 결합 영역 내에 위치하는 제2 외곽 영역을 포함하는, 타일드 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 외곽 영역과 상기 제2 외곽 영역은 평면 상에서 볼 때, 서로 중첩하지 않는, 타일드 표시 장치.
  5. 제3 항에 있어서,
    상기 제1 화소가 상기 제1 외곽 영역에 배치됨 없이, 상기 제1 외곽 영역에서는 광이 발산되는, 타일드 표시 장치.
  6. 제3 항에 있어서,
    상기 제2 표시 장치는, 상기 결합 영역 내에 위치하고 전기적 신호가 제공되는 경우 광을 출력할 수 있는 발광 소자가 배치되는 더미 화소 영역을 더 포함하는, 타일드 표시 장치.
  7. 제6 항에 있어서,
    상기 더미 화소 영역은 평면 상에서 볼 때, 상기 제1 외곽 영역과 중첩하는, 타일드 표시 장치.
  8. 제3 항에 있어서,
    상기 제1 화소의 적어도 일부는 평면 상에서 볼 때, 상기 제2 외곽 영역과 중첩하고, 상기 제2 외곽 영역에서는 광이 제공될 수 있는, 타일드 표시 장치.
  9. 제6 항에 있어서,
    상기 더미 화소 영역으로부터 출력된 광은 상기 제1 외곽 영역을 투과하여 외부로 발산되는, 타일드 표시 장치.
  10. 제6 항에 있어서,
    상기 제1 표시 장치는 제공되는 광의 파장을 변환시킬 수 있는 제1 광 제어부; 를 포함하고, 상기 제2 표시 장치는 제공되는 광의 파장을 변환시킬 수 있는 제2 광 제어부; 를 포함하는, 타일드 표시 장치.
  11. 제10 항에 있어서,
    상기 제1 광 제어부의 적어도 일부는 상기 제1 외곽 영역 내에 위치하고, 상기 제2 광 제어부의 적어도 일부는 상기 더미 화소 영역 내에 위치하는, 타일드 표시 장치.
  12. 제11 항에 있어서,
    상기 제2 광 제어부는 상기 제2 외곽 영역 내에 배치되지 않는, 타일드 표시 장치.
  13. 제11 항에 있어서,
    상기 제1 외곽 영역 내에 위치한 상기 제1 광 제어부는, 제공되는 광을 백색광으로 변환시킬 수 있는, 타일드 표시 장치.
  14. 제11 항에 있어서,
    상기 제1 외곽 영역 내에 위치한 상기 제1 광 제어부는 제1 파장 변환 물질 및 제2 파장 변환 물질을 포함하고,
    상기 제1 파장 변환 물질은 제1 색의 광을 제2 색의 광으로 변환시킬 수 있고,
    상기 제2 파장 변환 물질은 상기 제1 색의 광을 제3 색의 광으로 변환시킬 수 있는, 타일드 표시 장치.
  15. 제6 항에 있어서,
    상기 제2 표시 장치는 상기 더미 화소 영역에서 청색광을 출력할 수 있는, 타일드 표시 장치.
  16. 제6 항에 있어서,
    상기 더미 화소 영역으로부터 제1 파장을 가진 제1 광이 출력되고, 상기 제1 광은 상기 제1 표시 장치의 상기 제1 외곽 영역을 투과하여 제2 파장을 가진 제2 광으로 변환되고,
    상기 제1 파장과 상기 제2 파장은 서로 상이한, 타일드 표시 장치.
  17. 제6 항에 있어서,
    상기 제2 표시 장치는,
    상기 더미 화소 영역에서 제1 색의 광을 출력하고, 상기 더미 화소 영역과 가장 인접한 화소 영역에서 상기 제1 색의 광을 출력하는, 타일드 표시 장치.
  18. 제17 항에 있어서,
    상기 제2 표시 장치는 상기 더미 화소 영역에서 제1 휘도를 가진 광을 출력하고, 상기 더미 화소 영역과 가장 인접한 화소 영역에서 제2 휘도를 가진 광을 출력하고,
    상기 제1 휘도와 상기 제2 휘도는 동일한, 타일드 표시 장치.
  19. 제1 항에 있어서,
    상기 제1 표시 장치는 적어도 일부가 굽어진 제1 벤딩 영역을 가지고, 상기 제2 표시 장치는 적어도 일부가 굽어진 제2 벤딩 영역을 가지고,
    상기 제1 벤딩 영역과 상기 제2 벤딩 영역은 상기 결합 영역에서 중첩하는, 타일드 표시 장치.
  20. 제1 항에 있어서,
    상기 제1 표시 장치는 제1 기판을 포함하고, 상기 제2 표시 장치는 제2 기판을 포함하고,
    상기 제1 기판은 제1-1 두께를 가진 제1-1 기판 영역 및 상기 제1-1 두께보다 얇은 제1-2 두께를 가진 제1-2 기판 영역을 포함하고,
    상기 제2 기판은 제2-1 두께를 가진 제2-1 기판 영역 및 상기 제2-1 두께보다 얇은 제2-2 두께를 가진 제2-2 기판 영역을 포함하고,
    상기 제1-2 기판 영역과 상기 제2-2 기판 영역은 상기 결합 영역에서 평면 상에서 볼 때 중첩하는, 타일드 표시 장치.
KR1020200104209A 2020-08-19 2020-08-19 타일드 표시 장치 KR20220022949A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200104209A KR20220022949A (ko) 2020-08-19 2020-08-19 타일드 표시 장치
US17/443,575 US20220059611A1 (en) 2020-08-19 2021-07-27 Tiled display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200104209A KR20220022949A (ko) 2020-08-19 2020-08-19 타일드 표시 장치

Publications (1)

Publication Number Publication Date
KR20220022949A true KR20220022949A (ko) 2022-03-02

Family

ID=80271085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200104209A KR20220022949A (ko) 2020-08-19 2020-08-19 타일드 표시 장치

Country Status (2)

Country Link
US (1) US20220059611A1 (ko)
KR (1) KR20220022949A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115132091B (zh) * 2022-07-20 2023-05-09 武汉华星光电半导体显示技术有限公司 拼接模组以及电子装置
KR20240031524A (ko) * 2022-08-30 2024-03-08 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20220059611A1 (en) 2022-02-24

Similar Documents

Publication Publication Date Title
EP3913678A1 (en) Light-emitting device and display device comprising same
US20230341981A1 (en) Touch sensor and display device including the same
US11567595B2 (en) Display device
KR20220006164A (ko) 표시 장치
KR20210130906A (ko) 표시 장치
KR20210016187A (ko) 표시 장치 및 그의 제조 방법
KR20220022949A (ko) 타일드 표시 장치
TW202133137A (zh) 顯示裝置及其驅動方法
KR20210086816A (ko) 표시 장치 및 표시 장치의 제조 방법
US20220102322A1 (en) Tiled display device
KR20210077097A (ko) 표시 장치 및 표시 장치의 제조 방법
EP4235778A1 (en) Display device
US20220352132A1 (en) Display device
US11482576B2 (en) Display device
EP4120351A1 (en) Display device and method for manufacturing same
KR20220038229A (ko) 표시 장치 및 그 제조 방법
KR20220033662A (ko) 표시 장치의 제조 방법 및 그에 의해 제조된 표시 장치
KR20220125862A (ko) 표시 장치
KR20220022020A (ko) 타일드 표시 장치
KR20220002797A (ko) 화소 및 이를 구비한 표시 장치
KR20220007818A (ko) 표시 장치
US11785824B2 (en) Display device and manufacturing method thereof
KR20230126251A (ko) 표시 장치
KR20240044698A (ko) 표시 장치
KR20230167209A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination