CN117423365A - 用于向半导体芯片供应电力供应电压的设备 - Google Patents

用于向半导体芯片供应电力供应电压的设备 Download PDF

Info

Publication number
CN117423365A
CN117423365A CN202311635206.7A CN202311635206A CN117423365A CN 117423365 A CN117423365 A CN 117423365A CN 202311635206 A CN202311635206 A CN 202311635206A CN 117423365 A CN117423365 A CN 117423365A
Authority
CN
China
Prior art keywords
enable signal
power supply
access control
control circuit
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311635206.7A
Other languages
English (en)
Inventor
何源
近藤力
外山大吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN117423365A publication Critical patent/CN117423365A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

本申请案涉及一种用于向半导体芯片供应电力供应电压的设备。本文公开一种设备，其包含：第一半导体芯片，所述第一半导体芯片包含存储器单元阵列，其具有易失性存储器单元和存取控制电路，所述存取控制电路经配置以对所述易失性存储器单元执行刷新操作；以及第二半导体芯片，其包含电力产生器，所述电力产生器经配置以将第一电力供应电压供应到所述第一半导体芯片。所述存取控制电路经配置以在所述刷新操作期间激活第一启用信号。所述第二半导体芯片经配置以基于所述第一启用信号来改变所述电力产生器的能力。

Description

用于向半导体芯片供应电力供应电压的设备
分案申请信息
本申请是申请日为2019年8月19日、申请号为“201910762375.4”、发明名称为“用于向半导体芯片供应电力供应电压的设备”的发明专利申请的分案申请。
技术领域
本发明涉及存储器装置，更具体地说，涉及例如用从电力管理IC供应的电力供应电压来操作的DRAM等存储器装置。
背景技术
用从电力管理IC供应的电力供应电压来操作例如DRAM的存储器装置。电力管理IC通过根据DRAM的当前操作状态改变电力供应电压的供应能力来最小化功耗。举例来说，在其中DRAM正执行读取操作或写入操作的周期期间，电力管理IC的电力供应电压的供应能力被设定成相对较大，且当DRAM处于待机模式时，电力管理IC的电力供应电压的供应能力被设定成相对较小。
然而，因为DRAM的存储器单元是易失性的，所以即使在DRAM处于待机模式时，有必要通过周期性地执行刷新操作来恢复保持在存储器单元中的信息。因此，当DRAM处于待机模式时，电力管理IC的电力供应能力设定为刷新操作所需的电力供应能力。
发明内容
本公开的一方面涉及一种设备，其包括：第一半导体芯片，其包含存储器单元阵列，其具有易失性存储器单元和存取控制电路，所述存取控制电路经配置以对易失性存储器单元执行刷新操作；以及第二半导体芯片，其包含电力产生器，所述电力产生器经配置以将第一电力供应电压供应到所述第一半导体芯片，其中所述存取控制电路经配置以在所述刷新操作期间激活第一启用信号，且其中所述第二半导体芯片经配置以基于所述第一启用信号来改变所述电力产生器的能力。
本公开的另一方面涉及一种设备，其包括：存储器单元阵列，其包含易失性存储器单元；以及存取控制电路，其对所述易失性存储器单元执行刷新操作，其中所述存取控制电路经配置以在所述刷新操作期间将启用信号输出到外部。
本公开的另一方面涉及一种设备，其包括：第一外部端子电极，其耦合到第一电力供应线；第二外部端子电极，其耦合到第二电力供应器线；第一电力产生器，其经配置以将第一电力供应电压供应到所述第一外部端子电极；以及第二电力产生器，其经配置以将第二电力供应电压供应到所述第二外部端子电极，其中当从所述第一外部端子电极供应的第一启用信号激活时，所述第二电力产生器经配置以激活。
附图说明
图1是示出根据第一实施例的存储器系统的配置的框图。
图2是用于阐述电力管理IC的操作的时序图。
图3是用于阐述DRAM中的刷新周期与电力管理IC中的增强型周期之间的关系的时序图。
图4是示出根据第二实施例的存储器系统的配置的框图。
具体实施方式
下文将具体参考附图来阐述本发明的各种实施例。以下详细描述参考借助于说明示出其中可实践本发明的特定方面和实施例的附图。这些实施例通过足够的细节描述来使所属领域的技术人员能够实践本发明。应理解，在不脱离本发明的范围的情况下，可利用其它实施例并且可进行结构、逻辑和电性改变。本文所公开的各种实施例不一定相互排斥，因为一些所公开的实施例可与一或多个其它所公开的实施例组合以形成新的实施例。
图1所示的存储器系统包含DRAM 100；电力管理IC 200，其向DRAM 100供应电力供应电压；以及控制器300，其控制DRAM 100和电力管理IC 200。DRAM 100、电力管理IC 200和控制器300分别集成到不同半导体芯片中。
DRAM 100包含存储器单元阵列110；存取控制电路120，其用于存取存储器单元阵列110；以及I/O电路130，其输入和输出读取数据和写入数据。存储器单元阵列110包含多个字线WL、多个位线BL和多个存储器单元MC，其分别布置在字线WL与位线BL的交点上。存储器单元MC是易失性DRAM单元，且需要定期刷新操作来将数据保持在其中。刷新操作由存取控制电路120执行。基于经由命令地址端子101从控制器300供应的命令地址信号CA来操作存取控制电路120。举例来说，当读取命令和对应于所述读取命令的地址信号包含于命令地址信号CA中时，存取控制电路120在存储器单元阵列110上执行读取操作。归因于此操作，从由所述地址信号指示的存储器单元MC读取读取数据DQ。经由I/O电路130和数据端子102，将读取数据DQ供应到控制器300。当写入命令和对应于所述写入命令的地址信号包含于命令地址信号CA中时，存取控制电路120在存储器单元阵列110上执行写入操作。归因于此操作，经由数据端子102和I/O电路130从控制器300供应的写入数据DQ写入在由所述地址信号指示的存储器单元MC中。
DRAM 100包含向其供应时钟启用信号CKE的CKE端子103。将时钟启用信号CKE输入到存取控制电路120。当时钟启用信号CKE处于作用中状态(例如高电平)时，DRAM 100在正常操作模式下操作，且当时钟启用信号CKE处于非作用中状态(例如低电平)时，DRAM 100在待机模式下操作。当DRAM 100进入待机模式时，DRAM 100处于低功耗状态，其中DRAM 100保持存储器单元阵列110的数据，而不执行读取操作或写入操作。然而，因为存储器单元MC是易失性的，所以即使处于待机模式，也有必要通过周期性地执行刷新操作来恢复保持在存储器单元MC中的信息。通过使用包含于存取控制电路120中的振荡器电路，来在预定循环中执行处于待机模式下的刷新操作。在其中刷新操作实际在待机模式下执行的周期期间，启用信号RefEN从存取控制电路120输出。
DRAM 100包含：电力供应端子104，向其供应电力供应电压VDD1；电力供应端子105，向其供应电力供应电压VDD2；以及电力供应端子106，向其供应电力供应电压VDDQ。将电力供应电压VDD1和VDD2供应到存储器单元阵列110和存取控制电路120，且用作包含于存储器单元阵列110中的字驱动器和感测放大器和包含于存取控制电路120中的各种逻辑电路的操作电压。同时，经由晶体管141将电力供应电压VDDQ供应到I/O电路130。I/O电路130包含输出缓冲器，其将从存储器单元阵列110读取的读取数据DQ输出到数据端子102。将电力供应电压VDDQ用作包含于存储器单元阵列110中的输出缓冲器的操作电压。将时钟启用信号CKE供应到晶体管141的栅极电极。归因于此配置，在其中时钟启动信号CKE处于高电平(即，处于正常操作模式)的周期期间，将供应到电力供应端子106的电力供应电压VDDQ恰当地给予I/O电路130。同时，在其中时钟启动信号CKE处于低电平(即，处于待机模式)的周期期间，晶体管141断开，使得耦合电力供应端子106和I/O电路130的路径阻断。当时钟启动信号CKE处于低电平时，启用信号RefEN经由转移栅极142供应到电力供应端子106。转移栅极142具有其中P沟道MOS晶体管和N沟道MOS晶体管彼此并联连接的配置，其中时钟启动信号CKE供应到P沟道MOS晶体管的栅极电极，且信号CKEf，其为时钟启动信号CKE的反转信号，供应到N沟道MOS晶体管的栅极电极。因此，晶体管141和转移栅极142独占地接通。
电力管理IC 200包含：电力产生器211、212和213，其产生电力供应电压VDD1和VDD2；以及电力产生器220，其产生电力供应电压VDDQ。电力产生器211、212和213彼此并联耦合，由电力产生器211、212和213产生的电力供应电压VDD1供应到电力供应输出端子201，且由电力产生器211、212和213产生的电力供应电压VDD2供应到电力供应输出端子202。电力供应输出端子201经由电力供应线VL1耦合到DRAM 100的电力供应端子104。电力供应输出端子202经由电力供应线VL2耦合到DRAM 100的电力供应端子105。同时，电力产生器220产生的电力供应电压VDDQ供应到电力供应输出端子203。电力供应输出端子203经由电力供应线VLQ耦合到DRAM 100的电力供应端子106。
电力产生器211响应经由外部端子205从控制器300供应的启用信号EN被激活。因此，当启用信号EN处于不在作用中的电平(例如低电平)时，电力产生器211停止电力供应电压VDD1和VDD2的产生操作。电力产生器211具有电力产生器211、212和213之中的最高电流供应能力。因此，电力产生器211具有电力产生器211、212和213之中的最大功耗。
当设置信息SET处于高层级时，电力产生器212响应启用信号EN或启用信号RefEN被激活。因此，在设置信息SET处于高电平的情况下，当启用信号EN和启用信号RefEN两者均处于不在作用中电平(例如低电平)时，电力产生器212停止电力供应电压VDD1和VDD2的产生操作。电力管理IC 200经由耦合到电力供应线VLQ的电力供应输出端子203，从DRAM 100接收启用信号RefEN。电力管理IC 200包含“与”门电路241和“或”门电路242。将启用信号RefEN和反相启用信号EN供应到“与”门电路241。将“与”门电路241的输出信号和启用信号EN供应到“或”门电路242。另外，电力管理IC 200包含模式选择器230。模式选择器230通过使用寄存器或熔断电路来保持用于设置启用信号RefEN对电力产生器212的控制是否经验证的设置信息SET。举例来说，当启用信号RefEN对电力产生器212的控制经验证时，处于高电平的设置信息SET保持在模式选择器230中，且当启用信号RefEN对电力产生器212的控制失效时，处于低电平的设置信息SET保持在模式选择器230中。设置信息SET和“或”门电路242的输出信号供应到“与”门电路231。将“与”门电路231的输出信号和启用信号EN供应到“或”门电路232。当“或”门电路232的输出信号处于高电平时，电力产生器212产生电力供应电压VDD1和VDD2，且当“或”门电路232的输出信号处于低电平时，电力产生器212停止电力供应电压VDD1和VDD2的产生操作。
电力产生器213的电流供应能力是用于在其中电力产生器211和212停止电力供应电压VDD1和VDD2的产生操作的周期期间维持电力供应电压VDD1和VDD2的电平的所需最小电流供应能力。
电力产生器220响应经由外部端子205从控制器300供应的启用信号EN被激活。因此，当启用信号EN处于不在作用中电平(例如低电平)时，电力产生器220停止电力供应电压VDDQ的产生操作。电力产生器220产生的电力供应电压VDDQ经由电力供应输出端子203和电力供应线VLQ供应到DRAM 100的电力供应端子106。因此，在其中启用信号EN处于高电平(即，处于正常操作模式)的周期期间，经由电力供应线VLQ将电力供应电压VDDQ恰当地给予电力供应端子106。同时，在其中启用信号EN处于低电平(即，处于待机模式)的周期期间，电力产生器220的输出节点处于高阻抗状态。因此，电力产生器220进入其中有可能从DRAM100接收启用信号RefEN的状态。
控制器300是控制DRAM 100和电力管理IC 200的操作的半导体芯片，且包含外部端子301到304。外部端子301是输出命令地址信号CA的端子，且耦合到DRAM 100的命令地址端子101。外部端子302是输入和输出数据DQ的端子，且耦合到DRAM 100的数据端子102。外部端子303是输出时钟启动信号CKE的端子，且耦合到DRAM 100的CKE端子103。外部端子304是输出启用信号EN的端子，且耦合到电力产生器IC 200的外部端子205。
如图2所示，容许启用信号EN和时钟启用信号CKE具有相同的波形。在其中时钟启用信号CKE处于高电平的周期期间，DRAM 100在正常操作模式下操作。在正常操作模式下，因为启用信号EN在高电平下激活，所以所有的电力产生器211、212和213处于作用中状态。因此，电力管理IC 200的电力供应电压VDD1和VDD2的供应能力变为高电平，且读取操作和写入操作所需的充足电流从电力管理IC 200供应到DRAM 100。在正常操作模式下，电力产生器220也处于作用中状态，且电力供应电压VDDQ供应到DRAM 100的I/O电路130。此时，转移栅极142断开。
在图2所示的时间t0处，当时钟启用信号CKE从高电平移位到低电平时，DRAM 100从正常操作模式切换到待机模式。在待机模式下，启用信号EN在低电平下不激活，电力产生器211进入非作用中状态。因此，电力管理IC 200的电力供应电压VDD1和VDD2的供应能力降低，且因此电力管理IC 200的功耗减小。在待机模式下，电力产生器220也进入非作用中状态。另外，因为时钟启用信号CKE处于低电平，所以晶体管141断开，且转移栅极142接通。因此，电力供应线VLQ改变到用于传送启用信号RefEN的路径中。电力供应线VLQ是用于为I/O电路130供应电力供应电压VDDQ的电力供应线，且在待机模式下不使用。因此，在本实施例中，电力供应线VLQ用作启用信号RefEN的传送路径。
在待机模式下，为了将数据保持在存储器单元MC中，DRAM 100执行自刷新操作。自刷新操作是用于通过在预定循环中激活包含于存储器单元阵列110中的字线WL来恢复存储器单元MC中的数据的操作。自刷新操作由存取控制电路120执行，且在其中实际执行刷新操作的周期期间，启用信号RefEN从存取控制电路120输出。启用信号RefEN从DRAM 100经由电力供应线VLQ供应到电力管理IC 200。如图2所示，在此期间启用信号RefEN在待机模式下激活的周期T1较短且周期性地出现。
在待机模式下，在其中启用信号RefEN处于低电平的周期期间，电力产生器211和212处于非作用中状态，且仅电力产生器213处于作用中状态，且因此电力管理IC 200的电力供应电压VDD1和VDD2的供应能力变为低电平。因此，操作一些电路(例如在存取控制电路120中操作的振荡器电路)所需的电流以及用于补偿泄漏电流的所需最小电流从电力管理IC 200供应到DRAM 100。
如图2所示，当启用信号RefEN激活时，电力产生器212临时进入作用中状态，且电力管理IC 200的电力供应电压VDD1和VDD2的供应能力增加到中间电平。中间电平是电流供应能力的介于低电平与高电平之间的电平，且基于刷新操作所需的电流来设计实际电流供应能力。
归因于此配置，在待机模式下，在其中不执行刷新操作的周期期间，仅电力产生器213处于作用中状态，且在其中执行刷新操作的周期期间，电力产生器212和213处于作用中状态。在一般存储器系统中，关于当DRAM正在待机模式下执行刷新操作时无法被电力管理IC辨识时，且因此有必要总是将电力供应电压VDD1和VDD2的供应能力设定在中间电平。另一方面，在本实施例中，从DRAM 100向电力管理IC 200通知处于待机模式的刷新操作的执行时序，且因此当执行刷新操作时，电力管理IC 200可将电力供应电压VDD1和VDD2的供应能力设定为中间电平，且在其它周期期间，可将电力供应电压VDD1和VDD2的供应能力设定为低电平。因此，在待机模式下，有可能进一步降低电力管理IC 200的功耗。
虽然其中激活启用信号RefEN的周期与其中实际执行刷新操作的周期匹配是容许的，但如图3所示，早于当刷新操作由周期T2启动的时序激活启用信号RefEN，且迟于当刷新操作由周期T3结束的时序不激活启用信号RefEN也是容许的。归因于此配置，电力供应电压VDD1和VDD2的供应能力在刷新操作期间并未变得不足。
在图1所示的存储器系统中，因为电力供应线VLQ用于传送启用信号RefEN，所以不必添加任何新的外部端子来将启用信号RefEN输出到DRAM 100，并且也不必添加任何新的外部端子来将启用信号RefEN输入到电力管理IC 200。
另外，如在图4中所示的存储器系统中，提供用于耦合DRAM 100的外部端子107和电力管理IC 200的外部端子204的信号线SL来将启用信号RefEN从DRAM 100经由信号线SL供应到电力管理IC 200是容许的。在此情况下，不必使用晶体管141或转移栅极142。DRAM100的外部端子107可为专用外部端子，或可为待机模式下未使用的外部端子的一部分，例如命令地址端子101中的任一者，或数据端子102中的任一者。
使用图1到4中介绍的这些实施例，电力管理IC的裸片大小和功耗可较小，因为在这些实施例中，不需要用于电压线的大电容器来支持稳定电流。即使在电力管理IC包含用于覆盖模式选择器所控制的两个操作模式的大电容器的情况下，所述大电容器可从电压线电断开，以禁止大电容器中的泄漏电流，因此可抑制功耗。
尽管已经在某些优选实施例和实例的上下文中公开了本发明，但所属领域的技术人员将理解，本发明延伸超出具体公开的实施例到其它替代实施例和/或本发明以及其显而易见的修改和等效物的使用。另外，基于本公开，在本发明的范围内的其它修改对于所属领域的技术人员将是显而易见的。还预期可进行实施例的具体特征和方面的各种组合或子组合，并仍然落入本发明的范围内。应理解，所公开的实施例的各种特征和方面能够彼此组合或替代彼此以便形成本发明的变化模式。因此，希望本文所公开的本发明的范围不应受下文所描述的特定公开实施例的限制。

Claims (25)

1.一种设备，其包括：
存储器单元阵列，其包含易失性存储器单元；以及
存取控制电路，其对所述易失性存储器单元执行刷新操作，
其中所述存取控制电路经配置以在所述刷新操作期间将启用信号输出到外部。
2.根据权利要求1所述的设备，其进一步包括：
I/O电路，其经配置以将从所述存储器单元阵列读取的数据输出到外部；以及
电力供应端子，其供应有电力供应电压，
其中所述I/O电路经配置以对所述电力供应电压操作，且
其中经由所述电力供应端子将所述启用信号输出到外部。
3.根据权利要求2所述的设备，其进一步包括：
第一开关电路，其耦合在所述电力供应端子与所述I/O电路之间；以及
第二开关电路，其耦合在所述电力供应端子与所述存取控制电路之间，
其中所述第一和第二开关经配置以基于命令信号独占地接通。
4.根据权利要求1所述的设备，其中当所述设备处于自刷新模式时，周期性地激活所述启用信号。
5.根据权利要求4所述的设备，其中所述存取控制电路经配置以输出启用信号，所述启用信号早于当所述刷新操作被启动的时序激活。
6.根据权利要求4所述的设备，其中所述存取控制电路进一步经配置以输出启用信号，所述启用信号迟于当所述刷新操作被结束的时序去活。
7.根据权利要求1所述的设备，其中所述存取控制电路经配置以接收时钟启用信号，所述时钟启用信号在正常操作模式下处于作用中状态，且所述时钟启用信号在待机模式下处于非作用中状态。
8.根据权利要求7所述的设备，进一步包括转移栅极，所述转移栅极经配置以从所述存取控制电路接收所述时钟启用信号和所述启用信号，所述转移栅极进一步经配置以当所述时钟启用信号处于所述非作用中状态时将所述启用信号提供到电力供应端子。
9.根据权利要求1所述的设备，其中所述存取控制电路包括振荡器电路，且通过使用所述振荡器电路来在预定循环中执行处于待机模式下的所述刷新操作。
10.一种设备，其包括：
存储器单元阵列，其包含多个存储器单元；以及
存取控制电路，其经配置以在待机模式期间刷新所述多个存储器单元，且进一步经配置以在所述待机模式期间向外输出指示所述刷新操作的作用中启用信号。
11.根据权利要求10所述的设备，其中所述存取控制电路经配置以在所述待机模式期间将所述作用中启用信号输出到外部端子。
12.根据权利要求11所述的设备，进一步包括输入/输出(I/O)电路，其经配置以在正常操作模式期间从所述外部端子接收电力。
13.根据权利要求11所述的设备，其中所述外部端子包括专用外部端子。
14.根据权利要求10所述的设备，其中所述存储器单元阵列和所述存取控制电路被包含在存储器装置中，且其中所述存储器装置经配置以在所述待机模式期间接收第一电力电平，且在所述刷新操作期间接收第二电力电平，所述第二电力电平大于所述第一电力电平。
15.一种方法，其包括：
在包括在存储器单元阵列中的易失性存储器单元上执行刷新操作；且
在所述刷新操作期间从存取控制电路向外部输出作用中启用信号。
16.根据权利要求15所述的方法，其中向外部输出所述作用中启用信号包括从待机模式下未使用的外部端子输出所述作用中启用信号。
17.根据权利要求15所述的方法，其中向外部输出所述作用中启用信号包括从专用外部端子输出所述作用中启用信号。
18.根据权利要求15所述的方法，进一步包括在待机模式期间接收第一电力供应电平，以及进一步响应于从所述存取控制电路输出的所述作用中启用信号而接收第二电力供应电平，其中所述第二电力供应电平大于所述第一电力供应电平。
19.根据权利要求15所述的方法，进一步包括在正常操作模式期间接收第三电力供应电平，其中所述第三电力供应电平大于所述第一电力供应电平。
20.根据权利要求15所述的方法，其中执行所述刷新操作包括在待机模式期间在所述易失性存储器单元上执行所述刷新操作。
21.一种设备，其包括：
第一外部端子电极，其耦合到第一电力供应线；
第二外部端子电极，其耦合到第二电力供应器线；
第一电力产生器，其经配置以将第一电力供应电压供应到所述第一外部端子电极；以及
第二电力产生器，其经配置以将第二电力供应电压供应到所述第二外部端子电极，
其中当从所述第一外部端子电极供应的第一启用信号激活时，所述第二电力产生器经配置以激活。
22.根据权利要求21所述的设备，其进一步包括供应有第二启用信号的第三外部端子电极，
其中所述第一电力产生器经配置以在所述第二启用信号激活时激活，且经配置以在所述第二启用信号去活时去活。
23.根据权利要求22所述的设备，其中所述第二电力产生器经配置以在所述第二启用信号激活时激活，且经配置以在所述第一和第二启用信号两者去活时去活。
24.根据权利要求23所述的设备，其进一步包括第三电力产生器，所述第三电力产生器经配置以将所述第二电力供应电压供应到所述第二外部端子电极，
其中所述第三电力产生器经配置以在所述第二启用信号激活时激活，且经配置以在所述第二启用信号去活时去活。
25.根据权利要求21所述的设备，其进一步包括使所述第一启用信号无效的模式选择器。
CN202311635206.7A 2018-08-21 2019-08-19 用于向半导体芯片供应电力供应电压的设备 Pending CN117423365A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/107,998 2018-08-21
US16/107,998 US10622055B2 (en) 2018-08-21 2018-08-21 Apparatus for supplying power supply voltage to semiconductor chip including volatile memory cell
CN201910762375.4A CN110853684B (zh) 2018-08-21 2019-08-19 用于向半导体芯片供应电力供应电压的设备

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201910762375.4A Division CN110853684B (zh) 2018-08-21 2019-08-19 用于向半导体芯片供应电力供应电压的设备

Publications (1)

Publication Number Publication Date
CN117423365A true CN117423365A (zh) 2024-01-19

Family

ID=69586436

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311635206.7A Pending CN117423365A (zh) 2018-08-21 2019-08-19 用于向半导体芯片供应电力供应电压的设备
CN201910762375.4A Active CN110853684B (zh) 2018-08-21 2019-08-19 用于向半导体芯片供应电力供应电压的设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201910762375.4A Active CN110853684B (zh) 2018-08-21 2019-08-19 用于向半导体芯片供应电力供应电压的设备

Country Status (2)

Country Link
US (2) US10622055B2 (zh)
CN (2) CN117423365A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210151083A1 (en) * 2020-12-23 2021-05-20 Intel Corporation Power control of a memory device in connected standby state

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6022438B2 (ja) * 1980-05-06 1985-06-01 松下電器産業株式会社 不揮発性メモリのリフレッシュ方式
US5619470A (en) * 1994-08-17 1997-04-08 Sharp Kabushiki Kaisha Non-volatile dynamic random access memory
US6016268A (en) * 1997-02-18 2000-01-18 Richard Mann Three transistor multi-state dynamic memory cell for embedded CMOS logic applications
JP2000173263A (ja) * 1998-12-04 2000-06-23 Mitsubishi Electric Corp 半導体記憶装置
US6741515B2 (en) * 2002-06-18 2004-05-25 Nanoamp Solutions, Inc. DRAM with total self refresh and control circuit
KR100634440B1 (ko) * 2004-11-05 2006-10-16 삼성전자주식회사 오토-리프레쉬 명령에 선별적으로 동작하는 디램, 그것의오토-리프레쉬 동작을 제어하는 메모리, 디램 및 메모리를포함한 메모리 시스템, 그리고 그것의 동작 방법들
JP2006344345A (ja) * 2005-05-12 2006-12-21 Nec Electronics Corp 揮発性半導体記憶装置
JP4912718B2 (ja) * 2006-03-30 2012-04-11 富士通セミコンダクター株式会社 ダイナミック型半導体メモリ
KR100847315B1 (ko) * 2007-02-28 2008-07-21 삼성전자주식회사 셀프 리프레쉬 제어 회로, 이를 포함하는 반도체 메모리장치 및 셀프 리프레쉬 제어 방법
JP4951786B2 (ja) * 2007-05-10 2012-06-13 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP5228468B2 (ja) * 2007-12-17 2013-07-03 富士通セミコンダクター株式会社 システム装置およびシステム装置の動作方法
JP2011187115A (ja) * 2010-03-08 2011-09-22 Elpida Memory Inc 半導体装置
JP2012003795A (ja) * 2010-06-15 2012-01-05 Elpida Memory Inc 半導体記憶装置及びメモリコントローラ、並びにこれらを含むデータ処理システム
JP5695895B2 (ja) * 2010-12-16 2015-04-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP5742508B2 (ja) * 2011-06-27 2015-07-01 富士通セミコンダクター株式会社 半導体メモリ、システムおよび半導体メモリの動作方法
KR20170045795A (ko) * 2015-10-20 2017-04-28 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR20170057704A (ko) * 2015-11-17 2017-05-25 삼성전자주식회사 액세스 동작과 리프레쉬 동작의 충돌을 제어하는 메모리 장치 및 이를 포함하는 메모리 시스템
JP6084318B1 (ja) * 2016-02-22 2017-02-22 力晶科技股▲ふん▼有限公司 揮発性半導体記憶装置のリフレッシュ制御回路及び方法、並びに揮発性半導体記憶装置

Also Published As

Publication number Publication date
CN110853684B (zh) 2023-12-12
CN110853684A (zh) 2020-02-28
US11250903B2 (en) 2022-02-15
US20200211617A1 (en) 2020-07-02
US10622055B2 (en) 2020-04-14
US20200066324A1 (en) 2020-02-27

Similar Documents

Publication Publication Date Title
KR100816403B1 (ko) 저소비 전력형 다이내믹 랜덤 액세스 메모리
US7251170B2 (en) Peripheral voltage generator
US7940109B2 (en) Semiconductor device
US11449086B2 (en) Power voltage selection circuit
US6335895B1 (en) Semiconductor storage device and system using the same
KR100437463B1 (ko) 반도체 메모리 장치 내부전원전압발생기를 제어하는 회로및 방법
CN108962333B (zh) 包括电源门控电路的半导体装置及其修复方法
KR100799948B1 (ko) 반도체 집적 회로
CN110853684B (zh) 用于向半导体芯片供应电力供应电压的设备
CN113016034B (zh) 用于提高刷新存储器库的功率效率的系统和方法
KR20130072085A (ko) 반도체 집적회로의 기준전압 발생회로
KR20020042186A (ko) 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법
US7649801B2 (en) Semiconductor memory apparatus having column decoder for low power consumption
US6084822A (en) Semiconductor synchronous memory device responsive to external masking signal for forcing data port to enter into high-impedance state and method for controlling the same
KR101143396B1 (ko) 반도체 메모리 장치의 내부전압 발생기
KR20120126435A (ko) 전류 제어 장치
JP3981056B2 (ja) 低消費電力型メモリ回路およびその使用方法
JP3981092B2 (ja) 低消費電力型半導体集積回路装置
US8253480B2 (en) Internal voltage control circuit
KR100780635B1 (ko) 반도체 메모리 소자 및 그의 코어전압 발생방법
KR20190010442A (ko) 동적 전압/주파수 스케일링(dvfs) 스위치를 포함하는 메모리 장치 및 그 동작방법
KR20030006229A (ko) 번-인 테스트 모드를 갖는 반도체 메모리 장치
JP2008159169A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination