CN1169293C - 时钟生成装置 - Google Patents

时钟生成装置 Download PDF

Info

Publication number
CN1169293C
CN1169293C CNB981235425A CN98123542A CN1169293C CN 1169293 C CN1169293 C CN 1169293C CN B981235425 A CNB981235425 A CN B981235425A CN 98123542 A CN98123542 A CN 98123542A CN 1169293 C CN1169293 C CN 1169293C
Authority
CN
China
Prior art keywords
mentioned
signal
clock
pcr
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB981235425A
Other languages
English (en)
Other versions
CN1219033A (zh
Inventor
ʿ
大石刚士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JVCKenwood Corp
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP09312590A external-priority patent/JP3092701B2/ja
Priority claimed from JP09312591A external-priority patent/JP3092702B2/ja
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Publication of CN1219033A publication Critical patent/CN1219033A/zh
Application granted granted Critical
Publication of CN1169293C publication Critical patent/CN1169293C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client 
    • H04N21/63—Control signaling related to video distribution between client, server and network components; Network processes for video distribution between server and clients or between remote clients, e.g. transmitting basic layer and enhancement layers over different transmission paths, setting up a peer-to-peer communication via Internet between remote STB's; Communication protocols; Addressing
    • H04N21/633—Control signals issued by server directed to the network components or client
    • H04N21/6332—Control signals issued by server directed to the network components or client directed to client
    • H04N21/6336—Control signals issued by server directed to the network components or client directed to client directed to decoder
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/181—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/4104—Peripherals receiving signals from specially adapted client devices
    • H04N21/4135—Peripherals receiving signals from specially adapted client devices external recorder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client 
    • H04N21/61—Network physical structure; Signal processing
    • H04N21/6106—Network physical structure; Signal processing specially adapted to the downstream path of the transmission network
    • H04N21/6112—Network physical structure; Signal processing specially adapted to the downstream path of the transmission network involving terrestrial transmission, e.g. DVB-T

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明提供一种时钟生成装置，即使不进行偏置调整，也能迅速地进行用于生成基准时钟的基准信息的输入开始时的PLL(锁相环)电路的锁相动作。所述时钟信号生成装置具有：接收装置、记录重放装置、基准信息抽出装置、第一振荡器、第二振荡器、第一比较部、和第二比较部。在上述接收装置接收广播信号时，将第一比较部输出的第一比较信息作为控制信号反馈到第一振荡器；另一方面，在通过记录重放装置重放广播信号时，将第二比较部输出的第二比较信息作为控制信号反馈到第一振荡器。

Description

时钟生成装置
技术领域
本发明涉及根据在数字广播中所使用的MPEG2(运动图象专家组2)传输包等比特流中包含的基准信息来生成基准时钟的时钟生成装置。
背景技术
在数字广播中，以比特流来多路传输与多个节目相关的图象、声音等各种信号。为了对其进行接收，需要在接收侧生成作为基准时钟的系统时钟。因此，在现有技术中，把用于生成系统时钟的基准信息以适当的间隔插入到比特流内，在接收侧对其进行检出，使用所检出的接收侧振荡器的基准信息和被相位锁定的锁相环电路(PLL电路)来得到系统时钟。
当使用MPEG2传输流来作为比特流时，传输作为下述那样的基准信息的程序时钟基准(PCR：Program Clock Reference，以下称为「PCR」)信号，以其为基准在接收侧生成27MHz的系统时钟。图3是表示MPEG2的传输流的构造的图，在188字节的传输包中，开头的4字节(32位)是首部。通过首部内的修正字节控制字节F7来表示修正字节F9的有无。当表示为没有修正字节F9时，在首部之后紧接着有效负荷F10。在该有效负荷F10中插入视频和音频等数据来进行传输。当表示为修正字节F9存在时，在首部之后接着修正字节F9，其余的部分为有效负荷F10。在接在修正字节F9之后的有效负荷F10中可以放入视频等数据，而在与其他不同的长度的有效负荷中放入数据，会使处理变得复杂，为了避免其，可以在该有效负荷中插入「填充数据」(用于填塞空间而放入的数据，在内容上没有意义的数据)。
修正字节F9的构造为图3(c)、(d)所示的那样，在其中定义了包含PCR信号的字节F11。PCR信号的实数据是42位的数据，在每个节目中以0.1秒以下的周期来传输包含其的传输包。PCR信号中预定位置(例如最后字节的开头)被规定为时刻的标准位置，在接收机侧，在该位置到达的时刻，按照PCR信号表示的值来修正时钟。
下面使用图4来描述接收MPEG2传输流的数字广播的接收机中的系统时钟生成PLL电路的构成。首先，由接收的数字信号通过PCR检出器102而从该节目的包抽出PCR信号。在由PCR检出器102所检出的PCR信号的时刻标准位置上，通过在PCR检出器102内所发生的闩锁脉冲，来闩锁对电压控制振荡器(以下称为「VCO」)106的输出进行计数的计数器107的计数值。PCR信号的数据由PCR检出器102进行解码，并提供给比较电路103的一输入端。计数器107的被闩锁的输出被提供给比较电路103的另一输入端，把两者进行比较。比较结果被变换为例如PWM信号(脉宽调制信号)，由低通滤波器104进行平滑，经过开关105而提供给VCO 106。其中，当PCR信号被输入时，开关105的可动接触片被保持在B侧。VCO 106的输出作为系统时钟通过输出端子108提供给例如MPEG2传输流的记录重放装置。
当接收数字广播时，接收数字信号被提供给输入端子101，如上述那样，开关105的可动接触片被保持在B侧，系统时钟生成PLL电路把控制电压VPLL提供给VCO 106，以使该输出信号被PCR信号进行锁相，而得到27MHz的系统时钟。另一方面，在来自数字广播的PCR信号的非接收时，例如在数字广播接收机一体型记录重放装置中的重放时，开关105的可动接触片被切换到A侧，由恒压电路109给VCO 106提供恒定的电压VCST。在此情况下，当从重放切换到广播接收时，由于PLL电路立即进行锁相，希望非接收时的VCO 106的控制电压VCST接近于锁定时的控制电压VPLL。
但是，由于在包含VCO 106的PLL电路中存在制造上的偏差，就需要分别调整VCO控制电压的偏置，而存在制造成本上升的问题。
鉴于上述问题，本发明的目的是提供一种时钟生成装置，即使不进行偏置调整，也能迅速地进行用于生成基准时钟的基准信息的输入开始时的PLL电路的锁相动作。
在数字广播接收机一体型记录重放装置中，当从数字广播的接收切换为由记录重放部所进行的记录媒体的重放时，当直接切换系统时钟时，在信号处理LSI(大规模集成电路)的输入时钟等中产生不连续，由于必须复位LSI，而存在例如重放信号的输出开始滞后的问题。
发明内容
鉴于上述问题，本发明的目的是提供一种时钟生成装置，当从对在PCR信号这样的输入信号中包含的基准信息进行锁相的状态而切换为不使用基准信息的状态时或者进行相反切换时，输出的基准时钟不会成为不连续的。
为了实现上述目的，根据本发明的一个方面，提供了一种时钟信号生成装置，其特征在于时钟信号生成装置具有：接收装置，接收包括基准信息在内的广播信号；记录重放装置，记录、重放用上述接收装置接收到的上述广播信号；基准信息抽出装置，从用上述接收装置接收的上述广播信号中抽出上述基准信息；第一振荡器，生成具有和控制信号相对应的频率的基准时钟；第二振荡器，生成具有和上述基准信息无关的固定频率的基准信号；第一比较部，比较上述第一振荡器生成的上述基准时钟和上述抽出装置生成的上述基准信息，输出第一比较信息；第二比较部，比较上述第一振荡器生成的上述基准时钟和上述第二振荡器生成的上述基准信号，输出第二比较信息；在上述接收装置接收上述广播信号时，将上述第一比较部输出的上述第一比较信息作为上述控制信号反馈到上述第一振荡器，另一方面，在通过上述记录重放装置重放上述广播信号时，将上述第二比较部输出的上述第二比较信息作为上述控制信号反馈到上述第一振荡器。
根据本发明的又一个方面，上述时钟信号发生装置，其特征在于，上述第一比较部输出的上述第一比较信息和上述第二比较部输出的上述第二比较信息，通过单一的低通滤波器，作为上述控制信号反馈到上述第一振荡器。
附图说明
本发明的这些和其他的目的、优点及特征将通过结合附图对本发明的实施例的描述而得到进一步说明。在这些附图中：
图1是表示本发明的一个实施例所涉及的数字广播接收机一体型记录重放装置的构成的方框图；
图2是表示图1的装置的时钟生成部的构成的第一实施例的方框图；
图3是用于说明MPEG2传输流的构成的图；
图4是表示现有的时钟生成装置的图；
图5是表示本发明的第二实施例的时钟生成装置的构成的图。
下面参照附图来说明本发明的实施例。
具体实施方式
图1是表示本发明的一个实施例所涉及的数字广播接收机一体型记录重放装置的构成的方框图，该装置包括：接收处理电路121，输入来自天线的信号，进行变频、纠错等预定的处理并输出基带信号(数字广播接收信号)；开关114；记录重放部123，进行数字广播接收信号的记录重放；MPEG解码器122，对MPEG传输流进行解码而输出视频信号和音频信号；时钟生成部100，给记录重放部123和MPEG解码器122提供27MHz系统时钟。记录重放部123由例如符合D-VHS(注册商标)方式的VTR(磁带录象机)所构成，使用由时钟生成部100所提供的系统时钟来进行记录重放时的信号处理。记录重放部123的输出通过外部数字信号输入端子113而输入给开关114。
在数字广播接收时，开关114的可动接触片如图所示的那样被保持在A侧，数字广播接收信号被提供给时钟生成部100、MPEG解码器122和记录重放部123。另一方面，当记录重放部123的重放时，开关114的可动接触片被保持在B侧，重放数字信号被提供给时钟生成部100和MPEG解码器122。图2是表示时钟生成部100的构成的方框图，在该图中，对与图4相同的部分使用相同的标号。
即，时钟生成部100包括：PCR检出器102，从接收的数字信号中的该节目的包抽出PCR信号；VCO 106；计数器107，对VCO 106的输出进行计数，在由PCR检出器102所检出的PCR信号的时刻标准位置上，通过在PCR检出器102内所发生的闩锁脉冲来锁定计数值；比较电路103，把由PCR检出器102所解码的PCR信号的数据与计数器107的闩锁输出进行比较，把其比较结果变换为例如PWM信号(脉宽调制信号)并输出；低通滤波器104，对比较电路103的输出信号进行平滑；A/D变换器110，把低通滤波器104的输出信号变换为数字信号；存储器111，存储A/D变换器110输出的数字信号；D/A变换器112，把从存储器111读出的数字信号变换为模拟信号；开关105。即，时钟生成部100是在图4的现有装置中追加了A/D变换器110、存储器111和D/A变换器112的构成。
在数字广播接收时，给PCR检出器102按上述那样输入数字广播接收信号。此时，开关105的可动接触片被保持在B侧，PLL电路与图4的装置相同地动作。接着，PLL电路进行锁相的状态被检出时，低通滤波器104输出的控制电压VPLL经过A/D变换器110存储在存储器111中。进行锁相的状态的检出是通过下述这样的方法进行：例如通过微型计算机来监视A/D变换器110输出的数字值，当其变动变得少于预定量时，判定为进行了锁相。
另一方面，当记录重放部123进行重放时，如果在使开关105的可动接触片处于B侧的状态下PLL电路进行锁相，开关105保持为原状，VCO 106被LPF 104的输出信号进行控制。但是，即使在此情况下，由于所重放的PCR信号的精度不够，控制电压VPLL的经过A/D变换器110向存储器111的写入不能进行。当在使开关105的可动接触片处于B侧的状态下PLL电路未进行锁相时，开关105的可动接触片被切换到A侧，当接收数字广播时，在存储器111中所存储的电压值的学习被进行D/A变换，而成为模拟电压VPLLM，提供给VCO 106。
由此，当从重放状态向数字广播接收状态转换时，即，在PCR信号输入开始时，就能迅速地进行PLL电路的锁相。
上述动作可以是这样的：在作为数字广播的接收信号并进行了变频、纠错等预定处理的信号经过输入端子101而输入的情况下，经过外部数字信号输入端子113通过数字接口而外部提供(数字广播接收信号之外的)数字信号，而不是记录重放部123的重放信号。在此情况下，即使PCR信号进入到数字信号中，也需要考虑PCR信号的精度不够的问题。因此，当假设为这样时，开关114的可动接触片被连接到B侧，当接收到来自外部输入的数字信号时，开关105的可动接触片被切换到B侧，PLL电路动作以便于对进入输入信号中的PCR信号进行锁相，但是，不能进行经过A/D变换器110的向存储器111的写入。由此，仅对足够可靠性的某个广播接收信号进行控制电压VPLL的存储，当从重放状态向广播接收状态切换时，能够实现迅速的引入动作。
本发明并不仅限于上述实施例，可以进行各种变形。例如，VCO 106的控制信息的存储并不仅限于上述例子那样存储低通滤波器104的输出的方法，可以对输入比较电路103的两个输入使用存储广播接收时的典型的值，在非接收时把与这些值相对应的信号连续提供给比较电路103的方法，以及，对比较电路103输出的PWM信号等使用存储脉宽等参数的信息等方法。
下面，参照附图来对本发明的第二实施例进行说明。
图5是表示本发明的第二实施例所涉及的时钟生成装置的构成方框图。在该图中，对与图2相同的部分使用相同的标号。
图5的装置包括：PCR检出器102，从接收的数字信号中的该节目的包抽出PCR信号；VCO 106；计数器107，对VCO 106的输出进行计数，在由PCR检出器102所检出的PCR信号的时刻标准位置上，通过在PCR检出器102内所发生的闩锁脉冲来锁定计数值；比较电路103，把由PCR检出器102所解码的PCR信号的数据与计数器107的闩锁输出进行比较，把其比较结果变换为例如PWM信号(脉宽调制信号)并输出；开关130；低通滤波器104，对开关130的输出信号进行平滑；石英振荡器131，发生作为内部基准信号的频率27MHz的基准信号；相位比较器132。接着，VCO 106的输出，除了计数器107之外，被输入相位比较器132一方的比较输入。相位比较器132的另一方的比较输入连接在石英振荡器131上。
该装置在数字广播接收时从输入端子101输入包含PCR信号的数字信号，使开关130的可动接触片保持在B侧，与图2所示的第一实施例的装置相同地动作。
另一方面，例如，当图5的装置安装在数字广播接收机一体型记录重放装置中时，在该记录重放装置重放时，把开关130的可动接触片切换到A侧。因此，当记录重放装置重放时，由VCO 106、相位比较器132和低通滤波器104所形成的环路来构成PLL电路，使用石英振荡器131的输出来作为其基准信号。由此，同样使用VCO 106的输出来作为系统时钟，因此，即使在从数字广播接收向重放的切换等方式切换时，不会产生系统时钟的不连续，可以不需要信号处理用LSI等的复位动作。
在开关130的切换时，在其输出中会发生切换噪声，但是，在本实施例中，由于把开关130配置在低通滤波器104的前段，则上述切换噪声由低通滤波器104进行平滑，VCO 106的输出就不会引入切换噪声而大幅度摆动，就能连续地生成系统时钟。
如上述详细说明的那样，根据本发明的第一个方面，当基准时钟被从数字广播接收信号所抽出的基准信息进行锁相时，振荡装置的控制信号被进行存储，当输入信号不是数字广播接收信号时，根据上述存储的控制信号来控制振荡装置，因此，即使不进行偏置调整，也能迅速地进行用于输出基准时钟的基准信息的输入开始时的振荡装置的锁相动作。
根据本发明的另一个方面，当基准信息的精度较低时，不进行上述控制信号的存储，因此，就能防止因不正确的基准信息而导致偏置偏移。
根据本发明的再一个方面，生成与在输入数字信号中包含的基准信息相对应的内部基准信息，当使用基准信息时，控制振荡装置以便于输出对上述基准信息进行锁相的基准时钟，另一方面，当不使用上述基准信息时，控制振荡装置以便于上述基准时钟对上述内部基准信息进行锁相，因此，当从对在输入信号中包含的基准信息进行锁相的状态向不使用基准信息的状态切换时，或者进行相反切换时，能够保持输出的基准时钟的连续性。其结果，不需要对使用基准时钟的LSI等进行复位，能够提高记录重放输入数字信号的记录重放装置的重放动作的开始性能。

Claims (2)

1.一种时钟信号生成装置，其特征在于时钟信号生成装置具有：
接收装置，接收包括基准信息在内的广播信号；
记录重放装置，记录、重放用上述接收装置接收到的上述广播信号；
基准信息抽出装置，从用上述接收装置接收的上述广播信号中抽出上述基准信息；
第一振荡器，生成具有和控制信号相对应的频率的基准时钟；
第二振荡器，生成具有和上述基准信息无关的固定频率的基准信号；
第一比较部，比较上述第一振荡器生成的上述基准时钟和上述抽出装置生成的上述基准信息，输出第一比较信息；
第二比较部，比较上述第一振荡器生成的上述基准时钟和上述第二振荡器生成的上述基准信号，输出第二比较信息；
在上述接收装置接收上述广播信号时，将上述第一比较部输出的上述第一比较信息作为上述控制信号反馈到上述第一振荡器，另一方面，在通过上述记录重放装置重放上述广播信号时，将上述第二比较部输出的上述第二比较信息作为上述控制信号反馈到上述第一振荡器。
2.根据权利要求1中的时钟信号生成装置，其特征在于，上述第一比较部输出的上述第一比较信息和上述第二比较部输出的上述第二比较信息，通过单一的低通滤波器，作为上述控制信号反馈到上述第一振荡器。
CNB981235425A 1997-10-29 1998-10-27 时钟生成装置 Expired - Lifetime CN1169293C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP312591/1997 1997-10-29
JP09312590A JP3092701B2 (ja) 1997-10-29 1997-10-29 クロック生成装置
JP09312591A JP3092702B2 (ja) 1997-10-29 1997-10-29 クロック生成装置
JP312591/97 1997-10-29
JP312590/1997 1997-10-29
JP312590/97 1997-10-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN200410055890.2A Division CN1282356C (zh) 1997-10-29 1998-10-27 时钟生成装置

Publications (2)

Publication Number Publication Date
CN1219033A CN1219033A (zh) 1999-06-09
CN1169293C true CN1169293C (zh) 2004-09-29

Family

ID=26567240

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200410055890.2A Expired - Lifetime CN1282356C (zh) 1997-10-29 1998-10-27 时钟生成装置
CNB981235425A Expired - Lifetime CN1169293C (zh) 1997-10-29 1998-10-27 时钟生成装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200410055890.2A Expired - Lifetime CN1282356C (zh) 1997-10-29 1998-10-27 时钟生成装置

Country Status (3)

Country Link
US (3) US6345079B1 (zh)
EP (1) EP0914010A3 (zh)
CN (2) CN1282356C (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100317289B1 (ko) * 1999-09-17 2001-12-22 구자홍 디지털 티브이의 동기신호 보정장치
WO2001022736A1 (en) * 1999-09-21 2001-03-29 Koninklijke Philips Electronics N.V. Clock recovery
ES2315254T3 (es) * 2000-09-22 2009-04-01 Pace Plc Receptor de datos de difusion y metodo de utilizacion del mismo.
US6761109B2 (en) * 2001-03-28 2004-07-13 The Boc Group, Inc. Apparatus and method for mixing a gas and a liquid
US6670852B1 (en) * 2001-10-17 2003-12-30 Cypress Semiconductor Corp. Oscillator tuning method
JP3906712B2 (ja) * 2002-02-27 2007-04-18 株式会社日立製作所 データストリーム処理装置
US7230987B2 (en) * 2002-09-30 2007-06-12 Broadcom Corporation Multiple time-base clock for processing multiple satellite signals
US7533402B2 (en) * 2002-09-30 2009-05-12 Broadcom Corporation Satellite set-top box decoder for simultaneously servicing multiple independent programs for display on independent display device
DE10393732B4 (de) * 2002-11-26 2011-02-24 Infineon Technologies Ag Phasenregelkreis mit Pulsgenerator und Verfahren zum Betrieb des Phasenregelkreises
CN100428630C (zh) * 2003-08-29 2008-10-22 华为技术有限公司 同步数字体系系统时钟及产生方法
JP4176705B2 (ja) * 2004-12-02 2008-11-05 シャープ株式会社 Ｐｌｌ回路
US7406297B2 (en) 2005-05-30 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Clock generation circuit and semiconductor device provided therewith
JP4650112B2 (ja) * 2005-06-09 2011-03-16 株式会社日立製作所 記録出力装置、記録出力方法及び記録装置
JP4380598B2 (ja) * 2005-06-16 2009-12-09 株式会社日立製作所 受信装置及び受信方法
JP2007027981A (ja) * 2005-07-13 2007-02-01 Futaba Corp 発振装置およびその制御方法
US8035455B1 (en) 2005-12-21 2011-10-11 Cypress Semiconductor Corporation Oscillator amplitude control network
US7898344B2 (en) * 2006-09-12 2011-03-01 Fujitsu Limited Phase-locked oscillator and multi-radar system using same
JP4374463B2 (ja) * 2006-12-26 2009-12-02 日本電波工業株式会社 発振周波数制御回路
JP5235347B2 (ja) * 2007-07-19 2013-07-10 株式会社日立製作所 受信装置および受信方法
JP5094478B2 (ja) * 2008-03-06 2012-12-12 株式会社日立製作所 受信装置
US8120430B1 (en) * 2009-01-15 2012-02-21 Xilinx, Inc. Stable VCO operation in absence of clock signal
US8018289B1 (en) * 2009-08-19 2011-09-13 Integrated Device Technology, Inc. Holdover circuit for phase-lock loop
CN101841329A (zh) * 2010-06-12 2010-09-22 中兴通讯股份有限公司 锁相环、压控装置及方法
CN103066996A (zh) * 2012-12-20 2013-04-24 上海宏力半导体制造有限公司 振荡器及其自校准方法
JP6319551B2 (ja) * 2013-10-31 2018-05-09 セイコーエプソン株式会社 クロック生成装置、電子機器、移動体及びクロック生成方法
WO2016072023A1 (ja) * 2014-11-07 2016-05-12 株式会社ソシオネクスト 半導体集積回路
CN104811195B (zh) * 2015-05-26 2017-09-19 成都西蒙电子技术有限公司 一种频率校准装置及频率综合器
KR102368864B1 (ko) * 2015-10-22 2022-03-03 삼성전자주식회사 위상 고정 루프의 출력의 락을 감지하는 클록 및 데이터 복원 회로
US10951390B2 (en) * 2018-02-05 2021-03-16 Arris Enterprises Llc Two-stage IP de-jitter algorithm in a multiplexer for a group of statistically multiplexed single program transport streams

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4511859A (en) * 1982-08-30 1985-04-16 At&T Bell Laboratories Apparatus for generating a common output signal as a function of any of a plurality of diverse input signals
US4703520A (en) * 1986-10-31 1987-10-27 Motorola, Inc. Radio transceiver having an adaptive reference oscillator
US4868513A (en) * 1987-09-11 1989-09-19 Amdahl Corporation Phase-locked loop with redundant reference input
DE68915228T2 (de) * 1988-09-02 1994-12-15 Sanyo Electric Co Phasensynchronisierschaltung in einem Videosignalempfänger und Verfahren zur Herstellung der Phasensynchronisation.
JP2821235B2 (ja) * 1990-05-07 1998-11-05 八木アンテナ株式会社 双方向ｃａｔｖ伝送網の集中監視システム
US5299237A (en) * 1991-12-20 1994-03-29 Honeywell Inc. Asymmetrical data tracking digital phase locked loop
FI93286C (fi) * 1993-03-08 1995-03-10 Nokia Telecommunications Oy Menetelmä kellosignaalin muodostamiseksi vaihelukitun silmukan avulla ja vaihelukittu silmukka
JP3033654B2 (ja) * 1993-08-23 2000-04-17 日本電気株式会社 Ｐｌｌ周波数シンセサイザ
KR950011625B1 (ko) * 1993-12-14 1995-10-06 재단법인한국전자통신연구소 데이타 및 클럭 복원회로
JP2616582B2 (ja) * 1994-05-09 1997-06-04 日本電気株式会社 Ｐｌｌ周波数シンセサイザ
DE69520919T2 (de) * 1994-09-28 2002-03-28 Matsushita Electric Ind Co Ltd Digitale Verabeitung geeignet für ein analoges vom Standard abweichendes Videosignal
US5512860A (en) * 1994-12-02 1996-04-30 Pmc-Sierra, Inc. Clock recovery phase locked loop control using clock difference detection and forced low frequency startup
WO1997007594A1 (fr) * 1995-08-14 1997-02-27 Hitachi, Ltd. Circuit de verrouillage de phase et dispositif de reproduction d'image
TW337054B (en) * 1995-09-28 1998-07-21 Toshiba Co Ltd Horizontal synchronous signal oscillation circuit
JP2919335B2 (ja) * 1996-02-06 1999-07-12 埼玉日本電気株式会社 Ａｆｃ型発振回路
US5917552A (en) * 1996-03-29 1999-06-29 Pixelvision Technology, Inc. Video signal interface system utilizing deductive control
JP3481051B2 (ja) * 1996-06-19 2003-12-22 富士通株式会社 チャージポンプ回路、および、該チャージポンプ回路を有するｐｌｌ回路並びに半導体集積回路
JP3312681B2 (ja) 1996-06-24 2002-08-12 日本ビクター株式会社 磁気記録再生装置
JPH10107623A (ja) * 1996-10-01 1998-04-24 Sony Corp 変換装置および方法、並びに、ｐｌｌ演算装置および方法
US5847614A (en) * 1996-11-15 1998-12-08 Analog Devices, Inc. Low power charge pump
JP3308846B2 (ja) * 1997-03-14 2002-07-29 株式会社東芝 位相同期回路及び記録再生装置

Also Published As

Publication number Publication date
US20020048338A1 (en) 2002-04-25
CN1282356C (zh) 2006-10-25
CN1219033A (zh) 1999-06-09
EP0914010A3 (en) 2004-08-25
CN1574888A (zh) 2005-02-02
EP0914010A2 (en) 1999-05-06
US6643347B2 (en) 2003-11-04
US20020080900A1 (en) 2002-06-27
US6345079B1 (en) 2002-02-05

Similar Documents

Publication Publication Date Title
CN1169293C (zh) 时钟生成装置
US6069902A (en) Broadcast receiver, transmission control unit and recording/reproducing apparatus
EP0721288B1 (en) Transmission apparatus and receiving apparatus
US6970526B2 (en) Controlling the system time clock of an MPEG decoder
US6574225B2 (en) Clock recovery in a packet-based data network
US20060280480A1 (en) Data processing device and data recording method
US7876653B2 (en) Recording and reproducing apparatus and receiving apparatus
JPH10334615A (ja) 基準クロック再生装置および記録装置
US6341193B1 (en) Recording and reproduction of an information signal in/from a track on a record carrier
US20030223735A1 (en) System and a method for receiving and storing a transport stream for deferred presentation of a program to a user
US20060153323A1 (en) Clock generation device and clock generation method
US6128433A (en) Controlling frequency drift of a digital video tape drive
CN1272980A (zh) 广播接收装置
US20060092983A1 (en) Clock generating apparatus
JP3092701B2 (ja) クロック生成装置
JP3092702B2 (ja) クロック生成装置
JP3047805B2 (ja) パケットデータ記録装置
US20100129060A1 (en) Digital broadcast receiving apparatus and method
JP2001119668A (ja) 記録装置
JPH10320916A (ja) 基準クロック再生装置および記録装置
JPH10257487A (ja) トランスポートストリーム発生装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JVC KENWOOD CORPORATION

Free format text: FORMER OWNER: VICTORY CO. LTD.

Effective date: 20140303

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20140303

Address after: Kanagawa

Patentee after: JVC Kenwood Corp.

Address before: Kanagawa

Patentee before: Victory Co., Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20040929