CN1169155C - 具有浮动栅极的金属氧化物半导体晶体管的参考电压发生电路 - Google Patents

具有浮动栅极的金属氧化物半导体晶体管的参考电压发生电路 Download PDF

Info

Publication number
CN1169155C
CN1169155C CNB991017099A CN99101709A CN1169155C CN 1169155 C CN1169155 C CN 1169155C CN B991017099 A CNB991017099 A CN B991017099A CN 99101709 A CN99101709 A CN 99101709A CN 1169155 C CN1169155 C CN 1169155C
Authority
CN
China
Prior art keywords
mos transistor
grid
voltage
electric charge
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB991017099A
Other languages
English (en)
Other versions
CN1228597A (zh
Inventor
ֱ
顺藤直昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1228597A publication Critical patent/CN1228597A/zh
Application granted granted Critical
Publication of CN1169155C publication Critical patent/CN1169155C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)

Abstract

一种具有浮动栅极MOS晶体管的参考电压发生电路。参考电压发生电路具有第一和第二MOS晶体管，借助于电流镜电路使基本相同的电流在其上流动。在第一和第二MOS晶体管的阈值电压之间的差电压从第一晶体管的源极作为参考电压而加上。第一和第二晶体管的结构包括浮动栅极，并且通过设定注入浮动栅极的电荷量而可将阈值电压设为任何值。

Description

具有浮动栅极的金属氧化物半导体 晶体管的参考电压发生电路
本发明涉及装在半导体集成装置上的参考电压发生电路，用于产生只呈现由外部变化所引起的微小波动的参考电压。
在半导体集成装置中，在半导体集成装置中的电路操作是会受外部电源电压或外部温度的波动的影响的。特别是在模拟电路中，外部波动会使电路操作不稳定，从而导致失灵。因此需要一种受外部变化所引起的波动小的参考电压。在日本专利公开296491/89中公开了一种用于产生较不受外界波动影响的参考电压的参考电压发生电路。
图1示出此种已有技术参考电压发生电路的电路图。
此参考电压发生电路包括P沟道MOS晶体管11-13、n沟道MOS晶体管21-24，45，46和电阻1。
P沟道MOS晶体管11其源极接电源VCC，其栅极接参考电压发生电路启动信号BVREF。在此情况下，当启动参考电压发生电路时，参考电压发生电路启动信号BVREF为低电平(以下简称为“L”)，当使参考电压发生电路停止工作时则为高电平(以下简称为“H”)。电阻1连接在P沟道MOS晶体管11的漏极和n沟道MOS晶体管23的漏极之间。N沟道MOS晶体管23的栅极和源极连在一起，且其源极接地。N沟道MOS晶体管21其栅极接n沟道MOS晶体管23的栅极，从而与n沟道MOS晶体管23一起构成一个电流镜电路。
P沟道MOS晶体管12的栅极和漏极连在一起，其源极接VCC而漏极接n沟道MOS晶体管21的漏极。P沟道MOS晶体管13的源极接VCC，其栅极接P沟道MOS晶体管12的栅极，从而与P沟道MOS晶体管12一起构成一电流镜电路。N沟道MOS晶体管45的漏极接P沟道MOS晶体管13的漏极，其栅极和漏极连在一起。N沟道MOS晶体管46的漏极接P沟道MOS晶体管13的漏极，其栅极和漏极连在一起，其源极接地。n沟道MOS晶体管45和46的阈值电压设为不同值，分别标为VT45和VT46。N沟道MOS晶体管22其漏极接n沟道MOS晶体管45的源极，其源极接地，其栅极接n沟道MOS晶体管23的栅极。N沟道MOS晶体管22的栅极宽度设为n沟道MOS晶体管21和23的一半，因此，当栅压相同时，n沟道MOS晶体管21和23的电流的一半将流过漏极和源极。
在已有技术的参考电压发生电路中，n沟道MOS晶体管45的源电压被当作参考电压VREF。
N沟道MOS晶体管24其栅极加有参考电压发生电路启动信号BVREF，其源极接地，而其漏极接n沟道MOS晶体管23的栅极。
当参考电压发生电路启动信号BVREF变为H使参考电压发生电路的工作停止时，N沟道MOS晶体管24使n沟道MOS晶体管21、22、33的栅压变为L。
下面将描述已有技术参考电压发生电路的工作。
为了使参考电压发生电路工作，参考电压发生电路启动信号BVREF首先为L，以使P沟道MOS晶体管11导通，n沟道MOS晶体管24关断。
由电阻1和n沟道MOS晶体管23确定的电流I流过n沟道MOS晶体管23的漏极和源极以产生低于电源电压VCC的电压V1。电压V1被加到n沟道MOS晶体管21的栅极，使电流2I流过n沟道MOS晶体管21的源极和漏极。在n沟道MOS晶体管22中，电压V1也加到其栅极以使电流I流过源极和漏极。电流I还流过n沟道MOS晶体管45的漏极。由于规则使电流镜电路仅使同水平的电流流到P沟道MOS晶体管12和P沟道MOS晶体管13，电流2I将仅流过P沟道MOS晶体管13的源极和漏极。
n沟道MOS晶体管45的漏极和n沟道MOS晶体管46的漏极都连到n沟道MOS晶体管13的漏极，它作为一个恒流源。因此，同水平的电流I(2I-I＝I)则流过n沟道MOS晶体管45再流到n沟道MOS晶体管46。
假定n沟道MOS晶体管45和46都工作在晶体管饱和区，流过源极和漏极的电流相等，则有以下方程：
β45/2×(V2-VREF-|VT45|)＝β46/2×(V2-|VT46|)
其中，β45和β46分别为MOS晶体管45和46的导通系数，而V2为P沟道MOS晶体管13的漏极电压。
如果β45和β46基本相等，则n沟道MOS晶体管45和46的阈值的差电压|VT46|-|VT45|则作为参考电压VREF，它是从n沟道MOS晶体管45的源极输出的。VREF值仅相决于n沟道MOS晶体管45和46之间的阈值电压差。结果，在制造半导体器件时，尽管由外界温度或变化会引起MOS晶体管的阈值中的波动，但参考电压VREF的值则几乎不变。
已有技术的参考电压发生电路的问题在于，由于n沟道MOS晶体管45是固定的，因此只能产生一个特定的固定参考电压VREF。此外，上面已有技术的参考电压发生电路的问题还在于电路元件特性的改变将导致所获的参考电压的改变，因而不能获得理想的参考电压。
本发明的目的在于提供一种参考电压发生电路，借此能获得任何值的参考电压。
为了实现上述目的，本发明的参考电压发生电路包括其栅极和漏极连在一起的第一MOS晶体管，以及其栅极和漏极连在一起且具有不同于第一MOS晶体管的阈值的第二MOS晶体管。
借助于电流镜电路，可使基本相同水平的电流可在第一和第二MOS晶体管中流动，且第一MOS晶体管的源电压作为参考电压。
根据本发明的一个实施例，至少第一和第二MOS晶体管的一个MOS晶体管的结构包括浮动栅极。两个MOS晶体管的阈值电压因此可设成任意值，从而可将参考电压设为任意值。
根据本发明的另一实施例，本发明的参考电压发生电路还包括用于控制对具有浮动栅极的MOS晶体管的浮动栅极注入电荷的装置，以改变阈值电压。本实施例可允许在制成之后随意地重新设定参考电压的电压值。
图1为已有技术参考电压发生电路的电路图；
图2为根据本发明第一实施例的参考电压发生电路的电路图；
图3为根据本发明第二实施例的参考电压发生电路的电路图；第一实施例：
见图2，根据本实施例的参考电压发生电路包括n沟道MOS晶体管5和6，其浮动栅极分别代替图1所示已有技术的参考电压发生电路中的n沟道MOS晶体管45和46。
浮栅n沟道MOS晶体管5和6的阈值分别用VT5和VT6表示，并设为不同值。
除了浮栅n沟道MOS晶体管5和6的阈值电压的差电压|VT46|-|VT45|被用作参考电压VREF外，其余的工作与图1所示的已有技术实例中的工作相同。
由于晶体管5和6的阈值是根据对其浮栅的电荷注入量而变的，阈值电压的电压值VT6和VT5可自由设定，且作为这些电压值的差电压的参考电压VREF的值也被设定为任意值。
第二实施例
下面参考图3描述本发明的第二实施例。
本实施例的参考电压发生电路包括n沟道MOS晶体管36-38和电压发生电路31-35，用于设定对图2所示第一实施例的参考电压发生电路的浮栅n沟道MOS晶体管5和6的浮栅的电荷注入量，此外，还包括一个阈值设定控制电路26。N沟道MOS晶体管38连在P沟道MOS晶体管13的漏极与浮栅n沟道MOS晶体管5的漏极之间，其栅极上加有阈值设定信号VTSET。
当设定浮栅n沟道MOS晶体管5和6的阈值电压时，阈值设定信号VTSET变为L，当产生参考电压VREF时则变为VPP电平。在此情况下，VPP电平为一个电压电平，足以使n沟道MOS晶体管36、37和38导通。
N沟道MOS晶体管36连在浮栅n沟道MOS晶体管5的栅极和漏极之间，n沟道MOS晶体管37连在浮栅n沟道MOS晶体管6的栅极和漏极之间，而阈值设定信号VTSET则加到n沟道MOS晶体管36和37的各个的栅极上。
当设定阈值电压时，n沟道MOS晶体管36、37和38随着阈值设定信号VTSET变为L而断开，从而使晶体管5和6的栅极和漏极断开，且晶体管13和5也断开。
在产生参考电压VREF的正常过程中，阈值设定信号VTSET变到VPP电平以使n沟道MOS晶体管36、37和38关断。这样，其工作则与图2的参考电压发生电路的工作相同。
阈值设定控制电路26包括写电路27、擦除电路28、和读电路29。这三个电路都起控制作用，这样，电压发生电路31-35分别在写、擦和读期间输出规定电压。
电压发生电路31将电压加到n沟道MOS晶体管5和6的漏极，电压发生电路32将电压加到n沟道MOS晶体管5的栅极，电压发生电路33将电压加到n沟道MOS晶体管6的栅极，电压发生电路34将电压加到n沟道MOS晶体管6的源极，电压发生电路35将电压加到n沟道MOS晶体管5的源极。电压发生电路34在正常工作期间产生地GND电位，其中阈值沿定信号VTSET为VPP电平，并且将GND电位加到浮栅n沟道MOS晶体管6的源极，从而不要将浮栅n沟道MOS晶体管的源极接地。
下表1示出由写电路27、擦除电路28和读电路29控制的电压发生电路31-35在各种模式下产生的电压的实例。
                           表1
模式 漏极 栅极 源极
电压发生电路31 电压发生电路32，33 电压发生电路34，45
写 6V 12V 地
擦 开 地 12V
读 VCC 6V 地
下面参考图3描述本实施例的工作。
阈值设定信号VTSET首先从VPP电平切换到L电平，使参考电压发生电路处于阈值电压设定状态。随后由阈值设定控制电路26实施控制。为了提高浮栅n沟道MOS晶体管5和6的阈值电压，为了写而选择电压：栅极加12伏，漏极加6状且源极加地电位。与之类似为了擦除，使晶体管5和6的栅、漏和源极所加的电压都低于阈值电压。浮栅n沟道MOS晶体管5和6的阈值电压就可以这样来改变。
当读出阈值时，就将读出的电压加到晶体管5和6的栅、漏和源极上。虽然图中未示出，也可以通过传感放大器来加以读出。
此处的12伏和6伏的电压值只是例子，用其它的电压也可实现上述操作。此外，晶体管5和6的阈值电压不用同时变，可以通过仅改变一个电压就产生所要的参考电压VREF。
最后，阈值设定信号VTSET从L切换到VPP电平以将参考电压发生电路置于正常操作状态。
根据本发明的参考电压发生电路与上面描述的第一实施例的参考电压发生电路具有相同的技术价值，此外，由于晶体管5和6的阈值电压可变，从而可以再设定参考电压VREF的电压值。
虽然上面参考附图描述了第一和第二实施例，但本发明并不局限于上述描述，它还可用于下面的例子中。
在具有不同的阈值电压的两个MOS晶体管的不同阈值电压用作参考电压的参考电压发生电路中，电路结构可为任何形式，只要两个MOS晶体管的至少一个晶体管为具有浮动栅极的晶体管就可以。本发明甚至在电源电压与地交换而第一和第二实施例的电路结构中的导电性反相的情况下仍可实现。在第二实施例中描述的阈值设定方法可以采用诸如用紫外光照射的方式。

Claims (18)

1.一种参考电压发生电路，包括：
具有浮动栅极且其栅极和漏极连在一起的第一MOS晶体管，用于产生作为参考电压的源电压；
其栅极与漏极连在一起且具有不同于所述第一MOS晶体管的阈值电压的第二MOS晶体管；以及
电流镜电路，能使在同样水平的电流在所述第一和第二MOS晶体管中流动。
2.根据权利要求1所述的参考电压发生电路，其特征在于，还包括用于控制注入到所述第一MOS晶体管的浮动栅极上的电荷量以改变阈值电压的设定的装置。
3.如权利要求2所述的参考电压发生电路，其特征在于，用于控制电荷量的所述装置包括：
多个电压发生装置，用于分别在将电荷注入到所述浮动栅极时、当从所述浮动栅极消除电荷时和检验阈值电压时，将规定电压加到所述第一MOS晶体管的栅极、漏极和源极上；
阈值电压设定控制装置，用于指令每个所述电压发生装置将电荷注入所述浮动栅极、从所述浮动栅极上消除电荷和检验阈值电压；
第一开关，用于切换所述第一MOS晶体管与所述电流镜电路之间的连接状态；以及
第二开关，用于切换所述第一MOS晶体管的栅极与漏极之间的连接状态。
4.一种参考电压发生电路，包括：
其栅极和漏极连在一起的第一MOS晶体管，用于产生作为参考电压的源电压；
具有浮动栅极且其栅极与漏极连在一起并具有不同于所述第一MOS晶体管的阈值电压的第二MOS晶体管；以及
电流镜电路，能使同样水平的电流在所述第一和第二MOS晶体管中流动。
5.根据权利要求4所述的参考电压发生电路，其特征在于，还包括用于控制注入到所述第二MOS晶体管的浮动栅极上的电荷量以改变阈值电压的设定的装置。
6.如权利要求5所述的参考电压发生电路，其特征在于，用于控制电荷量的所述装置包括：
多个电压发生装置，用于分别在将电荷注入到所述浮动栅极时、当从所述浮动栅极消除电荷时和检验阈值电压时，将规定电压加到所述第二MOS晶体管的栅极、漏极和源极上；
阈值电压设定控制装置，用于指令每个所述电压发生装置将电荷注入所述浮动栅极、从所述浮动栅极上消除电荷和检验阈值电压；
第一开关，用于切换所述第二MOS晶体管与所述电流镜电路之间的连接状态；以及
第二开关，用于切换所述第二MOS晶体管的栅极与漏极之间的连接状态。
7.一种参考电压发生电路，包括：
具有浮动栅极且其栅极和漏极连在一起的第一MOS晶体管，用于产生作为参考电压的源电压；
具有浮动栅极且其栅极与漏极连在一起并具有不同于所述第一MOS晶体管的阈值电压的第二MOS晶体管；以及
电流镜电路，能使同样水平的电流在所述第一和第二MOS晶体管中流动。
8.根据权利要求7所述的参考电压发生电路，其特征在于，还包括用于控制注入到所述第一和第二MOS晶体管的浮动栅极上的电荷量以改变阈值电压的设定的装置。
9.如权利要求8所述的参考电压发生电路，其特征在于，用于控制电荷量的所述装置包括：
多个电压发生装置，用于分别在将电荷注入到所述浮动栅极时、当从所述浮动栅极消除电荷时和检验阈值电压时，将规定电压加到所述第一和第二MOS晶体管的栅极、漏极和源极上；
阈值电压设定控制装置，用于指令每个所述电压发生装置将电荷注入所述浮动栅极、从所述浮动栅极上消除电荷和检验阈值电压；
第一开关，用于切换所述第一和第二MOS晶体管与所述电流镜电路之间的连接状态；以及
第二开关，用于切换所述第一MOS晶体管的栅极与漏极之间的连接状态；
第三开关，用于切换所述第二MOS晶体管的栅极与漏极之间的连接状态。
10.一种参考电压发生电路，包括：
具有浮动栅极且其栅极和漏极连在一起的第一MOS晶体管，用于产生作为参考电压的源电压；
在所述第一MOS晶体管与地之间用于产生预定的固定电流值的电流的第一恒流源；
其栅极与漏极连在一起且其源极接地并具有不同于所述第一MOS晶体管的阈值电压的第二MOS晶体管；以及
第二恒流源，用于产生为第一恒流源产生的电流两倍的电流，其一端连到所述第一和第二MOS晶体管的共同漏极上，而其另端则连到电源电压上。
11.根据权利要求10所述的参考电压发生电路，其特征在于，还包括用于控制注入到所述第一MOS晶体管的浮动栅极上的电荷量以改变阈值电压的设定的装置。
12.如权利要求11所述的参考电压发生电路，其特征在于，用于控制电荷量的所述装置包括：
多个电压发生装置，用于分别在将电荷注入到所述浮动栅极时、当从所述浮动栅极消除电荷时和检验阈值电压时，将规定电压加到所述第一MOS晶体管的栅极、漏极和源极上；
阈值电压设定控制装置，用于指令每个所述电压发生装置将电荷注入所述浮动栅极、从所述浮动栅极上消除电荷和检验阈值电压；
第一开关，用于切换所述第一MOS晶体管与所述第二恒流源之间的连接状态；以及
第二开关，用于切换所述第一MOS晶体管的栅极与漏极之间的连接状态。
13.一种参考电压发生电路，包括：
其栅极和漏极连在一起的第一MOS晶体管，用于产生作为参考电压的源电压；
在所述第一MOS晶体管与地之间用于产生预定的固定电流值的电流的第一恒流源；
具有浮动栅极且其栅极与漏极连在一起、其源极接地并具有不同于所述第一MOS晶体管的阈值电压的第二MOS晶体管；以及
第二恒流源，用于产生为第一恒流源产生的电流两倍的电流，其一端连到所述第一和第二MOS晶体管的共同漏极上，而其另端则连到电源电压上。
14.根据权利要求13所述的参考电压发生电路，其特征在于，还包括用于控制注入到所述第二MOS晶体管的浮动栅极上的电荷量以改变阈值电压的设定的装置。
15.如权利要求14所述的参考电压发生电路，其特征在于，用于控制电荷量的所述装置包括：
多个电压发生装置，用于分别在将电荷注入到所述浮动栅极时、当从所述浮动栅极消除电荷时和检验阈值电压时，将规定电压加到所述第二MOS晶体管的栅极、漏极和源极上；
阈值电压设定控制装置，用于指令每个所述电压发生装置将电荷注入所述浮动栅极、从所述浮动栅极上消除电荷和检验阈值电压；
第一开关，用于切换所述第二MOS晶体管与所述第二恒流源之间的连接状态；以及
第二开关，用于切换所述第二MOS晶体管的栅极与漏极之间的连接状态。
16.一种参考电压发生电路，包括：
具有浮动栅极且其栅极和漏极连在一起的第一MOS晶体管，用于产生作为参考电压的源电压；
在所述第一MOS晶体管与地之间用于产生预定的固定电流值的电流的第一恒流源；
具有浮动栅极且其栅极与漏极连在一起、其源极接地并具有不同于所述第一MOS晶体管的阈值电压的第二MOS晶体管；以及
第二恒流源，用于产生为第一恒流源产生的电流两倍的电流，其一端连到所述第一和第二MOS晶体管的共同漏极上，而其另端则连到电源电压上。
17.如权利要求16所述的参考电压发生电路，其特征在于，还包括用于控制注入到所述第一和第二MOS晶体管的浮动栅极上的电荷量以改变阈值电压的设定的装置。
18.如权利要求17所述的参考电压发生电路，其特征在于，用于控制电荷量的所述装置包括：
多个电压发生装置，用于分别在将电荷注入到所述浮动栅极时、当从所述浮动栅极消除电荷时和检验阈值电压时，将规定电压加到所述第一和第二MOS晶体管的栅极、漏极和源极上；
阈值电压设定控制装置，用于指令每个所述电压发生装置将电荷注入所述浮动栅极、从所述浮动栅极上消除电荷和检验阈值电压；
第一开关，用于切换所述第一MOS晶体管与所述第二恒流源之间的连接状态；以及
第二开关，用于切换所述第一MOS晶体管的栅极与漏极之间的连接状态；以及
第三开关，用于切换所述第二MOS晶体管的栅极与漏极之间的连接状态。
CNB991017099A 1998-01-28 1999-01-28 具有浮动栅极的金属氧化物半导体晶体管的参考电压发生电路 Expired - Fee Related CN1169155C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1566798A JP3139542B2 (ja) 1998-01-28 1998-01-28 参照電圧発生回路
JP15667/1998 1998-01-28
JP15667/98 1998-01-28

Publications (2)

Publication Number Publication Date
CN1228597A CN1228597A (zh) 1999-09-15
CN1169155C true CN1169155C (zh) 2004-09-29

Family

ID=11895103

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991017099A Expired - Fee Related CN1169155C (zh) 1998-01-28 1999-01-28 具有浮动栅极的金属氧化物半导体晶体管的参考电压发生电路

Country Status (4)

Country Link
US (1) US6215352B1 (zh)
JP (1) JP3139542B2 (zh)
KR (1) KR100326824B1 (zh)
CN (1) CN1169155C (zh)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6552603B2 (en) * 2000-06-23 2003-04-22 Ricoh Company Ltd. Voltage reference generation circuit and power source incorporating such circuit
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US8160864B1 (en) 2000-10-26 2012-04-17 Cypress Semiconductor Corporation In-circuit emulator and pod synchronized boot
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US7844437B1 (en) 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US7308608B1 (en) 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
US6870764B2 (en) * 2003-01-21 2005-03-22 Xicor Corporation Floating gate analog voltage feedback circuit
US6768371B1 (en) 2003-03-20 2004-07-27 Ami Semiconductor, Inc. Stable floating gate voltage reference using interconnected current-to-voltage and voltage-to-current converters
US7429888B2 (en) * 2004-01-05 2008-09-30 Intersil Americas, Inc. Temperature compensation for floating gate circuits
US7295049B1 (en) * 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
US7332976B1 (en) * 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
US8089461B2 (en) 2005-06-23 2012-01-03 Cypress Semiconductor Corporation Touch wake for electronic devices
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
US8067948B2 (en) * 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
JP2007294846A (ja) * 2006-03-31 2007-11-08 Ricoh Co Ltd 基準電圧発生回路及びそれを用いた電源装置
US8092083B2 (en) 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US7737724B2 (en) * 2007-04-17 2010-06-15 Cypress Semiconductor Corporation Universal digital block interconnection and channel routing
US8130025B2 (en) 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US8111577B2 (en) * 2007-04-17 2012-02-07 Cypress Semiconductor Corporation System comprising a state-monitoring memory element
US8516025B2 (en) 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US8040266B2 (en) * 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US8065653B1 (en) 2007-04-25 2011-11-22 Cypress Semiconductor Corporation Configuration of programmable IC design elements
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
JP2009141640A (ja) * 2007-12-06 2009-06-25 Seiko Instruments Inc 電源切換回路
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
US8878511B2 (en) * 2010-02-04 2014-11-04 Semiconductor Components Industries, Llc Current-mode programmable reference circuits and methods therefor
US8188785B2 (en) * 2010-02-04 2012-05-29 Semiconductor Components Industries, Llc Mixed-mode circuits and methods of producing a reference current and a reference voltage
US8680840B2 (en) * 2010-02-11 2014-03-25 Semiconductor Components Industries, Llc Circuits and methods of producing a reference current or voltage
US9411348B2 (en) * 2010-04-13 2016-08-09 Semiconductor Components Industries, Llc Programmable low-dropout regulator and methods therefor
CN101814829B (zh) * 2010-04-22 2015-09-16 上海华虹宏力半导体制造有限公司 电荷泵电路的参考电压产生电路及电荷泵电路
CN103886903B (zh) * 2012-12-21 2017-11-03 华邦电子股份有限公司 用以产生参考电流的参考单元电路以及方法
US10248177B2 (en) * 2015-05-22 2019-04-02 Advanced Micro Devices, Inc. Droop detection and regulation for processor tiles
KR102583770B1 (ko) * 2016-09-12 2023-10-06 삼성디스플레이 주식회사 메모리 트랜지스터 및 이를 갖는 표시장치
KR101890309B1 (ko) * 2016-10-18 2018-08-24 히트러너 주식회사 해충 퇴치기
US10782723B1 (en) 2019-11-01 2020-09-22 Analog Devices International Unlimited Company Reference generator using fet devices with different gate work functions

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2818085C2 (de) * 1977-04-26 1986-05-22 Kabushiki Kaisha Suwa Seikosha, Shinjuku, Tokio/Tokyo Spannungsmeßschaltung
JPS59212927A (ja) 1983-05-18 1984-12-01 Mitsubishi Electric Corp 定電圧発生回路
JPS601018A (ja) 1983-06-20 1985-01-07 Mitsubishi Electric Corp 自動車用空気調和装置
JPS6121515A (ja) 1984-09-28 1986-01-30 Hitachi Ltd 半導体集積回路装置
JPH01296491A (ja) 1988-05-25 1989-11-29 Hitachi Ltd 基準電圧発生回路
JP2637791B2 (ja) 1988-09-28 1997-08-06 日本電気株式会社 ブログラマブル基準電圧発生器
JPH02245810A (ja) 1989-03-20 1990-10-01 Hitachi Ltd 基準電圧発生回路
JPH02245913A (ja) 1989-03-20 1990-10-01 Mitsubishi Electric Corp 定電圧発生回路
US5218571A (en) * 1990-05-07 1993-06-08 Cypress Semiconductor Corporation EPROM source bias circuit with compensation for processing characteristics
JPH05119859A (ja) 1991-10-24 1993-05-18 Sony Corp 基準電圧発生回路
FR2703526B1 (fr) 1993-04-02 1995-05-19 Gemplus Card Int Circuit de déclenchement automatique.
JPH08211953A (ja) 1995-01-31 1996-08-20 Nkk Corp 半導体レギュレータ装置
US5629893A (en) * 1995-05-12 1997-05-13 Advanced Micro Devices, Inc. System for constant field erasure in a flash EPROM
JP2780674B2 (ja) 1995-06-20 1998-07-30 日本電気株式会社 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
US6215352B1 (en) 2001-04-10
JP3139542B2 (ja) 2001-03-05
CN1228597A (zh) 1999-09-15
KR100326824B1 (ko) 2002-03-04
KR19990068062A (ko) 1999-08-25
JPH11212660A (ja) 1999-08-06

Similar Documents

Publication Publication Date Title
CN1169155C (zh) 具有浮动栅极的金属氧化物半导体晶体管的参考电压发生电路
US6281716B1 (en) Potential detect circuit for detecting whether output potential of potential generation circuit has arrived at target potential or not
CN100538584C (zh) 浮动栅参考电压生成器的输出电压补偿电路和方法
JP2860308B2 (ja) Ｍｏｓ集積回路の閾値を調整する方法
CN100468567C (zh) 用于在低电源电压操作中产生参考电压的浮动栅极模拟电压电平移位电路和方法
KR100458409B1 (ko) 전압 발생 회로
US5142495A (en) Variable load for margin mode
US5179298A (en) CMOS buffer circuit which is not influenced by bounce noise
US5359296A (en) Self-biased cascode current mirror having high voltage swing and low power consumption
KR950003346B1 (ko) 불휘발성 반도체 기억 장치
US6385086B1 (en) Nonvolatile semiconductor memory device capable of high speed generation of rewrite voltage
KR100335496B1 (ko) 낮은 외부전원전압에서도 안정적으로 동작하는내부전압발생회로
US20020086474A1 (en) Reference voltage generator circuit for nonvolatile memory
JPS61221812A (ja) 電圧発生回路
US4641081A (en) Semiconductor circuit of MOS transistors for generation of reference voltage
CN1637946A (zh) 半导体存储装置内的内电压产生电路
KR100327636B1 (ko) 중간전위생성회로
JP6506968B2 (ja) 電圧検出器
US20050146377A1 (en) Temperature compensation for floating gate circuits
CN1591262A (zh) 一种电压基准电路
KR100389173B1 (ko) 임계값 전위의 변경이 가능한 인버터
CN115459727A (zh) 伪电阻电路、rc滤波电路、电流镜电路及芯片
CN1677574A (zh) 非易失性存储电路和半导体装置
CN1739163B (zh) 浮动栅电路
KR0164615B1 (ko) 반도체 집적 회로 장치

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030403

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030403

Address after: Kawasaki, Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS KANSAI CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kawasaki, Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kawasaki, Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040929

Termination date: 20140128