CN1157764C - 功能器件及其制造方法 - Google Patents

功能器件及其制造方法 Download PDF

Info

Publication number
CN1157764C
CN1157764C CNB00802961XA CN00802961A CN1157764C CN 1157764 C CN1157764 C CN 1157764C CN B00802961X A CNB00802961X A CN B00802961XA CN 00802961 A CN00802961 A CN 00802961A CN 1157764 C CN1157764 C CN 1157764C
Authority
CN
China
Prior art keywords
layer
substrate
function element
refractory
low temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB00802961XA
Other languages
English (en)
Other versions
CN1337063A (zh
Inventor
町田晓夫
姆・P・侯赛因
德哈拉姆·P·侯赛因
夫
碓井节夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1337063A publication Critical patent/CN1337063A/zh
Application granted granted Critical
Publication of CN1157764C publication Critical patent/CN1157764C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Abstract

公开了一种无裂缝并且具有优异功能特性的功能器件及其制造方法。在有机材料例如聚对苯二甲酸乙二醇酯制成的衬底(11)上，按照以下顺序形成低温软化层(12)和耐热层(13)，在其上形成多晶硅的功能层(14)。通过激光束照射使作为前体层的非晶硅层晶化，形成功能层(14)。当施加激光束时，热量传导到衬底(11)，衬底(11)发生膨胀。但是，因衬底(11)和功能层(14)之间的热膨胀系数差引起的应力被低温软化层(12)吸收，以致功能层(14)不产生裂缝和剥离。低温软化层(12)最好由含有丙烯酸树脂的聚合物材料制成。通过在衬底(11)和功能层(14)之间适当地插入金属层和耐热层，能够照射更高强度的激光束。

Description

功能器件及其制造方法
技术领域
本发明涉及具有功能层的功能器件及其制造方法，例如电介质电容器或太阳电池。
背景技术
自从1976年开发了氢化非晶硅构成的pn结以来，对氢化非晶硅的研究非常活跃。氢化非晶硅具有的结构中，硅构成的网中的悬挂键被氢或氟终止，可以在等于或低于300℃的低温形成其膜。因此，该膜可以形成在廉价的玻璃衬底上。把氢化非晶硅应用于功能器件例如薄膜晶体管(TFT)、太阳电池或光传感器已经进行了研究。
但是，在TFT中采用氢化非晶硅时，仅能获得低至约0.1～0.5cm2/V·s的载流子迁移率。在太阳电池的情况存在如下缺点，例如掺杂效率低于使用多晶硅的情形，由于串联电阻而使光电转变效率降低。近年来，研究了解决这些问题的方法，即通过用能量束例如准分子激光束照射玻璃衬底上形成的非晶硅，以便使其晶化。近来，还研究了通过照射能量束不仅使半导体晶化，而且还使氧化物晶化。
在功能器件中，要求支撑由硅、氧等制成的功能层的衬底要轻，抗冲击，并且是挠性的，以便施加某些应力时不会断裂。传统上使用硅衬底、玻璃衬底等。近来提出使用有机材料例如聚对苯二甲酸乙二醇酯(PET)制成的衬底，这种衬底更轻并且更抗冲击(参见日本未审查专利申请8-186267，10-144930和10-144931)。
但是，有机材料衬底具有的热膨胀系数大于玻璃衬底或硅衬底的热膨胀系数。例如，如图14所示，当通过照射能量束晶化功能层103时，存在由于经过耐热层102到达衬底101的热传导而使衬底101膨胀的问题，极大的应力瞬时施加在功能层103上，产生裂缝，在更坏的情况下产生剥离。在使用有机材料衬底制造功能器件的情况，不能获得足够的特性和可靠性。
发明内容
针对上述问题完成了本发明，其目的在于提供一种没有裂缝并且能够显示优异的功能特性的功能器件及其制造方法。
本发明的功能器件具有设置在衬底一个表面上的功能层，包括：耐热层，这是在衬底与功能层之间设置的单层或多层结构；和低温软化层，设置在耐热层与衬底之间，其具有的软化温度低于衬底的软化温度。
根据本发明的另一功能器件包括；功能层；低温软化层，设置在功能层一个表面上，具有80℃以下的软化温度；和耐热层，这是在低温软化层与功能层之间设置的单层或多层结构。
根据本发明的功能器件的制造方法，其中功能层设置在衬底上，该方法包括以下工序；在衬底上形成其软化温度低于衬底的低温软化层；在低温软化层上形成单层或多层结构的耐热层；和在耐热层上形成功能层。
在根据本发明的功能器件及其制造方法中，利用设置在衬底与功能层之间的低温软化层，吸收因衬底热膨胀产生的应力，从而能够防止功能层产生裂缝和剥离。
根据本发明的另一功能器件包括软化温度在80℃以下的低温软化层，所以能够防止因热膨胀系数差引起的功能层产生裂缝。
而且，在根据本发明的功能器件及其制造方法中，最好提供翘曲抑制层，用于抑制在设置功能层的衬底表面所相反的表面上与衬底热形变相关而产生的翘曲。翘曲抑制层可以是由有机聚合物制成的聚合物层和耐热层的复合层，耐热层是单层或者由两层或多层构成的。翘曲抑制层可以仅是有机聚合物制成的聚合物层。
通过以下的说明将可以更全面地了解本发明的其它目的、特征和优点。
附图说明
图1是根据本发明第一实施例的薄膜晶体管结构的剖面图。
图2A、2B和2C是说明图1所示薄膜晶体管的制造工艺的剖面图。
图3是图1所示薄膜晶体管改型的剖面图。
图4是根据本发明第二实施例的薄膜晶体管结构的剖面图。
图5是根据本发明第三实施例的电介质电容器结构的剖面图。
图6是根据本发明第四实施例的薄膜晶体管结构的剖面图。
图7是根据本发明第五实施例的太阳电池结构的剖面图。
图8是说明图7所示太阳电池的制造工艺的剖面图。
图9是显示根据本发明第一实例的多晶硅层状态的显微照片。
图10是显示第一实例的对比例的多晶硅层状态的显微照片。
图11是显示根据本发明第二实例的多晶硅层状态的显微照片。
图12是显示第二实例的对比例的多晶硅层状态的显微照片。
图13是说明实例12和13的图。
图14是说明传统问题的剖面图。
具体实施方式
以下将结合附图详细说明本发明的实施例。
(第一实施例)
图1展示了根据本发明第一实施例的薄膜晶体管的剖面结构。该薄膜晶体管包括：例如，在衬底11上，沟道区14a、源区14b和漏区14c作为功能层14，从衬底11这侧开始，在衬底11和功能层14之间按如下顺序夹着低温软化层12和耐热层13。源区14b和漏区14c设置成相互隔离，并且与沟道区14a邻接。在沟道区14a上形成栅电极16，层夹绝缘膜15。源电极17与源区14b电连接，漏电极18与漏区14c连接。
衬底11例如由有机材料制成。形成衬底11的优选有机材料有聚合物材料，例如聚酯，如PET(聚对苯二甲酸乙二醇酯)，聚萘二甲酸乙二醇酯，或者聚碳酸酯，聚烯烃，如聚丙烯，聚亚苯基硫化物，如聚苯硫醚，酰胺，芳族酰胺，聚醚酮，聚酰亚胺，丙烯酸树脂，PMMA(聚甲基丙烯酸甲酯)。特别是，适宜使用由以下材料制成的一般塑料衬底，聚对苯二甲酸乙二醇酯，乙酸盐，聚苯硫醚，聚碳酸酯，PES(聚醚砜)，聚苯乙烯，尼龙，聚丙烯，聚氯乙烯，丙烯酸树脂，PMMA等。
衬底11最好是薄的，厚度例如约是200μm，以使器件具有挠性，并且减小器件的尺寸。
低温软化层12的厚度例如约是30μm，由软化温度低于衬底11的有机材料制成。例如，当衬底11由上述任意一种有机材料制成时，衬底11的软化温度通常是90℃以上。因此，低温软化层12的有机材料最好具有80℃以下的软化温度。有机材料的例子是含有丙烯酸树脂的聚合物材料。具体地，适宜使用丙烯酸丁酯或丙烯酸异丁酯。低温软化层12例如可以具有由有机材料制成的多层结构或者包括其它类树脂的复合层。
低温软化层12可以通过任意一种涂敷方法形成，例如凹版涂敷、反转涂敷、轻触迈尔(kiss mayer)涂敷、comma刮刀涂敷、和槽缝模涂敷，或者粘附成薄膜。
耐热层13的厚度例如约是300nm，由热导率低于功能层14的材料制成。在这种情形，耐热层13由氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)等制成，或者具有这些材料的多层结构。也可以使用碳化硅(SiC)、DLC(类金刚石碳)等。
沟道区14a、源区14b和漏区14c都由例如多晶硅制成，从而能够获得高的载流子迁移率。多晶包括如日本专利申请9-30552的说明书所述的准单晶。准单晶由多个单晶晶粒构成。晶粒最好取向在一个晶面方向，相邻的晶粒至少在部分晶界上晶格匹配。
在各源区14b和漏区14c之中，例如两个区掺杂n-型杂质，例如磷(P)。沟道区14a、源区14b和漏区14c的厚度例如都约是30nm。绝缘膜15例如由二氧化硅制成。栅电极16、源电极17和漏电极18都由例如铝(Al)制成。
以下将参见图2A、2B和2C说明薄膜晶体管的制造方法。
首先，如图2A所示，通过涂敷法例如凹版涂敷、反转涂敷、轻触迈尔(kiss mayer)涂敷、comma刮刀涂敷、或槽缝模涂敷，在衬底11上形成低温软化层12。接着，例如把其上形成了低温软化层12的衬底11冲切成预定形状，进行清洗和干燥。然后通过例如反应溅射在低温软化层12上形成耐热层13。之后，通过例如溅射在耐热层13上形成非晶硅层21，作为功能层14的前体层。
形成非晶硅层21之后，例如图2B所示，在非晶硅层21上形成光刻胶膜22，光刻胶膜具有分别对应于成为源区14b和漏区14c的区域的开口。例如使用光刻胶膜22作为掩模，使非晶硅层21暴露于含有磷化氢(PH3)离子气体的气氛中，对成为源区14b和漏区14c的区域进行掺磷。掺磷之后，去除光刻胶膜22。
去除光刻胶膜22之后，例如图2C所示，用激光束LB照射非晶硅层21，以便在氮气(N2)气氛中加热。通过这种处理，非晶硅层21被晶化，形成功能层14，亦即沟道区14a、源区14b和漏区14c。在此情形，作为激光束LB最好使用准分子激光束。波长是以下任意一种，XeF的350nm，XeCl的308nm，KrF的248nm，ArF的193nm等。在使用短波长例如准分子激光束的激光束的情形，能量密度最好设置为80mJ/cm2以上，以便能够充分加热非晶硅层21，并且获得具有优异结晶性的功能层14。
通过照射激光束LB而在非晶硅层21、即功能层14中产生的热量传导到衬底11。但是，由于在功能层21和衬底11之间设置了具有低的热导率的耐热层13，所以向衬底11的热传导被耐热层13所抑制。
在这种情形，在耐热层13和衬底11之间设置低温软化层12，其在比衬底11的温度要低的温度下软化。所以，通过经过耐热层13的热传导，低温软化层12软化，再次缓慢变硬。因衬底11和功能层14之间的热膨胀系数之差引起的应力于是被低温软化层12吸收，从而防止了在功能层4中产生裂缝和功能层14的剥离。
形成功能层14之后，如图1所示，通过例如反应溅射在功能层14上形成绝缘膜15。在绝缘膜15中形成对应于源和漏的接触孔，然后通过例如淀积形成栅电极16、源电极17和漏电极18。
在上述实施例中，低温软化层12形成在衬底11和功能层14之间。因此，即使在形成功能层14之时施加激光束LB，因衬底11的热膨胀而产生的应力也可以被低温软化层12所吸收，所以可以防止功能层14中出现裂缝和剥离。于是，多晶硅制成的优异功能层14可以以高的成品率形成在有机材料制成的衬底11上。因此，可以获得具有优异特性的轻的、抗冲击薄膜晶体管。
虽然在该实施例中说明了薄膜晶体管，其中在衬底11上按沟道区14a、绝缘膜15和栅电极16这种顺序设置，如图3所示，但是也可以按栅电极16、绝缘膜15和沟道区14a这种顺序设置在衬底11上。在这种情形，也可以获得与上述实施例相同的效果。
(第二实施例)
图4展示了根据本发明第二实施例的薄膜晶体管的剖面结构。在该薄膜晶体管中，例如在衬底61和功能层66之间，按序层叠耐热层64、低温软化层62、金属层65和耐热层63。按与第一实施例相同的方式，在低温软化层62顶表面上设置耐热层63，在低温软化层62的底表面设置耐热层64。耐热层63和64例如由同样的材料制成。功能层66包括沟道区66a、源区66b和漏区66c。栅电极68形成在沟道区66a上层夹绝缘膜67。源电极69与源区66a电连接，漏电极70与漏区66c电连接。功能层66和电极68～70以及相邻功能层66，借助层间绝缘71彼此电绝缘。
由于衬底61、低温软化层62、和耐热层63和64分别对应于第一实施例中的衬底11、低温软化层12和耐热层13，所以这里不再重复对它们的详细说明。
金属层65例如由具有优异热导率的金属制成。作为金属层65的金属材料，例如适合使用Al。除了Al之外，可以使用Au、Ag、Cu、Pt、Ta、Cr、Mo、W等。金属层65可以象上述耐热层63和64那样，具有两层或多层的多层结构。在设置于低温软化层62之上的多个耐热层63之间，可以适当地插入多个金属层65。
也可以设置耐热层64和金属层65之一。
功能层66、沟道区66a、源区66b、和漏区66c分别对应于第一实施例中的功能层14、沟道区14a、源区14b、和漏区14c。绝缘膜67、栅电极68、源电极69、和漏电极70也分别对应于第一实施例中的绝缘膜15、栅电极16、源电极17、和漏电极18。此外，在本实施例中，为了在相邻电极68～70之间以及相邻功能层66之间保持电绝缘，如图4所示，设置层间绝缘71。层间绝缘71由例如树脂材料制成，如氧化硅或聚酰亚胺。
通过以下的根据第一实施例的方法能够制造具有这种构成的薄膜晶体管。
首先，按与耐热层13相同的方式形成耐热层64。按与低温软化层12相同的方式形成低温软化层62。接着，通过例如DC溅射在低温软化层62上形成金属层65。而且，分别按与耐热层13和功能层14相同的方式，形成耐热层63和功能层66。
通过照射激光束LB而在功能层66中产生的热量传导到衬底61。但是，由于在功能层66和衬底61之间设置了具有低的热导率的耐热层63和64，所以向衬底61的热传导被耐热层63和64所双重抑制。而且，在本实施例中，由于在低温软化层62和耐热层63之间设置具有高的热导率的金属层65，所以耐热层63和64中存储的热量经过金属层65耗散。
通过已知方法形成功能层66之后，在沟道区66a上形成绝缘膜67和栅电极68。之后，例如在整个表面上形成层间绝缘71，在层间绝缘71中形成接触孔。最后，形成源电极69和漏电极70。按这种方式，获得图4所示薄膜晶体管。
如上所述，根据本实施例，在功能层66和衬底61之间设置具有低的热导率的耐热层63和64，所以向衬底61的热传导被耐热层63和64双重抑制，能够可靠地防止衬底61的热膨胀。而且，由于在低温软化层62和耐热层63之间设置具有高的热导率的金属层65，所以耐热层63和64中积累的热量经过金属层65耗散，以致能够防止向衬底61的热传导。通过如上所述更强有力地抑制衬底61的热膨胀，能够增强与第一实施例相同的效果。换言之，能够实现以更高能量密度的能量束的加热。
(第三实施例)
图5展示了根据本发明第二实施例的电介质电容器的剖面结构。电介质电容器包括：按与第一实施例的薄膜晶体管类似的方式，衬底11，低温软化层12，和耐热层13。与第一实施例相同的部分采用相同的参考标号表示，不再重复对它们的详细说明。
在耐热层13上，例如，由氧化铟锡(ITO)制成的下电极31、作为功能层的电介质层32、和由ITO制成的上电极33，按照这种顺序从耐热层13这侧层叠。电介质层32例如是多晶材料，包括铁电材料，例如钛酸铅(PbTiO3)和锆酸铅(PbZrO3)的固溶体，钛酸钡(BaTiO3)，或者含铋(Bi)的叠层结构氧化物。这些铁电材料不必具有化学计量比组成。
参见图5，以下将说明具有这种结构的电介质电容器的制造方法。
首先，按与第一实施例相同的方式，在衬底11上依次形成低温软化层12和耐热层13。接着，在耐热层3上通过例如溅射形成下电极31。在下电极31上，通过例如溅射形成主要是非晶态的未示出的氧化层，作为电介质层32的前体层。在未示出的氧化层上，通过例如溅射形成上电极33。
之后，例如在氮气气氛中用激光束照射上电极33侧，加热未示出的氧化层，从而形成电介质层32。激光束的参数与第一实施例的相同。在第二实施例以及第一实施例所述的，向衬底11的热传导被耐热层13抑制，因衬底11的热膨胀引起的应力被低温软化层12吸收，防止了电介质层32中出现裂缝和剥离。
如上所述，在本实施例中，也在衬底11和电介质层32之间形成低温软化层12。因此，按与第一实施例相同的方式，能够防止电介质层32中出现裂缝和剥离，能够在有机材料制成的衬底11上，以高的成品率形成优异的电介质膜32。这样，能够获得具有优异特性的轻的抗冲击的电介质电容器。
(第四实施例)
图6展示了根据本发明第四实施例的薄膜晶体管的剖面结构。根据第四实施例，在第一实施例的薄膜晶体管的衬底11的背侧，设置翘曲抑制层81，抑制与热膨胀相关的衬底11的翘曲。与第一实施例相同的部分采用相同的参考标号表示，不再重复对它们的说明。以下仅说明不同点。
在第四实施例中，翘曲抑制层81采用有机聚合物制成的聚合物层81A和由一层或多层构成的耐热层81B的复合层的形式。
聚合物层81A最好由与低温软化层12相同的聚合物制成，具有的厚度与低温软化层12的相同。应按与耐热层13类似的方式，耐热层1B也由含选自氧化物、氮化物和氮氧化物之中至少一种的材料制成，形成的厚度与耐热层13相同。显然，聚合物81A和耐热层81B可以分别由不同于低温软化层12和耐热层13的材料制成，只要使用上述材料即可。
在随后的功能层制造工艺中，重要的是满足以下条件，以便使用翘曲抑制层81抑制热应力产生的衬底11的翘曲。具体地，当在衬底11背侧形成翘曲抑制层81并且在衬底11表面形成低温软化层12和耐热层13时，在室温到150℃的范围内的热位移比设定在5％以下。当在衬底11表面上形成功能层14时，在室温到150℃的范围内的热位移比设定在5％以下。当每个热位移比在5％以下时，在每个随后的工艺中能够没有问题地实现目的。
本说明书中的热位移比确定为“由(a/b)×100计算的值”，其中“a”代表当衬底一端固定在参考表面时在每个温度的最大翘曲，“b”代表衬底的最大长度。设定在150℃，是因为衬底11由塑料制成时从工艺角度来看该温度是上限。
在本实施例的薄膜晶体管中，在第一实施例所述的在衬底11上形成低温软化层12和耐热层13的工艺中(参见图2A)，当相同的各层形成在背侧时，可以形成翘曲抑制层81。随后的形成非晶硅层21和功能层14、照射激光束LB等工艺与第一实施例类似。
在第四实施例中，具有上述构成，除了第一实施例的效果之外，例如能够获得各层如衬底11和功能层14之间的热膨胀系数差引起的衬底11的翘曲(弯曲)得以抑制的效果。在第四实施例中，翘曲抑制层81由聚合物81A和耐热层81B构成。也可以省略耐热层81B，仅由聚合物层81A构成翘曲抑制层。
(第五实施例)
图7展示了根据本发明第五实施例的太阳电池的剖面结构。太阳电池包括：按与第一实施例的薄膜晶体管类似的方式，衬底11，低温软化层12，和耐热层13。与第一实施例相同的部分采用相同的参考标号表示，不再重复对它们的说明。
例如在耐热层34上形成多晶硅制成的功能层41。功能层41例如具有p型区41a、设置在p型区41a上的n+型区41b、和设置在p型区41a上并且与n+型区41b隔离的p+型区41c。p型区41a的厚度例如约是1μm～49μm，含有1×1015～1×1018原子/cm3的p型杂质例如硼(B)。n+型区41b的厚度例如约是0.05μm～1μm，含有浓度高达约1×1019原子/cm3的n-型杂质例如磷(P)。p+型区41c的厚度例如约是0.05μm～1μm，含有浓度高达约1×1019原子/cm3的p型杂质例如硼(B)。
在p型区41a之下，功能层41例如具有p+型区41d，厚度约是1μm，含有浓度高达约1×1019原子/cm3的p型杂质例如硼。p+型区41d用于通过反射p型区41a中产生的电子来提高光电转变效率。通过由多晶硅制成功能层41，可以获得高的掺杂效率，降低串联电阻，提高光电转变效率。
例如在功能层41上，形成由氧化钛(TiO2)制成的抗反射膜42。在抗反射膜42中形成对应于n+型区41b的开口，例如由铝制成的阴极43借助开口与n+型区41b电连接。在抗反射膜42中也形成对应于p+型区41c的开口，例如由铝制成的阳极44借助开口与p+型区41c电连接。在抗反射膜42、阴极43、阳极44上，和例如由聚对苯二甲酸乙二醇酯制成的保护衬底46层夹乙烯乙酸乙烯酯制成的粘附层45。
参见图7和8，以下说明太阳电池的制造方法。
首先，如图8所示，按与第一实施例类似的方式，低温软化层12和耐热层3依次形成在衬底11上。在耐热层13上，通过例如溅射形成非晶硅层51作为功能层14的前体层。非晶硅层51例如暴露在含乙硼烷(B2H6)离子气体的气氛中，掺杂硼(B)。
例如通过溅射在非晶硅层51上再形成非晶硅层52，作为功能层41的前体层。之后，例如在氮气气氛中对非晶硅层52一侧照射激光束LB，从而加热非晶硅层51和52。通过这种处理，非晶硅层51和52被晶化，成为功能层41。此时，对应于非晶硅层51的部位成为p+型区41d。激光束的参数类似于第一实施例的情况。如第一实施例所述，第五实施例也由耐热层13抑制向衬底11的热传导，因衬底11的热膨胀引起的应力被低温软化层12吸收，防止产生裂缝和剥离。
如图7所示，功能层41中对应于非晶硅层52的部分例如暴露在乙硼烷的离子气体的气氛中，从而形成p型区41a。之后，例如通过使用光刻技术，使p型区41a的部分暴露在含有乙硼烷离子气体的气氛中，形成p+型区41c。而且，例如通过使用光刻技术，使p型区41a的部分暴露在含有磷的离子气体的气氛中，形成n+型区41b。
如上所述形成功能层41之后，通过例如溅射在功能层41上形成抗反射膜42，对应于n+型区41b和p+型区41c形成开口。之后，例如通过溅射形成阴极43和阳极44，分别对应于n+型区41b和p+型区41c。最后，在抗反射膜42上借助粘结层45粘结保护衬底46。
在本实施例中也在衬底11和功能层41之间形成低温软化层12。按与第一实施例类似的方式，能够防止功能层41中产生裂缝和剥离，从而能够以高的成品率在有机材料衬底11上形成多晶硅制成的优异的功能层41。因此，能够容易地获得具有优异特性的轻的抗冲击的太阳电池。
以下将详细说明本发明的具体实例。
(实例1)
在实例1中，首先制备厚200μm的聚对苯二甲酸乙二醇酯衬底。在衬底上施加约20μm厚的丙烯酸丁酯和丙烯酸异丁酯的复合聚合物，从而形成低温软化层。按照直径约10cm的盘状层叠于其上形成有低温软化层的衬底，进行清洗和干燥。
接着，把衬底放置在真空室中，使用真空泵把室中的压力设定在约1.3×10-5Pa。之后，室中充入氧气(O2)和氩气(Ar)，通过反应溅射在低温软化层上形成厚约300nm的二氧化硅的耐热层。形成耐热层之后，室内通入氩气，通过溅射在耐热层上形成厚约30nm的非晶硅层作为前体层。为了形成耐热层和非晶硅层，使用在一侧的靶之间施加电压的面对靶系统。
形成非晶硅层之后，从真空室取出衬底，在氮气气氛中用最大能量密度为280mJ/cm2的XeCl准分子激光的线束照射非晶硅层，使之晶化，从而形成多晶硅层作为功能层。之后，采用光学显微镜在90倍放大率观察多晶硅层。结果如图9所示。在多晶硅层中未见裂缝和剥离，形成优异的结晶层。
作为实例1的对比例，除了不形成低温软化层之外，按与实例1相同的方式形成多晶硅层。也按与实例1相同的方式观察多晶硅层。结果如图10所示。在多晶硅层中可见大量裂缝，部分完全剥离。
可以知道，通过在衬底和非晶硅层之间形成低温软化层，即使用激光束照射非晶硅层，也能够在有机材料衬底上形成优异的多晶硅层，而不产生裂缝和剥离。
(实例2)
在本例中，按与实例1相同的方式形成多晶硅层，只是在耐热层和非晶硅层之间形成铝电极。按与实例1相同的方式观察多晶硅层。结果如图11所示。在多晶硅层中未见裂缝和剥离，形成优异的结晶层。
作为实例2的对比例，除了不形成低温软化层之外，按与实例2相同的方式形成多晶硅层。也按与实例1相同的方式观察多晶硅层。结果如图12所示。在多晶硅层中可见大量裂缝，部分完全剥离。
可以知道，即使按与实例1相同的方式，在非晶硅层和耐热层之间形成电极，也能够在有机材料衬底上形成优异的多晶硅层。
(实例3)
在本例中，按与实例1相同的方式形成多晶硅层，只是在形成非晶硅层之后，照射激光束之前，按高浓度向非晶硅层掺杂磷。使用加载锁定把衬底送入PECVD(等离子体增强化学汽相淀积)室之后，通过暴露在含有1体积％的磷化氢气体的磷化氢气体和氢气的等离子体混合气体中，对非晶硅层掺杂磷。按与实例1相同的方式观察多晶硅层，未见裂缝和剥离。可知能够在有机材料衬底上形成优异的多晶硅层。
(实例4)
在本例中，按与实例1相同的方式形成多晶硅层，只是在形成非晶硅层之后，在照射激光束之前，按高浓度向非晶硅层掺杂硼。按与实例3相同的方式掺杂硼，只是使用乙硼烷气体代替磷化氢气体。按与实例1相同的方式观察多晶硅层，未见裂缝和剥离。亦即可知能够在有机材料衬底上形成优异的多晶硅层。
(实例5)
在本例中，首先按与实例1相同的方式，依次在衬底上形成低温软化层和耐热层。接着，在氩气气氛中，通过溅射在耐热层上形成ITO下电极。在下电极上，通过在室温氩气气氛中的溅射，形成含有铅(Pb)、钛(Ti)和锆(Zr)的主要是非晶态的氧化物层。之后，在氩气气氛中，通过溅射在氧化物层上形成ITO上电极。为了形成下电极、氧化物层和上电极，使用面对靶系统。
形成上电极之后，在氮气气氛中用最大能量密度为280mJ/cm2的XeCl准分子激光的线束照射上电极侧，晶化氧化物层，形成电介质层作为含有多晶PZT的功能层。当按与实例1相同的方式观察电介质层时，未见裂缝和剥离。亦即可知能够在有机材料衬底上形成优异的电介质层。
(实例6)
在本例中，按与实例1相同的方式形成多晶硅层，只是使用厚200μm的PES(聚醚砜)衬底。当按与实例1相同的方式观察多晶硅层时，未见裂缝和剥离。亦即证实在由其它材料制成的低温软化层的情况，也能够获得与实例1相同的效果。
(实例7)
在本例中，按与实例2相同的方式形成多晶硅层，只是使用厚200μm的PES(聚醚砜)衬底。当按与实例1相同的方式观察多晶硅层时，未见裂缝和剥离。亦即证实在由其它材料制成的低温软化层的情况，也能够获得与实例2相同的效果。
(实例8)
按与实例3相同的方式形成n-型多晶硅层，只是使用厚200μm的PES(聚醚砜)衬底。当按与实例1相同的方式观察多晶硅层时，未见裂缝和剥离。亦即证实在由其它材料制成的低温软化层的情况，也能够获得与实例3相同的效果。
(实例9)
按与实例4相同的方式形成p型多晶硅层，只是使用厚200μm的PES(聚醚砜)衬底。当按与实例1相同的方式观察多晶硅层时，未见裂缝和剥离。亦即证实在由其它材料制成的低温软化层的情况，也能够获得与实例4相同的效果。
(实例10)
在本例中，按与实例1相同的方式形成盘状衬底，只是在形成低温软化层之前，通过反应溅射在衬底上形成厚20nm的氮化硅(Si3N4)制成的耐热层。接着，按与实例1相同的方式形成多晶硅，只是形成厚30nm的二氧化硅制成的耐热层，在氦气(He)中形成非晶硅层，然后用最大能量密度为300mJ/cm2的XeCl准分子激光束照射非晶硅层。
当按与实例1相同的方式观察多晶硅层时，未见裂缝和剥离。亦即证实，通过在衬底和低温软化层之间进一步形成耐热层，即使用高强度能量束照射非晶硅层时，也能够获得与实例1相同的效果。
(实例11)
在本例中，按与实例10相同的方式形成盘状衬底，只是耐热层形成在低温软化层由二氧化硅制成之前。接着，按与实例10相同的方式形成多晶硅层，只是在形成耐热层之前通过DC溅射形成厚50nm的铝(Al)金属层，并且用最大能量密度为310mJ/cm2的XeCl准分子激光束照射非晶硅层。
当按与实例1相同的方式观察多晶硅层时，未见裂缝和剥离。亦即证实，通过在衬底和低温软化层之间形成耐热层，并且随后在低温软化层上形成金属层和耐热层，在用高强度能量束照射非晶硅层时，也能够获得与实例1相同的效果。
从该例结果可知，通过在衬底和前体层之间形成低温软化层，即使在用激光束照射前体层时，也能够在有机材料衬底上形成优异的功能层，而不产生裂缝和剥离。证实通过象实例10和11那样，在衬底和前体层之间插入多个耐热层和金属层，即使当用高强度能量束照射前体层时，也能够获得相同的效果，并且提高功能层的结晶性。
(实例12)
在本例中，制备厚180μm、长10cm的PET(聚对苯二甲酸乙二醇酯)衬底，其中在其顶表面施加10μm的丙烯酸树脂(低温软化层)，在丙烯酸树脂上形成膜厚0.3μm的氧化硅(耐热层)，在衬底背侧施加10μm的丙烯酸树脂(翘曲抑制层)。作为对比例，制备相同的衬底，只是在衬底背侧不形成翘曲抑制层。如图13所示，这些衬底11都放在热板82上。在衬底11一端被重物83固定的状态，衬底11从室温加热到120℃。结果，虽然对比例的热位移比是30％(a＝21mm，b＝7cm)，但是本例的热位移比是0％(a＝0mm，b＝7cm)。亦即未观察到翘曲。
(实例13)
在本例中，制备厚180μm、长10cm的PET(聚对苯二甲酸乙二醇酯)衬底，其中在其顶表面施加10μm的丙烯酸树脂(低温软化层)，在丙烯酸树脂上形成膜厚0.3μm的氧化硅(耐热层)和膜厚0.04μm的多晶硅膜(功能膜)，在背侧施加10μm的丙烯酸树脂(翘曲抑制层)。作为对比例，制备相同的衬底，只是在衬底背侧不形成翘曲抑制层。采用如图13所示方法，这些衬底11均从室温加热到150℃。结果，对比例的热位移比是19％(a＝13mm，b＝7cm)。相反，本例的热位移比是0％(a＝0mm，b＝7cm)。亦即未观察到翘曲。
虽然以上通过实施例和实例说明了本发明，但是本发明并不限于上述实施例和实例，可以做各种改进。例如，在第一和第三实施例中说明了硅制成的功能层14和41。功能层14和41可以由其它包括硅的半导体制成，例如硅锗。本发明也可以用于功能层由其它半导体制成的情况，例如III-V化合物半导体。
而且，在第二实施例中，说明了电介质层32由铁电材料制成的例子。电介质层32可以由强电介质材料制成。
而且，在上述实施例和实例中，功能层由多晶制成。但是，本发明也可广泛地用于功能层是单晶、微晶等的结晶状态。亦即，本发明能够广泛地用于功能层具有结晶性的情况。功能层可以在至少象多晶和非晶的复合体的部分具有结晶性。
此外，已经针对耐热层由氧化硅、氮化硅或氮氧化硅制成的情况说明了上述实施例和实例。代替这些材料或者与这些材料一起，可以含有例如铝、锆等的氧化物、氮化物或氮氧化物中的至少一种。
而且，在上述实施例和实例中，用激光束照射前体层。可以使用其它能量束例如电子束来代替。
此外，虽然作为上述实施例中的实例，具体说明了功能器件，本发明可以广泛地用于功能器件，只要在衬底和功能层之间设置耐热层，并且在耐热层和衬底之间设置低温软化层即可。例如，本发明可以用于存储器如FeRAM(铁电随机存取存储器)和除电介质电容器之外的具有含氧化物的功能层的功能器件。
而且，虽然针对包括衬底11的功能器件说明了实施例，但是在制造功能器件之后可以去除衬底11。本发明还能够应用于不包括衬底11的功能器件。
如上所述，在根据本发明的功能器件或制造方法中，低温软化层设置在功能层和衬底之间。具体地，例如即使照射能量束形成功能层，由衬底的热膨胀产生的应力也能够被低温软化层吸收，以致能够防止功能层出现裂缝和剥离。结果，可以使用例如由有机材料制成的衬底。产生的效果是能够获得具有优异特性的轻的抗冲击的功能器件。
而且，在本发明中，通过在与设置功能层的表面相反的衬底表面上设置翘曲抑制层，能够有效地以致因衬底热变形产生的翘曲。
在根据本发明另一方案的功能器件中，低温软化层设置在功能层的一个表面上。即使当照射能量束形成功能层时，由热膨胀产生的应力能够被低温软化层吸收，以致可以防止功能层中产生裂缝和剥离。因此，可以使用具有高热膨胀系数的有机材料衬底。
根据上述指教，显然本发明可以做出许多改进和变化。因此应该知道，在权利要求书的范围内，可以采用具体说明的方式以外的其它方式实施本发明。

Claims (32)

1.一种功能器件，其中，功能层设置在衬底的多个表面的一个表面上，该功能器件包括：
第一耐热层，由单层和多层中的一种构成，设置在衬底和功能层之间；
低温软化层，设置在第一耐热层和衬底之间，具有低于衬底软化温度的软化温度；以及
不同于第一耐热层的第二耐热层，由单层和多层中的一种构成，设置在衬底和低温软化层之间。
2.根据权利要求1的功能器件，其中，第一耐热层和第二耐热层均具有低于功能层的热导率。
3.根据权利要求1的功能器件，其中，第一耐热层和第二耐热层均包括选自氧化物、氮化物和氮氧化物之中的至少一种。
4.根据权利要求1的功能器件，还包括金属层，由单层和多层中的一种构成，设置在低温软化层和第一耐热层之间的单层或多层结构。
5.根据权利要求1的功能器件，其中，衬底和低温软化层均由有机材料制成。
6.根据权利要求1的功能器件，低温软化层由含有丙烯酸树脂的聚合物制成。
7.根据权利要求1的功能器件，其中，功能层具有结晶性。
8.根据权利要求1的功能器件，其中，功能层含有半导体或氧化物。
9.根据权利要求1的功能器件，其中，功能层含有硅。
10.根据权利要求1的功能器件，还包括用于功能层的电极，设置在功能层和耐热层之间。
11.一种功能器件，其中，功能层设置在衬底的多个表面的一个表面上，该功能器件包括：
低温软化层，设置在功能层一个面上，具有80℃以下的软化温度；
第一耐热层，由单层和多层中的一种构成，设置在低温软化层和功能层之间；
不同于第一耐热层的第二耐热层，由单层和多层中的一种构成，设置在衬底和低温软化层之间；以及
金属层，由单层和多层中的一种构成，上述金属层设置在低温软化层和耐热层之间。
12.一种功能器件的制造方法，其中，功能层设置在衬底上，该方法包括以下工序：
在衬底上形成由单层和多层中的一种构成的第二耐热层；
在第二耐热层上形成软化温度低于衬底的低温软化层；
在低温软化层上形成由单层和多层中的一种构成的、不同于第二耐热层的第一耐热层；以及
在耐热层上形成上述功能层。
13.根据权利要求12的功能器件的制造方法，还包括以下工序：
在形成第一耐热层之前，在低温软化层上形成由单层和多层中的一种构成的金属层。
14.根据权利要求12的功能器件的制造方法，其中，形成功能层的工序包括以下工序：
在第一耐热层上形成功能层的前体层；
通过用能量束照射前体层来形成功能层。
15.根据权利要求14的功能器件的制造方法，其中，通过照射能量束使前体层晶化。
16.根据权利要求14的功能器件的制造方法，其中，采用激光束作为能量束。
17.根据权利要求16的功能器件的制造方法，其中，施加具有80mJ/cm2以上能量密度的短波长激光束。
18.根据权利要求12的功能器件的制造方法，其中，还包括在第一耐热层和功能层之间形成用于功能层的电极的工序。
19.一种功能器件，其中，功能层设置在衬底一个表面上，该功能器件包括：
耐热层，由单层和多层中的一种构成，上述耐热层设置在衬底和功能层之间；
低温软化层，设置在耐热层和衬底之间，具有低于衬底软化温度的软化温度；
翘曲抑制层，用于抑制在设置功能层的衬底表面所相反的衬底表面上的翘曲。
20.根据权利要求19的功能器件，其中，翘曲抑制层由有机聚合物材料制成。
21.根据权利要求19的功能器件，其中，翘曲抑制层是有机聚合物材料制成的聚合物层和单层或者多层结构的耐热层的复合层。
22.根据权利要求20或21的功能器件，其中，翘曲抑制层由含有丙烯酸树脂的聚合物材料制成。
23.根据权利要求21的功能器件，其中，耐热层含有选自氧化物、氮化物和氮氧化物之中的至少一种。
24.一种功能器件的制造方法，其中，功能层设置在衬底上，该方法包括以下工序：
在衬底背侧形成翘曲抑制层，用于抑制衬底的翘曲；
在衬底表面上形成软化温度低于衬底的低温软化层；
在低温软化层上形成由单层和多层中的一种构成的耐热层；
在耐热层上形成功能层。
25.根据权利要求24的功能器件的制造方法，其中，在衬底背侧形成翘曲抑制层，并且在衬底表面上形成低温软化层和耐热层时，在室温到150℃范围内的热位移比设定为5％以下。
26.根据权利要求24的功能器件的制造方法，其中，在衬底背侧形成翘曲抑制层，并且在衬底表面上形成低温软化层、耐热层和功能层时，在室温到150℃范围内的热位移比设定为5％以下。
27.根据权利要求24的功能器件的制造方法，还包括以下工序：
在形成耐热层之前，在低温软化层上形成单层或者多层结构的金属层。
28.根据权利要求24的功能器件的制造方法，形成功能层的工序还包括以下工序：
在耐热层上形成功能层的前体层；
通过用能量束照射前体层来形成功能层。
29.根据权利要求28的功能器件的制造方法，其中，通过照射能量束使前体层晶化。
30.根据权利要求28的功能器件的制造方法，其中，采用激光束作为能量束。
31.根据权利要求30的功能器件的制造方法，其中，施加具有80mJ/cm2以上能量密度的短波长激光束。
32.根据权利要求24的功能器件的制造方法，其中，还包括在耐热层和功能层之间形成用于功能层的电极的工序。
CNB00802961XA 1999-11-22 2000-11-21 功能器件及其制造方法 Expired - Fee Related CN1157764C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP374560/1999 1999-11-22
JP37456099 1999-11-22
JP2000188478 2000-05-19
JP188478/2000 2000-05-19

Publications (2)

Publication Number Publication Date
CN1337063A CN1337063A (zh) 2002-02-20
CN1157764C true CN1157764C (zh) 2004-07-14

Family

ID=26582598

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB00802961XA Expired - Fee Related CN1157764C (zh) 1999-11-22 2000-11-21 功能器件及其制造方法

Country Status (5)

Country Link
US (2) US6570223B1 (zh)
JP (1) JP4849292B2 (zh)
KR (1) KR100679877B1 (zh)
CN (1) CN1157764C (zh)
WO (1) WO2001039258A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4802364B2 (ja) * 2000-12-07 2011-10-26 ソニー株式会社 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法
JP2002289861A (ja) * 2001-03-26 2002-10-04 Sharp Corp 半導体装置およびそれを用いた液晶表示装置
JP2002368224A (ja) * 2001-06-04 2002-12-20 Sony Corp 機能性デバイスおよびその製造方法
JP2003031824A (ja) * 2001-07-13 2003-01-31 Sharp Corp 太陽電池モジュール
DE10137830A1 (de) * 2001-08-02 2003-02-27 Infineon Technologies Ag Verfahren zum Herstellen einer selbstjustierten Struktur auf einem Halbleiter-Wafer
JP4653374B2 (ja) * 2001-08-23 2011-03-16 セイコーエプソン株式会社 電気光学装置の製造方法
WO2003046965A1 (en) * 2001-11-28 2003-06-05 The Trustees Of Columbia University In The City Of New York Specialized substrates for use in sequential lateral solidification processing
JP2004128037A (ja) * 2002-09-30 2004-04-22 Trecenti Technologies Inc 半導体装置の製造方法
CN1316573C (zh) * 2002-12-25 2007-05-16 富士通株式会社 半导体装置的制造方法
JP4252537B2 (ja) 2002-12-25 2009-04-08 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2005072264A (ja) * 2003-08-25 2005-03-17 Seiko Epson Corp トランジスタの製造方法、トランジスタ、回路基板、電気光学装置及び電子機器
US7250648B2 (en) 2003-09-04 2007-07-31 Intematix Corporation Ferroelectric rare-earth manganese-titanium oxides
KR101176539B1 (ko) * 2003-11-04 2012-08-24 삼성전자주식회사 폴리 실리콘막 형성 방법, 이 방법으로 형성된 폴리실리콘막을 구비하는 박막 트랜지스터 및 그 제조방법
KR20050073855A (ko) * 2004-01-12 2005-07-18 삼성전자주식회사 플렉셔블 디스플레이 및 그 제조 방법
KR100690491B1 (ko) * 2005-02-18 2007-03-09 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법
US7355247B2 (en) * 2005-03-03 2008-04-08 Intel Corporation Silicon on diamond-like carbon devices
JP5008841B2 (ja) * 2005-08-02 2012-08-22 株式会社フジクラ 電極基板の製造方法、光電変換素子および色素増感太陽電池
KR100646937B1 (ko) * 2005-08-22 2006-11-23 삼성에스디아이 주식회사 다결정 실리콘 박막트랜지스터 및 그 제조방법
KR100796607B1 (ko) * 2006-08-08 2008-01-22 삼성에스디아이 주식회사 다결정 실리콘 결정화방법과 그를 이용한 박막트랜지스터의 제조 방법
KR100850495B1 (ko) * 2007-03-02 2008-08-05 성균관대학교산학협력단 유기 박막 트랜지스터 및 그 제조방법
US8465795B2 (en) * 2008-05-20 2013-06-18 Palo Alto Research Center Incorporated Annealing a buffer layer for fabricating electronic devices on compliant substrates
US7834347B2 (en) * 2008-07-01 2010-11-16 Organicid, Inc. Organic transistor having a non-planar semiconductor-insulating layer interface
KR101084230B1 (ko) * 2009-11-16 2011-11-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN102569454A (zh) * 2010-12-31 2012-07-11 阿特斯(中国)投资有限公司 背板材料、使用背板材料的光伏组件及其制造方法
CN102945789B (zh) * 2012-11-22 2015-07-22 京东方科技集团股份有限公司 低温多晶硅薄膜制备方法、薄膜晶体管及其制备方法
CN103165422A (zh) * 2013-03-08 2013-06-19 上海和辉光电有限公司 以高能辐射源形成多晶硅的方法
KR102074431B1 (ko) 2013-07-19 2020-03-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법, 이를 이용한 유기 발광 표시 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5979518A (ja) * 1982-10-29 1984-05-08 Hitachi Ltd 半導体薄膜の形成方法
US4639277A (en) * 1984-07-02 1987-01-27 Eastman Kodak Company Semiconductor material on a substrate, said substrate comprising, in order, a layer of organic polymer, a layer of metal or metal alloy and a layer of dielectric material
FR2664430B1 (fr) * 1990-07-04 1992-09-18 Centre Nat Rech Scient Transistor a effet de champ en couche mince de structure mis, dont l'isolant et le semiconducteur sont realises en materiaux organiques.
JPH05326402A (ja) * 1992-05-15 1993-12-10 Ricoh Co Ltd 半導体装置の製造方法
JP3369240B2 (ja) * 1993-02-26 2003-01-20 株式会社半導体エネルギー研究所 半導体装置
JP3007569B2 (ja) * 1996-03-29 2000-02-07 三洋電機株式会社 光起電力素子
WO1997048139A1 (en) * 1996-06-12 1997-12-18 The Trustees Of Princeton University Patterning of thin films for the fabrication of organic multi-color displays
JPH10173194A (ja) * 1996-12-12 1998-06-26 Sharp Corp 半導体装置の製造方法
US5998804A (en) * 1997-07-03 1999-12-07 Hna Holdings, Inc. Transistors incorporating substrates comprising liquid crystal polymers
JPH11102867A (ja) * 1997-07-16 1999-04-13 Sony Corp 半導体薄膜の形成方法およびプラスチック基板
JP3571197B2 (ja) * 1997-10-30 2004-09-29 株式会社半導体エネルギー研究所 半導体装置
US6621098B1 (en) * 1999-11-29 2003-09-16 The Penn State Research Foundation Thin-film transistor and methods of manufacturing and incorporating a semiconducting organic material

Also Published As

Publication number Publication date
US6716664B2 (en) 2004-04-06
WO2001039258A1 (en) 2001-05-31
JP4849292B2 (ja) 2012-01-11
KR100679877B1 (ko) 2007-02-07
US20030173601A1 (en) 2003-09-18
US6570223B1 (en) 2003-05-27
CN1337063A (zh) 2002-02-20
KR20020001722A (ko) 2002-01-09

Similar Documents

Publication Publication Date Title
CN1157764C (zh) 功能器件及其制造方法
CN1052569C (zh) 制造半导体器件的方法
TWI586527B (zh) Glass laminate and manufacturing method of electronic device
CN1057401C (zh) 半导体器件及其制造方法
KR100896666B1 (ko) 기능성 디바이스 및 그 제조방법
CN1144275C (zh) 薄膜晶体管制造方法及薄膜晶体管
CN1691340A (zh) 电子装置及制造该电子装置的方法
CN1090427A (zh) 半导体器件及其制造方法
CN1790674A (zh) 具有氧化锆的电容器及其制造方法
CN1288717C (zh) 半导体衬底及其制造方法、半导体器件及其制造方法
CN1638030A (zh) 半导体器件的制造方法
CN1104371A (zh) 半导体器件的处理方法，半导体的处理设备和半导体器件的处理设备
CN1716624A (zh) 固态成像装置及其制造方法
CN1805154A (zh) 防止基板变形
CN1855555A (zh) 太阳能电池模块及其制造方法
CN1719582A (zh) 制备多晶硅薄膜的方法以及用其制备半导体器件的方法
CN1682360A (zh) 热处理装置、半导体装置的制造方法及衬底的制造方法
CN1770472A (zh) 形成多晶硅薄膜的方法，包含多晶硅薄膜的薄膜晶体管及其制造方法
CN1750925A (zh) 一种用于制造层状结构的方法
EP2599110A2 (en) Systems, methods and materials including crystallization of substrates via sub-melt laser anneal, as well as products produced by such processes
CN1649174A (zh) 薄膜晶体管及其制造方法
CN1714453A (zh) 半导体器件的制造方法
CN1365513A (zh) 多晶半导体薄膜衬底及其制造方法、半导体器件和电子器件
JP2001332492A (ja) 炭化ケイ素薄膜構造体およびその製造方法ならびに薄膜トランジスタ
US20150228821A1 (en) Solar cell contact and method of making the contact

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040714

Termination date: 20151121

EXPY Termination of patent right or utility model