JP4849292B2 - 機能性デバイスおよびその製造方法 - Google Patents

機能性デバイスおよびその製造方法 Download PDF

Info

Publication number
JP4849292B2
JP4849292B2 JP2001540828A JP2001540828A JP4849292B2 JP 4849292 B2 JP4849292 B2 JP 4849292B2 JP 2001540828 A JP2001540828 A JP 2001540828A JP 2001540828 A JP2001540828 A JP 2001540828A JP 4849292 B2 JP4849292 B2 JP 4849292B2
Authority
JP
Japan
Prior art keywords
layer
substrate
functional
heat
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001540828A
Other languages
English (en)
Inventor
暁夫 町田
ダラム パル ゴサイン
節夫 碓井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001540828A priority Critical patent/JP4849292B2/ja
Application granted granted Critical
Publication of JP4849292B2 publication Critical patent/JP4849292B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【技術分野】
【０００１】
本発明は、薄膜トランジスタ，誘電体キャパシタまたは太陽電池など、機能層を有する機能性デバイスおよびその製造方法に関する。
【背景技術】
【０００２】
１９７６年に水素化アモルファス（非晶質）シリコンのｐｎ接合が開発されて以来、水素化アモルファスシリコンの研究が盛んに行われている。この水素化アモルファスシリコンは、水素またはフッ素がシリコンよりなるネットワークの末結合手を終端する構造を有しており、３００℃以下の低温で成膜することができる。そのため、安価なガラス基板上に形成することができ、薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）や、太陽電池や、あるいは光センサなどの機能性デバイスに応用すべく研究がなされている。
【０００３】
しかし、水素化アモルファスシリコンをそのまま用いると、ＴＦＴの場合には、０．１〜０．５ｃｍ2 ／Ｖ・ｓ程度の低いキャリア移動度（モビリティ）しか得ることができず、太陽電池の場合には、多結晶シリコンを用いる場合に比べて、ドーピング効率が低下してしまったり、シリーズ抵抗の増大により光電変換効率が劣化してしまうという不都合があった。そこで、近年では、ガラス基板上に形成したアモルファスシリコンにエキシマレーザビームなどのエネルギービームを照射して結晶化することにより、これらの問題を解決する方法が研究されている。また、最近では、半導体に限らず、酸化物についても、エネルギービームの照射により結晶化を行う研究が始められつつある。
【０００４】
ところで、これらの機能性デバイスにおいて、シリコンあるいは酸化物などよりなる機能層を支持する基板としては、重量が小さいこと、衝撃に強いこと、多少の応力が加えられても破損しない柔軟性を有することなどが要求される。従来は、シリコン基板あるいはガラス基板などが用いられてきたが、最近では、より軽量で衝撃に強いポリエチレンテレフタレート（ＰＥＴ；Polyethylene Terephthalate）などの有機材料よりなる基板を用いることが提案されている（特許文献１〜３参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】
特開平８−１８６２６７号公報
【特許文献２】
特開平１０−１４４９３０号公報
【特許文献３】
特開平１０−１４４９３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、有機材料基板はガラス基板やシリコン基板に比べて熱膨張係数が大きいので、例えば第１４図に示したように、エネルギービームを照射して機能層１０３を結晶化すると、耐熱層１０２を介して基板１０１に伝わった熱により基板１０１が膨張してしまい、機能層１０３に瞬間的に非常に大きな応力が働いて亀裂が生じ、著しい場合には剥離も生じてしまうという問題があった。よって、有機材料基板を用いて機能性デバイスを作製した場合には、十分な特性および信頼性が得られなかった。
【０００７】
本発明はかかる問題点に鑑みてなされたもので、その目的は、亀裂がなく、良好な機能特性を発揮できる機能性デバイスおよびその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の機能性デバイスは、有機材料よりなる基板と、基板の一面側に設けられると共に、基板よりも軟化温度が低い有機材料よりなる低温軟化層と、低温軟化層上に設けられて基板への熱伝達を抑制すると共に、酸化物、窒化物および酸窒化物のうちの少なくとも１種からなる耐熱層と、耐熱層上に設けられると共に多結晶化された機能層と、基板と低温軟化層との間に設けられると共に、酸化物、窒化物および酸窒化物のうちの少なくとも１種からなる他の耐熱層とを備え、低温軟化層は、機能層の結晶化プロセスにおいてレーザ照射により発生する熱によって軟化し、基板および機能層の線膨張係数差に起因して生じる応力を吸収した後、再び硬化する性質を有するものである。
【０００９】
本発明の機能性デバイスの製造方法は、有機材料よりなる基板上に、基板よりも軟化温度が低い低温軟化層を形成する工程と、低温軟化層上に、基板への熱伝達を抑制すると共に、酸化物、窒化物および酸窒化物のうちの少なくとも１種からなる耐熱層を形成する工程と、耐熱層上に、多結晶化された機能層を形成する工程と、低温軟化層を形成する前に、前記基板上に酸化物、窒化物および酸窒化物のうちの少なくとも１種からなる他の耐熱層を形成する工程とを含み、機能層を形成する工程では、機能層の結晶化の際にレーザビームを照射し、その際に発生する熱により低温軟化層を軟化させ、基板および機能層の線膨張係数差に起因して生じる応力を吸収させた後、低温軟化層を再び硬化させるものである。
【００１０】
本発明の機能性デバイスおよびその製造方法では、基板と機能層との間の低温軟化層により、基板が熱膨張して生じる応力が吸収され、機能層に亀裂または剥離が発生することが防止される。
【００１１】
更に、本発明の機能性デバイスおよびその製造方法では、基板の機能層が設けられた面とは反対側の面に、基板の熱変形に伴って生ずる反りを抑制するために反り抑制層を設けることが好ましい。反り抑制層としては、有機高分子材料により形成された高分子層と、酸化物、窒化物および酸窒化物のうちの少なくとも１種からなる耐熱層との複合層としてもよく、あるいは有機高分子材料により形成された高分子層のみにより構成するようにしてもよい。
【００１２】
本発明の他の目的、特徴および効果は、以下の説明によってさらに明らかになるであろう。
【発明の効果】
【００１３】
以上説明したように本発明に係る機能性デバイス、またはその製造方法によれば、機能層と基板との間に、低温軟化層を設けるようにしたので、例えば、機能層を形成する際にエネルギービームを照射しても、基板の熱膨張により生じる応力を低温軟化層によって吸収することができ、機能層に亀裂および剥離が発生することを防止できる。よって、例えば有機材料よりなる基板を用いることができ、軽量で衝撃に強く、かつ優れた特性を有する機能性デバイスを得ることができるという効果を奏する。
【００１４】
更に、本発明では、基板の機能層が設けられた面とは反対側の面に反り抑制層を設けることにより、基板の熱変形に伴って生ずる反りを効果的に抑制することができる。
【図面の簡単な説明】
【００１５】
第１図は、本発明の第１の実施の形態に係る薄膜トランジスタの構成を表す断面図である。
第２Ａ図，第２Ｂ図および第２Ｃ図は、第１図に示した薄膜トランジスタの製造工程を表す断面図である。
第３図は、第１図に示した薄膜トランジスタの変形例を表す断面図である。
第４図は、本発明の第２の実施の形態に係る薄膜トランジスタの構成を表す断面図である。
第５図は、本発明の第３の実施の形態に係る誘電体キャパシタの構成を表す断面図である。
第６図は、本発明の第４の実施の形態に係る薄膜トランジスタの構成を表す断面図である。
第７図は、本発明の第５の実施の形態に係る太陽電池の構成を表す断面図である。
第８図は、第７図に示した太陽電池の製造工程を説明するための断面図である。
第９図は、本発明の実施例１に係る多結晶シリコン層の状態を表す顕微鏡写真である。
第１０図は、実施例１に対する比較例に係る多結晶シリコン層の状態を表す顕微鏡写真である。
第１１図は、本発明の実施例２に係る多結晶シリコン層の状態を表す顕微鏡写真である 。
第１２図は、実施例２に対する比較例に係る多結晶シリコン層の状態を表す顕微鏡写真である。
第１３図は、実施例１２，１３を説明するための図である。
第１４図は、従来の問題点を説明するための断面図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１７】
（第１の実施の形態）
第１図は、本発明の第１の実施の形態に係る薄膜トランジスタの断面構成を表すものである。この薄膜トランジスタは、例えば、基板１１の上に、低温軟化層１２および耐熱層１３を基板１１の側からこの順に介して、機能層１４としてのチャネル領域１４ａ，ソース領域１４ｂおよびドレイン領域１４ｃを備えている。ソース領域１４ｂおよびドレイン領域１４ｃは、互いに離間しかつチャネル領域１４ａに隣接してそれぞれ設けられている。チャネル領域１４ａの上には絶縁膜１５を介してゲート電極１６が形成されており、ソース領域１４ｂにはソース電極１７が電気的に接続され、ドレイン領域１４ｃにはドレイン電極１８が電気的に接続されている。
【００１８】
基板１１は、例えば、有機材料により構成されている。基板１１を構成する有機材料としては、ＰＥＴ（ポリエチレンテレフタレート），ポリエチレンナフタレートあるいはポリカーボネートなどのポリエステル類、ポリプロピレンなどのポリオレフィン類、ポリフェニリンスルフィドなどのポリフェニリンスルフィド類、ポリアミド類、芳香族ポリアミド類、ポリエーテルケトン類またはポリイミド類、アクリル系樹脂、ＰＭＭＡ（ポリメタクリル酸メチル）などの高分子材料が好ましく、特に、ポリエチレンテレフタレート，アセテート，ポリフェニリンスルフィド，ポリカーボネート，ＰＥＳ（ポリエーテルサルフォン），ポリスチレン，ナイロン，ポリプロピレン，ポリ塩化ビニル，アクリル系樹脂、ＰＭＭＡなどの汎用的なプラスチック基板は好適に用いることができる。
【００１９】
基板１１の厚さは薄い方が好ましく、例えば２００μｍ程度となっている。デバイスに柔軟性を付与すると共に、デバイスを小型化するためである。
【００２０】
低温軟化層１２は、例えば、厚さが１０μｍ程度であり、基板１１よりも熱膨張係数が小さな有機材料により構成されている。例えば、基板１１が上述した有機材料により構成される場合には、基板１１の軟化温度は一般に９０℃以上であるので、低温軟化層１２を構成する有機材料としては、軟化温度が８０℃以下のものが好ましい。このような有機材料としては、例えば、アクリル樹脂を含む高分子材料が挙げられる。具体的には、ブチルアクリレートやイソブチルアクリレートが好適に用いられる。なお、低温軟化層１２は、例えば、上記の有機材料による多層構造とすることもでき、また、他の種類の樹脂を含む複合層としてもよい。
【００２１】
低温軟化層１２の形成方法としては、グラビア法，リバース法，キスマイヤー法，コンマ・ドクター法あるいはスロットダイ法などのコーティング法があるが、膜として貼り付けるようにしてもよい。
【００２２】
耐熱層１３は、例えば、厚さが３００ｎｍ程度であり、機能層１４よりも熱伝導率が低い材料により構成されている。ここでは、酸化ケイ素（ＳｉＯx ），窒化物、窒化ケイ素（ＳｉＮx ）あるいは酸化窒化ケイ素（ＳｉＯx Ｎy ）などにより構成されており、これらの多層構造としてもよい。また、炭化珪素（ＳｉＣ）やＤＬＣ（ダイヤモンド・ライク・カーボン）などを用いてもよい。
【００２３】
チャネル領域１４ａ，ソース領域１４ｂおよびドレイン領域１４ｃは、例えば、多結晶シリコンによりそれぞれ構成されており、高いキャリア移動度を得ることができるようになっている。なお、多結晶には、特願平９−３０５５２号明細書において説明されているいわゆる準単結晶も含まれる。ちなみに、この準単結晶というのは、ほぼ単結晶の複数の結晶粒からなると共に、各結晶粒は一面方位に優先配向しており、互いに隣接する各結晶粒は少なくともその粒界の一部で互いにほぼ格子整合しているものを言う。
【００２４】
また、ソース領域１４ｂおよびドレイン領域１４ｃには、例えば、リン（Ｐ）などのｎ型不純物がそれぞれ添加されている。チャネル領域１４ａ，ソース領域１４ｂおよびドレイン領域１４ｃの厚さは、例えば、各々３０ｎｍ程度とされている。絶縁膜１５は例えば酸化ケイ素により構成されており、ゲート電極１６，ソース電極１７およびドレイン電極１８は例えばアルミニウム（Ａｌ）によりそれぞれ構成されている。
【００２５】
次に、第２Ａ図，第２Ｂ図および第２Ｃ図を参照して上記薄膜トランジスタの製造方法について説明する。
【００２６】
まず、第２Ａ図に示したように、基板１１の上に、コーティング法、例えば、グラビア法、リバース法，キスマイヤー法，コンマ・ドクター法あるいはスロットダイ法により、低温軟化層１２を形成する。次いで、例えば、低温軟化層１２を形成した基板１１を所定形状に打ち抜き、洗浄したのち、乾燥させる。続いて、例えば、リアクティブスパッタ法により、低温軟化層１２の上に耐熱層１３を形成する。そののち、例えば、スパッタ法により、耐熱層１３の上に機能層１４の前駆体層としてアモルファスシリコン層２１を形成する。
【００２７】
アモルファスシリコン層２１を形成したのち、例えば、第２Ｂ図に示したように、アモルファスシリコン層２１の上に、ソース領域１４ｂおよびドレイン領域１４ｃとなる領域にそれぞれ対応して開口を設けたフォトレジスト膜２２を形成する。そののち、例えば、フォトレジスト膜２２をマスクとしてアモルファスシリコン層２１をホスフィン（ＰＨ3 ）の電離気体含有雰囲気中に曝し、ソース領域１４ｂおよびドレイン領域１４ｃとなる領域にリンを添加する。リンを添加したのち、フォトレジスト膜２２を除去する。
【００２８】
フォトレジスト膜２２を除去したのち、例えば、第２Ｃ図に示したように、窒素ガス（Ｎ2 ）雰囲気中においてアモルファスシリコン層２１にレーザビームＬＢを照射して加熱する。これにより、アモルファスシリコン層２１は結晶化し、機能層１４すなわちチャネル領域１４ａ，ソース領域１４ｂおよびドレイン領域１４ｃが形成される。その際、レーザビームＬＢとしては、エキシマレーザビームを用いることが好ましい。波長は、ＸｅＦの３５０ｎｍ，ＸｅＣｌの３０８ｎｍ，ＫｒＦの２４８ｎｍあるいはＡｒＦの１９３ｎｍなどのいずれでもよい。エネルギー密度は、エキシマレーザビームなどの短波長レーザビームを用いる場合には、８０ｍＪ／ｃｍ2 以上とすることが好ましい。アモルファスシリコン層２１を十分に加熱することができ、良好な結晶性を有する機能層１４を得ることができるからである。
【００２９】
なお、レーザビームＬＢの照射によりアモルファスシリコン層２１すなわち機能層１４において発生した熱は、基板１１の方に拡散しようとする。但し、ここでは、機能層１４と基板１１との間に熱伝導率の低い耐熱層１３が設けられているので、この耐熱層１３により基板１１への熱伝達は抑制される。
【００３０】
また、ここでは、耐熱層１３と基板１１との間に基板１１よりも低温で軟化する低温軟化層１２が設けられているので、耐熱層１３を介して伝達された熱により低温軟化層１２は軟化し、再びゆっくりと硬化する。よって、基板１１と機能層１４との熱膨張率の差に起因して発生する応力は低温軟化層１２により吸収され、機能層１４に亀裂が生じたり、機能層１４が剥離することが防止される。
【００３１】
機能層１４を形成したのち、第１図に示したように、例えばリアクティブスパッタ法により機能層１４の上に絶縁膜１５を形成する。この絶縁膜１５にソース・ドレインに対するコンタクトホールを形成したのち、例えば蒸着法によりゲート電極１６，ソース電極１７およびドレイン電極１８をそれぞれ形成する。
【００３２】
このように本実施の形態では、基板１１と機能層１４との間に低温軟化層１２を形成するようにしたので、機能層１４を形成する際にレーザビームＬＢを照射しても、基板１１の熱膨張により生じる応力を低温軟化層１２が吸収するので、機能層１４に亀裂および剥離が発生することを防止することができる。よって、有機材料よりなる基板１１の上に、良好な多結晶シリコンよりなる機能層１４を歩留り良く形成することができる。従って、軽量で衝撃に強く、かつ優れた特性を有する薄膜トランジスタを得ることができる。
【００３３】
なお、上記実施の形態では、基板１１の側からチャネル領域１４ａ，絶縁膜１５およびゲート電極１６をこの順に設けた薄膜トランジスタについて説明したが、図３に示したように、基板１１の側からゲート電極１６，絶縁膜１５およびチャネル領域１４ａをこの順に設けるようにしてもよく、この場合も上記実施の形態と同様の効果を得ることができる。
【００３４】
（第２の実施の形態）
第４図は、本発明の第２の実施の形態に係る薄膜トランジスタの断面構成を表すものである。この薄膜トランジスタは、例えば、基板６１と機能層６６との間に耐熱層６４，低温軟化層６２，金属層６５，耐熱層６３が順に積層されている。ここで、耐熱層６３は第１の実施の形態と同じく低温軟化層６２の上面に設けられるのに対し、耐熱層６４はその下面に設けられている。耐熱層６３，６４は、例えば同様の材料で形成されている。また、機能層６６は、チャネル領域６６ａ，ソース領域６６ｂおよびドレイン領域６６ｃを備えている。チャネル領域６６ａの上には絶縁膜６７を介してゲート電極６８が形成されており、ソース領域６６ｂにはソース電極６９が電気的に接続され、ドレイン領域６６ｃにはドレイン電極７０が電気的に接続されている。このような機能層６６と各電極６８〜７０、および隣り合う機能層６６は、層間絶縁膜７１を介して互いに電気的絶縁性を保っている。
【００３５】
ここで、基板６１，低温軟化層６２，耐熱層６３，６４は、第１の実施の形態における基板１１，低温軟化層１２，耐熱層１３に対応しているので、その詳細な説明は省略する。
【００３６】
金属層６５は、例えば、熱伝導性の良好な金属により構成されている。金属層６５を構成する金属材料としては、例えばＡｌが好適に用いられ、その他にもＡｕ，Ａｇ，Ｃｕ，Ｐｔ，Ｔａ，Ｃｒ，Ｍｏ，Ｗ等を用いることができる。なお、金属層６５もまた、前述の耐熱層６３，６４のように２層以上の多層構造としてもよい。また、低温軟化層６２の上に複数設けられた耐熱層６３の層間に複数の金属層６５が適宜挿入されていてもよい。
【００３７】
なお、耐熱層６４および金属層６５は、どちらか一方を設けるようにすることもできる。
【００３８】
機能層６６およびチャネル領域６６ａ〜ドレイン領域６６ｃは、第１の実施の形態における機能層１４およびチャネル領域１４ａ〜ドレイン領域１４ｃに対応している。また、絶縁膜６７，ゲート電極６８，ソース電極６９，およびドレイン電極７０についても第１の実施の形態における絶縁膜１５，ゲート電極１６，ソース電極１７およびドレイン電極１８に対応している。これらに加え、本実施の形態においては、隣り合う電極６８〜７０の間、および、互いに隣り合う機能層６６の間の電気的絶縁性を保つために、図４に示したように層間絶縁膜７１が設けられる。層間絶縁膜７１は、例えば、酸化ケイ素またはポリイミド等の樹脂材料により構成される。
【００３９】
このような構成を有する薄膜トランジスタは、第１の実施の形態に準じた次のような方法により製造することができる。
【００４０】
まず、基板６１の上に、耐熱層１３と同様にして耐熱層６４を形成し、低温軟化層１２と同様にして低温軟化層６２を形成する。続いて、低温軟化層６２の上に、例えば、ＤＣスパッタ法により金属層６５を形成する。さらに耐熱層６３，機能層６６を、それぞれ耐熱層１３，機能層１４と同様にして形成する。
【００４１】
なお、レーザビームＬＢの照射により機能層６６において発生した熱は、基板６１の方に拡散しようとするが、ここでは、機能層６６と基板６１との間に熱伝導率の低い耐熱層６３，６４が設けられているので、この耐熱層６３，６４により基板６１への熱伝達は二重に抑制される。更に、本実施の形態では、低温軟化層６２と耐熱層６３との間には熱伝導率の高い金属層６５が設けられているので、耐熱層６３，６４に蓄積された熱がここから放散される。
【００４２】
機能層６６を形成した後は、公知の方法により、チャネル領域６６ａ上に絶縁膜６７，ゲート電極６８を形成する。そののち、例えば層間絶縁膜７１を一面に形成し、これにコンタクトホールを形成する。最後に、ソース電極６９およびドレイン電極７０をそれぞれ形成する。これにより、第４図に示した薄膜トランジスタが得られる。
【００４３】
このように本実施の形態では、機能層６６と基板６１との間に熱伝導率の低い耐熱層６３，６４が設けられているので、基板６１への熱伝達が二重に抑制され、基板６１の熱膨張を確実に防止することができる。さらに、低温軟化層６２と耐熱層６３との間には熱伝導率の高い金属層６５が設けられているので、耐熱層６３，６４に蓄積された熱がここから放散され、基板６１への熱伝達を防ぐことができる。このように、基板６１の熱膨張をより強く抑えることにより、第１の実施の形態と同様の効果をより大きくすることができる。換言すると、より高いエネルギー密度のエネルギービームによる加熱が可能となる。
【００４４】
（第３の実施の形態）
第５図は、本発明の第２の実施の形態に係る誘電体キャパシタの断面構成を表すものである。この誘電体キャパシタは、第１の実施の形態の薄膜トランジスタと同様に、基板１１，低温軟化層１２および耐熱層１３をそれぞれ備えている。よって、これら第１の実施の形態と同一の構成要素には同一の符号を付し、その詳細な説明を省略する。
【００４５】
耐熱層１３の上には、例えば、インジウム・スズ酸化物（ＩＴＯ；IndiumTin Oxide）よりなる下部電極３１，機能層である誘電体層３２およびＩＴＯよりなる上部電極３３が耐熱層１３の側からこの順に積層されている。誘電体層３２は、例えば、多結晶状であり、チタン酸鉛（ＰｂＴｉＯ3 ）とジルコン酸鉛（ＰｂＺｒＯ3 ）との固溶体（ＰＺＴ）、チタン酸バリウム（ＢａＴｉＯ3 ）、あるいはビスマス（Ｂｉ）を含有する層状構造酸化物などの強誘電体材料を含んでいる。なお、これら強誘電体材料は化学量論組成でなくてもよい。
【００４６】
次に、第５図を参照して、このような構成を有する誘電体キャパシタの製造方法を説明する。
【００４７】
まず、第１の実施の形態と同様にして、基板１１の上に、低温軟化層１２および耐熱層１３を順次形成する。次いで、耐熱層１３の上に、例えばスパッタ法により下部電極３１を形成したのち、この下部電極３１の上に、例えばスパッタ法により、誘電体層３２の前駆体層として図示しない主にアモルファス状態の酸化物層を形成する。続いて、図示しない酸化物層の上に、例えばスパッタ法により上部電極３３を形成する。
【００４８】
そののち、例えば、窒素ガス雰囲気中において上部電極３３の側からレーザビームを照射して図示しない酸化物層を加熱し、結晶化させて誘電体層３２を形成する。レーザビームの条件は、第１の実施の形態と同様である。また、その際、本実施の形態においても、第１の実施の形態において説明したように、耐熱層１３により基板１１への熱伝達が抑制されると共に、低温軟化層１２により基板１１の熱膨張によって発生する応力が吸収され、誘電体層３２における亀裂および剥離の発生が防止される。
【００４９】
このように本実施の形態でも、基板１１と誘電体層３２との間に低温軟化層１２を形成するようにしたので、第１の実施の形態と同様に、誘電体層３２における亀裂および剥離の発生を防止することができ、有機材料よりなる基板１１の上に良好な誘電体膜３２を歩留り良く形成することができる。よって、軽量で衝撃に強く、かつ優れた特性を有する誘電体キャパシタを得ることができる。
【００５０】
（第４の実施の形態）
第６図は、本発明の第４の実施の形態に係る薄膜トランジスタの断面構成を表すものである。本実施の形態では、第１の実施の形態における薄膜トランジスタの基板１１の裏面側に、熱膨張に伴う基板１１の反りを抑制するための反り抑制層８１を設けたものである。なお、第１の実施の形態と同一構成部分については同一符号を付してその説明を省略し、異なる点のみについて説明する。
【００５１】
本実施の形態において、反り抑制層８１は、有機高分子材料により形成された高分子層８１Ａと、１または２以上の層からなる無機耐熱層８１Ｂとの複合層により構成されている。
【００５２】
高分子層８１Ａは、前述した低温軟化層１２と同じ高分子材料で、同じ厚さに形成することが望ましい。また、無機耐熱層８１Ｂについても前述した耐熱層１３と同様に、酸化物，窒化物および酸化窒化物からなる群のうちの少なくとも１種を含む材料で、同じ厚さに形成することが望ましい。勿論、高分子層８１Ａおよび無機耐熱層８１Ｂのいずれについても、前述の材料であれば、低温軟化層１２や耐熱層１３と異なる材料としてもよい。
【００５３】
ここで、重要なことは、その後の機能層作製工程において、反り抑制層８１により、熱応力による基板１１の反りの発生を抑制することであるので、以下の条件を満たす必要がある。すなわち、基板１１の裏面に反り抑制層８１、基板１１の表面に低温軟化層１２および耐熱層１３を形成した時点での、室温から１５０°Ｃまでの間の熱的な変位率、また、その後基板１１の表面に機能層１４を形成した時点での、同じく室温から１５０°Ｃまでの間の熱的な変位率を、それぞれ５％以内とするものである。熱的な変位率がそれぞれ５％以内であれば、その後の各プロセスにおいて問題なく目的を達成することができるからである。
【００５４】
熱的な変位率は、本明細書においては、「基板の一端を基準面に固定したときの各温度での最大の反りをａ、そのときの基板の最大長をｂとしたときに、（ａ／ｂ）×１００で算出した値」とする。なお、１５０°Ｃとしたのは、基板１１がプラスチック材料で形成されている場合には、この温度がプロセス上の上限であるからである。
【００５５】
本実施の形態の薄膜トランジスタは、第１の実施の形態で説明した基板１１の上に低温軟化層１２および耐熱層１３を形成する工程（第２Ａ図参照）において、裏面にも同じものを同時に形成すれば、反り抑制層８１を形成することができる。その後、アモルファスシリコン層２１および機能層１４を形成し、レーザビームＬＢを照射する等の工程は、第１の実施の形態と同様である。
【００５６】
本実施の形態では、上記のように構成したことにより、第１の実施の形態の効果に加え、基板１１および機能層１４などの層間の熱膨張係数の相違に基づく基板１１の反り（弯曲）を更に抑制することができるという効果が得られる。なお、本実施の形態では、反り抑制層８１を高分子層８１Ａおよび無機耐熱層８１Ｂからなるものとしたが、無機耐熱層８１Ｂは省略して高分子層８１Ａのみで構成するようにしてもよい。
【００５７】
（第５の実施の形態）
第７図は、本発明の第５の実施の形態に係る太陽電池の断面構成を表すものである。この太陽電池は、第１の実施の形態の薄膜トランジスタと同様に、基板１１，低温軟化層１２および耐熱層１３をそれぞれ備えている。よって、これら第１の実施の形態と同一の構成要素には同一の符号を付し、その詳細な説明を省略する。
【００５８】
耐熱層１３の上には、例えば、多結晶シリコンよりなる機能層４１が形成されている。機能層４１は、例えば、ｐ型領域４１ａと、このｐ型領域４１ａの上側に隣接して設けられたｎ+ 型領域４１ｂと、ｐ型領域４１ａの上側に隣接しかつｎ+ 型領域４１ｂと離間して設けられたｐ+ 型領域４１ｃとを有している。ｐ型領域４１ａは、例えば、厚さが１μｍ〜４９μｍ程度であり、ホウ素（Ｂ）などのｐ型不純物を１×１０15〜１×１０18原子／ｃｍ3 含んでいる。ｎ+ 型領域４１ｂは、例えば、０．０５μｍ〜１μｍ程度であり、リンなどのｎ型不純物を高濃度に１×１０19原子／ｃｍ3 程度含んでいる。ｐ+ 型領域４１ｃは、例えば、厚さが０．０５μｍ〜１μｍ程度であり、ホウ素などのｐ型不純物を高濃度に１×１０19原子／ｃｍ3 程度含んでいる。
【００５９】
機能層４１は、また例えば、ｐ型領域４１ａの下側に、厚さが約１μｍであり、ホウ素などのｐ型不純物を高濃度に１×１０19原子／ｃｍ3 程度含むｐ+ 型領域４１ｄを有している。このｐ+ 型領域４１ｄは、ｐ型領域４１ａで発生した電子を反射して光電変換効率を高めるためのものである。なお、この機能層４１は、多結晶シリコンによって構成されることにより、高いドーピング効率が得られると共に、シリーズ抵抗を小さくすることができ、光電変換効率を高くできるようになっている。
【００６０】
機能層４１の上には、例えば、酸化チタン（ＴｉＯ2 ）よりなる反射防止膜４２が形成されている。反射防止膜４２にはｎ+ 型領域４１ｂに対応して開口が形成されており、ｎ+ 型領域４１ｂにはこの開口を介して例えばアルミニウムよりなる陰極４３が電気的に接続されている。反射防止膜４２には、また、ｐ+ 型領域４１ｃに対応して開口が形成されており、ｐ+ 型領域４１ｃにはこの開口を介して例えばアルミニウムよりなる陽極４４が電気的に接続されている。反射防止膜４２，陰極４３および陽極４４の上には、例えば、エチレンビニルアセテートなどよりなる接着層４５を介してポリエチレンテレフタレートなどよりなる保護基板４６が配設されている。
【００６１】
次に、第７図，第８図を参照して、上記太陽電池の製造方法について説明する。
【００６２】
まず、第８図に示したように、第１の実施の形態と同様にして、基板１１の上に低温軟化層１２および耐熱層１３を順次形成する。次に、耐熱層１３上に、例えばスパッタ法により、機能層４１の前駆体層としてアモルファスシリコン層５１を形成する。このアモルファスシリコン層５１を、例えばジボラン（Ｂ2 Ｈ6 ）の電離気体含有雰囲気中に曝し、ホウ素（Ｂ）を添加する。
【００６３】
次に、アモルファスシリコン層５１の上に、例えばスパッタ法により、機能層４１の前駆体層としてさらにアモルファスシリコン層５２を形成する。そののち、例えば、窒素ガス雰囲気中においてアモルファスシリコン層５２の側からレーザビームＬＢを照射してアモルファスシリコン層５１，５２を加熱する。これにより、アモルファスシリコン層５１，５２は結晶化して機能層４１となる。このとき、アモルファスシリコン層５１に対応する部分がｐ+ 型領域４１ｄとなる。レーザビームの条件は、第１の実施の形態と同様である。また、その際、本実施の形態においても、第１の実施の形態において説明したように、耐熱層１３により基板１１への熱伝達が抑制されると共に、低温軟化層１２により基板１１の熱膨張によって発生する応力が吸収され、亀裂および剥離の発生が防止される。
【００６４】
次に、第７図に示したように、例えばジボランの電離気体含有雰囲気中に曝し、機能層４１のアモルファスシリコン層５２に対応した部分にｐ型領域４１ａを形成する。こののち、例えば、リソグラフィ技術を用い、ｐ型領域４１ａの一部をジボランの電離気体含有雰囲気中に曝して、ｐ+ 型領域４１ｃを形成する。さらに、例えば、リソグラフィ技術を用い、ｐ型領域４１ａの一部をホスフィンの電離気体含有雰囲気中に曝して、ｎ+ 型領域４１ｂを形成する。
【００６５】
このようにして機能層４１を形成したのち、機能層４１の上に、例えば、スパッタ法により反射防止膜４２を形成し、ｎ+ 型領域４１ｂおよびｐ+ 型領域４１ｃに対応して開口をそれぞれに形成する。そののち、例えばスパッタ法により、ｎ+ 型領域４１ｂおよびｐ+ 型領域４１ｃに対応して陰極４３および陽極４４をそれぞれ形成する。最後に、反射防止膜４２の上に、保護基板４６を接着層４５により接着する。
【００６６】
このように本実施の形態でも、基板１１と機能層４１との間に低温軟化層１２を形成するようにしたので、第１の実施の形態と同様に、機能層４１における亀裂および剥離の発生を防止することができ、有機材料よりなる基板１１の上に良好な多結晶シリコンよりなる機能層４１を歩留り良く形成することができる。従って、軽量で衝撃に強く、かつ優れた特性を有する太陽電池を容易に得ることができる。
【００６７】
更に、本発明の具体的な実施例について詳細に説明する。
【００６８】
（実施例１）
本実施例では、まず、ポリエチレンテレフタレートよりなる厚さ２００μｍの基板を用意し、この基板の上に、ブチルアクリレートとイソブチルアクリレートとの複合高分子材料を約２０μｍの厚さで塗布し、低温軟化層を形成した。次いで、低温軟化層を形成した基板を直径約１０ｃｍの円板状に打ち抜き、洗浄したのち、乾燥させた。
【００６９】
続いて、この基板を真空チャンバ内に配置し、真空ポンプを用いてチャンバ内の圧力を約１．３×１０-5Ｐａとした。そののち、チャンバ内に酸素ガス（Ｏ2）とアルゴンガス（Ａｒ）とを流し、リアクティブスパッタ法により、低温軟化層の上に酸化ケイ素よりなる耐熱層を約３００ｎｍの厚さで形成した。耐熱層を形成したのち、チャンバ内にアルゴンガスを流し、スパッタ法により、耐熱層の上に前駆体層としてのアモルファスシリコン層を約３０ｎｍの厚さで形成した。なお、耐熱層およびアモルファスシリコン層の形成には、基板の片側に配置されたターゲット間に電圧を印加するいわゆる対向ターゲット型の装置を用いた。
【００７０】
アモルファスシリコン層を形成したのち、真空チャンバから基板を取り出し、窒素ガス雰囲気中において、アモルファスシリコン層にＸｅＣｌエキシマレーザのラインビームを最大２８０ｍＪ／ｃｍ2 のエネルギー密度で照射し、結晶化して機能層としての多結晶シリコン層を形成した。そののち、この多結晶シリコン層を光学顕微鏡により９０倍で観察した。多結晶シリコン層に亀裂および剥離は認められず、良好な結晶層が形成されていた。
【００７１】
なお、実施例１に対する比較例として、低温軟化層を形成しないことを除き、実施例１と同様にして多結晶シリコン層を形成した。この多結晶シリコン層についても、実施例１と同様にして観察した。その結果を第１０図に示す。多結晶シリコン層には無数の亀裂が認められ、一部は完全に剥離していた。
【００７２】
すなわち、基板とアモルファスシリコン層との間に低温軟化層を形成するようにすれば、アモルファスシリコン層にレーザビームを照射しても、亀裂および剥離を生じることなく有機材料よりなる基板の上に良好な多結晶シリコン層を形成できることが分かった。
【００７３】
（実施例２）
本実施例では、耐熱層とアモルファスシリコン層との間に、アルミニウムよりなる電極を形成したことを除き、実施例１と同様にして多結晶シリコン層を形成した。この多結晶シリコン層についても、実施例１と同様にして観察した。その結果を第１１図に示す。多結晶シリコン層に亀裂および剥離は認められず、良好な結晶層が形成されていた。
【００７４】
実施例２に対する比較例として、低温軟化層を形成しないことを除き、実施例２と同様にして多結晶シリコン層を形成した。この多結晶シリコン層についても、実施例１と同様にして観察した。その結果を第１２図に示す。多結晶シリコン層には無数の亀裂が認められ、一部は完全に剥離していた。
【００７５】
すなわち、アモルファスシリコン層と耐熱層との間に電極を形成しても実施例１と同様に、有機材料よりなる基板の上に良好な多結晶シリコン層を形成できることが分かった。
【００７６】
（実施例３）
本実施例では、アモルファスシリコン層を形成したのち、レーザビームを照射するに先立ち、アモルファスシリコン層にリンを高濃度添加したことを除き、実施例１と同様にして多結晶シリコン層を形成した。リンの添加は、ロードロックを用いて基板をＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition ）チャンバ内に搬送したのち、１体積％のホスフィンガスを含むホスフィンガスと水素ガス（Ｈ2 ）との混合ガスを流しながら、アモルファスシリコン層をプラズマに曝すことにより行った。この多結晶シリコン層についても実施例１と同様にして観察したところ、亀裂および剥離は認められなかった。すなわち、有機材料よりなる基板の上に良好なｎ型の多結晶シリコン層を形成できることが分かった。
【００７７】
（実施例４）
本実施例では、アモルファスシリコン層を形成したのち、レーザビームを照射するに先立ち、アモルファスシリコン層にホウ素を高濃度添加したことを除き、実施例１と同様にして多結晶シリコン層を形成した。ホウ素の添加は、ホスフィンガスに代えてジボランガスを用いたことを除き実施例３と同様にして行った。この多結晶シリコン層についても実施例１と同様にして観察したところ、亀裂および剥離は認められなかった。すなわち、有機材料よりなる基板の上に良好なｐ型の多結晶シリコン層を形成できることが分かった。
【００７８】
（実施例５）
本実施例では、まず、実施例１と同様にして、基板の上に低温軟化層および耐熱層を順次形成した。次いで、スパッタ法によりアルゴンガス雰囲気中において、耐熱層の上にＩＴＯよりなる下部電極を形成した。続いて、スパッタ法により室温におけるアルゴンガス雰囲気中において、下部電極の上に、鉛（Ｐｂ）とチタン（Ｔｉ）とジルコニウム（Ｚｒ）とを含む主としてアモルファス状の酸化物層を前駆体層として形成した。そののち、スパッタ法によりアルゴンガス雰囲気中において、酸化物層の上にＩＴＯよりなる上部電極を形成した。なお、下部電極，酸化物層および上部電極の形成には、対向ターゲット型の装置を用いた。
【００７９】
上部電極を形成したのち、窒素ガス雰囲気中において、上部電極の側からＸｅＣｌエキシマレーザのラインビームを最大２８０ｍＪ／ｃｍ2 のエネルギー密度で照射し、酸化物層を結晶化して多結晶状のＰＺＴを含む機能層としての誘電体層を形成した。この誘電体層についても実施例１と同様にして観察したところ、亀裂および剥離は認められなかった。すなわち、有機材料よりなる基板の上に良好な誘電体層を形成できることが分かった。
【００８０】
（実施例６）
本実施例では、厚さ２００μｍのＰＥＳ（ポリエーテルサルフォン）よりなる基板を用いることを除き、実施例１と同様にして多結晶シリコン層を形成した。この多結晶シリコン層についても、実施例１と同様にして観察したところ、亀裂および剥離は認められなかった。すなわち、低温軟化層を他の材料により構成しても実施例１と同様の効果が得られることを確認することができた。
【００８１】
（実施例７）
本実施例では、厚さ２００μｍのＰＥＳ（ポリエーテルサルフォン）よりなる基板を用いることを除き、実施例２と同様にして多結晶シリコン層を形成した。この多結晶シリコン層についても、実施例１と同様にして観察したところ、亀裂および剥離は認められなかった。すなわち、低温軟化層を他の材料により構成しても実施例２と同様の効果が得られることを確認することができた。
【００８２】
（実施例８）
本実施例では、厚さ２００μｍのＰＥＳ（ポリエーテルサルフォン）よりなる基板を用いることを除き、実施例３と同様にして多結晶シリコン層を形成した。この多結晶シリコン層についても、実施例１と同様にして観察したところ、亀裂および剥離は認められなかった。すなわち、低温軟化層を他の材料により構成しても実施例３と同様の効果が得られることを確認することができた。
【００８３】
（実施例９）
本実施例では、厚さ２００μｍのＰＥＳ（ポリエーテルサルフォン）よりなる基板を用いることを除き、実施例４と同様にして多結晶シリコン層を形成した。この多結晶シリコン層についても、実施例１と同様にして観察したところ、亀裂および剥離は認められなかった。すなわち、低温軟化層を他の材料により構成しても実施例４と同様の効果が得られることを確認することができた。
【００８４】
（実施例１０）
本実施例では、低温軟化層を形成する前に、基板上にリアクティブスパッタ法により窒化ケイ素（Ｓｉ3Ｏ4）よりなる耐熱層を２０ｎｍの厚さで形成したことを除き、実施例１と同様にして円板状の基板を得た。続いて、酸化ケイ素よりなる耐熱層を３０ｎｍの厚さで形成し、アモルファスシリコン層をヘリウムガス（Ｈｅ）を用いて形成し、ＸｅＣｌエキシマレーザを最大３００ｍＪ／ｃｍ2 のエネルギー密度で照射したことを除き、実施例１と同様にして多結晶シリコン層を形成した。
【００８５】
この多結晶シリコン層についても実施例１と同様にして観察したところ、亀裂および剥離は認められなかった。すなわち、基板と低温軟化層との間に更に耐熱層を形成するようにすれば、より高い強度のエネルギービームをアモルファスシリコン層に照射した場合にも、実施例と同様の効果が得られることを確認することができた。
【００８６】
（実施例１１）
本実施例では、低温軟化層より先に形成する耐熱層を酸化ケイ素としたことを除き、実施例１０と同様にして円板状の基板を準備した。続いて、低温軟化層の上に、耐熱層よりも先に、ＤＣスパッタ法によりアルミニウム（Ａｌ）よりなる金属層を５０ｎｍの厚さで形成したこと、およびＸｅＣｌエキシマレーザを最大３１０ｍＪ／ｃｍ2のエネルギー密度で照射したことを除き、実施例１０と同様にして多結晶シリコン層を形成した。
【００８７】
この多結晶シリコン層についても実施例１と同様にして観察したところ、亀裂および剥離は認められなかった。すなわち、基板と低温軟化層との間に更に耐熱層を形成して、さらに低温軟化層の上に金属層と耐熱層とを順に形成するようにすれば、さらに高い強度のエネルギービームをアモルファスシリコン層に照射した場合にも、実施例と同様の効果が得られることを確認することができた。
【００８８】
以上の実施例の結果から、基板と前駆体層との間に低温軟化層を形成するようにすれば、前駆体層にレーザビームを照射しても、亀裂および剥離を生じることなく有機材料よりなる基板の上に良好な機能層を形成できることが分かった。また、実施例１０，１１のように、基板と前駆体層との間にさらに複数の耐熱層と金属層を組み入れるようにすれば、より高い強度のエネルギービームを前駆体層に照射しても同様の効果が得られ、機能層の結晶性を向上できることが分かった。
【００８９】
（実施例１２）
本実施例では、ＰＥＴ（ポリエチレンテレフタレート）よりなる厚さ１８０μｍ，長さ１０ｃｍの基板の上面にアクリル系樹脂（低温軟化層）を１０μｍ塗布し、その上に膜厚０．３μｍの酸化珪素膜（耐熱層）を成膜すると共に、基板の裏面にアクリル系樹脂（反り抑制層）を１０μｍ塗布したものを用意し、また比較例として、基板の裏面に反り抑制層のないことを除いて本実施例と同じものを用意した。これら基板１１を第１３図に示したように、ホットプレート８２上において、一端を重り８３により固定した状態で、それぞれ室温から１２０℃に加熱した。その結果、比較例においては、前述の熱的な変位率が３０％（ａ＝２１ｍｍ，ｂ＝７ｃｍ）であったのに対して、本実施例のものは０％（ａ＝０ｍｍ，ｂ＝７ｃｍ）、すなわち全く弯曲する様子は見られなかった。
【００９０】
（実施例１３）
本実施例では、ＰＥＴ（ポリエチレンテレフタレート）よりなる厚さ１８０μｍ，長さ１０ｃｍの基板の上面にアクリル系樹脂（低温軟化層）を１０μｍ塗布し、その上に膜厚０．３μｍの酸化珪素膜（耐熱層）および膜厚０．０４μｍの多結晶シリコン膜（機能膜）を成膜すると共に、基板の裏面にアクリル系樹脂（反り抑制層）を１０μｍ塗布したものを用意し、また比較例として、基板の裏面に反り抑制層のないことを除いて本実施例と同じものを用意した。これらを第１３図に示した方法で、それぞれ室温から１５０℃に加熱した。その結果、比較例においては、前述の熱的な変位率が１９％（ａ＝１３ｍｍ，ｂ＝７ｃｍ）であったのに対して、本実施例のものは０％（ａ＝０ｍｍ，ｂ＝７ｃｍ）、すなわち全く弯曲する様子は見られなかった。
【００９１】
以上、実施の形態および実施例を挙げて本発明を説明したが、本発明は上記実施の形態および実施例に限定されるものではなく、種々変形可能である。例えば、上記第１の実施の形態および第３の実施の形態では、機能層１４，４１をシリコンにより構成する場合について説明したが、シリコン・ゲルマニウムなどのシリコンを含む他の半導体により構成ようにしてもよい。また、ＩＩＩ−Ｖ族化合物半導体などの他の半導体により構成する場合についても、本発明を適用することができる。
【００９２】
更に、上記第２の実施の形態では、誘電体層３２を強誘電体材料により構成する例について説明したが、高誘電体材料により構成するようにしてもよい。
【００９３】
更にまた、上記実施の形態および実施例では、機能層を多結晶により構成する例について説明したが、本発明は、機能層が単結晶あるいは微結晶等の結晶状態である場合についても広く適用することができる。すなわち、機能層が結晶性を有する場合についても広く適用することができ、多結晶と非晶質（アモルファス）との複合体のように少なくとも一部に結晶性を有していてもよい。
【００９４】
加えてまた、上記実施の形態および実施例では、耐熱層が酸化ケイ素，窒化ケイ素あるいは酸化窒化ケイ素により構成される例について説明したが、これらに代えて、またはこれらと共に、例えばアルミニウムあるいはジルコニウムなどの酸化物，窒化物あるいは酸化窒化物のうちの少なくとも１種を含むようにしてもよい。
【００９５】
更にまた、上記実施の形態および実施例では、機能層の前駆体層にレーザビームを照射するようにしたが、電子ビームなどの他のエネルギービームを用いるようにしてもよい。
【００９６】
加えてまた、上記実施の形態では、機能性デバイスについて具体的に例を挙げて説明したが、本発明は、基板と機能層との間に耐熱層が設けられ、かつ耐熱層と基板との間に低温軟化層が設けられた機能性デバイスであれば、他の構成を有するものについても広く適用することができる。例えば、ＦｅＲＡＭ（Ferroelectric Random Access Memories）などのメモリにも適用することができ、酸化物を含む機能層が設けられた誘電体キャパシタ以外の機能性デバイスについても適用することができる。
【００９７】
更にまた、上記実施の形態では、基板１１を備えた機能性デバイスについて説明したが、機能性デバイスを作製した後で基板１１を取り除いてもよく、基板１１を備えない機能性デバイスについても本発明を適用することができる。

Claims (18)

  1. 有機材料よりなる基板と、
    前記基板の一面側に設けられると共に、前記基板よりも軟化温度が低い有機材料よりなる低温軟化層と、
    前記低温軟化層上に設けられて前記基板への熱伝達を抑制すると共に、酸化物、窒化物および酸窒化物のうちの少なくとも１種からなる耐熱層と、
    前記耐熱層上に設けられると共に、多結晶化された機能層と、
    前記基板と前記低温軟化層との間に設けられると共に、酸化物、窒化物および酸窒化物のうちの少なくとも１種からなる他の耐熱層とを備え、
    前記低温軟化層は、前記機能層の結晶化プロセスにおいてレーザ照射により発生する熱によって軟化し、前記基板および前記機能層の線膨張係数差に起因して生じる応力を吸収した後、再び硬化する性質を有する
    機能性デバイス。
  2. 前記耐熱層および前記他の耐熱層は、前記機能層よりも熱伝導率が低い
    請求項１に記載の機能性デバイス。
  3. 前記低温軟化層と前記耐熱層との間に、１または複数の層からなる金属層を備えた
    請求項１に記載の機能性デバイス。
  4. 前記低温軟化層は、アクリル樹脂を含む高分子材料よりなる
    請求項１に記載の機能性デバイス。
  5. 前記機能層は多結晶シリコンを含む
    請求項１に記載の機能性デバイス。
  6. 更に、前記機能層と前記耐熱層との間に、前記機能層に対する電極を備えた
    請求項１に記載の機能性デバイス。
  7. 前記低温軟化層の軟化温度は８０℃以下である
    請求項１に記載の機能性デバイス。
  8. 前記基板の前記機能層が設けられた面と反対の面側に設けられ、前記基板の反りを抑制するための反り抑制層を備えた
    請求項１ないし請求項７のいずれか１項に記載の機能性デバイス。
  9. 前記反り抑制層は、有機高分子材料よりなる
    請求項８に記載の機能性デバイス。
  10. 前記反り抑制層は、有機高分子材料よりなる高分子層と、酸化物、窒化物および酸窒化物のうちの少なくとも１種からなる耐熱層との複合層である
    請求項８に記載の機能性デバイス。
  11. 前記有機高分子材料はアクリル樹脂を含む
    請求項８または９に記載の機能性デバイス。
  12. 有機材料よりなる基板上に、前記基板よりも軟化温度が低い低温軟化層を形成する工程と、
    前記低温軟化層上に、前記基板への熱伝達を抑制すると共に、酸化物、窒化物および酸窒化物のうちの少なくとも１種からなる耐熱層を形成する工程と、
    前記耐熱層上に、多結晶化された機能層を形成する工程と、
    前記低温軟化層を形成する前に、前記基板上に酸化物、窒化物および酸窒化物のうちの少なくとも１種からなる他の耐熱層を形成する工程とを含み、
    前記機能層を形成する工程では、前記機能層の結晶化の際にレーザビームを照射し、その際に発生する熱により前記低温軟化層を軟化させ、前記基板および前記機能層の線膨張係数差に起因して生じる応力を吸収させた後、前記低温軟化層を再び硬化させる
    機能性デバイスの製造方法。
  13. 前記耐熱層を形成する前に、前記低温軟化層上に１または複数の層からなる金属層を形成する工程を含む
    請求項１２に機能性デバイスの製造方法。
  14. 前記機能層を形成する工程では、８０ｍＪ／ｃｍ2 以上のエネルギー密度を有する短波長レーザビームを用いる
    請求項１２に記載の機能性デバイスの製造方法。
  15. 更に、前記耐熱層と前記機能層との間に、前記機能層に対する電極を形成する工程を含む
    請求項１２に記載の機能性デバイスの製造方法。
  16. 前記基板の前記機能層が設けられた面と反対の面側に、前記基板の反りを抑制するための反り抑制層を形成する工程を含む
    請求項１２ないし請求項１５のいずれか１項に記載の機能性デバイスの製造方法。
  17. 前記反り抑制層、前記低温軟化層および前記耐熱層を形成した時点での、室温から１５０℃までの間の熱的な変位率を５％以内とする
    請求項１６に記載の機能性デバイスの製造方法。
  18. 前記反り抑制層、前記低温軟化層、前記耐熱層および前記機能層を形成した時点での、室温から１５０℃までの間の熱的な変位率を５％以内とする
    請求項１６に記載の機能性デバイスの製造方法。
JP2001540828A 1999-11-22 2000-11-21 機能性デバイスおよびその製造方法 Expired - Fee Related JP4849292B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001540828A JP4849292B2 (ja) 1999-11-22 2000-11-21 機能性デバイスおよびその製造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP1999374560 1999-11-22
JP37456099 1999-11-22
JP2000188478 2000-05-19
JP2000188478 2000-05-19
JP2001540828A JP4849292B2 (ja) 1999-11-22 2000-11-21 機能性デバイスおよびその製造方法
PCT/JP2000/008210 WO2001039258A1 (en) 1999-11-22 2000-11-21 Functional device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP4849292B2 true JP4849292B2 (ja) 2012-01-11

Family

ID=26582598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001540828A Expired - Fee Related JP4849292B2 (ja) 1999-11-22 2000-11-21 機能性デバイスおよびその製造方法

Country Status (5)

Country Link
US (2) US6570223B1 (ja)
JP (1) JP4849292B2 (ja)
KR (1) KR100679877B1 (ja)
CN (1) CN1157764C (ja)
WO (1) WO2001039258A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4802364B2 (ja) * 2000-12-07 2011-10-26 ソニー株式会社 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法
JP2002289861A (ja) * 2001-03-26 2002-10-04 Sharp Corp 半導体装置およびそれを用いた液晶表示装置
JP2002368224A (ja) * 2001-06-04 2002-12-20 Sony Corp 機能性デバイスおよびその製造方法
JP2003031824A (ja) * 2001-07-13 2003-01-31 Sharp Corp 太陽電池モジュール
DE10137830A1 (de) * 2001-08-02 2003-02-27 Infineon Technologies Ag Verfahren zum Herstellen einer selbstjustierten Struktur auf einem Halbleiter-Wafer
JP4653374B2 (ja) * 2001-08-23 2011-03-16 セイコーエプソン株式会社 電気光学装置の製造方法
WO2003046965A1 (en) * 2001-11-28 2003-06-05 The Trustees Of Columbia University In The City Of New York Specialized substrates for use in sequential lateral solidification processing
JP2004128037A (ja) * 2002-09-30 2004-04-22 Trecenti Technologies Inc 半導体装置の製造方法
CN1316573C (zh) * 2002-12-25 2007-05-16 富士通株式会社 半导体装置的制造方法
JP4252537B2 (ja) 2002-12-25 2009-04-08 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2005072264A (ja) * 2003-08-25 2005-03-17 Seiko Epson Corp トランジスタの製造方法、トランジスタ、回路基板、電気光学装置及び電子機器
US7250648B2 (en) * 2003-09-04 2007-07-31 Intematix Corporation Ferroelectric rare-earth manganese-titanium oxides
KR101176539B1 (ko) * 2003-11-04 2012-08-24 삼성전자주식회사 폴리 실리콘막 형성 방법, 이 방법으로 형성된 폴리실리콘막을 구비하는 박막 트랜지스터 및 그 제조방법
KR20050073855A (ko) * 2004-01-12 2005-07-18 삼성전자주식회사 플렉셔블 디스플레이 및 그 제조 방법
KR100690491B1 (ko) 2005-02-18 2007-03-09 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법
US7355247B2 (en) * 2005-03-03 2008-04-08 Intel Corporation Silicon on diamond-like carbon devices
JP5008841B2 (ja) * 2005-08-02 2012-08-22 株式会社フジクラ 電極基板の製造方法、光電変換素子および色素増感太陽電池
KR100646937B1 (ko) * 2005-08-22 2006-11-23 삼성에스디아이 주식회사 다결정 실리콘 박막트랜지스터 및 그 제조방법
KR100796607B1 (ko) * 2006-08-08 2008-01-22 삼성에스디아이 주식회사 다결정 실리콘 결정화방법과 그를 이용한 박막트랜지스터의 제조 방법
KR100850495B1 (ko) * 2007-03-02 2008-08-05 성균관대학교산학협력단 유기 박막 트랜지스터 및 그 제조방법
US8465795B2 (en) * 2008-05-20 2013-06-18 Palo Alto Research Center Incorporated Annealing a buffer layer for fabricating electronic devices on compliant substrates
US7834347B2 (en) * 2008-07-01 2010-11-16 Organicid, Inc. Organic transistor having a non-planar semiconductor-insulating layer interface
KR101084230B1 (ko) * 2009-11-16 2011-11-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN102569454A (zh) * 2010-12-31 2012-07-11 阿特斯(中国)投资有限公司 背板材料、使用背板材料的光伏组件及其制造方法
CN102945789B (zh) * 2012-11-22 2015-07-22 京东方科技集团股份有限公司 低温多晶硅薄膜制备方法、薄膜晶体管及其制备方法
CN103165422A (zh) * 2013-03-08 2013-06-19 上海和辉光电有限公司 以高能辐射源形成多晶硅的方法
KR102074431B1 (ko) 2013-07-19 2020-03-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법, 이를 이용한 유기 발광 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326402A (ja) * 1992-05-15 1993-12-10 Ricoh Co Ltd 半導体装置の製造方法
JPH06252406A (ja) * 1993-02-26 1994-09-09 Semiconductor Energy Lab Co Ltd 半導体装置
JPH10144930A (ja) * 1997-10-30 1998-05-29 Semiconductor Energy Lab Co Ltd 半導体装置
JPH10173194A (ja) * 1996-12-12 1998-06-26 Sharp Corp 半導体装置の製造方法
JPH11102867A (ja) * 1997-07-16 1999-04-13 Sony Corp 半導体薄膜の形成方法およびプラスチック基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5979518A (ja) 1982-10-29 1984-05-08 Hitachi Ltd 半導体薄膜の形成方法
US4639277A (en) * 1984-07-02 1987-01-27 Eastman Kodak Company Semiconductor material on a substrate, said substrate comprising, in order, a layer of organic polymer, a layer of metal or metal alloy and a layer of dielectric material
FR2664430B1 (fr) * 1990-07-04 1992-09-18 Centre Nat Rech Scient Transistor a effet de champ en couche mince de structure mis, dont l'isolant et le semiconducteur sont realises en materiaux organiques.
JP3007569B2 (ja) 1996-03-29 2000-02-07 三洋電機株式会社 光起電力素子
WO1997048139A1 (en) * 1996-06-12 1997-12-18 The Trustees Of Princeton University Patterning of thin films for the fabrication of organic multi-color displays
US5998804A (en) * 1997-07-03 1999-12-07 Hna Holdings, Inc. Transistors incorporating substrates comprising liquid crystal polymers
US6621098B1 (en) * 1999-11-29 2003-09-16 The Penn State Research Foundation Thin-film transistor and methods of manufacturing and incorporating a semiconducting organic material

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326402A (ja) * 1992-05-15 1993-12-10 Ricoh Co Ltd 半導体装置の製造方法
JPH06252406A (ja) * 1993-02-26 1994-09-09 Semiconductor Energy Lab Co Ltd 半導体装置
JPH10173194A (ja) * 1996-12-12 1998-06-26 Sharp Corp 半導体装置の製造方法
JPH11102867A (ja) * 1997-07-16 1999-04-13 Sony Corp 半導体薄膜の形成方法およびプラスチック基板
JPH10144930A (ja) * 1997-10-30 1998-05-29 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
KR20020001722A (ko) 2002-01-09
WO2001039258A1 (en) 2001-05-31
US6716664B2 (en) 2004-04-06
CN1157764C (zh) 2004-07-14
KR100679877B1 (ko) 2007-02-07
CN1337063A (zh) 2002-02-20
US20030173601A1 (en) 2003-09-18
US6570223B1 (en) 2003-05-27

Similar Documents

Publication Publication Date Title
JP4849292B2 (ja) 機能性デバイスおよびその製造方法
KR100896666B1 (ko) 기능성 디바이스 및 그 제조방법
JP4478268B2 (ja) 薄膜デバイスの製造方法
US6645830B2 (en) Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device and liquid crystal display device produced by the same
JP3809681B2 (ja) 剥離方法
US6885389B2 (en) Method of separating thin film device, method of transferring thin film device, thin film device, active matrix substrate and liquid crystal display device
US20060194419A1 (en) Crystalline-si-layer-bearing substrate and its production method, and crystalline si device
JP2007503129A (ja) レーザ移動を用いて感熱基板上に移植した磁気ランダム・アクセス・メモリ（ｍｒａｍ）デバイスおよびこれを製造する方法
JPH10125930A (ja) 剥離方法
TW200403858A (en) Method of transferring a laminate and method of manufacturing a semiconductor device
CN101005017B (zh) 形成半导体薄膜的方法
JP2700277B2 (ja) 薄膜トランジスタの作製方法
JP5286684B2 (ja) 薄膜層の剥離方法、薄膜デバイスの転写方法
JPH0527276B2 (ja)
JP2009218394A (ja) 太陽電池とその製造方法
KR100719555B1 (ko) 박막 트랜지스터, 그 박막 트랜지스터를 포함한 유기 발광표시장치 및 그 박막 트랜지스터에 이용되는 다결정 반도체결정화 방법
US20020175356A1 (en) Silicon-based PT/PZT/PT sandwich structure and method for manufacturing the same
US11682680B2 (en) Crystalline oxide semiconductor thin film, and method of forming the same and thin film transistor and method of manufacturing the same and display panel and electronic device
JP2001332492A (ja) 炭化ケイ素薄膜構造体およびその製造方法ならびに薄膜トランジスタ
JP2004119936A (ja) 薄膜トランジスタ、液晶表示装置及びこれらの製造方法
JP2008218468A (ja) ３次元集積回路装置及びその製造方法
KR100568500B1 (ko) 폴리실리콘층 형성 방법 및 이를 이용한 박막 트랜지스터제조 방법
JP2006013098A (ja) 太陽電池の製造方法
JP2002270843A (ja) 薄膜トランジスタの製造方法、不純物の活性化方法及び薄膜トランジスタ
JP2002314045A (ja) 強誘電体薄膜の形成方法、強誘電体メモリおよび強誘電体メモリの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110922

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111005

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees