CN115691407A - 像素驱动电路、像素驱动方法和显示装置 - Google Patents

像素驱动电路、像素驱动方法和显示装置 Download PDF

Info

Publication number
CN115691407A
CN115691407A CN202110897319.9A CN202110897319A CN115691407A CN 115691407 A CN115691407 A CN 115691407A CN 202110897319 A CN202110897319 A CN 202110897319A CN 115691407 A CN115691407 A CN 115691407A
Authority
CN
China
Prior art keywords
control
circuit
driving circuit
line
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110897319.9A
Other languages
English (en)
Inventor
曹席磊
王本莲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to US18/548,734 priority Critical patent/US20240169905A1/en
Priority to PCT/CN2022/105232 priority patent/WO2023005660A1/zh
Publication of CN115691407A publication Critical patent/CN115691407A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种像素驱动电路、像素驱动方法和显示装置。像素驱动电路用于驱动发光元件，所述像素驱动电路包括驱动电路和复位电路；所述复位电路与所述驱动电路的第一端或所述驱动电路的第二端电连接，用于在初始化阶段，对所述驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化；所述驱动电路用于在其控制端的电位的控制下，控制所述驱动电路的第一端与所述驱动电路的第二端之间连通。本发明解决低频状态下，因驱动晶体管磁滞导致的残像、闪烁等现象。

Description

像素驱动电路、像素驱动方法和显示装置
相关申请的交叉引用
本申请主张在2021年7月30日提交的申请号为PCT/CN2021/109890的优先权，其全部内容通过引用包含于此。
技术领域
本发明涉及显示技术领域，尤其涉及一种像素驱动电路、像素驱动方法和显示装置。
背景技术
相关的显示面板在工作时，像素电路包括的驱动电路中的驱动晶体管的磁滞会导致驱动晶体管的特性反应较迟钝，从而影响显示。
发明内容
本发明的主要目的在于提供一种像素电路、驱动方法和显示装置，提供一种新的LTPO(低温多晶氧化物)像素电路的结构。
为了达到上述目的，本发明实施例提供了一种像素驱动电路，用于驱动发光元件，所述像素驱动电路包括驱动电路和复位电路；
所述复位电路与所述驱动电路的第一端或所述驱动电路的第二端电连接，用于在初始化阶段，对所述驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化；
所述驱动电路用于在其控制端的电位的控制下，控制所述驱动电路的第一端与所述驱动电路的第二端之间连通。
可选的，本发明至少一实施例所述的像素驱动电路还包括第一发光控制电路和第二发光控制电路；
所述第一发光控制电路分别与第一发光控制线、所述驱动电路的第一端和第一电压线电连接，用于在所述第一发光控制线提供的第一发光控制信号的控制下，控制所述驱动电路的第一端与所述第一电压线之间连通；
所述第二发光控制电路与第二发光控制线、所述驱动电路的第二端与所述的所述发光元件的第一极电连接，用于在第二发光控制线提供的第二发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件的第一极之间连通；
所述发光元件的第二极与第二电压线电连接。
可选的，所述复位电路包括第一电容；所述第一发光控制线与所述第二发光控制线为同一发光控制线；
所述第一电容的第一极板与所述发光控制线电连接，所述第一电容的第二极板与所述驱动电路的第一端或所述驱动电路的第二端电连接。
可选的，所述第一电容为所述发光控制线与导电图形之间形成的电容；所述发光控制线由一金属层形成，所述导电图形由所述像素驱动电路包括的另一金属层形成；所述导电图形与所述驱动电路的第一端或所述驱动电路的第二端电连接。
可选的，所述复位电路包括第一晶体管；
所述第一晶体管的控制极与复位控制线电连接，所述第一晶体管的第一极与复位电压线电连接，所述第一晶体管的第二极与所述驱动电路的第一端或所述驱动电路的第二端电连接。
可选的，所述复位电路包括第一晶体管；
所述第一晶体管的控制极与复位控制线电连接，所述第一晶体管的第一极与第一连接点电连接，所述第一晶体管的第二极与第二连接点电连接，所述第一连接点为所述第一发光控制电路与所述驱动电路的第一端之间的第一连接线上的一连接点，所述第二连接点为所述第一连接线上的另一连接点；
或者，
所述第一晶体管的控制极与复位控制线电连接，所述第一晶体管的第一极与第三连接点电连接，所述第一晶体管的第二极与第四连接点电连接，所述第三连接点为所述驱动电路的第二端与所述发光元件的第一极之间的第二连接线上的一连接点，所述第四连接点为所述第二连接线上的另一连接点。
可选的，本发明至少一实施例所述的像素驱动电路还包括发光元件和第二发光控制电路；
所述驱动电路的第一端与第一电压线电连接；
所述第二发光控制电路与第二发光控制线、所述驱动电路的第二端与所述的所述发光元件的第一极电连接，用于在第二发光控制线提供的第二发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件的第一极之间连通；
所述发光元件的第二极与第二电压线电连接；
所述复位电路与所述驱动电路的第二端电连接，用于在初始化阶段，对所述所述驱动电路的第二端的电位进行初始化。
可选的，所述复位电路包括第一电容，所述第一电容的第一极板与所述第二发光控制线电连接，所述第一电容与所述驱动电路的第二端电连接；或者，
所述复位电路包括第一晶体管，所述第一晶体管的控制极与复位控制线电连接，所述第一晶体管的控制极与复位电压线电连接，所述第一晶体管的第二极与所述驱动电路的第二端电连接；或者，
所述复位电路包括第一晶体管；所述第一晶体管的控制极与复位控制线电连接，所述第一晶体管的第一极与第三连接点电连接，所述第一晶体管的第二极与第四连接点电连接，所述第三连接点为所述驱动电路的第二端与所述发光元件的第一极之间的第二连接线上的一连接点，所述第四连接点为所述第二连接线上的另一连接点。
可选的，所述复位电路包括第一电容；
所述第一电容为所述第二发光控制线与导电图形之间形成的电容；所述第二发光控制线由一金属层形成，所述导电图形由所述像素驱动电路包括的另一金属层形成。
可选的，所述像素驱动电路还包括储能电路、数据写入电路、补偿控制电路、通断控制电路、第一初始化电路和第二初始化电路；
所述储能电路与所述驱动电路的控制端电连接，用于储存电能；
所述数据写入电路分别与第二扫描线、数据线和所述驱动电路的第一端电连接，用于在第二扫描线提供的第二扫描信号的控制下，控制将所述数据线上的数据电压写入所述驱动电路的第一端；
所述通断控制电路分别与第一扫描线、所述驱动电路的控制端和连接节点电连接，用于在第一扫描信号的控制下，控制所述驱动电路的控制端与所述连接节点之间连通；
所述补偿控制电路分别与第二扫描线、所述连接节点与所述驱动电路的第二端电连接，用于在第二扫描线提供的第二扫描信号的控制下，控制所述连接节点与所述驱动电路的第二端之间连通；
所述第一初始化电路分别与复位控制线、第一初始电压线和所述连接节点电连接，用于在复位控制线提供的复位控制信号的控制下，将第一初始电压线提供的第一初始电压写入所述连接节点；
所述第二初始化电路分别与第三扫描线、第二初始电压线和所述发光元件的第一极电连接，用于在所述第三扫描线提供的第三扫描信号的控制下，将第二初始电压线提供的第二初始电压写入所述发光元件的第一极。
可选的，所述通断控制电路包括的晶体管为氧化物薄膜晶体管。
可选的，所述第二初始化电路包括的晶体管为氧化物薄膜晶体管，所述第三扫描线为第一发光控制线或第二发光控制线。
可选的，本发明至少一实施例所述的像素驱动电路还包括储能电路、数据写入电路、补偿控制电路、第一初始化电路和第二初始化电路；
所述储能电路与所述驱动电路的控制端电连接，用于储存电能；
所述数据写入电路分别与扫描线、数据线和所述驱动电路的第一端电连接，用于在所述扫描线提供的扫描信号的控制下，控制将所述数据线上的数据电压写入所述驱动电路的第一端；
所述补偿控制电路分别与扫描线、所述驱动电路的控制端与所述驱动电路的第二端电连接，用于在所述扫描信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通；
所述第一初始化电路分别与第一初始控制线、第一初始电压线和所述驱动电路的控制端电连接，用于在第一初始控制线提供的第一初始控制信号的控制下，将第一初始电压线提供的第一初始电压写入所述驱动电路的控制端；
所述第二初始化电路分别与第二初始控制线、第二初始电压线和所述发光元件的第一极电连接，用于在第二初始控制线提供的第二初始控制信号的控制下，将第二初始电压线提供的第二初始电压写入所述发光元件的第一极。
可选的，本发明至少一实施例所述的像素驱动电路还包括数据写入电路、储能电路、补偿控制电路、第一初始化电路、第二初始化电路和置位电路；
所述补偿控制电路分别与第一扫描线电连接，所述驱动电路的控制端和所述驱动电路的第二端电连接，用于在第一扫描线提供的第一扫描信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通；
所述储能电路的第一端与所述驱动电路的控制端电连接，所述储能电路的第二端与控制节点电连接，所述储能电路用于储存电能；
所述数据写入电路分别与第二扫描线、数据线和所述控制节点电连接，用于在第二扫描线提供的第二扫描信号的控制下，将数据线上的数据电压写入所述控制节点；
所述第一初始化电路分别与第一初始控制线、第一初始电压线和所述驱动电路的控制端电连接，用于在第一初始控制线提供的第一初始控制信号的控制下，将第一初始电压线提供的第一初始电压写入所述驱动电路的控制端；
所述第二初始化电路分别与第二初始控制线、第二初始电压线和所述控制节点电连接，用于在所述第二初始控制线提供的第二初始控制信号的控制下，将第二初始电压线提供的第二初始电压写入所述控制节点；
所述置位电路分别与第二发光控制线、所述第二初始电压线和所述控制节点电连接，用于在所述第二发光控制线提供的第二发光控制信号的控制下，将第二初始电压写入所述控制节点。
可选的，所述补偿控制电路包括的晶体管和所述第一初始化电路包括的晶体管为氧化物薄膜晶体管。
可选的，本发明至少一实施例所述的像素驱动电路还包括数据写入电路、储能电路、补偿控制电路、第一初始化电路和第二初始化电路；
所述补偿控制电路分别与第一扫描线、所述驱动电路的控制端和所述驱动电路的第二端电连接，用于在第一扫描线提供的第一扫描信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通；
所述储能电路与所述驱动电路的控制端电连接，用于储存电能；
所述数据写入电路分别与第二扫描线、数据线和所述驱动电路的第一端电连接，用于在第二扫描线提供的第二扫描信号的控制下，将所述数据线上的数据电压写入所述驱动电路的第一端；
所述第一初始化电路分别与第一初始控制线、初始电压线和所述驱动电路的控制端电连接，用于在所述初始控制线提供的初始控制信号的控制下，控制将所述初始电压线提供的初始电压写入所述驱动电路的控制端；
所述第二初始化电路分别与第二初始控制线、所述初始电压线和所述发光元件的第一极电连接，用于在第二初始控制线提供的第二初始控制信号的控制下，将所述初始电压写入所述发光元件的第一极。
可选的，所述补偿控制电路包括的晶体管和所述第一初始化电路包括的晶体管都为氧化物薄膜晶体管。
可选的，本发明至少一实施例所述的像素驱动电路还包括数据写入电路、储能电路、补偿控制电路和初始化电路；
所述补偿控制电路分别与第一扫描线、所述驱动电路的控制端和所述驱动电路的第二端电连接，用于在第一扫描线提供的第一扫描信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通；
所述数据写入电路分别与第二扫描线、数据线和所述驱动电路的第一端电连接，用于在第二扫描线提供的第二扫描信号的控制下，将所述数据线上的数据电压写入所述驱动电路的第一端；
所述储能电路与所述驱动电路的控制端电连接，用于储存电能；
所述初始化电路分别与初始控制线、初始电压线和所述发光元件的第一极电连接，用于在所述初始电压线提供的初始电压提供至所述发光元件的第一极。
本发明实施例还提供一种像素驱动方法，应用于上述的像素驱动电路，所述像素驱动方法包括：
在初始化阶段，复位电路对驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化。
可选的，所述像素驱动电路还包括第一发光控制电路和第二发光控制电路；所述复位电路包括第一电容；所述第一发光控制线与所述第二发光控制线为同一发光控制线；所述第一电容的第一极板与所述发光控制线电连接，所述第一电容的第二极板与所述驱动电路的第一端或所述驱动电路的第二端电连接；
所述在初始化阶段，复位电路对驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化步骤包括：
在初始化阶段，所述第一电容的第二极板处于浮空状态，所述第一电容的第二极板的电位随着所述发光控制线上的发光控制信号的电位变化，以对所述驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化。
可选的，所述像素驱动电路还包括第一发光控制电路和第二发光控制电路；所述复位电路包括第一晶体管；所述第一晶体管的控制极与复位控制线电连接，所述第一晶体管的第一极与复位电压线电连接，所述第一晶体管的第二极与所述驱动电路的第一端或所述驱动电路的第二端电连接；
所述在初始化阶段，复位电路对驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化步骤包括：
在所述初始化阶段，在复位控制线提供的复位控制信号的控制下，所述第一晶体管打开，以将复位电压线提供的复位电压写入驱动电路的第一端或所述驱动电路的第二端。
可选的，所述像素驱动电路还包括第一发光控制电路和第二发光控制电路；所述复位电路包括第一晶体管；所述第一晶体管的控制极与复位控制线电连接，所述第一晶体管的第一极与第一连接点电连接，所述第一晶体管的第二极与第二连接点电连接，所述第一连接点为所述第一发光控制电路与所述驱动电路的第一端之间的第一连接线上的一连接点，所述第二连接点为所述第一连接线上的另一连接点；
所述在初始化阶段，复位电路对驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化步骤包括：在所述初始化阶段，在复位控制线提供的复位控制信号的控制下，所述第一晶体管打开，以用作电容，从而控制所述驱动电路的第一端的电位。
可选的，所述像素驱动电路还包括第一发光控制电路和第二发光控制电路；所述复位电路包括第一晶体管；所述第一晶体管的控制极与复位控制线电连接，所述第一晶体管的第一极与第三连接点电连接，所述第一晶体管的第二极与第四连接点电连接，所述第三连接点为所述驱动电路的第二端与所述发光元件的第一极之间的第二连接线上的一连接点，所述第四连接点为所述第二连接线上的另一连接点
所述在初始化阶段，复位电路对驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化步骤包括：在所述初始化阶段，在复位控制线提供的复位控制信号的控制下，所述第一晶体管打开，以用作电容，从而控制所述驱动电路的第二端的电位。
可选的，显示周期还包括设置于所述初始化阶段之后的数据写入阶段和发光阶段；所述像素驱动方法还包括：
在所述数据写入阶段和所述发光阶段，在复位控制线提供的复位控制信号的控制下，所述第一晶体管关断。
本发明实施例还提供一种显示装置，包括上述的像素驱动电路。
本发明实施例所述的像素驱动电路、像素驱动方法和显示装置在数据电压写入驱动电路之前，在初始化阶段，通过复位电路对所述驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化，以能够改善所述驱动晶体管的磁滞现象，解决低频状态下，因驱动晶体管磁滞导致的残像、闪烁等现象。
附图说明
图1是本发明至少一实施例所述的像素驱动电路的结构图；
图2是本发明至少一实施例所述的像素驱动电路的结构图；
图3是本发明至少一实施例所述的像素驱动电路的结构图；
图4是本发明至少一实施例所述的像素驱动电路的结构图；
图5是本发明至少一实施例所述的像素驱动电路的结构图；
图6是本发明至少一实施例所述的像素驱动电路的结构图；
图7是本发明至少一实施例所述的像素驱动电路的结构图；
图8是本发明至少一实施例所述的像素驱动电路的结构图；
图9是本发明至少一实施例所述的像素驱动电路的结构图；
图10是本发明至少一实施例所述的像素驱动电路的结构图；
图11是本发明至少一实施例所述的像素驱动电路的结构图；
图12是本发明至少一实施例所述的像素驱动电路的结构图；
图13是本发明至少一实施例所述的像素驱动电路的结构图；
图14是本发明至少一实施例所述的像素驱动电路的电路图；
图15a是图14所示的像素驱动电路的至少一实施例的工作时序图；
图15b是对应于图14的布局示意图。
图15c是图15b中的第一半导体层的布局示意图；
图15d为图15b中的第一栅金属层的布局示意图；
图15e为图15b中的第二栅金属层的布局示意图；图15f为图15b中的第二半导体层的布局示意图；
图15g为图15b中的第三栅金属层示意图；
图15h为图15b中的第一源漏金属层的布局示意图；
图15i为图15b中的第二源漏金属层的布局示意图；
图15j为图15b中的第一半导体层、第一栅金属层、第二栅金属层和第二半导体层的叠加图；
图15k-图15o为包含如图15b所示的像素驱动电路的至少一实施例的显示面板的截面图；
图15p为在图15b的基础上增加第一截面线的示意图；
图15q为在图15b的基础上增加第二截面线的示意图；
图15r是图14所示的像素驱动电路的至少一实施例的工作时序图；
图16是本发明至少一实施例所述的像素驱动电路的电路图；
图17是本发明至少一实施例所述的像素驱动电路的电路图；
图18是本发明至少一实施例所述的像素驱动电路的电路图；
图19是图18所示的本发明至少一实施例所述的像素驱动电路的工作时序图；
图20是本发明至少一实施例所述的像素驱动电路的电路图；
图21是图20所示的本发明至少一实施例所述的像素驱动电路的工作时序图；
图22是本发明至少一实施例所述的像素驱动电路的电路图；
图23是图22所示的本发明至少一实施例所述的像素驱动电路的工作时序图；
图24是本发明至少一实施例所述的像素驱动电路的电路图；
图25是本发明至少一实施例所述的像素驱动电路的结构图；
图26是本发明至少一实施例所述的像素驱动电路的电路图；
图27是本发明至少一实施例所述的像素驱动电路的结构图；
图28是本发明至少一实施例所述的像素驱动电路的电路图；
图29是本发明至少一实施例所述的像素驱动电路的结构图；
图30是本发明至少一实施例所述的像素驱动电路的电路图；
图31是本发明至少一实施例所述的像素驱动电路的结构图；
图32是本发明至少一实施例所述的像素驱动电路的电路图；图33是本发明至少一实施例所述的显示装置中的像素驱动电路的分布图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。
在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述第一极可以为漏极，所述第二极可以为源极；或者，所述第一极可以为源极，所述第二极可以为漏极。
本发明实施例所述的像素驱动电路用于驱动发光元件，所述像素驱动电路包括驱动电路和复位电路；
所述复位电路与所述驱动电路的第一端或所述驱动电路的第二端电连接，用于在初始化阶段，对所述驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化；
所述驱动电路用于在其控制端的电位的控制下，控制所述驱动电路的第一端与所述驱动电路的第二端之间连通。
本发明实施例所述的像素驱动电路在工作时，在数据电压写入驱动电路之前，在初始化阶段，复位电路对所述驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化，以能够改善所述驱动晶体管的磁滞现象，解决低频状态下，因驱动晶体管磁滞导致的残像、闪烁等现象。
如图1所示，本发明实施例所述的像素驱动电路用于驱动发光元件，所述像素驱动电路包括驱动电路11和复位电路20；
所述复位电路20与所述驱动电路11的第一端电连接，用于在初始化阶段，对所述驱动电路11的第一端的电位进行初始化；
所述驱动电路11用于在其控制端的电位的控制下，控制所述驱动电路11的第一端与所述驱动电路11的第二端之间连通。
如图2所示，本发明实施例所述的像素驱动电路用于驱动发光元件，所述像素驱动电路包括驱动电路11和复位电路20；
所述复位电路20与所述驱动电路11的第二端电连接，用于在初始化阶段，对所述驱动电路11的第二端的电位进行初始化；
所述驱动电路11用于在其控制端的电位的控制下，控制所述驱动电路11的第一端与所述驱动电路11的第二端之间连通。
可选的，本发明至少一实施例所述的像素驱动电路还包括第一发光控制电路和第二发光控制电路；
所述第一发光控制电路分别与第一发光控制线、所述驱动电路的第一端和第一电压线电连接，用于在所述第一发光控制线提供的第一发光控制信号的控制下，控制所述驱动电路的第一端与所述第一电压线之间连通；
所述第二发光控制电路与第二发光控制线、所述驱动电路的第二端与所述的所述发光元件的第一极电连接，用于在第二发光控制线提供的第二发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件的第一极之间连通；
所述发光元件的第二极与第二电压线电连接。
在本发明至少一实施例中，第一电压线可以为高电压线，第二电压线可以为低电压线。
如图3所示，在图1所示的像素驱动电路的至少一实施例的基础上，本发明至少一实施例所述的像素驱动电路还包括第一发光控制电路31和第二发光控制电路32；
所述第一发光控制电路31分别与第一发光控制线E1、所述驱动电路11的第一端和第一电压线V1电连接，用于在所述第一发光控制线E1提供的第一发光控制信号的控制下，控制所述驱动电路11的第一端与所述第一电压线V1之间连通；
所述第二发光控制电路32与第二发光控制线32、所述驱动电路11的第二端与所述的所述发光元件10的第一极电连接，用于在第二发光控制线E2提供的第二发光控制信号的控制下，控制所述驱动电路11的第二端与所述发光元件10的第一极之间连通；
所述发光元件10的第二极与第二电压线V2电连接。
本发明如图3所示的像素驱动电路的至少一实施例在工作时，在发光阶段，所述第一发光控制电路31在第一发光控制信号的控制下，控制所述驱动电路11的第一端与所述第一电压线V1之间连通，所述第二发光控制电路32在第二发光控制信号的控制下，控制所述驱动电路11的第二端与所述发光元件10的第一极之间连通。
如图4所示，在图2所示的像素驱动电路的至少一实施例的基础上，本发明至少一实施例所述的像素驱动电路还包括第一发光控制电路31和第二发光控制电路32；
所述第一发光控制电路31分别与第一发光控制线E1、所述驱动电路11的第一端和第一电压线V1电连接，用于在所述第一发光控制线E1提供的第一发光控制信号的控制下，控制所述驱动电路11的第一端与所述第一电压线V1之间连通；
所述第二发光控制电路32与第二发光控制线32、所述驱动电路11的第二端与所述的所述发光元件10的第一极电连接，用于在第二发光控制线E2提供的第二发光控制信号的控制下，控制所述驱动电路11的第二端与所述发光元件10的第一极之间连通；
所述发光元件10的第二极与第二电压线V2电连接。
本发明如图4所示的像素驱动电路的至少一实施例在工作时，在发光阶段，所述第一发光控制电路31在第一发光控制信号的控制下，控制所述驱动电路11的第一端与所述第一电压线V1之间连通，所述第二发光控制电路32在第二发光控制信号的控制下，控制所述驱动电路11的第二端与所述发光元件10的第一极之间连通。
可选的，所述复位电路包括第一电容；所述第一发光控制线与所述第二发光控制线为同一发光控制线；
所述第一电容的第一极板与所述发光控制线电连接，所述第一电容的第二极板与所述驱动电路的第一端或所述驱动电路的第二端电连接。
在本发明至少一实施例中，所述第一电容为所述发光控制线与导电图形之间形成的电容；所述发光控制线由一金属层形成，所述导电图形由所述像素驱动电路包括的除了该金属层之外的至少一金属层形成；所述导电图形与所述驱动电路的第一端或所述驱动电路的第二端电连接。
在具体实施时，所述第一电容的第一极板可以为所述发光控制线，所述发光控制线例如可以由第一栅金属层形成，所述导电图形可以由第二栅金属层、第三栅金属层、源漏金属层或第二半导体层形成，或者，所述导电图形可以由第二栅金属层、第三栅金属层、源漏金属层、第二半导体层中的至少两个连接而形成；所述第一电容的第一极板与所述第一电容的第二极板之间设置有绝缘层。第一电容的电容值由第一电容的第一极板与第一电容的第二极板之间的正对面积，以及，所述第一电容的第一极板与所述第一电容的第二极板之间的相对距离决定。
所述第二半导体层例如可以由金属氧化物制成。
如图5所示，在图3所示的像素驱动电路的至少一实施例的基础上，所述复位电路20可以包括第一电容C1；
所述第一发光控制线与所述第二发光控制线为同一发光控制线E0；
C1的第一极板与所述发光控制线E0电连接，C1的第二极板与所述驱动电路11的第一端电连接。
在图5中，标号为N1的为与驱动电路11的控制端电连接的第一节点，标号为N2的为与驱动电路11的第一端电连接的第二节点，标号为N3的为驱动电路11的第二端电连接的第三节点。
本发明如图5所示的像素驱动电路的至少一实施例在工作时，在初始化阶段，E0提供的发光控制信号的电位由低电压Vgl变为高电压Vgh，N2处于浮空状态，N2的电位随着C2的第一极板的电位的变化而变化，N2的电位变为V1+Vgh-Vgl，此时驱动电路11中的驱动晶体管的栅源电压小于Vth(Vth为驱动晶体管的阈值电压)，所述驱动晶体管处于导通偏置状态，减少N2因浮空造成的磁滞。
本发明如图5所示的像素驱动电路的至少一实施例在工作时，在数据写入之前，驱动晶体管处于导通偏置状态，确保每个像素驱动电路中的驱动晶体管都是从导通偏置状态开始充电和补偿的，而不受上一帧数据电压的影响，可以消除驱动晶体管的磁滞的影响，改善残像和响应时间。
如图6所示，在图4所示的像素驱动电路的至少一实施例的基础上，所述复位电路20可以包括第一电容C1；
所述第一发光控制线与所述第二发光控制线为同一发光控制线E0；
C1的第一极板与所述发光控制线E0电连接，C1的第二极板与所述驱动电路11的第二端电连接。
在图6中，标号为N1的为与驱动电路11的控制端电连接的第一节点，标号为N2的为与驱动电路11的第一端电连接的第二节点，标号为N3的为驱动电路11的第二端电连接的第三节点。
本发明如图6所示的像素驱动电路的至少一实施例在工作时，在初始化阶段，E0提供的发光控制信号的电位由低电压Vgl变为高电压Vgh，N3处于浮空状态，N3的电位随着C2的第一极板的电位的变化而变化，N3的电位变为V1+Vgh-Vgl，此时驱动电路11中的驱动晶体管的栅源电压小于Vth，所述驱动晶体管处于导通偏置状态。
本发明如图6所示的像素驱动电路的至少一实施例在工作时，在数据写入之前，驱动晶体管处于导通偏置状态，确保每个像素驱动电路中的驱动晶体管都是从导通偏置状态开始充电和补偿的，而不受上一帧数据电压的影响，可以消除驱动晶体管的磁滞的影响，改善残像和响应时间。
本发明如图6所示的像素驱动电路的至少一实施例与本发明如图5所示的像素驱动电路的至少一实施例的区别在于：C1的第二极板与驱动电路11的第二端电连接，这样所述驱动电路中的驱动晶体管的源极和漏极互换，当E0提供的发光控制信号的电位由低电压变为高电压时，对于驱动晶体管来说，源漏极互换，所述驱动晶体管导通方向相反，减弱缺陷下对电子的俘获，减小驱动晶体管的磁滞。
可选的，所述复位电路包括第一晶体管；
所述第一晶体管的控制极与复位控制线电连接，所述第一晶体管的第一极与复位电压线电连接，所述第一晶体管的第二极与所述驱动电路的第一端或所述驱动电路的第二端电连接。
如图7所示，在图3所示的像素驱动电路的至少一实施例的基础上，所述复位电路20可以包括第一晶体管T1；
所述第一晶体管T1的栅极与复位控制线R1电连接，所述第一晶体管T1的源极与复位电压线DR电连接，所述第一晶体管T1的漏极与所述驱动电路11的第一端电连接。
在图7中，标号为N1的为与驱动电路11的控制端电连接的第一节点，标号为N2的为与驱动电路11的第一端电连接的第二节点，标号为N3的为驱动电路11的第二端电连接的第三节点。
本发明如图7所示的像素驱动电路的至少一实施例在工作时，在初始化阶段，R1提供低电压信号，T1打开，以将DR提供的复位电压写入N2。
在图7所示的至少一实施例中，T1可以为低温多晶硅薄膜晶体管，但不以此为限。
在如图7所示的像素驱动电路的至少一实施例中，所述复位电压可以是高电压VDD、第一初始电压Vi1、第二初始电压Vi2或低电压VSS。所述复位电压可以为恒定电压，或者，所述复位电压也可以为变动的。所述复位电压变动的方向根据N1的电位变化。例如，当显示白画面时，所述复位电压可以是低电位电压；当显示黑画面时，所述复位电压可以是高电位电压。
本发明如图7所示的像素驱动电路的至少一实施例在工作时，在初始化阶段，R1提供低电压信号，T1打开，以将所述复位电压写入N2，当所述复位电压为高电压时，所述驱动电路中的驱动晶体管的栅源电压小于Vth，所述驱动晶体管处于导通偏置状态，减少N2因浮空造成的磁滞。本发明如图7所示的像素驱动电路的至少一实施例在工作时，在数据写入之前，驱动晶体管处于导通偏置状态，确保每个像素驱动电路中的驱动晶体管都是从导通偏置状态开始充电和补偿的，而不受上一帧数据电压的影响，可以消除驱动晶体管的磁滞的影响，改善残像和响应时间。
本发明如图7所示的像素驱动电路的至少一实施例在工作时，在初始化阶段，R1提供低电压信号，T1打开，以将所述复位电压写入N2，当所述复位电压为低电压时，所述驱动电路中的驱动晶体管的栅源电压大于Vth，所述驱动晶体管处于关断偏置状态，减少N2因浮空造成的磁滞。本发明如图7所示的像素驱动电路的至少一实施例在工作时，在数据写入之前，驱动晶体管处于关断偏置状态，确保每个像素驱动电路中的驱动晶体管都是从关断偏置状态开始充电和补偿的，而不受上一帧数据电压的影响，可以消除驱动晶体管的磁滞的影响，改善残像和响应时间。
如图8所示，在图3所示的像素驱动电路的至少一实施例的基础上，所述复位电路20可以包括第一晶体管T1；
所述第一晶体管T1的栅极与复位控制线R1电连接，所述第一晶体管T1的源极与复位电压线DR电连接，所述第一晶体管T1的漏极与所述驱动电路11的第二端电连接。
在图8中，标号为N1的为与驱动电路11的控制端电连接的第一节点，标号为N2的为与驱动电路11的第一端电连接的第二节点，标号为N3的为驱动电路11的第二端电连接的第三节点。
本发明如图8所示的像素驱动电路的至少一实施例在工作时，在初始化阶段，R1提供低电压信号，T1打开，以将DR提供的复位电压写入N3。
在图8所示的至少一实施例中，T1可以为低温多晶硅薄膜晶体管，但不以此为限。
本发明如图8所示的像素驱动电路的至少一实施例与本发明如图7所示的像素驱动电路的至少一实施例的区别在于：T1的漏极与驱动电路11的第二端电连接，这样在初始化阶段，所述驱动电路中的驱动晶体管的源极和漏极互换。
本发明如图8所示的像素驱动电路的至少一实施例在工作时，在初始化阶段，R1提供低电压信号，T1打开，以将所述复位电压写入N3，当所述复位电压为高电压时，所述驱动电路中的驱动晶体管的栅源电压小于Vth，所述驱动晶体管处于导通偏置状态，减少N2因浮空造成的磁滞。本发明如图8所示的像素驱动电路的至少一实施例在工作时，在数据写入之前，驱动晶体管处于导通偏置状态，确保每个像素驱动电路中的驱动晶体管都是从导通偏置状态开始充电和补偿的，而不受上一帧数据电压的影响，可以消除驱动晶体管的磁滞的影响，改善残像和响应时间。
本发明如图8所示的像素驱动电路的至少一实施例在工作时，在初始化阶段，R1提供低电压信号，T1打开，以将所述复位电压写入N3，当所述复位电压为低电压时，所述驱动电路中的驱动晶体管的栅源电压大于Vth，所述驱动晶体管处于关断偏置状态，减少N2因浮空造成的磁滞。本发明如图8所示的像素驱动电路的至少一实施例在工作时，在数据写入之前，驱动晶体管处于关断偏置状态，确保每个像素驱动电路中的驱动晶体管都是从关断偏置状态开始充电和补偿的，而不受上一帧数据电压的影响，可以消除驱动晶体管的磁滞的影响，改善残像和响应时间。
可选的，所述复位电路包括第一晶体管；
所述第一晶体管的控制极与复位控制线电连接，所述第一晶体管的第一极与第一连接点电连接，所述第一晶体管的第二极与第二连接点电连接，所述第一连接点为所述第一发光控制电路与所述驱动电路的第一端之间的第一连接线上的一连接点，所述第二连接点为所述第一连接线上的另一连接点；
或者，
所述第一晶体管的控制极与复位控制线电连接，所述第一晶体管的第一极与第三连接点电连接，所述第一晶体管的第二极与第四连接点电连接，所述第三连接点为所述驱动电路的第二端与所述发光元件的第一极之间的第二连接线上的一连接点，所述第四连接点为所述第二连接线上的另一连接点。
如图9所示，在图3所示的像素驱动电路的至少一实施例的基础上，所述复位电路20可以包括第一晶体管T1；
所述第一晶体管T1的栅极与复位控制线R1电连接，所述第一晶体管T1的源极与第一连接点电连接，所述第一晶体管T1的漏极与第二连接点电连接，所述第一连接点为所述第一发光控制电路31与所述驱动电路11的第一端之间的第一连接线上的一连接点，所述第二连接点为所述第一连接线上的另一连接点。
在图9中，标号为N1的为与驱动电路11的控制端电连接的第一节点，标号为N2的为与驱动电路11的第一端电连接的第二节点，标号为N3的为驱动电路11的第二端电连接的第三节点。
本发明如图9所示的像素驱动电路的至少一实施例在工作时，在初始化阶段，R1提供低电压信号，T1打开，此时T1相当于一个电容，可以保持N2的电位稳定，此时N2的电位可以为VDD的电压值与R1提供的复位控制信号的电位的和值，以改善T0的磁滞现象。当R1提供高电压信号时，T1关断，不影响像素驱动电路驱动发光元件发光。
如图10所示，在图3所示的像素驱动电路的至少一实施例的基础上，所述复位电路20可以包括第一晶体管T1；
所述第一晶体管T1的栅极与复位控制线R1电连接，所述第一晶体管T1的源极与第三连接点电连接，所述第一晶体管T1的漏极与第四连接点电连接，所述第三连接点为所述驱动电路11的第二端与所述发光元件10的第一极之间的第二连接线上的一连接点，所述第四连接点为所述第二连接线上的另一连接点。
在图10中，标号为N1的为与驱动电路11的控制端电连接的第一节点，标号为N2的为与驱动电路11的第一端电连接的第二节点，标号为N3的为驱动电路11的第二端电连接的第三节点。
本发明如图10所示的像素驱动电路的至少一实施例在工作时，在初始化阶段，R1提供低电压信号，T1打开，此时T1相当于一个电容，可以保持N3的电位稳定，此时N3的电位可以为VDD的电压值与R1提供的复位控制信号的电位的和值，以改善T0的磁滞现象。当R1提供高电压信号时，T1关断，不影响像素驱动电路驱动发光元件发光。
如图11所示，在图2所示的像素驱动电路的至少一实施例的基础上，本发明至少一实施例所述的像素驱动电路还可以包括发光元件10和第二发光控制电路32；
所述驱动电路11的第一端与第一电压线V1电连接；
所述第二发光控制电路32与第二发光控制线E2、所述驱动电路11的第二端与所述的所述发光元件10的第一极电连接，用于在第二发光控制线E2提供的第二发光控制信号的控制下，控制所述驱动电路11的第二端与所述发光元件10的第一极之间连通；
所述发光元件10的第二极与第二电压线V2电连接；
所述复位电路20与所述驱动电路11的第二端电连接，用于在初始化阶段，对所述所述驱动电路11的第二端的电位进行初始化。
本发明图11所示的像素驱动电路的至少一实施例在工作时，在发光阶段，所述第二发光控制电路32在第二发光控制信号的控制下，控制所述驱动电路11的第二端与所述发光元件10的第一极之间连通。
可选的，所述复位电路包括第一电容，所述第一电容的第一极板与所述第二发光控制线电连接，所述第一电容与所述驱动电路的第二端电连接；或者，
所述复位电路包括第一晶体管，所述第一晶体管的控制极与复位控制线电连接，所述第一晶体管的控制极与复位电压线电连接，所述第一晶体管的第二极与所述驱动电路的第二端电连接；或者，
所述复位电路包括第一晶体管；所述第一晶体管的控制极与复位控制线电连接，所述第一晶体管的第一极与第三连接点电连接，所述第一晶体管的第二极与第四连接点电连接，所述第三连接点为所述驱动电路的第二端与所述发光元件的第一极之间的第二连接线上的一连接点，所述第四连接点为所述第二连接线上的另一连接点。
可选的，当所述复位电路包括第一电容时，所述第一电容为所述第二发光控制线与导电图形之间形成的电容；所述第二发光控制线由一金属层形成，所述导电图形由所述像素驱动电路包括的另一金属层形成。
在本发明至少一实施例中，所述像素驱动电路还包括储能电路、数据写入电路、补偿控制电路、通断控制电路、第一初始化电路和第二初始化电路；
所述储能电路与所述驱动电路的控制端电连接，用于储存电能；
所述数据写入电路分别与第二扫描线、数据线和所述驱动电路的第一端电连接，用于在第二扫描线提供的第二扫描信号的控制下，控制将所述数据线上的数据电压写入所述驱动电路的第一端；
所述通断控制电路分别与第一扫描线、所述驱动电路的控制端和连接节点电连接，用于在第一扫描信号的控制下，控制所述驱动电路的控制端与所述连接节点之间连通；
所述补偿控制电路分别与第二扫描线、所述连接节点与所述驱动电路的第二端电连接，用于在第二扫描线提供的第二扫描信号的控制下，控制所述连接节点与所述驱动电路的第二端之间连通；
所述第一初始化电路分别与复位控制线、第一初始电压线和所述连接节点电连接，用于在复位控制线提供的复位控制信号的控制下，将第一初始电压线提供的第一初始电压写入所述连接节点；
所述第二初始化电路分别与第三扫描线、第二初始电压线和所述发光元件的第一极电连接，用于在所述第三扫描线提供的第三扫描信号的控制下，将第二初始电压线提供的第二初始电压写入所述发光元件的第一极。
在具体实施时，本发明至少一实施例所述的像素驱动电路还可以包括储能电路、数据写入电路、补偿控制电路、通断控制电路、第一初始化电路和第二初始化电路，通断控制电路和第一初始化电路相互配合，以在初始化阶段，将第一初始电压写入驱动电路的控制端，第二初始化电路在第三扫描信号的控制下，将第二初始电压写入发光元件的第一极，以使得发光元件不发光，清楚发光元件的第一极的残留的电荷。
可选的，所述第三扫描线可以为第一发光控制线或第二发光控制线，所述第二初始化电路包括的晶体管可以为氧化物薄膜晶体管。通常为了解决闪烁问题，需要高频控制信号对发光元件的第一极的电位进行复位，而第一发光控制线提供的第一发光控制信号和第二发光控制线提供的第二发光控制信号本身就是高频信号，可以省去将控制第二初始化电路包括的晶体管的控制极的信号变为高频信号带来的功耗增加问题。
可选的，所述通断控制电路包括的晶体管为氧化物薄膜晶体管。以减少驱动电路的控制端的漏电，能够在低频工作时保证驱动电路的控制端的电压的稳定性，利于提升显示质量，提升显示均一性，减轻Flicker(闪烁)。
如图12所示，在图3所示的像素驱动电路的至少一实施例的基础上，所述像素驱动电路还包括储能电路41、数据写入电路43、补偿控制电路40、通断控制电路44、第一初始化电路13和第二初始化电路42；
所述储能电路41与所述驱动电路11的控制端电连接，用于储存电能；
所述数据写入电路43分别与第二扫描线S2、数据线D1和所述驱动电路11的第一端电连接，用于在第二扫描线S2提供的第二扫描信号的控制下，控制将所述数据线D1上的数据电压写入所述驱动电路11的第一端；
所述通断控制电路44分别与第一扫描线S1、所述驱动电路11的控制端和连接节点N0电连接，用于在第一扫描信号的控制下，控制所述驱动电路11的控制端与所述连接节点N0之间连通；
所述补偿控制电路40分别与第二扫描线S2、所述连接节点N0与所述驱动电路11的第二端电连接，用于在第二扫描线S2提供的第二扫描信号的控制下，控制所述连接节点N0与所述驱动电路11的第二端之间连通；
所述第一初始化电路13分别与复位控制线R1、第一初始电压线和所述连接节点N0电连接，用于在复位控制线R1提供的复位控制信号的控制下，将第一初始电压线提供的第一初始电压Vi1写入所述连接节点N0；
所述第二初始化电路42分别与第三扫描线S3、第二初始电压线和所述发光元件10的第一极电连接，用于在所述第三扫描线S3提供的第三扫描信号的控制下，将第二初始电压线提供的第二初始电压Vi2写入所述发光元件10的第一极。
本发明如图12所示的像素驱动电路的至少一实施例在工作时，显示周期可以包括先后设置的初始化阶段、数据写入阶段和发光阶段；
在初始化阶段，所述通断控制电路44在第一扫描信号的控制下，控制所述驱动电路11的控制端与所述连接节点N0之间连通，所述第一初始化电路13在复位控制信号的控制下，将第一初始电压Vi1写入所述连接节点N0，以将第一初始电压Vi1写入所述驱动电路11的控制端；所述第二初始化电路42在第三扫描信号的控制下，将第二初始电压线提供的第二初始电压Vi2写入所述发光元件10的第一极，以控制发光元件10不发光，并清除所述发光元件10的第一极残留的电荷；
在数据写入阶段，所述数据写入电路43在第一扫描信号的控制下，控制将所述数据线D1上的数据电压写入所述驱动电路11的第一端，所述补偿控制电路40在第二扫描信号的控制下，控制所述连接节点N0与所述驱动电路11的第二端之间连通；
在数据写入阶段开始时，驱动电路11中的驱动晶体管打开，以通过所述数据电压为储能电路充电，改变驱动电路11的控制端的电位，直至驱动晶体管关断；
在发光阶段，所述第一发光控制电路31在第一发光控制信号的控制下，控制所述驱动电路11的第一端与所述第一电压线V1之间连通，所述第二发光控制电路32在第二发光控制信号的控制下，控制所述驱动电路11的第二端与所述发光元件10的第一极之间连通，驱动电路11驱动发光元件10发光。
如图13所示，在图4所示的像素驱动电路的至少一实施例的基础上，所述像素驱动电路还包括储能电路41、数据写入电路43、补偿控制电路40、通断控制电路44、第一初始化电路13和第二初始化电路42；
所述储能电路41与所述驱动电路11的控制端电连接，用于储存电能；
所述数据写入电路43分别与第一扫描线S1、数据线D1和所述驱动电路11的第一端电连接，用于在第一扫描线S1提供的第一扫描信号的控制下，控制将所述数据线D1上的数据电压写入所述驱动电路11的第一端；
所述通断控制电路44分别与第一扫描线S1、所述驱动电路11的控制端和连接节点N0电连接，用于在第一扫描信号的控制下，控制所述驱动电路11的控制端与所述连接节点N0之间连通；
所述补偿控制电路40分别与第二扫描线S2、所述连接节点N0与所述驱动电路11的第二端电连接，用于在第二扫描线S2提供的第二扫描信号的控制下，控制所述连接节点N0与所述驱动电路11的第二端之间连通；
所述第一初始化电路13分别与复位控制线R1、第一初始电压线和所述连接节点N0电连接，用于在复位控制线R1提供的复位控制信号的控制下，将第一初始电压线提供的第一初始电压Vi1写入所述连接节点N0；
所述第二初始化电路42分别与第三扫描线S3、第二初始电压线和所述发光元件10的第一极电连接，用于在所述第三扫描线S3提供的第三扫描信号的控制下，将第二初始电压线提供的第二初始电压Vi2写入所述发光元件10的第一极。
本发明如图13所示的像素驱动电路的至少一实施例在工作时，显示周期可以包括先后设置的初始化阶段、数据写入阶段和发光阶段；
在初始化阶段，所述通断控制电路44在第一扫描信号的控制下，控制所述驱动电路11的控制端与所述连接节点N0之间连通，所述第一初始化电路13在复位控制信号的控制下，将第一初始电压Vi1写入所述连接节点N0，以将第一初始电压Vi1写入所述驱动电路11的控制端；所述第二初始化电路42在第三扫描信号的控制下，将第二初始电压线提供的第二初始电压Vi2写入所述发光元件10的第一极，以控制发光元件10不发光，并清除所述发光元件10的第一极残留的电荷；
在数据写入阶段，所述数据写入电路43在第一扫描信号的控制下，控制将所述数据线D1上的数据电压写入所述驱动电路11的第一端，所述补偿控制电路40在第二扫描信号的控制下，控制所述连接节点N0与所述驱动电路11的第二端之间连通；
在数据写入阶段开始时，驱动电路11中的驱动晶体管打开，以通过所述数据电压为储能电路充电，改变驱动电路11的控制端的电位，直至驱动晶体管关断；
在发光阶段，所述第一发光控制电路31在第一发光控制信号的控制下，控制所述驱动电路11的第一端与所述第一电压线V1之间连通，所述第二发光控制电路32在第二发光控制信号的控制下，控制所述驱动电路11的第二端与所述发光元件10的第一极之间连通，驱动电路11驱动发光元件10发光。
如图14所示，在图12所示的像素驱动电路的实施例的基础上，所述复位电压20包括第一电容C1；所述第一发光控制电路31包括第二晶体管T2，所述第二发光控制电路32包括第三晶体管T3；所述通断控制电路44包括第四晶体管T4；所述第二初始化电路42包括第五晶体管T5；所述第一初始化电路13包括第六晶体管T6，所述补偿控制电路40包括第七晶体管T7，所述数据写入电路43包括第八晶体管T8，所述驱动电路11包括驱动晶体管T0，所述储能电路41包括第二电容C2；所述发光元件为有机发光二极管O1；
所述第一发光控制线与所述第二发光控制线为同一发光控制线E0；
C1的第一极板与所述发光控制线E0电连接，C1的第二极板与T0的源极电连接；
T2的栅极与发光控制线E0电连接，T2的源极与高电压线电连接，T2的漏极与T0的源极电连接；所述高电压线用于提供高电压VDD；
T3的栅极与发光控制线E0电连接，T3的源极与T0的漏极电连接，T3的漏极与O1的阳极电连接；
T4的栅极与第一扫描线S1电连接，T4的源极与T0的栅极电连接，T4的漏极与连接节点N0电连接；
T5的栅极与复位控制线R1电连接，T5的源极与第二初始电压线电连接，T5的漏极与O1的阳极电连接；所述第二初始电压线用于提供第二初始电压Vi2；
T6的栅极与复位控制线R1电连接，T6的源极与第一初始电压线电连接，T6的漏极与连接节点N0电连接；所述第一初始电压线用于提供第一初始电压Vi1；
T7的栅极与第二扫描线S2电连接,T7的源极与连接节点N0电连接，T7的漏极与T0的漏极电连接；
T8的栅极与第二扫描线S2电连接，T8的源极与数据线D1电连接，T8的漏极与T0的源极电连接；
C的第一极板与T0的栅极电连接，C的第二极板与所述高电压线电连接；
O1的阴极与低电压线电连接，所述低电压线用于提供低电压VSS。
在图14所示的像素驱动电路的至少一实施例中，第三扫描线为复位控制线R1；Vi2可以与Vi1相同，也可以与Vi2不同。
在图14所示的像素驱动电路的至少一实施例中，T4为氧化物薄膜晶体管，其他晶体管为低温多晶硅薄膜晶体管；但不以此为限。
在本发明所述的像素驱动电路的至少一实施例中，Vi1的电压值可以大于或等于-6V而小于或等于-2V，例如，Vi1的电压值可以为-2V、-3V、-4V、-5V或-6V等，但不以此为限；
Vth可以大于或等于-5V而小于或等于-0.5V；例如，Vth可以为-2.5V或-3V等；
VDD的电压值可以大于或等于3V而小于或等于6V，例如，VDD的电压值可以为4.6V；但不以此为限；
VDD的电压值的绝对值可以大于Vth的绝对值的1.5倍，例如，VDD的电压值的绝对值可以为Vth的绝对值的1.6倍、1.8倍、2倍等。
可选的，VSS的电压值可以大于或等于-6V而小于或等于-3V；例如，VSS的电压值可以为-5V、-4V或-3V。
在本发明至少一实施例中，Vi2的电压值可以大于或等于-7V而小于或等于0V。例如，所述第二初始化电压的电压值可以为-6V、-5V、-4V、-3V或-2V；但不以此为限。
可选的，Vi2的电压值与VSS的电压值之间的电压差值需要小于发光元件的启亮电压，以使得当发光元件的第一极接入Vi2时，发光元件不发光。
如图15a所示，本发明如图14所示的像素驱动电路的至少一实施例在工作时，显示周期包括先后设置的初始化阶段t1、数据写入阶段t2和发光阶段t3；
在初始化阶段t1，E0提供的发光控制信号的电位由低电压Vgl转换高电压Vgh，R1提供低电压信号，S1提供高电压信号，S2提供高电压信号，T6和T4打开，将Vi1写入N1，N2的电位变为VDD+(Vgh-Vgl)，此时T0的栅源电压小于T0的阈值电压Vth，T0处于导通偏置状态；T5打开，Vi2写入O1的阳极，O1不发光，并清除O1的阳极残留的电荷；
在数据写入阶段t2，R1提供高电压信号，S1提供高电压信号，S2提供低电压信号，E0提供高电压信号，T7和T8打开，T4打开，D1上的数据电压Vdata写入N2，N1与N3之间连通，通过Vdata为C2充电，以改变T0的栅极的电位，直至T0关断，T0的栅极的电位变为Vdata+Vth；
在发光阶段t3，R1提供高电压信号，S1提供低电压信号，S2提供高电压信号，E0提供低电压信号，T2和T3打开，T0打开，T0驱动O1发光，此时O1的发光电流为0.5K(Vdata-VDD)2；其中，K为T0的电流系数。
本发明如图14所示的像素驱动电路的至少一实施例在工作时，如图15r所示，E0提供的发光控制信号的脉宽可以与S1提供的第一扫描信号的脉宽相同。
通过如图15r所示的发光控制信号的时序的设定，可能会出现在初始化阶段，T2和T3不能正确的关断的情况。基于此，在本发明至少一实施例中，E0提供的发光控制信号的脉宽也可以比S1提供的第一扫描信号的脉宽多预定时间，所述预定时间可以小于或等于0.5H，1H为一行扫描时间，以保证在进行初始化时，在所述发光控制信号的控制下，T2和T3关断，以断开高电压线与T0的源极之间的连接，并断开T0的漏极与O1的阳极之间的连接，使得O1不发光，以不影响发光。
在本发明如图18、图20、图22所示的像素电路的至少一实施例在工作时，E0提供的发光控制信号的脉宽也可以与S1提供的第一扫描信号的脉宽相同，或者，E0提供的发光控制信号的脉宽也可以比S1提供的第一扫描信号的脉宽多预定时间。
图15b是对应于图14的布局示意图。
图15c是图15b中的第一半导体层的布局示意图，图15d为图15b中的第一栅金属层的布局示意图；图15e为图15b中的第二栅金属层的布局示意图；
图15f为图15b中的第二半导体层的布局示意图，图15g为图15b中的第三栅金属层示意图；图15h为图15b中的第一源漏金属层的布局示意图，图15i为图15b中的第二源漏金属层的布局示意图；图15j为图15b中的第一半导体层、第一栅金属层、第二栅金属层和第二半导体层的叠加图。
在图15c中，标号为S8的为T8的源极，标号为D8的为T8的漏极，标号为S2的为T2的源极，标号为S6的为T6的源极，标号为D6的为T6的漏极，标号为D7的为T7的漏极，标号为D5的为T5的漏极，标号为S5的为T5的源极。
在图15b-图15j所示的布局示意图中，D8复用为T0的源极和T2的漏极，D6复用为T7的源极，D7复用为T0的漏极和T3的源极，D5复用为T3的漏极。
在图15d中，标号为G6的为T6的栅极，标号为G7的为T7的栅极，标号为G8的为T8的栅极，标号为G2的为T2的栅极，标号为G3的为T3的栅极，标号为G5的为T5的栅极，标号为C2a的为C2的第一极板，标号为R1的为复位控制线，标号为S2-1的为第一条第二扫描线，标示为S2-2的为第二条第二扫描线，标示为E0的为发光控制线。
在图15e中，标号为G4-1的为T4的第一栅极，标号为S1-1的为第一条第一扫描线，标号为C2b的为C2的第二极板。
在图15f中，标示为I1-1的为第一条第一初始电压线，标示为D4的为T4的漏极，标号为S4的为T4的源极。
在图15g中，标号为I2-1的为第一条第二初始电压线，标号为S1-2的第二条第一扫描线，标号为I2-2的为第二条第二初始单元线。
在图15h中，标示为I1-2的为第二条第一初始电压线，标号为I1-3的为第三条第一初始电压线。
在图15i中，标号为D1的为数据线，标号为Vd的为高电压线。
在图15b中，标号为I1-1的为第一条第一初始电压线，标号为I1-2的为第二条第一初始电压线，标号为R1的为复位控制线，标号为I2-1的为第一条第二初始电压线，标号为S2-1的为第一条第二扫描线，标号为S1-2的为第二条第一扫描线，标号为E0的为发光控制线，标示为S2-2的为第二条第二扫描线，标号为I1-3的为第三条第一初始电压线，标号为I2-2的为第二条第二初始电压线。
在图15j中，标号为I1-1的为第一条第一初始电压线，标号为R1的为复位控制线，标号为S2-1的为第一条第二扫描线，标号为E0的为发光控制线，标示为S2-2的为第二条第二扫描线。
在图15b中，虚线框所在的位置为C1所在位置。
在本发明至少一实施例中，第一半导体层可以由P-Si(低温多晶硅)制成，第二半导体层可以由金属氧化物制成，但不以此为限。
并且，在制作如图15b所述的像素驱动电路的至少一实施例中，沿着远离基板的方向依次设置第一半导体层、第一栅金属层、第二栅金属层、第二半导体层、第三栅金属层示意图、第一源漏金属层和第二源漏金属层。
图15k-图15o为包含如图15b所示的像素驱动电路的至少一实施例的显示面板的截面图。
如图15k、图15l、图15m、图15n和图15o所示，标号为101的为第一基板，标号为102的为第一阻挡层，标号为103的为第二基板，标号为104的为第二阻挡层，标号为105的为第一缓冲层，标号为106的为第二缓冲层，标号为107的为第一栅绝缘层，标号为108的为第一层间介质层，标号为109的为第二层间介质层，标号为110的为第三缓冲层，标号为111的为第三层间介质层，标号为112的为第一平坦层，标号为113的为第二平坦层，标号为114的为像素界定层，标号为115的为隔垫物，标号为116的为绝缘层；
标示为201的为第一半导体层，标号为202的为第一栅金属层，标号为203的为第二栅金属层，标号为204的为第二半导体层，标号为205的为第三栅金属层，标号为206的为第一源漏金属层，标号为207的为第二源漏金属层，标号为208的为阳极层。
如图15k所示，第一电容的第二极板可以由第一源漏金属层206形成。
如图15l所示，第一电容的第二极板可以由第二栅金属层203形成。
如图15m所示，第一电容的第二极板可以由第二半导体层204形成。
如图15n所示，第一电容的第二极板可以由第一源漏金属层206形成。
如图15o所示，第一电容的第二极板可以由第一源漏金属层206与第二栅金属层连接而成。
在图15p中，在图15b的基础上增加了第一截面线A-A’。在图15q中，在图15b的基础上增加了第二截面线A-A’。图15k可以为沿第一截面线A-A’的截面图，图15l-图15o可以为沿第二截面线B-B’的截面图。
如图16所示，在图13所示的像素驱动电路的实施例的基础上，所述复位电压20包括第一电容C1；所述第一发光控制电路31包括第二晶体管T2，所述第二发光控制电路32包括第三晶体管T3；所述通断控制电路44包括第四晶体管T4；所述第二初始化电路42包括第五晶体管T5；所述第一初始化电路13包括第六晶体管T6，所述补偿控制电路40包括第七晶体管T7，所述数据写入电路43包括第八晶体管T8，所述驱动电路11包括驱动晶体管T0，所述储能电路41包括第二电容C2；所述发光元件为有机发光二极管O1；
所述第一发光控制线与所述第二发光控制线为同一发光控制线E0；
C1的第一极板与所述发光控制线E0电连接，C1的第二极板与T0的第二极电连接；
T2的栅极与发光控制线E0电连接，T2的源极与高电压线电连接，T2的漏极与T0的第一极电连接；所述高电压线用于提供高电压VDD；
T3的栅极与发光控制线E0电连接，T3的源极与T0的第二极电连接，T3的漏极与O1的阳极电连接；
T4的栅极与第一扫描线S1电连接，T4的源极与T0的栅极电连接，T4的漏极与连接节点N0电连接；
T5的栅极与复位控制线R1电连接，T5的源极与第二初始电压线电连接，T5的漏极与O1的阳极电连接；所述第二初始电压线用于提供第二初始电压Vi2；
T6的栅极与复位控制线R1电连接，T6的源极与第一初始电压线电连接，T6的漏极与连接节点N0电连接；所述第一初始电压线用于提供第一初始电压Vi1；
T7的栅极与第二扫描线S2电连接,T7的源极与连接节点N0电连接，T7的漏极与T0的第二极电连接；
T8的栅极与第二扫描线S2电连接，T8的源极与数据线D1电连接，T8的漏极与T0的第一极电连接；
C2的第一极板与T0的栅极电连接，C2的第二极板与所述高电压线电连接；
O1的阴极与低电压线电连接，所述低电压线用于提供低电压VSS。
在图16所示的像素驱动电路的至少一实施例中，第三扫描线为复位控制线R1；Vi2可以与Vi1相同，也可以与Vi2不同。
在图16所示的像素驱动电路的至少一实施例中，T4为氧化物薄膜晶体管，其他晶体管为低温多晶硅薄膜晶体管；但不以此为限。
图16所示的像素驱动电路的至少一实施例与图14所示的像素驱动电路的至少一实施例的区别在于：C1的第二极板与T0的第二极电连接，在初始化阶段，N3的电位被C1置位为VDD+Vgh-Vgl，此时T0的栅源电压小于T0的阈值电压Vth，T0处于导通偏置状态。
在图16所示的像素驱动电路的至少一实施例中，T5可以为氧化物薄膜晶体管，T5的栅极可以改与发光控制线E0电连接。
如图17所示，在图12所示的像素驱动电路的实施例的基础上，所述复位电压20包括第一电容C1；所述第一发光控制电路31包括第二晶体管T2，所述第二发光控制电路32包括第三晶体管T3；所述通断控制电路44包括第四晶体管T4；所述第二初始化电路42包括第五晶体管T5；所述第一初始化电路13包括第六晶体管T6，所述补偿控制电路40包括第七晶体管T7，所述数据写入电路43包括第八晶体管T8，所述驱动电路11包括驱动晶体管T0，所述储能电路41包括第二电容C2；所述发光元件为有机发光二极管O1；
所述第一发光控制线与所述第二发光控制线为同一发光控制线E0；
C1的第一极板与所述发光控制线E0电连接，C1的第二极板与T0的源极电连接；
T2的栅极与发光控制线E0电连接，T2的源极与高电压线电连接，T2的漏极与T0的源极电连接；所述高电压线用于提供高电压VDD；
T3的栅极与发光控制线E0电连接，T3的源极与T0的漏极电连接，T3的漏极与O1的阳极电连接；
T4的栅极与第一扫描线S1电连接，T4的源极与T0的栅极电连接，T4的漏极与连接节点N0电连接；
T5的栅极与发光控制线E0电连接，T5的源极与第二初始电压线电连接，T5的漏极与O1的阳极电连接；所述第二初始电压线用于提供第二初始电压Vi2；
T6的栅极与复位控制线R1电连接，T6的源极与第一初始电压线电连接，T6的漏极与连接节点N0电连接；所述第一初始电压线用于提供第一初始电压Vi1；
T7的栅极与第二扫描线S2电连接,T7的源极与连接节点N0电连接，T7的漏极与T0的漏极电连接；
T8的栅极与第二扫描线S2电连接，T8的源极与数据线D1电连接，T8的漏极与T0的源极电连接；
C2的第一极板与T0的栅极电连接，C2的第二极板与所述高电压线电连接；
O1的阴极与低电压线电连接，所述低电压线用于提供低电压VSS。
在图17所示的像素驱动电路的至少一实施例中，第三扫描线为发光控制线E0；Vi2可以与Vi1相同，也可以与Vi2不同。
在图17所示的像素驱动电路的至少一实施例中，T4和T5为氧化物薄膜晶体管，其他晶体管为低温多晶硅薄膜晶体管；但不以此为限。
图17所示的像素驱动电路的至少一实施例与图14所示的像素驱动电路的至少一实施例的区别在于：T5为氧化物薄膜晶体管，T5的栅极与E0电连接。
如图18所示，在图12所示的像素驱动电路的实施例的基础上，所述复位电压20包括第一晶体管T1；所述第一发光控制电路31包括第二晶体管T2，所述第二发光控制电路32包括第三晶体管T3；所述通断控制电路44包括第四晶体管T4；所述第二初始化电路42包括第五晶体管T5；所述第一初始化电路13包括第六晶体管T6，所述补偿控制电路40包括第七晶体管T7，所述数据写入电路43包括第八晶体管T8，所述驱动电路11包括驱动晶体管T0，所述储能电路41包括第二电容C2；所述发光元件为有机发光二极管O1；
所述第一发光控制线与所述第二发光控制线为同一发光控制线E0；
T1的栅极与复位控制线R1电连接，T1的源极与复位电压线DR电连接，T1的漏极与T0的源极电连接；
T2的栅极与发光控制线E0电连接，T2的源极与高电压线电连接，T2的漏极与T0的源极电连接；所述高电压线用于提供高电压VDD；
T3的栅极与发光控制线E0电连接，T3的源极与T0的漏极电连接，T3的漏极与O1的阳极电连接；
T4的栅极与第一扫描线S1电连接，T4的源极与T0的栅极电连接，T4的漏极与连接节点N0电连接；
T5的栅极与复位控制线R1电连接，T5的源极与第二初始电压线电连接，T5的漏极与O1的阳极电连接；所述第二初始电压线用于提供第二初始电压Vi2；
T6的栅极与复位控制线R1电连接，T6的源极与第一初始电压线电连接，T6的漏极与连接节点N0电连接；所述第一初始电压线用于提供第一初始电压Vi1；
T7的栅极与第二扫描线S2电连接,T7的源极与连接节点N0电连接，T7的漏极与T0的漏极电连接；
T8的栅极与第二扫描线S2电连接，T8的源极与数据线D1电连接，T8的漏极与T0的源极电连接；
C2的第一极板与T0的栅极电连接，C2的第二极板与所述高电压线电连接；
O1的阴极与低电压线电连接，所述低电压线用于提供低电压VSS。
在图18所示的像素驱动电路的至少一实施例中，第三扫描线为复位控制线R1；Vi2可以与Vi1相同，也可以与Vi2不同。
在图18所示的像素驱动电路的至少一实施例中，T4为氧化物薄膜晶体管，其他晶体管为低温多晶硅薄膜晶体管；但不以此为限。
在图18所示的像素驱动电路的至少一实施例中，DR提供的复位电压可以为高电压。
如图19所示，本发明如图20所示的像素驱动电路的至少一实施例在工作时，显示周期包括先后设置的初始化阶段t1、数据写入阶段t2和发光阶段t3；
在初始化阶段t1，E0提供高电压信号，R1提供低电压信号，S1提供高电压信号，S2提供高电压信号，T6和T4打开，将Vi1写入N1，T1打开，以将DR提供的复位电压写入N2，此时T0的栅源电压小于T0的阈值电压Vth，T0处于导通偏置状态；T5打开，Vi2写入O1的阳极，O1不发光，并清除O1的阳极残留的电荷；
在数据写入阶段t2，R1提供高电压信号，S1提供高电压信号，S2提供低电压信号，E0提供高电压信号，T7和T8打开，T4打开，D1上的数据电压Vdata写入N2，N1与N3之间连通，通过Vdata为C2充电，以改变T0的栅极的电位，直至T0关断，T0的栅极的电位变为Vdata+Vth；
在发光阶段t3，R1提供高电压信号，S1提供低电压信号，S2提供高电压信号，E0提供低电压信号，T2和T3打开，T0打开，T0驱动O1发光，此时O1的发光电流为0.5K(Vdata-VDD)2；其中，K为T0的电流系数。
在图18所示的像素驱动电路的至少一实施例中，DR提供的复位电压也可以为Vi1、Vi2或低电压。
在图18所示的像素驱动电路的至少一实施例中，T5可以为氧化物薄膜晶体管，T5的栅极可以改与发光控制线E0电连接。
在图18和图19所示的像素驱动电路的至少一实施例中，DR提供复位电压可以为低电压信号，但不以此为限；例如，所述复位电压可以为Vi1、Vi2或VSS；此时复位电压的电压值可以大于或等于-6V而小于或等于-2V；例如，所述复位电压的电压值可以等于-6V、-5V、-4V、-3V或-2V；但不以此为限；
DR提供的复位电压也可以为高电压信号，此时，复位电压的电压值可以大于或等于2V而小于或等于10V；例如，所述复位电压的电压值可以为2V、3V、4V、5V、6V、7V、8V、9V或10V，但不以此为限。
如图20所示，在图13所示的像素驱动电路的实施例的基础上，所述复位电压20包括第一晶体管T1；所述第一发光控制电路31包括第二晶体管T2，所述第二发光控制电路32包括第三晶体管T3；所述通断控制电路44包括第四晶体管T4；所述第二初始化电路42包括第五晶体管T5；所述第一初始化电路13包括第六晶体管T6，所述补偿控制电路40包括第七晶体管T7，所述数据写入电路43包括第八晶体管T8，所述驱动电路11包括驱动晶体管T0，所述储能电路41包括第二电容C2；所述发光元件为有机发光二极管O1；
所述第一发光控制线与所述第二发光控制线为同一发光控制线E0；
T1的栅极与复位控制线R1电连接，T1的源极与复位电压线DR电连接，T1的漏极与T0的第二极电连接；
T2的栅极与发光控制线E0电连接，T2的源极与高电压线电连接，T2的漏极与T0的第一极电连接；所述高电压线用于提供高电压VDD；
T3的栅极与发光控制线E0电连接，T3的源极与T0的第二极电连接，T3的漏极与O1的阳极电连接；
T4的栅极与第一扫描线S1电连接，T4的源极与T0的栅极电连接，T4的漏极与连接节点N0电连接；
T5的栅极与复位控制线R1电连接，T5的源极与第二初始电压线电连接，T5的漏极与O1的阳极电连接；所述第二初始电压线用于提供第二初始电压Vi2；
T6的栅极与复位控制线R1电连接，T6的源极与第一初始电压线电连接，T6的漏极与连接节点N0电连接；所述第一初始电压线用于提供第一初始电压Vi1；
T7的栅极与第二扫描线S2电连接,T7的源极与连接节点N0电连接，T7的漏极与T0的第二极电连接；
T8的栅极与第二扫描线S2电连接，T8的源极与数据线D1电连接，T8的漏极与T0的第一极电连接；
C2的第一极板与T0的栅极电连接，C2的第二极板与所述高电压线电连接；
O1的阴极与低电压线电连接，所述低电压线用于提供低电压VSS。
在图20所示的像素驱动电路的至少一实施例中，第三扫描线为复位控制线R1；Vi2可以与Vi1相同，也可以与Vi2不同。
在图20所示的像素驱动电路的至少一实施例中，T4为氧化物薄膜晶体管，其他晶体管为低温多晶硅薄膜晶体管；但不以此为限。
在图20所示的像素驱动电路的至少一实施例中，DR提供的复位电压可以为高电压。
如图21所示，本发明如图20所示的像素驱动电路的至少一实施例在工作时，显示周期包括先后设置的初始化阶段t1、数据写入阶段t2和发光阶段t3；
在初始化阶段t1，E0提供高电压信号，R1提供低电压信号，S1提供高电压信号，S2提供高电压信号，T6和T4打开，将Vi1写入N1，T1打开，以将DR提供的复位电压写入N3，此时T0的栅源电压小于T0的阈值电压Vth，T0处于导通偏置状态；T5打开，Vi2写入O1的阳极，O1不发光，并清除O1的阳极残留的电荷；
在数据写入阶段t2，R1提供高电压信号，S1提供高电压信号，S2提供低电压信号，E0提供高电压信号，T7和T8打开，T4打开，D1上的数据电压Vdata写入N2，N1与N3之间连通，通过Vdata为C2充电，以改变T0的栅极的电位，直至T0关断，T0的栅极的电位变为Vdata+Vth；
在发光阶段t3，R1提供高电压信号，S1提供低电压信号，S2提供高电压信号，E0提供低电压信号，T2和T3打开，T0打开，T0驱动O1发光，此时O1的发光电流为0.5K(Vdata-VDD)2；其中，K为T0的电流系数。
在图21所示的像素驱动电路的至少一实施例中，DR提供的复位电压也可以为Vi1、Vi2或低电压。
在图20所示的像素驱动电路的至少一实施例中，T5可以为氧化物薄膜晶体管，T5的栅极可以改与发光控制线E0电连接。
如图22所示，在图12所示的像素驱动电路的实施例的基础上，所述复位电压20包括第一晶体管T1；所述第一发光控制电路31包括第二晶体管T2，所述第二发光控制电路32包括第三晶体管T3；所述通断控制电路44包括第四晶体管T4；所述第二初始化电路42包括第五晶体管T5；所述第一初始化电路13包括第六晶体管T6，所述补偿控制电路40包括第七晶体管T7，所述数据写入电路43包括第八晶体管T8，所述驱动电路11包括驱动晶体管T0，所述储能电路41包括第二电容C2；所述发光元件为有机发光二极管O1；
所述第一发光控制线与所述第二发光控制线为同一发光控制线E0；
T1的栅极与复位控制线R1电连接，T1的源极与T2的漏极电连接，T1的漏极与T0的源极电连接；
T2的栅极与发光控制线E0电连接，T2的源极与高电压线电连接，T2的漏极与T0的源极电连接；所述高电压线用于提供高电压VDD；
T3的栅极与发光控制线E0电连接，T3的源极与T0的漏极电连接，T3的漏极与O1的阳极电连接；
T4的栅极与第一扫描线S1电连接，T4的源极与T0的栅极电连接，T4的漏极与连接节点N0电连接；
T5的栅极与复位控制线R1电连接，T5的源极与第二初始电压线电连接，T5的漏极与O1的阳极电连接；所述第二初始电压线用于提供第二初始电压Vi2；
T6的栅极与复位控制线R1电连接，T6的源极与第一初始电压线电连接，T6的漏极与连接节点N0电连接；所述第一初始电压线用于提供第一初始电压Vi1；
T7的栅极与第二扫描线S2电连接,T7的源极与连接节点N0电连接，T7的漏极与T0的漏极电连接；
T8的栅极与第二扫描线S2电连接，T8的源极与数据线D1电连接，T8的漏极与T0的源极电连接；
C2的第一极板与T0的栅极电连接，C2的第二极板与所述高电压线电连接；
O1的阴极与低电压线电连接，所述低电压线用于提供低电压VSS。
在图22所示的像素驱动电路的至少一实施例中，第三扫描线为复位控制线R1；Vi2可以与Vi1相同，也可以与Vi2不同。
在图22所示的像素驱动电路的至少一实施例中，T4为氧化物薄膜晶体管，其他晶体管为低温多晶硅薄膜晶体管；但不以此为限。
如图23所示，本发明如图22所示的像素驱动电路的至少一实施例在工作时，显示周期包括先后设置的初始化阶段t1、数据写入阶段t2和发光阶段t3；
在初始化阶段t1，R1提供低电压信号，S1提供高电压信号，S2提供高电压信号，E0提供高电压信号，T6和T4打开，以将Vi1写入N1；T1打开，T1相当于电容，以保持N2的电位稳定；
在数据写入阶段t2，R1提供高电压信号,S1提供高电压信号，S2提供低电压信号，E0提供高电压信号，T8打开，T7打开，T4打开，D1上的数据电压Vdata写入N2，N1与N3之间连通；
在数据写入阶段t2开始时，通过Vdata为C2充电，以改变T0的栅极的电位，直至T0的栅极的电位变为Vdata+Vth，Vth为T0的阈值电压；
在发光阶段t3，R1提供高电压信号，S1提供低电压信号，S2提供高电压信号，E0提供低电压信号，T2和T3打开，T0打开，以驱动O1发光。
如图24所示，在图13所示的像素驱动电路的实施例的基础上，所述复位电压20包括第一晶体管T1；所述第一发光控制电路31包括第二晶体管T2，所述第二发光控制电路32包括第三晶体管T3；所述通断控制电路44包括第四晶体管T4；所述第二初始化电路42包括第五晶体管T5；所述第一初始化电路13包括第六晶体管T6，所述补偿控制电路40包括第七晶体管T7，所述数据写入电路43包括第八晶体管T8，所述驱动电路11包括驱动晶体管T0，所述储能电路41包括第二电容C2；所述发光元件为有机发光二极管O1；
所述第一发光控制线与所述第二发光控制线为同一发光控制线E0；
T1的栅极与复位控制线R1电连接，T1的源极与T0的漏极电连接，T1的漏极与T3的源极电连接；
T2的栅极与发光控制线E0电连接，T2的源极与高电压线电连接，T2的漏极与T0的第一极电连接；所述高电压线用于提供高电压VDD；
T3的栅极与发光控制线E0电连接，T3的源极与T0的第二极电连接，T3的漏极与O1的阳极电连接；
T4的栅极与第一扫描线S1电连接，T4的源极与T0的栅极电连接，T4的漏极与连接节点N0电连接；
T5的栅极与复位控制线R1电连接，T5的源极与第二初始电压线电连接，T5的漏极与O1的阳极电连接；所述第二初始电压线用于提供第二初始电压Vi2；
T6的栅极与复位控制线R1电连接，T6的源极与第一初始电压线电连接，T6的漏极与连接节点N0电连接；所述第一初始电压线用于提供第一初始电压Vi1；
T7的栅极与第二扫描线S2电连接,T7的源极与连接节点N0电连接，T7的漏极与T0的第二极电连接；
T8的栅极与第二扫描线S2电连接，T8的源极与数据线D1电连接，T8的漏极与T0的第一极电连接；
C2的第一极板与T0的栅极电连接，C2的第二极板与所述高电压线电连接；
O1的阴极与低电压线电连接，所述低电压线用于提供低电压VSS。
在图24所示的像素驱动电路的至少一实施例中，第三扫描线为复位控制线R1；Vi2可以与Vi1相同，也可以与Vi2不同。
在图24所示的像素驱动电路的至少一实施例中，T4为氧化物薄膜晶体管，其他晶体管为低温多晶硅薄膜晶体管；但不以此为限。
如图23所示，本发明如图24所示的像素驱动电路的至少一实施例在工作时，显示周期包括先后设置的初始化阶段t1、数据写入阶段t2和发光阶段t3；
在初始化阶段t1，R1提供低电压信号，S1提供高电压信号，S2提供高电压信号，E0提供高电压信号，T6和T4打开，以将Vi1写入N1；T1打开，T1相当于电容，以保持N3的电位稳定；
在数据写入阶段t2，R1提供高电压信号,S1提供高电压信号，S2提供低电压信号，E0提供高电压信号，T8打开，T7打开，T4打开，D1上的数据电压Vdata写入N2，N1与N3之间连通；
在数据写入阶段t2开始时，通过Vdata为C2充电，以改变T0的栅极的电位，直至T0的栅极的电位变为Vdata+Vth，Vth为T0的阈值电压；
在发光阶段t3，R1提供高电压信号，S1提供低电压信号，S2提供高电压信号，E0提供低电压信号，T2和T3打开，T0打开，以驱动O1发光。
如图25所示，在图3所示的像素驱动电路的至少一实施例的基础上，本发明至少一实施例所述的像素驱动电路还可以包括储能电路41、数据写入电路43、补偿控制电路40、第一初始化电路13和第二初始化电路42；
所述储能电路41与所述驱动电路11的控制端电连接，用于储存电能；
所述数据写入电路43分别与扫描线S0、数据线D1和所述驱动电路11的第一端电连接，用于在所述扫描线S0提供的扫描信号的控制下，控制将所述数据线D1上的数据电压写入所述驱动电路11的第一端；
所述补偿控制电路40分别与扫描线S0、所述驱动电路11的控制端与所述驱动电路11的第二端电连接，用于在所述扫描信号的控制下，控制所述驱动电路11的控制端与所述驱动电路11的第二端之间连通；
所述第一初始化电路13分别与第一初始控制线R11、第一初始电压线和所述驱动电路11的控制端电连接，用于在第一初始控制线R11提供的第一初始控制信号的控制下，将第一初始电压线提供的第一初始电压Vi1写入所述驱动电路11的控制端；
所述第二初始化电路42分别与第二初始控制线R12、第二初始电压线和所述发光元件10的第一极电连接，用于在第二初始控制线R12提供的第二初始控制信号的控制下，将第二初始电压线提供的第二初始电压Vi2写入所述发光元件10的第一极。
在图25所示的像素驱动电路的至少一实施例中，所述复位电路20也可以与驱动电路11的第二端电连接，用于在初始化阶段，对所述驱动电路11的第二端的电位进行初始化。
如图26所示，在图25所示的像素驱动电路的至少一实施例的基础上，所述第一发光控制电路31包括第二晶体管T2，所述第二发光控制电路32包括第三晶体管T3，所述驱动电路11包括驱动晶体管T0；所述补偿控制电路40包括第七晶体管T7；所述第一初始化电路13包括第六晶体管T6；所述数据写入电路43包括第八晶体管T8；所述第二初始化电路42包括第五晶体管T5，所述发光元件为有机发光二极管O1；所述储能电路41包括第二电容C2；
C2的第一极板与T0的栅极电连接，C2的第二极板与高电压线电连接；
T2的栅极与发光控制线E0电连接，T2的源极与高电压线电连接，T2的漏极与T0的源极电连接；所述高电压线用于提供高电压VDD；
T3的栅极与发光控制线E0电连接，T3的源极与T0的漏极电连接，T3的漏极与O1的阳极电连接；O1的阴极与低电压线电连接，所述低电压线用于提供低电压VSS；
T5的栅极与R2电连接，T5的源极接入低电压VSS，T6的漏极与O1的阳极电连接；
T6的栅极与R1电连接，T6的源极接入第一初始电压Vi1，T6的漏极与T0的栅极电连接；
T7的栅极与S0电连接，T7的源极与T0的栅极电连接，T7的漏极与T0的漏极电连接；
T8的栅极与S0电连接，T8的源极与数据线D1电连接，T8的漏极与T0的源极电连接；
O1的阴极与低电压线电连接，所述低电压线用于提供低电压VSS。
在图26所示的像素驱动电路的至少一实施例中，第一发光控制线和第二发光控制线为同一发光控制线E0，第二初始电压为VSS。
在图26所示的像素驱动电路的至少一实施例中，N1为与T0的栅极电连接的第一节点，N2为与T0的源极电连接的第二节点，N3为与T0的漏极电连接的第三节点。
在图26所示的像素驱动电路的至少一实施例中，所有的晶体管都为低温多晶硅薄膜晶体管，但不以此为限。在实际操作时，T6和T7可以为氧化物薄膜晶体管，以减少T0的栅极的漏电，利于保持T0的栅极的电位的稳定性。
在图26所示的像素驱动电路的至少一实施例中，Vi2为VSS；
如图27所示，在图11所示的像素驱动电路的至少一实施例的基础上，本发明至少一实施例所述的像素驱动电路还可以包括数据写入电路43、储能电路41、补偿控制电路40、第一初始化电路13、第二初始化电路42和置位电路45；
所述补偿控制电路43分别与第一扫描线S1电连接，所述驱动电路11的控制端和所述驱动电路11的第二端电连接，用于在第一扫描线S1提供的第一扫描信号的控制下，控制所述驱动电路11的控制端与所述驱动电路11的第二端之间连通；
所述储能电路41的第一端与所述驱动电路11的控制端电连接，所述储能电路41的第二端与控制节点N4电连接，所述储能电路41用于储存电能；
所述数据写入电路43分别与第二扫描线S2、数据线D1和所述控制节点N4电连接，用于在第二扫描线S2提供的第二扫描信号的控制下，将数据线D1上的数据电压Vdata写入所述控制节点N4；
所述第一初始化电路13分别与第一初始控制线R11、第一初始电压线和所述驱动电路11的控制端电连接，用于在第一初始控制线R11提供的第一初始控制信号的控制下，将第一初始电压线提供的第一初始电压Vi1写入所述驱动电路的控制端；
所述第二初始化电路42分别与第二初始控制线R12、第二初始电压线和所述控制节点N4电连接，用于在所述第二初始控制线R12提供的第二初始控制信号的控制下，将第二初始电压线提供的第二初始电压Vi2写入所述控制节点N4；
所述置位电路45分别与第二发光控制线E2、所述第二初始电压线和所述控制节点N4电连接，用于在所述第二发光控制线E2提供的第二发光控制信号的控制下，将第二初始电压Vi2写入所述控制节点N4。
可选的，所述补偿控制电路40包括的晶体管和所述第一初始化电路13包括的晶体管为氧化物薄膜晶体管，以减少驱动电路11的控制端的漏电，利于维持驱动电路11的控制端的电位的稳定性。
如图28所示，在图27所示的像素驱动电路的至少一实施例的基础上，所述第二发光控制电路32包括第三晶体管T3，所述驱动电路11包括驱动晶体管T0；所述补偿控制电路40包括第七晶体管T7；所述第一初始化电路13包括第六晶体管T6；所述数据写入电路43包括第八晶体管T8；所述第二初始化电路42包括第五晶体管T5，所述置位电路45包括第九晶体管T9；所述发光元件为有机发光二极管O1；所述储能电路41包括第二电容C2；所述像素驱动电路的至少一实施例还包括第十晶体管T10；
C2的第一极板与控制节点N4电连接，C2的第二极板与T0的栅极电连接；
T0的源极与高电压线电连接，所述高电压线用于提供高电压VDD；
T3的栅极与第二发光控制线E2电连接，T3的源极与T0的漏极电连接，T3的漏极与O1的阳极电连接；
T7的栅极与S1电连接，T7的源极与T0的栅极电连接，T7的漏极与T0的漏极电连接；
T6的栅极与R1电连接，T6的源极接入第一初始电压Vi1，T6的漏极与T0的栅极电连接；
T8的栅极与S2电连接，T8的源极与数据线D1电连接，T8的漏极与控制节点N4电连接；
T5的栅极与R2电连接，T5的源极接入第二初始电压Vi2，T5的漏极与控制节点N4电连接；
T9的栅极与第二发光控制线E2电连接，T5的源极接入第二初始电压Vi2，T5的漏极与控制节点N4电连接；
T10的栅极与R2电连接，T10的源极与O1的阳极电连接，T10的漏极与O1的阴极电连接；
O1的阴极与低电压线电连接，所述低电压线用于提供低电压VSS。
在图28所示的像素驱动电路的至少一实施例中，T6和T7都为氧化物薄膜晶体管，其他的晶体管可以都为低温多晶硅薄膜晶体管。
在图28所示的像素驱动电路的至少一实施例中，N1为与T0的栅极电连接的第一节点，N3为与T0的漏极电连接的第三节点。
在图28所示的像素驱动电路的至少一实施例中，T10在R2提供的信号的控制下，控制O1的阳极与O1的阴极之间连通，以控制O1不发光，并清除O1上残留的电荷。
如图29所示，在图3所示的像素驱动电路的至少一实施例的基础上，本发明至少一实施例所述的像素驱动电路还可以包括数据写入电路43、储能电路41、补偿控制电路40、第一初始化电路13和第二初始化电路42；
所述补偿控制电路40分别与第一扫描线S1、所述驱动电路11的控制端和所述驱动电路11的第二端电连接，用于在第一扫描线S1提供的第一扫描信号的控制下，控制所述驱动电路11的控制端与所述驱动电路11的第二端之间连通；
所述储能电路41与所述驱动电路11的控制端电连接，用于储存电能；
所述数据写入电路43分别与第二扫描线S2、数据线D1和所述驱动电路11的第一端电连接，用于在第二扫描线S2提供的第二扫描信号的控制下，将所述数据线D1上的数据电压写入所述驱动电路11的第一端；
所述第一初始化电路13分别与第一初始控制线R11、初始电压线和所述驱动电路11的控制端电连接，用于在所述第一初始控制线R11提供的第一初始控制信号的控制下，控制将所述初始电压线提供的初始电压Vi写入所述驱动电路11的控制端；
所述第二初始化电路42分别与第二初始控制线R12、所述初始电压线和所述发光元件10的第一极电连接，用于在第二初始控制线R12提供的第二初始控制信号的控制下，将所述初始电压Vi写入所述发光元件10的第一极。
在图29所示的像素驱动电路的至少一实施例中，所述复位电路20也可以与驱动电路11的第二端电连接，用于在初始化阶段，对所述驱动电路11的第二端的电位进行初始化。可选的，所述补偿控制电路40包括的晶体管和所述第一初始化电路13包括的晶体管都为氧化物薄膜晶体管，以减少驱动电路11的控制端的漏电，利于稳定驱动电路11的控制端的电位。
如图30所示，在图29所示的像素驱动电路的至少一实施例的基础上，所述第一发光控制电路31包括第二晶体管T2；所述第二发光控制电路32包括第三晶体管T3，所述驱动电路11包括驱动晶体管T0；所述补偿控制电路40包括第七晶体管T7；所述第一初始化电路13包括第六晶体管T6；所述数据写入电路43包括第八晶体管T8；所述第二初始化电路42包括第五晶体管T5；所述发光元件为有机发光二极管O1；所述储能电路41包括第二电容C2；
C2的第一极板与T0的栅极电连接，C2的第二极板与高电压线电连接；
T2的栅极与发光控制线E0电连接，T2的源极与高电压线电连接，T0的漏极与T0的源极电连接；所述高电压线用于提供高电压VDD；
T3的栅极与发光控制线E0电连接，T3的源极与T0的漏极电连接，T3的漏极与O1的阳极电连接；
T7的栅极与S1电连接，T7的源极与T0的栅极电连接，T7的漏极与T0的源极电连接；
T6的栅极与R11电连接，T6的源极接入初始电压Vi，T6的漏极与T0的栅极电连接；
T8的栅极与S2电连接，T8的源极与数据线D1电连接，T8的漏极与T0的源极电连接；
T5的栅极与R12电连接，T5的源极接入初始电压Vi，T5的漏极与O1的阳极电连接；
O1的阴极与低电压线电连接，所述低电压线用于提供低电压VSS。
在图30所示的像素驱动电路的至少一实施例中，第一发光控制线和第二发光控制线可以为同一发光控制线E0。
在图30所示的像素驱动电路的至少一实施例中，T6和T7为氧化物薄膜晶体管，其他晶体管为低温多晶硅薄膜晶体管，但不以此为限。
在图30所示的像素驱动电路的至少一实施例中，T6和T7为氧化物薄膜晶体管，以减少T0的栅极的漏电，利于稳定T0的栅极的电位。
在图30所示的像素驱动电路的至少一实施例中，N1为与T0的栅极电连接的第一节点，N2为与T0的源极电连接的第二节点，N3为与T0的漏极电连接的第三节点。
如图31所示，在图3所示的像素驱动电路的至少一实施例的基础上，本发明至少一实施例所述的像素驱动电路还可以包括数据写入电路43、储能电路41、补偿控制电路40和初始化电路46；
所述补偿控制电路40分别与第一扫描线S1、所述驱动电路11的控制端和所述驱动电路11的第二端电连接，用于在第一扫描线S1提供的第一扫描信号的控制下，控制所述驱动电路11的控制端与所述驱动电路11的第二端之间连通；
所述数据写入电路43分别与第二扫描线S2、数据线D1和所述驱动电路11的第一端电连接，用于在第二扫描线S2提供的第二扫描信号的控制下，将所述数据线D1上的数据电压写入所述驱动电路11的第一端；
所述储能电路41与所述驱动电路11的控制端电连接，用于储存电能；
所述初始化电路46分别与初始控制线R0、初始电压线和所述发光元件10的第一极电连接，用于在所述初始电压线提供的初始电压Vi提供至所述发光元件10的第一极。
在图31所示的像素驱动电路的至少一实施例中，所述复位电路20也可以与驱动电路11的第二端电连接，用于在初始化阶段，对所述驱动电路11的第二端的电位进行初始化。
如图32所示，在图31所示的像素驱动电路的至少一实施例的基础上，所述第一发光控制电路31包括第二晶体管T2；所述第二发光控制电路32包括第三晶体管T3，所述驱动电路11包括驱动晶体管T0；所述补偿控制电路40包括第七晶体管T7；所述数据写入电路43包括第八晶体管T8；所述初始化电路46包括第五晶体管T5；所述发光元件为有机发光二极管O1；所述储能电路41包括第二电容C2；
C2的第一极板与T0的栅极电连接，C2的第二极板与高电压线电连接；
T2的栅极与第一发光控制线E1电连接，T2的源极与高电压线电连接，T2的漏极与T0的源极电连接；所述高电压线用于提供高电压VDD；
T3的栅极与第二发光控制线E2电连接，T3的源极与T0的漏极电连接，T3的漏极与O1的阳极电连接；
T7的栅极与S1电连接，T7的源极与T0的栅极电连接，T7的漏极与T0的漏极电连接；
T8的栅极与S2电连接，T8的源极与数据线D1电连接，T8的漏极与T0的源极电连接；
T5的栅极与R0电连接，T5的源极接入Vi，T5的漏极与O1的阳极电连接；
O1的阴极与低电压线电连接，所述低电压线用于提供低电压VSS。
在图32所示的像素驱动电路的至少一实施例中，N1为与T0的栅极电连接的第一节点，N2为与T0的源极电连接的第二节点，N3为与T0的漏极电连接的第三节点。
如图33所示，为本发明至少一实施例所述的显示装置中的像素驱动电路的分布图。该显示装置可以包括多个阵列分布的像素驱动电路P、第一高电压线VDD11、第二高电压线VDD12、第三高电压线VDD21和第四高电压线VDD22。VDD11、VDD12、VDD21、VDD22均可以用于提供高电压。如图22所示，VDD11、VDD12沿列方向延伸，VDD21、VDD22沿行方向延伸，相邻两行像素驱动电路可以与同一行向延伸的高电压线连接，该高电压线可以位于上述相邻两行像素驱动电路之间，沿列方向延伸的高电压线可以连接与其相交的多条沿行方向延伸的高电压线相交，从而多条高电压线可以形成网格结构。其中，沿列方向延伸的高电压线可以位于红色像素驱动电路所在的区域内。此外，在同一像素行中，相邻列的两个像素驱动电路可以镜像设置，以方便布线。
本发明实施例所述的像素驱动方法，应用于上述的像素驱动电路，所述像素驱动方法包括：
在初始化阶段，复位电路对驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化。
在本发明实施例所述的像素驱动方法中，在数据电压写入驱动电路之前，在初始化阶段，复位电路对所述驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化，以能够改善所述驱动晶体管的磁滞现象，解决低频状态下，因驱动晶体管磁滞导致的残像、闪烁等现象。
可选的，所述像素驱动电路还包括第一发光控制电路和第二发光控制电路；所述复位电路包括第一电容；所述第一发光控制线与所述第二发光控制线为同一发光控制线；所述第一电容的第一极板与所述发光控制线电连接，所述第一电容的第二极板与所述驱动电路的第一端或所述驱动电路的第二端电连接；
所述在初始化阶段，复位电路对驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化步骤包括：
在初始化阶段，所述第一电容的第二极板处于浮空状态，所述第一电容的第二极板的电位随着所述发光控制线上的发光控制信号的电位变化，以对所述驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化。
在具体实施时，所述复位电路可以包括第一电容，在初始化阶段，第一电容根据发光控制信号的电位的变化，对驱动电路的第一端的电位或驱动电路的第二端的电位进行初始化。
可选的，所述像素驱动电路还包括第一发光控制电路和第二发光控制电路；所述复位电路包括第一晶体管；所述第一晶体管的控制极与复位控制线电连接，所述第一晶体管的第一极与复位电压线电连接，所述第一晶体管的第二极与所述驱动电路的第一端或所述驱动电路的第二端电连接；
所述在初始化阶段，复位电路对驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化步骤包括：
在所述初始化阶段，在复位控制线提供的复位控制信号的控制下，所述第一晶体管打开，以将复位电压线提供的复位电压写入驱动电路的第一端或所述驱动电路的第二端。
在具体实施时，所述复位电路可以包括第一晶体管，第一晶体管在所述初始化阶段打开，以将复位电压写入驱动电路的第一端或所述驱动电路的第二端，对驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化。
可选的，所述像素驱动电路还包括第一发光控制电路和第二发光控制电路；所述复位电路包括第一晶体管；所述第一晶体管的控制极与复位控制线电连接，所述第一晶体管的第一极与第一连接点电连接，所述第一晶体管的第二极与第二连接点电连接，所述第一连接点为所述第一发光控制电路与所述驱动电路的第一端之间的第一连接线上的一连接点，所述第二连接点为所述第一连接线上的另一连接点；
所述在初始化阶段，复位电路对驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化步骤包括：在所述初始化阶段，在复位控制线提供的复位控制信号的控制下，所述第一晶体管打开，以用作电容，从而控制所述驱动电路的第一端的电位。
在具体实施时，所述复位电路可以包括第一晶体管，所述第一晶体管连接于第一发光控制电路与驱动电路之间的第一连接线，以在初始化阶段，控制驱动电路的第一端的电位稳定。
可选的，所述像素驱动电路还包括第一发光控制电路和第二发光控制电路；所述复位电路包括第一晶体管；所述第一晶体管的控制极与复位控制线电连接，所述第一晶体管的第一极与第三连接点电连接，所述第一晶体管的第二极与第四连接点电连接，所述第三连接点为所述驱动电路的第二端与所述发光元件的第一极之间的第二连接线上的一连接点，所述第四连接点为所述第二连接线上的另一连接点
所述在初始化阶段，复位电路对驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化步骤包括：在所述初始化阶段，在复位控制线提供的复位控制信号的控制下，所述第一晶体管打开，以用作电容，从而控制所述驱动电路的第二端的电位。
在具体实施时，所述复位电路可以包括第一晶体管，所述第一晶体管连接于第二发光控制电路与驱动电路之间的第二连接线，以在初始化阶段，控制驱动电路的第二端的电位稳定。
在本发明至少一实施例中，显示周期还可以包括设置于所述初始化阶段之后的数据写入阶段和发光阶段；所述像素驱动方法还包括：
在所述数据写入阶段和所述发光阶段，在复位控制线提供的复位控制信号的控制下，所述第一晶体管关断，以不影响发光元件发光。
本发明实施例所述的显示装置包括上述的像素驱动电路。
本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (25)

1.一种像素驱动电路，用于驱动发光元件，其特征在于，所述像素驱动电路包括驱动电路和复位电路；
所述复位电路与所述驱动电路的第一端或所述驱动电路的第二端电连接，用于在初始化阶段，对所述驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化；
所述驱动电路用于在其控制端的电位的控制下，控制所述驱动电路的第一端与所述驱动电路的第二端之间连通。
2.如权利要求1所述的像素驱动电路，其特征在于，还包括第一发光控制电路和第二发光控制电路；
所述第一发光控制电路分别与第一发光控制线、所述驱动电路的第一端和第一电压线电连接，用于在所述第一发光控制线提供的第一发光控制信号的控制下，控制所述驱动电路的第一端与所述第一电压线之间连通；
所述第二发光控制电路与第二发光控制线、所述驱动电路的第二端与所述的所述发光元件的第一极电连接，用于在第二发光控制线提供的第二发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件的第一极之间连通；
所述发光元件的第二极与第二电压线电连接。
3.如权利要求2所述的像素驱动电路，其特征在于，所述复位电路包括第一电容；所述第一发光控制线与所述第二发光控制线为同一发光控制线；
所述第一电容的第一极板与所述发光控制线电连接，所述第一电容的第二极板与所述驱动电路的第一端或所述驱动电路的第二端电连接。
4.如权利要求3所述的像素驱动电路，其特征在于，所述第一电容为所述发光控制线与导电图形之间形成的电容；所述发光控制线由一金属层形成，所述导电图形由所述像素驱动电路包括的另一金属层形成；所述导电图形与所述驱动电路的第一端或所述驱动电路的第二端电连接。
5.如权利要求2所述的像素驱动电路，其特征在于，所述复位电路包括第一晶体管；
所述第一晶体管的控制极与复位控制线电连接，所述第一晶体管的第一极与复位电压线电连接，所述第一晶体管的第二极与所述驱动电路的第一端或所述驱动电路的第二端电连接。
6.如权利要求2所述的像素驱动电路，其特征在于，所述复位电路包括第一晶体管；
所述第一晶体管的控制极与复位控制线电连接，所述第一晶体管的第一极与第一连接点电连接，所述第一晶体管的第二极与第二连接点电连接，所述第一连接点为所述第一发光控制电路与所述驱动电路的第一端之间的第一连接线上的一连接点，所述第二连接点为所述第一连接线上的另一连接点；
或者，
所述第一晶体管的控制极与复位控制线电连接，所述第一晶体管的第一极与第三连接点电连接，所述第一晶体管的第二极与第四连接点电连接，所述第三连接点为所述驱动电路的第二端与所述发光元件的第一极之间的第二连接线上的一连接点，所述第四连接点为所述第二连接线上的另一连接点。
7.如权利要求1所述的像素驱动电路，其特征在于，还包括发光元件和第二发光控制电路；
所述驱动电路的第一端与第一电压线电连接；
所述第二发光控制电路与第二发光控制线、所述驱动电路的第二端与所述的所述发光元件的第一极电连接，用于在第二发光控制线提供的第二发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件的第一极之间连通；
所述发光元件的第二极与第二电压线电连接；
所述复位电路与所述驱动电路的第二端电连接，用于在初始化阶段，对所述所述驱动电路的第二端的电位进行初始化。
8.如权利要求7所述的像素驱动电路，其特征在于，所述复位电路包括第一电容，所述第一电容的第一极板与所述第二发光控制线电连接，所述第一电容与所述驱动电路的第二端电连接；或者，
所述复位电路包括第一晶体管，所述第一晶体管的控制极与复位控制线电连接，所述第一晶体管的控制极与复位电压线电连接，所述第一晶体管的第二极与所述驱动电路的第二端电连接；或者，
所述复位电路包括第一晶体管；所述第一晶体管的控制极与复位控制线电连接，所述第一晶体管的第一极与第三连接点电连接，所述第一晶体管的第二极与第四连接点电连接，所述第三连接点为所述驱动电路的第二端与所述发光元件的第一极之间的第二连接线上的一连接点，所述第四连接点为所述第二连接线上的另一连接点。
9.如权利要求8所述的像素驱动电路，其特征在于，所述复位电路包括第一电容；
所述第一电容为所述第二发光控制线与导电图形之间形成的电容；所述第二发光控制线由一金属层形成，所述导电图形由所述像素驱动电路包括的另一金属层形成。
10.如权利要求1至9中任一权利要求所述的像素驱动电路，其特征在于，所述像素驱动电路还包括储能电路、数据写入电路、补偿控制电路、通断控制电路、第一初始化电路和第二初始化电路；
所述储能电路与所述驱动电路的控制端电连接，用于储存电能；
所述数据写入电路分别与第二扫描线、数据线和所述驱动电路的第一端电连接，用于在第二扫描线提供的第二扫描信号的控制下，控制将所述数据线上的数据电压写入所述驱动电路的第一端；
所述通断控制电路分别与第一扫描线、所述驱动电路的控制端和连接节点电连接，用于在第一扫描信号的控制下，控制所述驱动电路的控制端与所述连接节点之间连通；
所述补偿控制电路分别与第二扫描线、所述连接节点与所述驱动电路的第二端电连接，用于在第二扫描线提供的第二扫描信号的控制下，控制所述连接节点与所述驱动电路的第二端之间连通；
所述第一初始化电路分别与复位控制线、第一初始电压线和所述连接节点电连接，用于在复位控制线提供的复位控制信号的控制下，将第一初始电压线提供的第一初始电压写入所述连接节点；
所述第二初始化电路分别与第三扫描线、第二初始电压线和所述发光元件的第一极电连接，用于在所述第三扫描线提供的第三扫描信号的控制下，将第二初始电压线提供的第二初始电压写入所述发光元件的第一极。
11.如权利要求10所述的像素驱动电路，其特征在于，所述通断控制电路包括的晶体管为氧化物薄膜晶体管。
12.如权利要求10所述的像素驱动电路，其特征在于，所述第二初始化电路包括的晶体管为氧化物薄膜晶体管，所述第三扫描线为第一发光控制线或第二发光控制线。
13.如权利要求1至9中任一权利要求所述的像素驱动电路，其特征在于，还包括储能电路、数据写入电路、补偿控制电路、第一初始化电路和第二初始化电路；
所述储能电路与所述驱动电路的控制端电连接，用于储存电能；
所述数据写入电路分别与扫描线、数据线和所述驱动电路的第一端电连接，用于在所述扫描线提供的扫描信号的控制下，控制将所述数据线上的数据电压写入所述驱动电路的第一端；
所述补偿控制电路分别与扫描线、所述驱动电路的控制端与所述驱动电路的第二端电连接，用于在所述扫描信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通；
所述第一初始化电路分别与第一初始控制线、第一初始电压线和所述驱动电路的控制端电连接，用于在第一初始控制线提供的第一初始控制信号的控制下，将第一初始电压线提供的第一初始电压写入所述驱动电路的控制端；
所述第二初始化电路分别与第二初始控制线、第二初始电压线和所述发光元件的第一极电连接，用于在第二初始控制线提供的第二初始控制信号的控制下，将第二初始电压线提供的第二初始电压写入所述发光元件的第一极。
14.如权利要求1至9中任一权利要求所述的像素驱动电路，其特征在于，还包括数据写入电路、储能电路、补偿控制电路、第一初始化电路、第二初始化电路和置位电路；
所述补偿控制电路分别与第一扫描线电连接，所述驱动电路的控制端和所述驱动电路的第二端电连接，用于在第一扫描线提供的第一扫描信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通；
所述储能电路的第一端与所述驱动电路的控制端电连接，所述储能电路的第二端与控制节点电连接，所述储能电路用于储存电能；
所述数据写入电路分别与第二扫描线、数据线和所述控制节点电连接，用于在第二扫描线提供的第二扫描信号的控制下，将数据线上的数据电压写入所述控制节点；
所述第一初始化电路分别与第一初始控制线、第一初始电压线和所述驱动电路的控制端电连接，用于在第一初始控制线提供的第一初始控制信号的控制下，将第一初始电压线提供的第一初始电压写入所述驱动电路的控制端；
所述第二初始化电路分别与第二初始控制线、第二初始电压线和所述控制节点电连接，用于在所述第二初始控制线提供的第二初始控制信号的控制下，将第二初始电压线提供的第二初始电压写入所述控制节点；
所述置位电路分别与第二发光控制线、所述第二初始电压线和所述控制节点电连接，用于在所述第二发光控制线提供的第二发光控制信号的控制下，将第二初始电压写入所述控制节点。
15.如权利要求14所述的像素驱动电路，其特征在于，所述补偿控制电路包括的晶体管和所述第一初始化电路包括的晶体管为氧化物薄膜晶体管。
16.如权利要求1至9中任一权利要求所述的像素驱动电路，其特征在于，还包括数据写入电路、储能电路、补偿控制电路、第一初始化电路和第二初始化电路；
所述补偿控制电路分别与第一扫描线、所述驱动电路的控制端和所述驱动电路的第二端电连接，用于在第一扫描线提供的第一扫描信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通；
所述储能电路与所述驱动电路的控制端电连接，用于储存电能；
所述数据写入电路分别与第二扫描线、数据线和所述驱动电路的第一端电连接，用于在第二扫描线提供的第二扫描信号的控制下，将所述数据线上的数据电压写入所述驱动电路的第一端；
所述第一初始化电路分别与第一初始控制线、初始电压线和所述驱动电路的控制端电连接，用于在所述初始控制线提供的初始控制信号的控制下，控制将所述初始电压线提供的初始电压写入所述驱动电路的控制端；
所述第二初始化电路分别与第二初始控制线、所述初始电压线和所述发光元件的第一极电连接，用于在第二初始控制线提供的第二初始控制信号的控制下，将所述初始电压写入所述发光元件的第一极。
17.如权利要求16所述的像素驱动电路，其特征在于，所述补偿控制电路包括的晶体管和所述第一初始化电路包括的晶体管都为氧化物薄膜晶体管。
18.如权利要求1至9中任一权利要求所述的像素驱动电路，其特征在于，还包括数据写入电路、储能电路、补偿控制电路和初始化电路；
所述补偿控制电路分别与第一扫描线、所述驱动电路的控制端和所述驱动电路的第二端电连接，用于在第一扫描线提供的第一扫描信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通；
所述数据写入电路分别与第二扫描线、数据线和所述驱动电路的第一端电连接，用于在第二扫描线提供的第二扫描信号的控制下，将所述数据线上的数据电压写入所述驱动电路的第一端；
所述储能电路与所述驱动电路的控制端电连接，用于储存电能；
所述初始化电路分别与初始控制线、初始电压线和所述发光元件的第一极电连接，用于在所述初始电压线提供的初始电压提供至所述发光元件的第一极。
19.一种像素驱动方法，应用于如权利要求1至18中任一权利要求所述的像素驱动电路，其特征在于，所述像素驱动方法包括：
在初始化阶段，复位电路对驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化。
20.如权利要求19所述的像素驱动方法，其特征在于，所述像素驱动电路还包括第一发光控制电路和第二发光控制电路；所述复位电路包括第一电容；所述第一发光控制线与所述第二发光控制线为同一发光控制线；所述第一电容的第一极板与所述发光控制线电连接，所述第一电容的第二极板与所述驱动电路的第一端或所述驱动电路的第二端电连接；
所述在初始化阶段，复位电路对驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化步骤包括：
在初始化阶段，所述第一电容的第二极板处于浮空状态，所述第一电容的第二极板的电位随着所述发光控制线上的发光控制信号的电位变化，以对所述驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化。
21.如权利要求19所述的像素驱动方法，其特征在于，所述像素驱动电路还包括第一发光控制电路和第二发光控制电路；所述复位电路包括第一晶体管；所述第一晶体管的控制极与复位控制线电连接，所述第一晶体管的第一极与复位电压线电连接，所述第一晶体管的第二极与所述驱动电路的第一端或所述驱动电路的第二端电连接；
所述在初始化阶段，复位电路对驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化步骤包括：
在所述初始化阶段，在复位控制线提供的复位控制信号的控制下，所述第一晶体管打开，以将复位电压线提供的复位电压写入驱动电路的第一端或所述驱动电路的第二端。
22.如权利要求19所述的像素驱动方法，其特征在于，所述像素驱动电路还包括第一发光控制电路和第二发光控制电路；所述复位电路包括第一晶体管；所述第一晶体管的控制极与复位控制线电连接，所述第一晶体管的第一极与第一连接点电连接，所述第一晶体管的第二极与第二连接点电连接，所述第一连接点为所述第一发光控制电路与所述驱动电路的第一端之间的第一连接线上的一连接点，所述第二连接点为所述第一连接线上的另一连接点；
所述在初始化阶段，复位电路对驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化步骤包括：在所述初始化阶段，在复位控制线提供的复位控制信号的控制下，所述第一晶体管打开，以用作电容，从而控制所述驱动电路的第一端的电位。
23.如权利要求19所述的像素驱动方法，其特征在于，所述像素驱动电路还包括第一发光控制电路和第二发光控制电路；所述复位电路包括第一晶体管；所述第一晶体管的控制极与复位控制线电连接，所述第一晶体管的第一极与第三连接点电连接，所述第一晶体管的第二极与第四连接点电连接，所述第三连接点为所述驱动电路的第二端与所述发光元件的第一极之间的第二连接线上的一连接点，所述第四连接点为所述第二连接线上的另一连接点
所述在初始化阶段，复位电路对驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化步骤包括：在所述初始化阶段，在复位控制线提供的复位控制信号的控制下，所述第一晶体管打开，以用作电容，从而控制所述驱动电路的第二端的电位。
24.如权利要求22或23所述的像素驱动方法，其特征在于，显示周期还包括设置于所述初始化阶段之后的数据写入阶段和发光阶段；所述像素驱动方法还包括：
在所述数据写入阶段和所述发光阶段，在复位控制线提供的复位控制信号的控制下，所述第一晶体管关断。
25.一种显示装置，其特征在于，包括如权利要求1至18中任一权利要求所述的像素驱动电路。
CN202110897319.9A 2021-07-30 2021-08-05 像素驱动电路、像素驱动方法和显示装置 Pending CN115691407A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US18/548,734 US20240169905A1 (en) 2021-07-30 2022-07-12 Pixel driving circuit, pixel driving method and display device
PCT/CN2022/105232 WO2023005660A1 (zh) 2021-07-30 2022-07-12 像素驱动电路、像素驱动方法和显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CNPCT/CN2021/109890 2021-07-30
PCT/CN2021/109890 WO2023004813A1 (zh) 2021-07-30 2021-07-30 像素电路、驱动方法和显示装置

Publications (1)

Publication Number Publication Date
CN115691407A true CN115691407A (zh) 2023-02-03

Family

ID=78963010

Family Applications (6)

Application Number Title Priority Date Filing Date
CN202180002061.XA Active CN114514573B (zh) 2021-07-30 2021-07-30 像素电路、驱动方法和显示装置
CN202110897319.9A Pending CN115691407A (zh) 2021-07-30 2021-08-05 像素驱动电路、像素驱动方法和显示装置
CN202110898658.9A Active CN113838419B (zh) 2021-07-29 2021-08-05 像素电路及其驱动方法、显示面板
CN202110897272.6A Pending CN114627807A (zh) 2021-07-30 2021-08-05 像素电路、驱动方法和显示装置
CN202110898678.6A Pending CN115691421A (zh) 2021-07-30 2021-08-05 像素电路及其驱动方法、阵列基板和显示装置
CN202110898683.7A Pending CN115691422A (zh) 2021-07-30 2021-08-05 像素电路及其驱动方法、显示面板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202180002061.XA Active CN114514573B (zh) 2021-07-30 2021-07-30 像素电路、驱动方法和显示装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
CN202110898658.9A Active CN113838419B (zh) 2021-07-29 2021-08-05 像素电路及其驱动方法、显示面板
CN202110897272.6A Pending CN114627807A (zh) 2021-07-30 2021-08-05 像素电路、驱动方法和显示装置
CN202110898678.6A Pending CN115691421A (zh) 2021-07-30 2021-08-05 像素电路及其驱动方法、阵列基板和显示装置
CN202110898683.7A Pending CN115691422A (zh) 2021-07-30 2021-08-05 像素电路及其驱动方法、显示面板

Country Status (3)

Country Link
US (5) US20240087514A1 (zh)
CN (6) CN114514573B (zh)
WO (6) WO2023004813A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114514573B (zh) * 2021-07-30 2022-08-09 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
CN115023756B (zh) * 2021-07-30 2023-10-20 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN114974110A (zh) * 2022-04-26 2022-08-30 Oppo广东移动通信有限公司 像素驱动电路、控制方法、显示屏及显示设备
CN114974130A (zh) * 2022-05-24 2022-08-30 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、阵列基板及显示装置
CN114783379B (zh) * 2022-05-26 2024-02-09 云谷（固安）科技有限公司 像素电路及其驱动方法、显示面板
WO2023225931A1 (zh) * 2022-05-26 2023-11-30 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
WO2023245438A1 (zh) * 2022-06-21 2023-12-28 京东方科技集团股份有限公司 显示基板和显示装置
CN115188309A (zh) 2022-06-29 2022-10-14 武汉天马微电子有限公司 显示面板及显示装置
CN115019729B (zh) * 2022-08-04 2022-11-25 惠科股份有限公司 像素驱动电路、显示面板及其控制方法
CN115359759A (zh) * 2022-08-31 2022-11-18 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109952B2 (en) * 2002-06-11 2006-09-19 Samsung Sdi Co., Ltd. Light emitting display, light emitting display panel, and driving method thereof
KR100926634B1 (ko) * 2008-05-26 2009-11-11 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
KR101791664B1 (ko) * 2010-10-28 2017-11-21 삼성디스플레이 주식회사 유기전계발광 표시장치
CN103594059B (zh) * 2013-11-29 2017-01-11 中国科学院上海高等研究院 有源矩阵有机发光二极管像素驱动电路及其驱动方法
TWI498873B (zh) * 2013-12-04 2015-09-01 Au Optronics Corp 有機發光二極體電路及其驅動方法
KR102457757B1 (ko) * 2015-10-28 2022-10-24 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
CN105427803B (zh) * 2016-01-04 2018-01-02 京东方科技集团股份有限公司 像素驱动电路、方法、显示面板和显示装置
CN105427806B (zh) * 2016-01-06 2018-10-23 京东方科技集团股份有限公司 像素电路、显示基板及显示装置、驱动显示基板的方法
CN205920745U (zh) * 2016-08-22 2017-02-01 京东方科技集团股份有限公司 像素电路、显示面板及显示设备
CN106910468B (zh) * 2017-04-28 2019-05-10 上海天马有机发光显示技术有限公司 显示面板、显示装置及像素电路的驱动方法
CN107146577B (zh) * 2017-06-26 2019-08-09 武汉天马微电子有限公司 一种像素电路、其驱动方法、显示面板及显示装置
CN107274830B (zh) * 2017-07-12 2019-07-02 上海天马有机发光显示技术有限公司 一种像素电路、其驱动方法及有机电致发光显示面板
CN116030764A (zh) * 2017-08-25 2023-04-28 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN109599062A (zh) * 2017-09-30 2019-04-09 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
KR102470378B1 (ko) * 2017-11-30 2022-11-23 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 발광 표시 장치
CN110021273B (zh) * 2018-01-10 2021-12-03 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN108206008B (zh) * 2018-01-11 2019-12-31 京东方科技集团股份有限公司 像素电路、驱动方法、电致发光显示面板及显示装置
CN110176213B (zh) * 2018-06-08 2023-09-26 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN109087610A (zh) * 2018-08-20 2018-12-25 武汉华星光电半导体显示技术有限公司 Amoled像素驱动电路、驱动方法及显示面板
CN109215582A (zh) * 2018-09-28 2019-01-15 昆山国显光电有限公司 显示面板、像素电路的驱动方法及显示装置
KR20200040344A (ko) * 2018-10-08 2020-04-20 삼성디스플레이 주식회사 표시 장치
KR102639185B1 (ko) * 2018-11-07 2024-02-23 삼성디스플레이 주식회사 입력 감지 유닛을 포함하는 표시 장치
KR20200057204A (ko) * 2018-11-16 2020-05-26 엘지디스플레이 주식회사 데이터 구동 회로, 디스플레이 패널 및 디스플레이 장치
CN109285500B (zh) * 2018-12-05 2020-11-13 武汉天马微电子有限公司 像素驱动电路和有机发光显示装置
US10916198B2 (en) * 2019-01-11 2021-02-09 Apple Inc. Electronic display with hybrid in-pixel and external compensation
CN109817165B (zh) * 2019-03-08 2021-04-20 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、显示面板和显示装置
CN109830208B (zh) * 2019-03-28 2020-08-25 厦门天马微电子有限公司 像素电路及其驱动方法、显示面板和显示装置
CN110223640A (zh) * 2019-06-26 2019-09-10 昆山国显光电有限公司 一种像素驱动电路及显示装置
CN110660360B (zh) * 2019-10-12 2021-05-25 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
TWI714317B (zh) * 2019-10-23 2020-12-21 友達光電股份有限公司 畫素電路與相關的顯示裝置
CN112767873B (zh) * 2019-11-01 2022-03-22 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示面板、显示装置
KR102636598B1 (ko) * 2019-12-13 2024-02-13 엘지디스플레이 주식회사 화소 구동 회로를 포함한 전계발광 표시장치
US20210193049A1 (en) * 2019-12-23 2021-06-24 Apple Inc. Electronic Display with In-Pixel Compensation and Oxide Drive Transistors
KR20210114578A (ko) * 2020-03-10 2021-09-24 삼성디스플레이 주식회사 화소 회로
CN111354307B (zh) * 2020-04-09 2022-02-15 武汉天马微电子有限公司 一种像素驱动电路及驱动方法、有机发光显示面板
CN111445854B (zh) * 2020-05-11 2021-11-05 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN111489700B (zh) * 2020-05-29 2022-07-29 武汉天马微电子有限公司 一种显示面板、驱动方法及显示装置
CN111508426B (zh) * 2020-05-29 2022-04-15 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN111710299B (zh) * 2020-06-30 2022-01-07 厦门天马微电子有限公司 一种显示面板、其驱动方法及显示装置
CN111710300B (zh) * 2020-06-30 2021-11-23 厦门天马微电子有限公司 一种显示面板、驱动方法及显示装置
CN111583866B (zh) * 2020-06-30 2021-12-17 武汉天马微电子有限公司 输出控制单元、输出控制电路、显示面板和显示装置
CN117542318A (zh) * 2020-07-15 2024-02-09 武汉华星光电半导体显示技术有限公司 像素电路及其驱动方法、显示装置
CN111754938B (zh) * 2020-07-24 2023-11-28 武汉华星光电半导体显示技术有限公司 像素电路及其驱动方法、显示装置
CN112053661B (zh) * 2020-09-28 2023-04-11 京东方科技集团股份有限公司 像素电路、像素驱动方法、显示面板和显示装置
CN117995090A (zh) * 2020-10-15 2024-05-07 厦门天马微电子有限公司 显示面板及其驱动方法以及显示装置
CN112150964B (zh) * 2020-10-23 2024-04-09 厦门天马微电子有限公司 显示面板及其驱动方法以及显示装置
CN112420794B (zh) * 2020-11-18 2023-04-14 京东方科技集团股份有限公司 显示基板和显示装置
KR20220072109A (ko) * 2020-11-24 2022-06-02 삼성디스플레이 주식회사 표시 장치
CN112382235A (zh) * 2020-12-01 2021-02-19 合肥维信诺科技有限公司 一种像素电路及其控制方法、显示面板
KR20220097678A (ko) * 2020-12-30 2022-07-08 삼성디스플레이 주식회사 디스플레이 장치
CN112992062B (zh) * 2021-03-16 2022-06-28 上海天马微电子有限公司 显示面板及显示装置
CN113140179B (zh) * 2021-04-12 2022-08-05 武汉华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法、显示面板
CN112992071A (zh) * 2021-04-22 2021-06-18 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN114514573B (zh) * 2021-07-30 2022-08-09 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置

Also Published As

Publication number Publication date
CN114514573B (zh) 2022-08-09
US20240169905A1 (en) 2024-05-23
US20240062721A1 (en) 2024-02-22
US20240087514A1 (en) 2024-03-14
WO2023005694A1 (zh) 2023-02-02
CN113838419A (zh) 2021-12-24
CN114627807A (zh) 2022-06-14
WO2023005648A1 (zh) 2023-02-02
WO2023005695A1 (zh) 2023-02-02
WO2023005660A1 (zh) 2023-02-02
WO2023005661A1 (zh) 2023-02-02
CN115691422A (zh) 2023-02-03
CN115691421A (zh) 2023-02-03
CN113838419B (zh) 2022-07-15
WO2023004813A1 (zh) 2023-02-02
US20240135875A1 (en) 2024-04-25
CN114514573A (zh) 2022-05-17
US20240144870A1 (en) 2024-05-02

Similar Documents

Publication Publication Date Title
CN113314073B (zh) 显示面板及显示装置
CN115691407A (zh) 像素驱动电路、像素驱动方法和显示装置
CN113012643B (zh) 显示面板及其驱动方法和显示装置
US11030959B2 (en) Pixel circuit and driving method thereof, and display device
EP4280201A1 (en) Pixel driving circuit and driving method therefor, and display panel
US11657759B2 (en) Pixel circuit and method of driving the same, display panel
CN104871233B (zh) 显示设备、用于驱动显示设备的方法以及电子装置
CN101908309B (zh) 显示设备、电子装置、操作像素发光和显示图像的方法
KR20190067956A (ko) 화소 및 이를 포함하는 표시 장치
US20240169904A1 (en) Pixel circuit, driving method and display device
US20240078976A1 (en) Pixel circuit and driving method therefor, and display apparatus
US20230206849A1 (en) Pixel circuit, pixel driving method, display substrate and display device
JP7090412B2 (ja) 画素回路、表示装置、画素回路の駆動方法および電子機器
EP3660825A1 (en) Pixel circuit and drive method therefor, display panel and display apparatus
CN114023262A (zh) 像素驱动电路及显示面板
CN113990257A (zh) 像素电路、驱动方法和显示装置
US11302245B2 (en) Pixel circuit, driving method thereof, and display device
WO2024046066A1 (zh) 像素电路、像素驱动方法、显示基板和显示装置
US20240135872A1 (en) Pixel circuit, driving method thereof, display substrate and display device
CN114842806B (zh) 像素驱动电路及其驱动方法、显示面板和显示装置
US20220199013A1 (en) Display device
CN111462700A (zh) 主动发光型显示像素电路、显示方法及主动型发光显示器
CN115294939A (zh) 像素电路
WO2022110220A1 (zh) 像素电路、其驱动方法及显示装置
CN112331136A (zh) 显示面板驱动电路及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination