CN114627807A - 像素电路、驱动方法和显示装置 - Google Patents

像素电路、驱动方法和显示装置 Download PDF

Info

Publication number
CN114627807A
CN114627807A CN202110897272.6A CN202110897272A CN114627807A CN 114627807 A CN114627807 A CN 114627807A CN 202110897272 A CN202110897272 A CN 202110897272A CN 114627807 A CN114627807 A CN 114627807A
Authority
CN
China
Prior art keywords
circuit
control
electrically connected
transistor
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110897272.6A
Other languages
English (en)
Inventor
王丽
刘利宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN114627807A publication Critical patent/CN114627807A/zh
Priority to US18/279,621 priority Critical patent/US20240144870A1/en
Priority to PCT/CN2022/105233 priority patent/WO2023005661A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种像素电路、驱动方法和显示装置。像素电路包括发光元件、驱动电路、控制电路、第一初始化电路、第一发光控制电路和第二发光控制电路，控制电路在第一扫描信号的控制下，控制驱动电路的控制端与连接节点电连接；第一初始化电路在复位控制信号的控制下，将第一初始电压写入连接节点；述第一发光控制电路在第一发光控制信号的控制下，控制第一电压端与驱动电路的第一端之间连通；第二发光控制电路在第二发光控制信号的控制下，控制驱动电路的第二端与发光元件的第一极之间连通。本发明能够改善驱动电路中的驱动晶体管的磁滞现象。

Description

像素电路、驱动方法和显示装置
相关申请的交叉引用
本申请主张在2021年7月30日提交的申请号为PCT/CN2021/109890的优先权，其全部内容通过引用包含于此。
技术领域
本发明涉及显示技术领域，尤其涉及一种像素电路、驱动方法和显示装置。
背景技术
相关的显示面板在工作时，像素电路包括的驱动电路中的驱动晶体管的磁滞会导致驱动晶体管的特性反应较迟钝，从而影响显示。
发明内容
本发明的主要目的在于提供一种像素电路、驱动方法和显示装置，提供一种新的LTPO(低温多晶氧化物)像素电路的结构。
为了达到上述目的，本发明实施例提供了一种像素电路，包括发光元件、驱动电路、控制电路、第一初始化电路、第一发光控制电路和第二发光控制电路，其中，
所述控制电路分别与第一扫描线、所述驱动电路的控制端和连接节点电连接，用于在所述第一扫描线提供的第一扫描信号的控制下，控制所述驱动电路的控制端与所述连接节点电连接；
所述第一初始化电路分别与复位控制线、所述连接节点和第一初始电压线电连接，用于在所述复位控制线提供的复位控制信号的控制下，将第一初始电压线提供的第一初始电压写入所述连接节点；
所述第一发光控制电路分别与第一发光控制线、第一电压端和所述驱动电路的第一端电连接，用于在所述第一发光控制线提供的第一发光控制信号的控制下，控制所述第一电压端与所述驱动电路的第一端之间连通；
所述第二发光控制电路分别与第二发光控制线、所述驱动电路的第二端和发光元件的第一极电连接，用于在所述第二发光控制线提供的第二发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件的第一极之间连通；
所述驱动电路用于在其控制端的电位的控制下，控制所述驱动电路的第一端与所述驱动电路的第二端之间连通。
可选的，本发明至少一实施例所述的像素电路还包括复位电路；
所述复位电路分别与复位控制线和所述驱动电路的第一端电连接，用于在所述复位控制信号的控制下，对所述驱动电路的第一端的电位进行初始化；或者，
所述复位电路分别与复位控制线和所述驱动电路的第二端电连接，用于在所述复位控制信号的控制下，对所述驱动电路的第二端的电位进行初始化。
可选的，所述复位电路包括第一晶体管；
所述第一晶体管的控制极与所述复位控制线电连接，所述第一晶体管的第一极与复位电压线电连接，所述第一晶体管的第二极与所述驱动电路的第一端或所述驱动电路的第二端电连接；所述复位电压线用于提供复位电压。
可选的，所述复位电路包括第一晶体管；
所述第一晶体管的控制极和所述第一晶体管的第一极与所述复位控制线电连接，所述第一晶体管的第二极与所述驱动电路的第一端或所述驱动电路的第二端电连接。
可选的，所述第一发光控制电路包括第二晶体管，所述第二发光控制电路包括第三晶体管；
所述第二晶体管的控制极与所述第一发光控制线电连接，所述第二晶体管的第一极与所述第一电压端电连接，所述第二晶体管的第二极与所述驱动电路的第一端电连接；
所述第三晶体管的控制极与所述第二发光控制线电连接，所述第三晶体管的第一极与所述驱动电路的第二端电连接，所述第三晶体管的第二极与所述发光元件的第一极电连接。
可选的，所述第一发光控制线与所述第二发光控制线为不同的发光控制线；或者，
所述第一发光控制线与所述第二发光控制线为相同的发光控制线。
可选的，所述控制电路包括第四晶体管；
所述第四晶体管的控制极与所述第一扫描线电连接，所述第四晶体管的第一极与所述驱动电路的控制端电连接，所述第四晶体管的第二极与所述连接节点电连接；
所述第四晶体管为氧化物薄膜晶体管。
可选的，本发明至少一实施例所述的像素电路还包括第二初始化电路；
所述第二初始化电路分别与初始控制线、第二初始电压线和发光元件的第一极电连接，用于在初始控制线提供的初始控制信号的控制下，将第二初始电压线提供的第二初始电压写入所述发光元件的第一极。
可选的，所述第二初始化电路包括第五晶体管；
所述第五晶体管的控制极与所述初始控制线电连接，所述第五晶体管的第一极与所述第二初始电压线电连接，所述第五晶体管的第二极与所述发光元件的第一极电连接；
所述第五晶体管为氧化物薄膜晶体管；所述初始控制线为所述第一发光控制线或所述第二发光控制线。
可选的，本发明至少一实施例所述的像素电路还包括补偿控制电路、数据写入电路和储能电路；
所述补偿控制电路分别与第二扫描线、所述连接节点和所述驱动电路的第二端电连接，用于在所述第二扫描线提供的第二扫描信号的控制下，控制所述连接节点和所述驱动电路的第二端之间连通；
所述数据写入电路分别与第二扫描线、数据线和所述驱动电路的第一端电连接，用于在所述第二扫描信号的控制下，将数据线上的数据电压写入所述驱动电路的第一端；
所述储能电路与所述驱动电路的控制端电连接，用于储存电能。
可选的，所述第一初始化电路包括第六晶体管，所述补偿控制电路包括第七晶体管，所述数据写入电路包括第八晶体管，所述驱动电路包括驱动晶体管，所述储能电路包括存储电容；
所述第六晶体管的控制极与所述复位控制线电连接，所述第六晶体管的第一极与第一初始电压线电连接，所述第六晶体管的第二极与所述连接节点电连接；
所述第七晶体管的控制极与所述第二扫描线电连接，所述第七晶体管的第一极与所述连接节点电连接，所述第七晶体管的第二极与所述驱动晶体管的第二极电连接；
所述第八晶体管的控制极与所述第二扫描线电连接，所述第八晶体管的第一极与所述数据线电连接，所述第八晶体管的第二极与所述驱动晶体管的第一极电连接；
所述存储电容的第一端与所述驱动晶体管的控制极电连接，所述存储电容的第二端与所述第一电压端电连接。
本发明实施例还提供一种驱动方法，应用于上述的像素电路，显示周期包括初始化阶段；所述驱动方法包括：
在所述初始化阶段，第一初始化电路在复位控制信号的控制下，将第一初始电压写入连接节点，控制电路在所述第一扫描信号的控制下，控制驱动电路的控制端与所述连接节点电连接，以将第一初始电压写入所述驱动电路的控制端，并使得在所述初始化阶段结束时，所述驱动电路中的驱动晶体管处于预定偏置状态。
可选的，所述预定偏置状态为关态偏置状态；所述驱动方法还包括：
在所述初始化阶段，第二发光控制电路在第二发光控制信号的控制下，控制所述驱动电路的第二端与发光元件的第一极之间连通；
在所述初始化阶段开始时，驱动电路在其控制端的电位的控制下，控制所述驱动电路的第一端与所述驱动电路的第二端之间连通，以改变所述驱动电路的第一端的电位，直至驱动电路包括的驱动晶体管关断，所述驱动晶体管处于关态偏置状态。
可选的，所述预定偏置状态为所述驱动方法还包括：
在所述初始化阶段，第一发光控制电路在第一发光控制信号的控制下，控制所述驱动电路的第一端与第一电压端之间连通，以使得所述驱动电路中的驱动晶体管处于开态偏置状态。
可选的，所述像素电路还包括数据写入电路，所述显示周期还包括设置于所述初始化阶段之后的数据写入阶段；所述驱动方法还包括：
在所述数据写入阶段，数据写入电路在第二扫描线的控制下，将数据线上的数据电压写入所述驱动电路的第一端。
可选的，所述像素电路还包括第二初始化电路；所述驱动方法还包括：
所述第二初始化电路在初始控制信号的控制下，将第二初始电压写入所述发光元件的第一极，以控制发光元件不发光。
本发明实施例还提供了一种驱动方法，应用于上述的像素电路，所述像素电路还包括复位电路；第一发光控制线和第二发光控制线为相同的发光控制线；显示周期包括初始化阶段；
所述驱动方法包括：
在所述初始化阶段，第一初始化电路在复位控制信号的控制下，将第一初始电压写入连接节点，控制电路在所述第一扫描信号的控制下，控制驱动电路的控制端与所述连接节点电连接，以将第一初始电压写入所述驱动电路的控制端；所述复位电路在复位控制信号的控制下，对所述驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化。
可选的，所述像素电路还包括数据写入电路，所述显示周期还包括设置于所述初始化阶段之后的数据写入阶段；所述驱动方法还包括：
在所述数据写入阶段，数据写入电路在第二扫描线的控制下，将数据线上的数据电压写入所述驱动电路的第一端。
可选的，所述像素电路还包括第二初始化电路；所述驱动方法还包括：
所述第二初始化电路在初始控制信号的控制下，将第二初始电压写入所述发光元件的第一极，以控制发光元件不发光。
本发明实施例还提供了一种显示装置，包括上述的像素电路。
本发明实施例所述的像素电路、驱动方法和显示装置能够改善驱动电路中的驱动晶体管的磁滞现象。
附图说明
图1是本发明至少一实施例所述的像素电路的结构图；
图2是本发明至少一实施例所述的像素电路的结构图；
图3是本发明至少一实施例所述的像素电路的结构图；
图4是本发明至少一实施例所述的像素电路的结构图；
图5是本发明至少一实施例所述的像素电路的结构图；
图6是本发明至少一实施例所述的像素电路的结构图；
图7是本发明至少一实施例所述的像素电路的电路图；
图8是图7所示的像素电路的至少一实施例的一种工作时序图；
图9是图7所示的像素电路的至少一实施例的另外一种工作时序图；
图10是本发明至少一实施例所述的像素电路的电路图；
图11是本发明至少一实施例所述的像素电路的电路图；
图12是本发明至少一实施例所述的像素电路的电路图；
图13是图12所示的像素电路的至少一实施例的工作时序图；
图14是本发明至少一实施例所述的像素电路的电路图；
图15是图14所示的像素电路的至少一实施例的工作时序图；
图16是本发明至少一实施例所述的像素电路的电路图；
图17是本发明至少一实施例所述的像素电路的电路图；
图18是图17所示的像素电路的至少一实施例的工作时序图；
图19是本发明至少一实施例所述的像素电路的电路图；
图20是图19所示的像素电路的至少一实施例的工作时序图；
图21是本发明至少一实施例所述的像素电路的电路图；
图22是本发明至少一实施例所述的显示装置中的像素电路的分布图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。
在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述第一极可以为漏极，所述第二极可以为源极；或者，所述第一极可以为源极，所述第二极可以为漏极。
如图1所示，本发明实施例所述的像素电路包括发光元件10、驱动电路11、控制电路12、第一初始化电路13、第一发光控制电路14和第二发光控制电路15，其中，
所述控制电路12分别与第一扫描线S1、所述驱动电路11的控制端和连接节点N0电连接，用于在所述第一扫描线S1提供的第一扫描信号的控制下，控制所述驱动电路11的控制端与所述连接节点N0电连接；
所述第一初始化电路13分别与复位控制线R1、所述连接节点N0和第一初始电压线电连接，用于在所述复位控制线R1提供的复位控制信号的控制下，将第一初始电压线提供的第一初始电压Vi1写入所述连接节点N0；
所述第一发光控制电路14分别与第一发光控制线E1、第一电压端V1和所述驱动电路11的第一端电连接，用于在所述第一发光控制线E1提供的第一发光控制信号的控制下，控制所述第一电压端V1与所述驱动电路11的第一端之间连通；
所述第二发光控制电路15分别与第二发光控制线E2、所述驱动电路11的第二端和发光元件10的第一极电连接，用于在所述第二发光控制线E2提供的第二发光控制信号的控制下，控制所述驱动电路11的第二端与所述发光元件10的第一极之间连通；
所述驱动电路11用于在其控制端的电位的控制下，控制所述驱动电路11的第一端与所述驱动电路11的第二端之间连通。
本发明实施例所述的像素电路在工作时，在数据电压写入驱动电路的第一端之前，在初始化阶段，控制电路12和第一初始化电路13配合将第一初始电压Vi1写入驱动电路11的控制端，所述第一发光控制电路14或所述第二发光控制电路15工作以对驱动电路11包括的驱动晶体管的源极的电位进行初始化，以能够改善所述驱动晶体管的磁滞现象。
在一种情况下，本发明实施例所述的像素电路在工作时，显示周期包括初始化阶段；
在所述初始化阶段，第一初始化电路在复位控制信号的控制下，将第一初始电压写入连接节点，控制电路在所述第一扫描信号的控制下，控制驱动电路的控制端与所述连接节点电连接，以将第一初始电压写入所述驱动电路的控制端；第二发光控制电路在第二发光控制信号的控制下，控制所述驱动电路的第二端与发光元件的第一极之间连通；
在所述初始化阶段开始时，驱动电路在其控制端的电位的控制下，控制所述驱动电路的第一端与所述驱动电路的第二端之间连通，以改变所述驱动电路的第一端的电位，直至驱动电路包括的驱动晶体管关断，以对所述驱动电路的第一端的电位进行初始化。
在另一种情况下，本发明实施例所述的像素电路在工作时，显示周期包括初始化阶段；
在所述初始化阶段，第一初始化电路在复位控制信号的控制下，将第一初始电压写入连接节点，控制电路在所述第一扫描信号的控制下，控制驱动电路的控制端与所述连接节点电连接，以将第一初始电压写入所述驱动电路的控制端；第一发光控制电路在第一发光控制信号的控制下，控制所述驱动电路的第一端与第一电压端之间连通，以对所述驱动电路的第一端的电位进行初始化。
可选的，本发明至少一实施例所述的像素电路还可以包括复位电路；
所述复位电路分别与复位控制线和所述驱动电路的第一端电连接，用于在所述复位控制信号的控制下，对所述驱动电路的第一端的电位进行初始化；或者，
所述复位电路分别与复位控制线和所述驱动电路的第二端电连接，用于在所述复位控制信号的控制下，对所述驱动电路的第二端的电位进行初始化。
在本发明至少一实施例中，在初始化阶段，也可以通过复位电路在复位控制信号的控制下，对所述驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化，以改善驱动电路中的驱动晶体管的磁滞现象。
如图2所示，在图1所示的像素电路的至少一实施例的基础上，本发明至少一实施例所述的像素电路还可以包括复位电路20；
所述复位电路20分别与复位控制线R1和所述驱动电路11的第一端电连接，用于在所述复位控制信号的控制下，对所述驱动电路11的第一端的电位进行初始化。
如图3所示，在图1所示的像素电路的至少一实施例的基础上，本发明至少一实施例所述的像素电路还可以包括复位电路20；
所述复位电路20分别与复位控制线R1和所述驱动电路11的第二端电连接，用于在所述复位控制信号的控制下，对所述驱动电路11的第二端的电位进行初始化。
可选的，所述复位电路包括第一晶体管；
所述第一晶体管的控制极与所述复位控制线电连接，所述第一晶体管的第一极与复位电压线电连接，所述第一晶体管的第二极与所述驱动电路的第一端或所述驱动电路的第二端电连接；所述复位电压线用于提供复位电压。
可选的，所述复位电路包括第一晶体管；
所述第一晶体管的控制极和所述第一晶体管的第一极与所述复位控制线电连接，所述第一晶体管的第二极与所述驱动电路的第一端或所述驱动电路的第二端电连接。
在本发明至少一实施例中，所述第一发光控制电路包括第二晶体管，所述第二发光控制电路包括第三晶体管；
所述第二晶体管的控制极与所述第一发光控制线电连接，所述第二晶体管的第一极与所述第一电压端电连接，所述第二晶体管的第二极与所述驱动电路的第一端电连接；
所述第三晶体管的控制极与所述第二发光控制线电连接，所述第三晶体管的第一极与所述驱动电路的第二端电连接，所述第三晶体管的第二极与所述发光元件的第一极电连接。
在具体实施时，所述第一发光控制线与所述第二发光控制线可以为不同的发光控制线；或者，
所述第一发光控制线与所述第二发光控制线可以为相同的发光控制线。
可选的，所述控制电路包括第四晶体管；
所述第四晶体管的控制极与所述第一扫描线电连接，所述第四晶体管的第一极与所述驱动电路的控制端电连接，所述第四晶体管的第二极与所述连接节点电连接；
所述第四晶体管为氧化物薄膜晶体管，以减少驱动电路的控制端的漏电，能够在低频工作时保证第一节点的电压的稳定性，利于提升显示质量，提升显示均一性，减轻Flicker(闪烁)。
本发明至少一实施例所述的像素电路还可以包括第三初始化电路；
所述第三初始化电路分别与初始控制线、第二初始电压线和发光元件的第一极电连接，用于在初始控制线提供的初始控制信号的控制下，将第二初始电压线提供的第二初始电压写入所述发光元件的第一极，以使得所述发光元件不发光，并清除所述发光元件的第一极残留的电荷。
可选的，所述第二初始化电路包括第五晶体管；
所述第五晶体管的控制极与所述初始控制线电连接，所述第五晶体管的第一极与所述第二初始电压线电连接，所述第五晶体管的第二极与所述发光元件的第一极电连接；
所述第五晶体管为氧化物薄膜晶体管；所述初始控制线为所述第一发光控制线或所述第二发光控制线。
在本发明至少一实施例中，所述第五晶体管可以为p型晶体管，第五晶体管的控制极可以为第一发光控制线或第二发光控制线，由于第一发光控制信号和第二发光控制线本身就是高频信号，可以方便的对发光元件的第一极进行高频复位，解决闪烁问题。
本发明至少一实施例所述的像素电路还可以包括补偿控制电路、数据写入电路和储能电路；
所述补偿控制电路分别与第二扫描线、所述连接节点和所述驱动电路的第二端电连接，用于在所述第二扫描线提供的第二扫描信号的控制下，控制所述连接节点和所述驱动电路的第二端之间连通；
所述数据写入电路分别与第二扫描线、数据线和所述驱动电路的第一端电连接，用于在所述第二扫描信号的控制下，将数据线上的数据电压写入所述驱动电路的第一端；
所述储能电路与所述驱动电路的控制端电连接，用于储存电能。
本发明至少一实施例所述的像素电路在工作时，在设置于初始化阶段之后的数据写入阶段，数据写入电路在第二扫描信号的控制下，将数据电压写入驱动电路的第一端，补偿控制电路在第二扫描信号的控制下，控制所述连接节点和所述驱动电路的第二端之间连通；控制电路在第一扫描信号的控制下，控制所述驱动电路的控制端与所述连接节点电连接，以将数据电压写入驱动电路的控制端；
并在所述数据写入阶段开始时，驱动电路中的驱动晶体管导通，以改变驱动电路的控制端的电位，直至所述驱动晶体管关断，此时，驱动电路的控制端的电位与驱动晶体管的阈值电压相关。
可选的，所述第一初始化电路包括第六晶体管，所述补偿控制电路包括第七晶体管，所述数据写入电路包括第八晶体管，所述驱动电路包括驱动晶体管，所述储能电路包括存储电容；
所述第六晶体管的控制极与所述复位控制线电连接，所述第六晶体管的第一极与第一初始电压线电连接，所述第六晶体管的第二极与所述连接节点电连接；
所述第七晶体管的控制极与所述第二扫描线电连接，所述第七晶体管的第一极与所述连接节点电连接，所述第七晶体管的第二极与所述驱动晶体管的第二极电连接；
所述第八晶体管的控制极与所述第二扫描线电连接，所述第八晶体管的第一极与所述数据线电连接，所述第八晶体管的第二极与所述驱动晶体管的第一极电连接；
所述存储电容的第一端与所述驱动晶体管的控制极电连接，所述存储电容的第二端与所述第一电压端电连接。
如图4所示，在图1所示的像素电路的至少一实施例的基础上，本发明至少一实施例所述的像素电路还可以包括第二初始化电路41、补偿控制电路42、数据写入电路43和储能电路44；
所述第二初始化电路41分别与初始控制线S0、第二初始电压线和发光元件10的第一极电连接，用于在初始控制线S0提供的初始控制信号的控制下，将第二初始电压线提供的第二初始电压Vi2写入所述发光元件10的第一极；
所述补偿控制电路42分别与第二扫描线S2、所述连接节点N0和所述驱动电路11的第二端电连接，用于在所述第二扫描线S2提供的第二扫描信号的控制下，控制所述连接节点N0和所述驱动电路11的第二端之间连通；
所述数据写入电路43分别与第二扫描线S2、数据线D1和所述驱动电路11的第一端电连接，用于在所述第二扫描信号的控制下，将数据线D1上的数据电压写入所述驱动电路11的第一端；
所述储能电路44与所述驱动电路11的控制端电连接，用于储存电能。
在图4所示的像素电路的至少一实施例中，第一发光控制线E1与第二发光控制线E2为不同的发光控制线。
在图4所示的像素电路的至少一实施例中，所述初始控制线S0可以为第二扫描线，或者，所述初始控制线S0可以为第一发光控制线或第二发光控制线。
如图5所示，在图2所示的像素电路的至少一实施例的基础上，本发明至少一实施例所述的像素电路还可以包括第二初始化电路41、补偿控制电路42、数据写入电路43和储能电路44；
所述第二初始化电路41分别与初始控制线S0、第二初始电压线和发光元件10的第一极电连接，用于在初始控制线S0提供的初始控制信号的控制下，将第二初始电压线提供的第二初始电压Vi2写入所述发光元件10的第一极；
所述补偿控制电路42分别与第二扫描线S2、所述连接节点N0和所述驱动电路11的第二端电连接，用于在所述第二扫描线S2提供的第二扫描信号的控制下，控制所述连接节点N0和所述驱动电路11的第二端之间连通；
所述数据写入电路43分别与第二扫描线S2、数据线D1和所述驱动电路11的第一端电连接，用于在所述第二扫描信号的控制下，将数据线D1上的数据电压写入所述驱动电路11的第一端；
所述储能电路44与所述驱动电路11的控制端电连接，用于储存电能。
在图5所示的像素电路的至少一实施例中，第一发光控制线E1和第一发光控制线E2可以为相同的发光控制线，但不以此为限。
在图5所示的像素电路的至少一实施例中，所述初始控制线S0可以为第二扫描线，或者，所述初始控制线S0可以为第一发光控制线或第二发光控制线。
如图6所示，在图3所示的像素电路的至少一实施例的基础上，本发明至少一实施例所述的像素电路还可以包括第二初始化电路41、补偿控制电路42、数据写入电路43和储能电路44；
所述第二初始化电路41分别与初始控制线S0、第二初始电压线和发光元件10的第一极电连接，用于在初始控制线S0提供的初始控制信号的控制下，将第二初始电压线提供的第二初始电压Vi2写入所述发光元件10的第一极；
所述补偿控制电路42分别与第二扫描线S2、所述连接节点N0和所述驱动电路11的第二端电连接，用于在所述第二扫描线S2提供的第二扫描信号的控制下，控制所述连接节点N0和所述驱动电路11的第二端之间连通；
所述数据写入电路43分别与第二扫描线S2、数据线D1和所述驱动电路11的第一端电连接，用于在所述第二扫描信号的控制下，将数据线D1上的数据电压写入所述驱动电路11的第一端；
所述储能电路44与所述驱动电路11的控制端电连接，用于储存电能。
在图6所示的像素电路的至少一实施例中，第一发光控制线E1和第一发光控制线E2可以为相同的发光控制线，但不以此为限。
在图6所示的像素电路的至少一实施例中，所述初始控制线S0可以为第二扫描线，或者，所述初始控制线S0可以为第一发光控制线或第二发光控制线。
在本发明至少一实施例中，第一电压端可以为高电压端，第二电压端可以为低电压端，但不以此为限。
如图7所示，在图4所示的像素电路的至少一实施例的基础上，所述第一发光控制电路14包括第二晶体管T2，所述第二发光控制电路15包括第三晶体管T3；所述控制电路12包括第四晶体管T4；所述第二初始化电路41包括第五晶体管T5；所述第一初始化电路13包括第六晶体管T6，所述补偿控制电路42包括第七晶体管T7，所述数据写入电路43包括第八晶体管T8，所述驱动电路11包括驱动晶体管T0，所述储能电路44包括存储电容C；所述发光元件为有机发光二极管O1；
T2的栅极与第一发光控制线E1电连接，T2的源极与高电压端电连接，T2的漏极与T0的源极电连接；所述高电压端用于提供高电压VDD；
T3的栅极与第二发光控制线E1电连接，T3的源极与T0的漏极电连接，T3的漏极与O1的阳极电连接；
T4的栅极与第一扫描线S1电连接，T4的源极与T0的栅极电连接，T4的漏极与连接节点N0电连接；
T5的栅极与第二扫描线S2电连接，T5的源极与第二初始电压线电连接，T5的漏极与O1的阳极电连接；所述第二初始电压线用于提供第二初始电压Vi2；
T6的栅极与复位控制线R1电连接，T6的源极与第一初始电压线电连接，T6的漏极与连接节点N0电连接；所述第一初始电压线用于提供第一初始电压Vi1；
T7的栅极与第二扫描线S2电连接,T7的源极与连接节点N0电连接，T7的漏极与T0的漏极电连接；
T8的栅极与第二扫描线S2电连接，T8的源极与数据线D1电连接，T8的漏极与T0的源极电连接；
C的第一端与T0的栅极电连接，C的第二端与所述高电压端电连接；
O1的阴极与低电压端电连接，所述低电压端用于提供低电压VSS。
在图7所示的像素电路的至少一实施例中，初始控制线为第二扫描线。
在图7所示的像素电路的至少一实施例中，T4为氧化物薄膜晶体管，其他晶体管可以为低温多晶硅薄膜晶体管，但不以此为限。
在图7中，标号为N1的为第一节点，标号为N2的为第二节点，标号为N3的为第三节点；第一节点N1与T0的栅极电连接，第二节点N2与T0的源极电连接，第三节点N3与T0的漏极电连接。
如图8所示，本发明如图7所示的像素电路的至少一实施例在工作时，显示周期包括先后设置的初始化阶段t1、数据写入阶段t2和发光阶段t3；
在初始化阶段t1，E1提供高电压信号，E2提供低电压信号，S1提供高电压信号，S2提供高电压信号，R1提供低电压信号，T6打开，T4打开，T3打开，T2关断，N1的电位被初始化为Vi1，T0的源极电位由于漏电而降低，直至T0的源极的电位(也即N2的电位)变为Vi1-Vth，T0处于关态偏置(off-bias)状态，Vth为T0的阈值电压；
在数据写入阶段t2，E1提供高电压信号，E2提供高电压信号，S1提供高电压信号，S2提供低电压信号，R1提供高电压信号，T7、T8和T4打开，D1上的数据电压Vdata写入N2；
在数据写入阶段t2开始时，T0打开，以通过Vdata为C充电，改变T0的栅极的电位，直至T0关断，此时N1的电位为Vdata+Vth；
在发光阶段t3，E1提供低电压信号，E2提供低电压信号，S1提供低电压信号，S2提供高电压信号，S3提供高电压信号，T2和T3打开，T0打开，以驱动O1发光。
本发明如图7所示的像素电路的至少一实施例在工作时，在数据写入之前，T0处于关态偏置状态，确保每个像素电路中的驱动晶体管都是从关态偏置状态开始充电和补偿的，而不受上一帧数据电压的影响，可以消除T0的磁滞的影响，改善残像和响应时间。
如图8所示，E1提供的第一发光控制信号的脉宽需要大于S1提供的第一扫描信号的脉宽，也即，E1提供的第一发光控制信号的电位持续为高电压的时间段，包含S1提供的第一扫描信号的电位持续为高电压的时间段，保证当T4打开时，T2关断。
如图8所示，S1提供的第一扫描信号的电位持续为高电压的时间段需要包含R1提供的复位控制信号的电位持续为低电压的时间段，以及，S2提供的第二扫描信号的电位持续为低电压的时间段，以保证在进行初始化阶段和数据写入阶段，S1提供的第一扫描信号可以控制T4打开，以便在初始化阶段对N1的电位进行初始化，并便于在数据写入阶段补偿驱动晶体管T0的阈值电压。
如图8所示，E2提供的第二发光控制信号的电位持续为高电压的时间段需要包含S2提供的第二扫描信号的电位持续为低电压的时间时间段，以保证在数据写入阶段，E2提供的第二发光控制信号能够控制T3关断，保证O1不发光。
在本发明至少一实施例中，在图8所示的时序图中，E1提供的第一发光控制信号的上升沿与S1提供的第一扫描信号的上升沿之间的最短时间间隔可以为第一预定时间间隔，E1提供的第一发光控制信号的上升沿与R1提供的复位控制信号的下降沿之间的最短时间间隔可以为第二预定时间间隔，所述第一预定时间间隔和所述第二预定时间间隔可以大于或等于0.5us而小于或等于1us，但不以此为限；
E2提供的第二发光控制信号的上升沿与S2提供的第二扫描信号的下降沿之间的最短时间间隔可以为第三预定时间间隔，所述第三预定时间间隔可以大于或等于0.5us而小于或等于1us，但不以此为限。
本发明至少一实施例所述的像素电路在工作时，在数据写入阶段开始时，T0打开，因此Vi1的电压值与最小数据电压值之间的电压差需要小于T0的阈值电压Vth。
其中，Vi1的电压值可以大于或等于-6V而小于或等于-2V，例如，Vi1的电压值可以为-2V、-3V、-4V、-5V或-6V等，但不以此为限；
Vi1的电压值与最小数据电压值之间的电压差值可以小于a*Vth，其中，a可以大于或等于2而小于或等于7。例如，a可以为2、4、6或7。
Vth可以大于或等于-5V而小于或等于-2V；例如，Vth可以为-2.5V或-3V等；
VDD的电压值可以大于或等于3V而小于或等于6V，例如，VDD的电压值可以为4.6V；但不以此为限；
VDD的电压值的绝对值可以大于Vth的绝对值的1.5倍，例如，VDD的电压值的绝对值可以为Vth的绝对值的1.6倍、1.8倍、2倍等。
可选的，VSS的电压值可以大于或等于-6V而小于或等于-3V；例如，VSS的电压值可以为-5V、-4V或-3V。
在本发明至少一实施例中，Vi2的电压值可以大于或等于-7V而小于或等于0V。例如，所述第二初始化电压的电压值可以为-6V、-5V、-4V、-3V或-2V；但不以此为限。
可选的，Vi2的电压值与VSS的电压值之间的电压差值需要小于发光元件的启亮电压，以使得当发光元件的第一极接入Vi2时，发光元件不发光。
如图9所示，本发明如图7所示的像素电路的至少一实施例在工作时，显示周期包括先后设置的初始化阶段t1、数据写入阶段t2和发光阶段t3；
在初始化阶段t1，E1提供低电压信号，E2提供高电压信号，S1提供高电压信号，S2提供高电压信号，R1提供低电压信号，T6打开，T4打开，T2打开，T3关断，N1的电位被初始化为Vi1，N2的电位为VDD，此时T0的栅源电压为Vi1-VDD，T0处于开态偏置(on-bias)状态；
在数据写入阶段t2，E1提供高电压信号，E2提供高电压信号，S1提供高电压信号，S2提供低电压信号，R1提供高电压信号，T7、T8和T4打开，D1上的数据电压Vdata写入N2；T5打开，以将Vi2写入O1的阳极，使得O1不发光，并清除O1的阳极残留的电荷；
在数据写入阶段t2开始时，T0打开，以通过Vdata为C充电，改变T0的栅极的电位，直至T0关断，此时N1的电位为Vdata+Vth；
在发光阶段t3，E1提供低电压信号，E2提供低电压信号，S1提供低电压信号，S2提供高电压信号，S3提供高电压信号，T2和T3打开，T0打开，以驱动O1发光。
本发明如图7所示的像素电路的至少一实施例在工作时，在数据写入之前，T0处于开态偏置状态，确保每个像素电路中的驱动晶体管都是从开态偏置状态开始充电和补偿的，而不受上一帧数据电压的影响，可以消除T0的磁滞的影响，改善残像和响应时间。
如图9所示，E2提供的第二发光控制信号的脉宽需要大于S1提供的第一扫描信号的脉宽，也即，E2提供的第二发光控制信号的电位持续为高电压的时间段，包含S1提供的第一扫描信号的电位持续为高电压的时间段，保证当T4打开时，T3关断。
如图9所示，S1提供的第一扫描信号的电位持续为高电压的时间段需要包含R1提供的复位控制信号的电位持续为低电压的时间段，以及，S2提供的第二扫描信号的电位持续为低电压的时间段，以保证在进行初始化阶段和数据写入阶段，S1提供的第一扫描信号可以控制T4打开，以便在初始化阶段对N1的电位进行初始化，并便于在数据写入阶段补偿驱动晶体管T0的阈值电压。
如图9所示，E1提供的第一发光控制信号的电位持续为高电压的时间段需要包含S2提供的第二扫描信号的电位持续为低电压的时间时间段，以保证在数据写入阶段，E1提供的第一发光控制信号能够控制T2关断，保证O1不发光。
在本发明至少一实施例中，在图9所示的时序图中，E2提供的第二发光控制信号的上升沿与S1提供的第一扫描信号的上升沿之间的最短时间间隔可以为第四预定时间间隔，E2提供的第二发光控制信号的上升沿与R1提供的复位控制信号的下降沿之间的最短时间间隔可以为第五预定时间间隔，所述第四预定时间间隔和所述第五预定时间间隔可以大于或等于0.5us而小于或等于1us，但不以此为限；
E1提供的第一发光控制信号的上升沿与S2提供的第二扫描信号的下降沿之间的最短时间间隔可以为第六预定时间间隔，所述第六预定时间间隔可以大于或等于0.5us而小于或等于1us，但不以此为限。
如图10所示，在图4所示的像素电路的至少一实施例的基础上，所述第一发光控制电路14包括第二晶体管T2，所述第二发光控制电路15包括第三晶体管T3；所述控制电路12包括第四晶体管T4；所述第二初始化电路41包括第五晶体管T5；所述第一初始化电路13包括第六晶体管T6，所述补偿控制电路42包括第七晶体管T7，所述数据写入电路43包括第八晶体管T8，所述驱动电路11包括驱动晶体管T0，所述储能电路44包括存储电容C；所述发光元件为有机发光二极管O1；
T2的栅极与第一发光控制线E1电连接，T2的源极与高电压端电连接，T2的漏极与T0的源极电连接；所述高电压端用于提供高电压VDD；
T3的栅极与第二发光控制线E1电连接，T3的源极与T0的漏极电连接，T3的漏极与O1的阳极电连接；
T4的栅极与第一扫描线S1电连接，T4的源极与T0的栅极电连接，T4的漏极与连接节点N0电连接；
T5的栅极与第一发光控制线E1电连接，T5的源极与第二初始电压线电连接，T5的漏极与O1的阳极电连接；所述第二初始电压线用于提供第二初始电压Vi2；
T6的栅极与复位控制线R1电连接，T6的源极与第一初始电压线电连接，T6的漏极与连接节点N0电连接；所述第一初始电压线用于提供第一初始电压Vi1；
T7的栅极与第二扫描线S2电连接,T7的源极与连接节点N0电连接，T7的漏极与T0的漏极电连接；
T8的栅极与第二扫描线S2电连接，T8的源极与数据线D1电连接，T8的漏极与T0的源极电连接；
C的第一端与T0的栅极电连接，C的第二端与所述高电压端电连接；
O1的阴极与低电压端电连接，所述低电压端用于提供低电压VSS。
在图10所示的像素电路的至少一实施例中，T4和T5为氧化物薄膜晶体管，其他晶体管可以为低温多晶硅薄膜晶体管，但不以此为限。
在图10中，标号为N1的为第一节点，标号为N2的为第二节点，标号为N3的为第三节点；第一节点N1与T0的栅极电连接，第二节点N2与T0的源极电连接，第三节点N3与T0的漏极电连接。
图10所示的像素电路的至少一实施例与图7所示的像素电路的至少一实施例的区别在于：
T5为氧化物薄膜晶体管，T5的栅极与E1电连接，在E1提供高电压信号时，T5导通，以对O1的阳极的电位进行复位。通常为了解决闪烁问题，需要高频控制信号对O1的阳极的电位进行复位，而E1提供的第一发光控制信号本身就是高频信号，可以省去将控制T5的栅极的信号变为高频信号带来的功耗增加问题。
如图11所示，在图4所示的像素电路的至少一实施例的基础上，所述第一发光控制电路14包括第二晶体管T2，所述第二发光控制电路15包括第三晶体管T3；所述控制电路12包括第四晶体管T4；所述第二初始化电路41包括第五晶体管T5；所述第一初始化电路13包括第六晶体管T6，所述补偿控制电路42包括第七晶体管T7，所述数据写入电路43包括第八晶体管T8，所述驱动电路11包括驱动晶体管T0，所述储能电路44包括存储电容C；所述发光元件为有机发光二极管O1；
T2的栅极与第一发光控制线E1电连接，T2的源极与高电压端电连接，T2的漏极与T0的源极电连接；所述高电压端用于提供高电压VDD；
T3的栅极与第二发光控制线E1电连接，T3的源极与T0的漏极电连接，T3的漏极与O1的阳极电连接；
T4的栅极与第一扫描线S1电连接，T4的源极与T0的栅极电连接，T4的漏极与连接节点N0电连接；
T5的栅极与第二发光控制线E2电连接，T5的源极与第二初始电压线电连接，T5的漏极与O1的阳极电连接；所述第二初始电压线用于提供第二初始电压Vi2；
T6的栅极与复位控制线R1电连接，T6的源极与第一初始电压线电连接，T6的漏极与连接节点N0电连接；所述第一初始电压线用于提供第一初始电压Vi1；
T7的栅极与第二扫描线S2电连接,T7的源极与连接节点N0电连接，T7的漏极与T0的漏极电连接；
T8的栅极与第二扫描线S2电连接，T8的源极与数据线D1电连接，T8的漏极与T0的源极电连接；
C的第一端与T0的栅极电连接，C的第二端与所述高电压端电连接；
O1的阴极与低电压端电连接，所述低电压端用于提供低电压VSS。
在图10所示的像素电路的至少一实施例中，T4和T5为氧化物薄膜晶体管，其他晶体管可以为低温多晶硅薄膜晶体管，但不以此为限。
在图10中，标号为N1的为第一节点，标号为N2的为第二节点，标号为N3的为第三节点；第一节点N1与T0的栅极电连接，第二节点N2与T0的源极电连接，第三节点N3与T0的漏极电连接。
图10所示的像素电路的至少一实施例与图7所示的像素电路的至少一实施例的区别在于：
T5为氧化物薄膜晶体管，T5的栅极与E2电连接，在E2提供高电压信号时，T5导通，以对O1的阳极的电位进行复位。通常为了解决闪烁问题，需要高频控制信号对O1的阳极的电位进行复位，而E2提供的第二发光控制信号本身就是高频信号，可以省去将控制T5的栅极的信号变为高频信号带来的功耗增加问题。
如图12所示，在图5所示的像素电路的至少一实施例的基础上，所述复位电路20包括第一晶体管T1；所述第一发光控制电路14包括第二晶体管T2，所述第二发光控制电路15包括第三晶体管T3；所述控制电路12包括第四晶体管T4；所述第二初始化电路41包括第五晶体管T5；所述第一初始化电路13包括第六晶体管T6，所述补偿控制电路42包括第七晶体管T7，所述数据写入电路43包括第八晶体管T8，所述驱动电路11包括驱动晶体管T0，所述储能电路44包括存储电容C；所述发光元件为有机发光二极管O1；
T1的栅极与复位控制线R1电连接，T1的源极与复位电压线DR电连接，T1的漏极与T0的源极电连接；所述复位电压线DR用于供复位电压；
T2的栅极与发光控制线E0电连接，T2的源极与高电压端电连接，T2的漏极与T0的源极电连接；所述高电压端用于提供高电压VDD；
T3的栅极与发光控制线E0电连接，T3的源极与T0的漏极电连接，T3的漏极与O1的阳极电连接；
T4的栅极与第一扫描线S1电连接，T4的源极与T0的栅极电连接，T4的漏极与连接节点N0电连接；
T5的栅极与第二扫描线S2电连接，T5的源极与第二初始电压线电连接，T5的漏极与O1的阳极电连接；所述第二初始电压线用于提供第二初始电压Vi2；
T6的栅极与复位控制线R1电连接，T6的源极与第一初始电压端电连接，T6的漏极与连接节点N0电连接；所述第一初始电压端用于提供第一初始电压Vi1；
T7的栅极与第二扫描线S2电连接,T7的源极与连接节点N0电连接，T7的漏极与T0的漏极电连接；
T8的栅极与第二扫描线S2电连接，T8的源极与数据线D1电连接，T8的漏极与T0的源极电连接；
C的第一端与T0的栅极电连接，C的第二端与所述高电压端电连接；
O1的阴极与低电压端电连接，所述低电压端用于提供低电压VSS。
在图12所示的像素电路的至少一实施例中，第一发光控制线和第二发光控制线为同一发光控制线E0。
在图12所示的像素电路的至少一实施例中，T4为氧化物薄膜晶体管，其他晶体管可以为低温多晶硅薄膜晶体管，但不以此为限。
在图12中，标号为N1的为第一节点，标号为N2的为第二节点，标号为N3的为第三节点；第一节点N1与T0的栅极电连接，第二节点N2与T0的源极电连接，第三节点N3与T0的漏极电连接。
在本发明所述的像素电路的至少一实施例中，DR提供的复位电压可以为低电压信号，但不以此为限；例如，所述复位电压可以为Vi1、Vi2或VSS；此时复位电压的电压值可以大于或等于-6V而小于或等于-2V；例如，所述复位电压的电压值可以等于-6V、-5V、-4V、-3V或-2V；但不以此为限；
DR提供的复位电压也可以为高电压信号，此时，复位电压的电压值可以大于或等于4V而小于或等于10V；例如，所述复位电压的电压值可以为4V、5V、6V、7V、8V、9V或10V，但不以此为限。
本发明所述的像素电路的至少一实施例在工作时，当在初始化阶段，T0处于关态偏置状态时，所述复位电压的电压值小于最小数据电压值，确保当驱动电路的第一端接入所有数据电压时，都能从更低的电压状态开始工作；
当在初始化阶段，T0处于开态偏置状态时，所述复位电压的电压值大于最大数据电压值，确保当驱动电路的第一端接入所有数据电压时，能从更高的电压状态开始工作。
如图13所示，本发明图12所示的像素电路的至少一实施例在工作时，显示周期包括先后设置的初始化阶段t1、数据写入阶段t2和发光阶段t3；
在初始化阶段t1，E0提供高电压信号，S1提供高电压信号，R1提供低电压信号，S2提供高电压信号，T6、T4和T1都开启，Vi写入N1，同时复位电压写入N2，T0处于关态偏置状态；
在数据写入阶段t2，E0提供高电压信号，S1提供高电压信号，R1提供高电压信号，S2提供低电压信号，T7、T8和T4打开，D1上的数据电压Vdata写入N2；T5打开，以将Vi2写入O1的阳极，使得O1不发光，并清除O1的阳极残留的电荷；
在数据写入阶段t2开始时，T0打开，以通过Vdata为C充电，改变N1的电位，直至N1的电位变为Vdata+Vth，T0关断；
在发光阶段t3，E0提供低电压信号，S1提供低电压信号，S2提供高电压信号，R1提供高电压信号，T2、T0和T3打开，T0驱动O1发光。
本发明图12所示的像素电路的至少一实施例在工作时，在初始化阶段t1，T0处于关断状态，确保每个像素电路都是从关态偏置状态开始充电和补偿的，不受上一帧数据电压的影响，可以消除T0的磁滞的影响，改善残像和响应时间。
如图13所示，E0提供的发光控制信号的脉宽需要大于S1提供的第一扫描信号的脉宽，也即，E0提供的发光控制信号的电位持续为高电压的时间段，包含S1提供的第一扫描信号的电位持续为高电压的时间段，保证当T4打开时，T2和T3关断。
如图13所示，S1提供的第一扫描信号的电位持续为高电压的时间段需要包含R1提供的复位控制信号的电位持续为低电压的时间段，以及，S2提供的第二扫描信号的电位持续为低电压的时间段，以保证在进行初始化阶段和数据写入阶段，S1提供的第一扫描信号可以控制T4打开，以便在初始化阶段对N1的电位进行初始化，并便于在数据写入阶段补偿驱动晶体管T0的阈值电压。
如图13所示，E0提供的发光控制信号的电位持续为高电压的时间段需要包含S2提供的第二扫描信号的电位持续为低电压的时间时间段，以保证在数据写入阶段，E0提供的发光控制信号能够控制T2和T3关断，保证O1不发光。
在本发明至少一实施例中，在图13所示的时序图中，E0提供的发光控制信号的上升沿与S1提供的第一扫描信号的上升沿之间的最短时间间隔可以为第七预定时间间隔，E0提供的发光控制信号的上升沿与R1提供的复位控制信号的下降沿之间的最短时间间隔可以为第八预定时间间隔，所述第七预定时间间隔和所述第八预定时间间隔可以大于或等于0.5us而小于或等于1us，但不以此为限。
在本发明如图14、图17、图19所示的像素电路的至少一实施例工作时，也可以将E0提供的发光控制信号、S1提供的第一扫描信号、R1提供的复位控制信号和S2提供的第二扫描信号的时序设置为如上所述。
如图14所示，在图5所示的像素电路的至少一实施例的基础上，所述复位电路20包括第一晶体管T1；所述第一发光控制电路14包括第二晶体管T2，所述第二发光控制电路15包括第三晶体管T3；所述控制电路12包括第四晶体管T4；所述第二初始化电路41包括第五晶体管T5；所述第一初始化电路13包括第六晶体管T6，所述补偿控制电路42包括第七晶体管T7，所述数据写入电路43包括第八晶体管T8，所述驱动电路11包括驱动晶体管T0，所述储能电路44包括存储电容C；所述发光元件为有机发光二极管O1；
T1的栅极和T1的源极都与复位控制线R1电连接，T1的漏极与T0的源极电连接；
T2的栅极与发光控制线E0电连接，T2的源极与高电压端电连接，T2的漏极与T0的源极电连接；所述高电压端用于提供高电压VDD；
T3的栅极与发光控制线E0电连接，T3的源极与T0的漏极电连接，T3的漏极与O1的阳极电连接；
T4的栅极与第一扫描线S1电连接，T4的源极与T0的栅极电连接，T4的漏极与连接节点N0电连接；
T5的栅极与第二扫描线S2电连接，T5的源极与第二初始电压线电连接，T5的漏极与O1的阳极电连接；所述第二初始电压线用于提供第二初始电压Vi2；
T6的栅极与复位控制线R1电连接，T6的源极与第一初始电压线电连接，T6的漏极与连接节点N0电连接；所述第一初始电压线用于提供第一初始电压Vi1；
T7的栅极与第二扫描线S2电连接,T7的源极与连接节点N0电连接，T7的漏极与T0的漏极电连接；
T8的栅极与第二扫描线S2电连接，T8的源极与数据线D1电连接，T8的漏极与T0的源极电连接；
C的第一端与T0的栅极电连接，C的第二端与所述高电压端电连接；
O1的阴极与低电压端电连接，所述低电压端用于提供低电压VSS。
在图14所示的像素电路的至少一实施例中，第一发光控制线和第二发光控制线为同一发光控制线E0。
在图14所示的像素电路的至少一实施例中，T4为氧化物薄膜晶体管，其他晶体管可以为低温多晶硅薄膜晶体管，但不以此为限。
在图14中，标号为N1的为第一节点，标号为N2的为第二节点，标号为N3的为第三节点；第一节点N1与T0的栅极电连接，第二节点N2与T0的源极电连接，第三节点N3与T0的漏极电连接。
如图15所示，本发明图14所示的像素电路的至少一实施例在工作时，显示周期包括先后设置的初始化阶段t1、数据写入阶段t2和发光阶段t3；
在初始化阶段t1，E0提供高电压信号，S1提供高电压信号，R1提供低电压信号，S2提供高电压信号，T6、T4和T1都开启，Vi1写入N1，同时低电压信号写入N2，T0处于关态偏置状态；
在数据写入阶段t2，E0提供高电压信号，S1提供高电压信号，R1提供高电压信号，S2提供低电压信号，T7、T8和T4打开，D1上的数据电压Vdata写入N2；T5打开，以将Vi2写入O1的阳极，使得O1不发光，并清除O1的阳极残留的电荷；
在数据写入阶段t2开始时，T0打开，以通过Vdata为C充电，改变N1的电位，直至N1的电位变为Vdata+Vth，T0关断；
在发光阶段t3，E0提供低电压信号，S1提供低电压信号，S2提供高电压信号，R1提供高电压信号，T2、T0和T3打开，T0驱动O1发光。
本发明图14所示的像素电路的至少一实施例在工作时，在初始化阶段t1，T0处于关断状态，确保每个像素电路都是从关态偏置状态开始充电和补偿的，不受上一帧数据电压的影响，可以消除T0的磁滞的影响，改善残像和响应时间。
如图16所示，在图5所示的像素电路的至少一实施例的基础上，所述复位电路20包括第一晶体管T1；所述第一发光控制电路14包括第二晶体管T2，所述第二发光控制电路15包括第三晶体管T3；所述控制电路12包括第四晶体管T4；所述第二初始化电路41包括第五晶体管T5；所述第一初始化电路13包括第六晶体管T6，所述补偿控制电路42包括第七晶体管T7，所述数据写入电路43包括第八晶体管T8，所述驱动电路11包括驱动晶体管T0，所述储能电路44包括存储电容C；所述发光元件为有机发光二极管O1；
T1的栅极与复位控制线R1电连接，T1的源极与复位电压线DR电连接，T1的漏极与T0的源极电连接；所述复位电压线DR用于提供复位电压；
T2的栅极与发光控制线E0电连接，T2的源极与高电压端电连接，T2的漏极与T0的源极电连接；所述高电压端用于提供高电压VDD；
T3的栅极与发光控制线E0电连接，T3的源极与T0的漏极电连接，T3的漏极与O1的阳极电连接；
T4的栅极与第一扫描线S1电连接，T4的源极与T0的栅极电连接，T4的漏极与连接节点N0电连接；
T5的栅极与发光控制线E0电连接，T5的源极与第二初始电压线电连接，T5的漏极与O1的阳极电连接；所述第二初始电压线用于提供第二初始电压Vi2；
T6的栅极与复位控制线R1电连接，T6的源极与第一初始电压线电连接，T6的漏极与连接节点N0电连接；所述第一初始电压线用于提供第一初始电压Vi1；
T7的栅极与第二扫描线S2电连接,T7的源极与连接节点N0电连接，T7的漏极与T0的漏极电连接；
T8的栅极与第二扫描线S2电连接，T8的源极与数据线D1电连接，T8的漏极与T0的源极电连接；
C的第一端与T0的栅极电连接，C的第二端与所述高电压端电连接；
O1的阴极与低电压端电连接，所述低电压端用于提供低电压VSS。
在图16所示的像素电路的至少一实施例中，第一发光控制线和第二发光控制线为同一发光控制线E0。
在图16所示的像素电路的至少一实施例中，T4和T5为氧化物薄膜晶体管，其他晶体管可以为低温多晶硅薄膜晶体管，但不以此为限。
在图16中，标号为N1的为第一节点，标号为N2的为第二节点，标号为N3的为第三节点；第一节点N1与T0的栅极电连接，第二节点N2与T0的源极电连接，第三节点N3与T0的漏极电连接。
图16所示的像素电路的至少一实施例与图12所示的像素电路的至少一实施例的区别仅在于：T5为氧化物薄膜晶体管，T5的栅极与发光控制线E0电连接；在E0提供高电压信号时，T5导通，以对O1的阳极的电位进行复位。通常为了解决闪烁问题，需要高频控制信号对O1的阳极的电位进行复位，而E2提供的第二发光控制信号本身就是高频信号，可以省去将控制T5的栅极的信号变为高频信号带来的功耗增加问题。
如图17所示，在图6所示的像素电路的至少一实施例的基础上，所述复位电路20包括第一晶体管T1；所述第一发光控制电路14包括第二晶体管T2，所述第二发光控制电路15包括第三晶体管T3；所述控制电路12包括第四晶体管T4；所述第二初始化电路41包括第五晶体管T5；所述第一初始化电路13包括第六晶体管T6，所述补偿控制电路42包括第七晶体管T7，所述数据写入电路43包括第八晶体管T8，所述驱动电路11包括驱动晶体管T0，所述储能电路44包括存储电容C；所述发光元件为有机发光二极管O1；
T1的栅极与复位控制线R1电连接，T1的源极与复位电压线DR电连接，T1的漏极与T0的第二极电连接；所述复位电压线DR用于提供复位电压；
T2的栅极与发光控制线E0电连接，T2的源极与高电压端电连接，T2的漏极与T0的第一极电连接；所述高电压端用于提供高电压VDD；
T3的栅极与发光控制线E0电连接，T3的源极与T0的第二极电连接，T3的漏极与O1的阳极电连接；
T4的栅极与第一扫描线S1电连接，T4的源极与T0的栅极电连接，T4的漏极与连接节点N0电连接；
T5的栅极与第二扫描线S2电连接，T5的源极与第二初始电压线电连接，T5的漏极与O1的阳极电连接；所述第二初始电压线用于提供第二初始电压Vi2；
T6的栅极与复位控制线R1电连接，T6的源极与第一初始电压线电连接，T6的漏极与连接节点N0电连接；所述第一初始电压线用于提供第一初始电压Vi1；
T7的栅极与第二扫描线S2电连接,T7的源极与连接节点N0电连接，T7的漏极与T0的第二极电连接；
T8的栅极与第二扫描线S2电连接，T8的源极与数据线D1电连接，T8的漏极与T0的第一极电连接；
C的第一端与T0的栅极电连接，C的第二端与所述高电压端电连接；
O1的阴极与低电压端电连接，所述低电压端用于提供低电压VSS。
在图17所示的像素电路的至少一实施例中，第一发光控制线和第二发光控制线为同一发光控制线E0。
在图17所示的像素电路的至少一实施例中，T4为氧化物薄膜晶体管，其他晶体管可以为低温多晶硅薄膜晶体管，但不以此为限。
在图17中，标号为N1的为第一节点，标号为N2的为第二节点，标号为N3的为第三节点；第一节点N1与T0的栅极电连接，第二节点N2与T0的第一极电连接，第三节点N3与T0的第二极电连接。
在图17所示的像素电路的至少一实施例中，DR提供的复位电压可以为低电压信号，但不以此为限；例如，所述复位电压可以为Vi1、Vi2或VSS。
如图18所示，本发明图17所示的像素电路的至少一实施例在工作时，显示周期包括先后设置的初始化阶段t1、数据写入阶段t2和发光阶段t3；
在初始化阶段t1，E0提供高电压信号，S1提供高电压信号，R1提供低电压信号，S2提供高电压信号，T6、T4和T1都开启，Vi写入N1，同时复位电压写入N3，T0处于关态偏置状态；
在数据写入阶段t2，E0提供高电压信号，S1提供高电压信号，R1提供高电压信号，S2提供低电压信号，T7、T8和T4打开，D1上的数据电压Vdata写入N2；T5打开，以将Vi2写入O1的阳极，使得O1不发光，并清除O1的阳极残留的电荷；
在数据写入阶段t2开始时，T0打开，以通过Vdata为C充电，改变N1的电位，直至N1的电位变为Vdata+Vth，T0关断；
在发光阶段t3，E0提供低电压信号，S1提供低电压信号，S2提供高电压信号，R1提供高电压信号，T2、T0和T3打开，T0驱动O1发光。
本发明图17所示的像素电路的至少一实施例在工作时，在初始化阶段t1，T0处于关断状态，确保每个像素电路都是从关态偏置状态开始充电和补偿的，不受上一帧数据电压的影响，可以消除T0的磁滞的影响，改善残像和响应时间。
如图19所示，在图6所示的像素电路的至少一实施例的基础上，所述复位电路20包括第一晶体管T1；所述第一发光控制电路14包括第二晶体管T2，所述第二发光控制电路15包括第三晶体管T3；所述控制电路12包括第四晶体管T4；所述第二初始化电路41包括第五晶体管T5；所述第一初始化电路13包括第六晶体管T6，所述补偿控制电路42包括第七晶体管T7，所述数据写入电路43包括第八晶体管T8，所述驱动电路11包括驱动晶体管T0，所述储能电路44包括存储电容C；所述发光元件为有机发光二极管O1；
T1的栅极与T1的源极都与复位控制线R1电连接，T1的漏极与T0的第二极电连接；
T2的栅极与发光控制线E0电连接，T2的源极与高电压端电连接，T2的漏极与T0的第一极电连接；所述高电压端用于提供高电压VDD；
T3的栅极与发光控制线E0电连接，T3的源极与T0的第二极电连接，T3的漏极与O1的阳极电连接；
T4的栅极与第一扫描线S1电连接，T4的源极与T0的栅极电连接，T4的漏极与连接节点N0电连接；
T5的栅极与第二扫描线S2电连接，T5的源极与第二初始电压线电连接，T5的漏极与O1的阳极电连接；所述第二初始电压线用于提供第二初始电压Vi2；
T6的栅极与复位控制线R1电连接，T6的源极与第一初始电压线电连接，T6的漏极与连接节点N0电连接；所述第一初始电压线用于提供第一初始电压Vi1；
T7的栅极与第二扫描线S2电连接,T7的源极与连接节点N0电连接，T7的漏极与T0的第二极电连接；
T8的栅极与第二扫描线S2电连接，T8的源极与数据线D1电连接，T8的漏极与T0的第一极电连接；
C的第一端与T0的栅极电连接，C的第二端与所述高电压端电连接；
O1的阴极与低电压端电连接，所述低电压端用于提供低电压VSS。
在图19所示的像素电路的至少一实施例中，第一发光控制线和第二发光控制线为同一发光控制线E0。
在图19所示的像素电路的至少一实施例中，T4为氧化物薄膜晶体管，其他晶体管可以为低温多晶硅薄膜晶体管，但不以此为限。
在图19中，标号为N1的为第一节点，标号为N2的为第二节点，标号为N3的为第三节点；第一节点N1与T0的栅极电连接，第二节点N2与T0的源极电连接，第三节点N3与T0的第二极电连接。
在图19所示的像素电路的至少一实施例中，DR提供的复位电压可以为低电压信号，但不以此为限；例如，所述复位电压可以为Vi1、Vi2或VSS。
如图20所示，本发明图19所示的像素电路的至少一实施例在工作时，显示周期包括先后设置的初始化阶段t1、数据写入阶段t2和发光阶段t3；
在初始化阶段t1，E0提供高电压信号，S1提供高电压信号，R1提供低电压信号，S2提供高电压信号，T6、T4和T1都开启，Vi1写入N1，同时低电压信号写入N3，T0处于关态偏置状态；
在数据写入阶段t2，E0提供高电压信号，S1提供高电压信号，R1提供高电压信号，S2提供低电压信号，T7、T8和T4打开，D1上的数据电压Vdata写入N2；T5打开，以将Vi2写入O1的阳极，使得O1不发光，并清除O1的阳极残留的电荷；
在数据写入阶段t2开始时，T0打开，以通过Vdata为C充电，改变N1的电位，直至N1的电位变为Vdata+Vth，T0关断；
在发光阶段t3，E0提供低电压信号，S1提供低电压信号，S2提供高电压信号，R1提供高电压信号，T2、T0和T3打开，T0驱动O1发光。
本发明图19所示的像素电路的至少一实施例在工作时，在初始化阶段t1，T0处于关断状态，确保每个像素电路都是从关态偏置状态开始充电和补偿的，不受上一帧数据电压的影响，可以消除T0的磁滞的影响，改善残像和响应时间。
如图21所示，在图6所示的像素电路的至少一实施例的基础上，所述复位电路20包括第一晶体管T1；所述第一发光控制电路14包括第二晶体管T2，所述第二发光控制电路15包括第三晶体管T3；所述控制电路12包括第四晶体管T4；所述第二初始化电路41包括第五晶体管T5；所述第一初始化电路13包括第六晶体管T6，所述补偿控制电路42包括第七晶体管T7，所述数据写入电路43包括第八晶体管T8，所述驱动电路11包括驱动晶体管T0，所述储能电路44包括存储电容C；所述发光元件为有机发光二极管O1；
T1的栅极与复位控制线R1电连接，T1的源极与复位电压线DR电连接，T1的漏极与T0的第二极电连接；所述复位电压线DR用于提供复位电压；
T2的栅极与发光控制线E0电连接，T2的源极与高电压端电连接，T2的漏极与T0的第一极电连接；所述高电压端用于提供高电压VDD；
T3的栅极与发光控制线E0电连接，T3的源极与T0的第二极电连接，T3的漏极与O1的阳极电连接；
T4的栅极与第一扫描线S1电连接，T4的源极与T0的栅极电连接，T4的漏极与连接节点N0电连接；
T5的栅极与发光控制线E0电连接，T5的源极与第二初始电压线电连接，T5的漏极与O1的阳极电连接；所述第二初始电压线用于提供第二初始电压Vi2；
T6的栅极与复位控制线R1电连接，T6的源极与第一初始电压线电连接，T6的漏极与连接节点N0电连接；所述第一初始电压线用于提供第一初始电压Vi1；
T7的栅极与第二扫描线S2电连接,T7的源极与连接节点N0电连接，T7的漏极与T0的第二极电连接；
T8的栅极与第二扫描线S2电连接，T8的源极与数据线D1电连接，T8的漏极与T0的第一极电连接；
C的第一端与T0的栅极电连接，C的第二端与所述高电压端电连接；
O1的阴极与低电压端电连接，所述低电压端用于提供低电压VSS。
在图21所示的像素电路的至少一实施例中，第一发光控制线和第二发光控制线为同一发光控制线E0。
在图21所示的像素电路的至少一实施例中，T4和T5为氧化物薄膜晶体管，其他晶体管可以为低温多晶硅薄膜晶体管，但不以此为限。
在图21中，标号为N1的为第一节点，标号为N2的为第二节点，标号为N3的为第三节点；第一节点N1与T0的栅极电连接，第二节点N2与T0的第一极电连接，第三节点N3与T0的第二极电连接。
在图21所示的像素电路的至少一实施例中，DR提供的复位电压可以为低电压信号，但不以此为限；例如，所述复位电压可以为Vi1、Vi2或VSS。
图21所示的像素电路的至少一实施例与图17所示的像素电路的至少一实施例的区别仅在于：T5为氧化物薄膜晶体管，T5的栅极与发光控制线E0电连接；在E0提供高电压信号时，T5导通，以对O1的阳极的电位进行复位。通常为了解决闪烁问题，需要高频控制信号对O1的阳极的电位进行复位，而E2提供的第二发光控制信号本身就是高频信号，可以省去将控制T5的栅极的信号变为高频信号带来的功耗增加问题。
如图22所示，为本发明至少一实施例所述的显示装置中的像素电路的分布图。该显示装置可以包括多个阵列分布的像素电路P、第一高电压线VDD11、第二高电压线VDD12、第三高电压线VDD21和第四高电压线VDD22。VDD11、VDD12、VDD21、VDD22均可以用于提供高电压。如图22所示，VDD11、VDD12沿列方向延伸，VDD21、VDD22沿行方向延伸，相邻两行像素电路可以与同一行向延伸的高电压线连接，该高电压线可以位于上述相邻两行像素电路之间，沿列方向延伸的高电压线可以连接与其相交的多条沿行方向延伸的高电压线相交，从而多条高电压线可以形成网格结构。其中，沿列方向延伸的高电压线可以位于红色像素驱动电路所在的区域内。此外，在同一像素行中，相邻列的两个像素电路可以镜像设置，以方便布线。
本发明至少一实施例所述的驱动方法，应用于上述的像素电路，显示周期包括初始化阶段；所述驱动方法包括：
在所述初始化阶段，第一初始化电路在复位控制信号的控制下，将第一初始电压写入连接节点，控制电路在所述第一扫描信号的控制下，控制驱动电路的控制端与所述连接节点电连接，以将第一初始电压写入所述驱动电路的控制端，并控制在所述初始化阶段结束时，所述驱动电路中的驱动晶体管处于预定偏置状态。
可选的，所述预定偏置状态可以为开态偏置状态或关态偏置状态。
在本发明至少一实施例所述的驱动方法中，在数据电压写入驱动电路的第一端之前，在初始化阶段，控制电路和第一初始化电路配合将第一初始电压写入驱动电路的控制端，并控制在初始化阶段结束时，所述驱动电路中的驱动晶体管处于预定偏置状态，以能够改善所述驱动晶体管的磁滞现象。
在本发明至少一实施例中，所述预定偏置状态可以为关态偏置状态，所述驱动方法还可以包括：
在所述初始化阶段，第二发光控制电路在第二发光控制信号的控制下，控制所述驱动电路的第二端与发光元件的第一极之间连通；
在所述初始化阶段开始时，驱动电路在其控制端的电位的控制下，控制所述驱动电路的第一端与所述驱动电路的第二端之间连通，以改变所述驱动电路的第一端的电位，直至驱动电路包括的驱动晶体管关断，所述驱动晶体管处于关态偏置状态。
在本发明至少一实施例所述的驱动方法中，在数据电压写入驱动电路的第一端之前，在初始化阶段，控制电路和第一初始化电路配合将第一初始电压写入驱动电路的控制端，所述第二发光控制电路对驱动电路包括的驱动晶体管的源极的电位进行初始化，以使得在初始化阶段结束时，所述驱动晶体管处于关态偏置状态，确保每个像素电路中的驱动晶体管都是从关态偏置状态开始充电和补偿的，而不受上一帧数据电压的影响，以能够改善所述驱动晶体管的磁滞现象。
在本发明至少一实施例中，所述预定偏置状态可以为开态偏置状态，所述驱动方法还可以包括：
在所述初始化阶段，第一发光控制电路在第一发光控制信号的控制下，控制所述驱动电路的第一端与第一电压端之间连通，以使得所述驱动电路中的驱动晶体管处于开态偏置状态。
在本发明至少一实施例所述的驱动方法中，在数据电压写入驱动电路的第一端之前，在初始化阶段，控制电路和第一初始化电路配合将第一初始电压写入驱动电路的控制端，所述第一发光控制电路控制所述驱动电路的第一端与第一电压端之间连通，以使得所述驱动电路中的驱动晶体管处于开态偏置状态，确保每个像素电路中的驱动晶体管都是从开态偏置状态开始充电和补偿的，而不受上一帧数据电压的影响，以能够改善所述驱动晶体管的磁滞现象。
可选的，所述像素电路还包括数据写入电路，所述显示周期还包括设置于所述初始化阶段之后的数据写入阶段；所述驱动方法还包括：
在所述数据写入阶段，数据写入电路在第二扫描线的控制下，将数据线上的数据电压写入所述驱动电路的第一端。
可选的，所述像素电路还包括第二初始化电路；所述驱动方法还包括：
所述第二初始化电路在初始控制信号的控制下，将第二初始电压写入所述发光元件的第一极，以控制发光元件不发光，并清除所述发光元件的第一极残留的电荷。
本发明至少一实施例所述的驱动方法，应用于上述的像素电路，所述像素电路还包括复位电路；第一发光控制线和第二发光控制线为相同的发光控制线；显示周期包括初始化阶段；
所述驱动方法包括：
在所述初始化阶段，第一初始化电路在复位控制信号的控制下，将第一初始电压写入连接节点，控制电路在所述第一扫描信号的控制下，控制驱动电路的控制端与所述连接节点电连接，以将第一初始电压写入所述驱动电路的控制端；所述复位电路在复位控制信号的控制下，对所述驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化。
在本发明实施例所述的驱动方法中，在数据电压写入驱动电路的第一端之前，在初始化阶段，控制电路和第一初始化电路配合将第一初始电压写入驱动电路的控制端，复位电路在复位控制信号的控制下，对所述驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化，以能够改善所述驱动晶体管的磁滞现象。
可选的，所述像素电路还包括数据写入电路，所述显示周期还包括设置于所述初始化阶段之后的数据写入阶段；所述驱动方法还包括：
在所述数据写入阶段，数据写入电路在第二扫描线的控制下，将数据线上的数据电压写入所述驱动电路的第一端。
可选的，所述像素电路还包括第二初始化电路；所述驱动方法还包括：
所述第二初始化电路在初始控制信号的控制下，将第二初始电压写入所述发光元件的第一极，以控制发光元件不发光，并清除所述发光元件的第一极残留的电荷。
本发明实施例所述的显示装置包括上述的像素电路。
本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (20)

1.一种像素电路，其特征在于，包括发光元件、驱动电路、控制电路、第一初始化电路、第一发光控制电路和第二发光控制电路，其中，
所述控制电路分别与第一扫描线、所述驱动电路的控制端和连接节点电连接，用于在所述第一扫描线提供的第一扫描信号的控制下，控制所述驱动电路的控制端与所述连接节点电连接；
所述第一初始化电路分别与复位控制线、所述连接节点和第一初始电压线电连接，用于在所述复位控制线提供的复位控制信号的控制下，将第一初始电压线提供的第一初始电压写入所述连接节点；
所述第一发光控制电路分别与第一发光控制线、第一电压端和所述驱动电路的第一端电连接，用于在所述第一发光控制线提供的第一发光控制信号的控制下，控制所述第一电压端与所述驱动电路的第一端之间连通；
所述第二发光控制电路分别与第二发光控制线、所述驱动电路的第二端和发光元件的第一极电连接，用于在所述第二发光控制线提供的第二发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件的第一极之间连通；
所述驱动电路用于在其控制端的电位的控制下，控制所述驱动电路的第一端与所述驱动电路的第二端之间连通。
2.如权利要求1所述的像素电路，其特征在于，还包括复位电路；
所述复位电路分别与复位控制线和所述驱动电路的第一端电连接，用于在所述复位控制信号的控制下，对所述驱动电路的第一端的电位进行初始化；或者，
所述复位电路分别与复位控制线和所述驱动电路的第二端电连接，用于在所述复位控制信号的控制下，对所述驱动电路的第二端的电位进行初始化。
3.如权利要求2所述的像素电路，其特征在于，所述复位电路包括第一晶体管；
所述第一晶体管的控制极与所述复位控制线电连接，所述第一晶体管的第一极与复位电压线电连接，所述第一晶体管的第二极与所述驱动电路的第一端或所述驱动电路的第二端电连接；所述复位电压线用于提供复位电压。
4.如权利要求2所述的像素电路，其特征在于，所述复位电路包括第一晶体管；
所述第一晶体管的控制极和所述第一晶体管的第一极与所述复位控制线电连接，所述第一晶体管的第二极与所述驱动电路的第一端或所述驱动电路的第二端电连接。
5.如权利要求1所述的像素电路，其特征在于，所述第一发光控制电路包括第二晶体管，所述第二发光控制电路包括第三晶体管；
所述第二晶体管的控制极与所述第一发光控制线电连接，所述第二晶体管的第一极与所述第一电压端电连接，所述第二晶体管的第二极与所述驱动电路的第一端电连接；
所述第三晶体管的控制极与所述第二发光控制线电连接，所述第三晶体管的第一极与所述驱动电路的第二端电连接，所述第三晶体管的第二极与所述发光元件的第一极电连接。
6.如权利要求1至5中任一权利要求所述的像素电路，其特征在于，所述第一发光控制线与所述第二发光控制线为不同的发光控制线；或者，
所述第一发光控制线与所述第二发光控制线为相同的发光控制线。
7.如权利要求1至5中任一权利要求所述的像素电路，其特征在于，所述控制电路包括第四晶体管；
所述第四晶体管的控制极与所述第一扫描线电连接，所述第四晶体管的第一极与所述驱动电路的控制端电连接，所述第四晶体管的第二极与所述连接节点电连接；
所述第四晶体管为氧化物薄膜晶体管。
8.如权利要求1至5中任一权利要求所述的像素电路，其特征在于，还包括第二初始化电路；
所述第二初始化电路分别与初始控制线、第二初始电压线和发光元件的第一极电连接，用于在初始控制线提供的初始控制信号的控制下，将第二初始电压线提供的第二初始电压写入所述发光元件的第一极。
9.如权利要求8所述的像素电路，其特征在于，所述第二初始化电路包括第五晶体管；
所述第五晶体管的控制极与所述初始控制线电连接，所述第五晶体管的第一极与所述第二初始电压线电连接，所述第五晶体管的第二极与所述发光元件的第一极电连接；
所述第五晶体管为氧化物薄膜晶体管；所述初始控制线为所述第一发光控制线或所述第二发光控制线。
10.如权利要求1至5中任一权利要求所述的像素电路，其特征在于，还包括补偿控制电路、数据写入电路和储能电路；
所述补偿控制电路分别与第二扫描线、所述连接节点和所述驱动电路的第二端电连接，用于在所述第二扫描线提供的第二扫描信号的控制下，控制所述连接节点和所述驱动电路的第二端之间连通；
所述数据写入电路分别与第二扫描线、数据线和所述驱动电路的第一端电连接，用于在所述第二扫描信号的控制下，将数据线上的数据电压写入所述驱动电路的第一端；
所述储能电路与所述驱动电路的控制端电连接，用于储存电能。
11.如权利要求10所述的像素电路，其特征在于，所述第一初始化电路包括第六晶体管，所述补偿控制电路包括第七晶体管，所述数据写入电路包括第八晶体管，所述驱动电路包括驱动晶体管，所述储能电路包括存储电容；
所述第六晶体管的控制极与所述复位控制线电连接，所述第六晶体管的第一极与第一初始电压线电连接，所述第六晶体管的第二极与所述连接节点电连接；
所述第七晶体管的控制极与所述第二扫描线电连接，所述第七晶体管的第一极与所述连接节点电连接，所述第七晶体管的第二极与所述驱动晶体管的第二极电连接；
所述第八晶体管的控制极与所述第二扫描线电连接，所述第八晶体管的第一极与所述数据线电连接，所述第八晶体管的第二极与所述驱动晶体管的第一极电连接；
所述存储电容的第一端与所述驱动晶体管的控制极电连接，所述存储电容的第二端与所述第一电压端电连接。
12.一种驱动方法，应用于如权利要求1至11中任一权利要求所述的像素电路，其特征在于，显示周期包括初始化阶段；所述驱动方法包括：
在所述初始化阶段，第一初始化电路在复位控制信号的控制下，将第一初始电压写入连接节点，控制电路在所述第一扫描信号的控制下，控制驱动电路的控制端与所述连接节点电连接，以将第一初始电压写入所述驱动电路的控制端，并使得在所述初始化阶段结束时，所述驱动电路中的驱动晶体管处于预定偏置状态。
13.如权利要求12所述的驱动方法，其特征在于，所述预定偏置状态为关态偏置状态；所述驱动方法还包括：
在所述初始化阶段，第二发光控制电路在第二发光控制信号的控制下，控制所述驱动电路的第二端与发光元件的第一极之间连通；
在所述初始化阶段开始时，驱动电路在其控制端的电位的控制下，控制所述驱动电路的第一端与所述驱动电路的第二端之间连通，以改变所述驱动电路的第一端的电位，直至驱动电路包括的驱动晶体管关断，所述驱动晶体管处于关态偏置状态。
14.如权利要求12所述的驱动方法，其特征在于，所述预定偏置状态为所述驱动方法还包括：
在所述初始化阶段，第一发光控制电路在第一发光控制信号的控制下，控制所述驱动电路的第一端与第一电压端之间连通，以使得所述驱动电路中的驱动晶体管处于开态偏置状态。
15.如权利要求13或14所述的驱动方法，其特征在于，所述像素电路还包括数据写入电路，所述显示周期还包括设置于所述初始化阶段之后的数据写入阶段；所述驱动方法还包括：
在所述数据写入阶段，数据写入电路在第二扫描线的控制下，将数据线上的数据电压写入所述驱动电路的第一端。
16.如权利要求13或14所述的驱动方法，其特征在于，所述像素电路还包括第二初始化电路；所述驱动方法还包括：
所述第二初始化电路在初始控制信号的控制下，将第二初始电压写入所述发光元件的第一极，以控制发光元件不发光。
17.一种驱动方法，应用于如权利要求1至11中任一权利要求所述的像素电路，其特征在于，所述像素电路还包括复位电路；第一发光控制线和第二发光控制线为相同的发光控制线；显示周期包括初始化阶段；
所述驱动方法包括：
在所述初始化阶段，第一初始化电路在复位控制信号的控制下，将第一初始电压写入连接节点，控制电路在所述第一扫描信号的控制下，控制驱动电路的控制端与所述连接节点电连接，以将第一初始电压写入所述驱动电路的控制端；所述复位电路在复位控制信号的控制下，对所述驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化。
18.如权利要求17所述的驱动方法，其特征在于，所述像素电路还包括数据写入电路，所述显示周期还包括设置于所述初始化阶段之后的数据写入阶段；所述驱动方法还包括：
在所述数据写入阶段，数据写入电路在第二扫描线的控制下，将数据线上的数据电压写入所述驱动电路的第一端。
19.如权利要求17所述的驱动方法，其特征在于，所述像素电路还包括第二初始化电路；所述驱动方法还包括：
所述第二初始化电路在初始控制信号的控制下，将第二初始电压写入所述发光元件的第一极，以控制发光元件不发光。
20.一种显示装置，其特征在于，包括如权利要求1至11中任一权利要求所述的像素电路。
CN202110897272.6A 2021-07-30 2021-08-05 像素电路、驱动方法和显示装置 Pending CN114627807A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US18/279,621 US20240144870A1 (en) 2021-07-30 2022-07-12 Pixel circuit, driving method, and display device
PCT/CN2022/105233 WO2023005661A1 (zh) 2021-07-30 2022-07-12 像素电路、驱动方法和显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2021/109890 WO2023004813A1 (zh) 2021-07-30 2021-07-30 像素电路、驱动方法和显示装置
CNPCT/CN2021/109890 2021-07-30

Publications (1)

Publication Number Publication Date
CN114627807A true CN114627807A (zh) 2022-06-14

Family

ID=78963010

Family Applications (6)

Application Number Title Priority Date Filing Date
CN202180002061.XA Active CN114514573B (zh) 2021-07-30 2021-07-30 像素电路、驱动方法和显示装置
CN202110898658.9A Active CN113838419B (zh) 2021-07-30 2021-08-05 像素电路及其驱动方法、显示面板
CN202110898683.7A Pending CN115691422A (zh) 2021-07-30 2021-08-05 像素电路及其驱动方法、显示面板
CN202110897319.9A Pending CN115691407A (zh) 2021-07-30 2021-08-05 像素驱动电路、像素驱动方法和显示装置
CN202110898678.6A Pending CN115691421A (zh) 2021-07-30 2021-08-05 像素电路及其驱动方法、阵列基板和显示装置
CN202110897272.6A Pending CN114627807A (zh) 2021-07-30 2021-08-05 像素电路、驱动方法和显示装置

Family Applications Before (5)

Application Number Title Priority Date Filing Date
CN202180002061.XA Active CN114514573B (zh) 2021-07-30 2021-07-30 像素电路、驱动方法和显示装置
CN202110898658.9A Active CN113838419B (zh) 2021-07-30 2021-08-05 像素电路及其驱动方法、显示面板
CN202110898683.7A Pending CN115691422A (zh) 2021-07-30 2021-08-05 像素电路及其驱动方法、显示面板
CN202110897319.9A Pending CN115691407A (zh) 2021-07-30 2021-08-05 像素驱动电路、像素驱动方法和显示装置
CN202110898678.6A Pending CN115691421A (zh) 2021-07-30 2021-08-05 像素电路及其驱动方法、阵列基板和显示装置

Country Status (3)

Country Link
US (5) US20240212598A1 (zh)
CN (6) CN114514573B (zh)
WO (6) WO2023004813A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115019729A (zh) * 2022-08-04 2022-09-06 惠科股份有限公司 像素驱动电路、显示面板及其控制方法
WO2023005661A1 (zh) * 2021-07-30 2023-02-02 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
WO2023225931A1 (zh) * 2022-05-26 2023-11-30 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
WO2023245438A1 (zh) * 2022-06-21 2023-12-28 京东方科技集团股份有限公司 显示基板和显示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023004817A1 (zh) * 2021-07-30 2023-02-02 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN114974110A (zh) * 2022-04-26 2022-08-30 Oppo广东移动通信有限公司 像素驱动电路、控制方法、显示屏及显示设备
CN114974130A (zh) * 2022-05-24 2022-08-30 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、阵列基板及显示装置
CN114783379B (zh) * 2022-05-26 2024-02-09 云谷（固安）科技有限公司 像素电路及其驱动方法、显示面板
CN115188309A (zh) * 2022-06-29 2022-10-14 武汉天马微电子有限公司 显示面板及显示装置
CN115359759A (zh) * 2022-08-31 2022-11-18 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109285500A (zh) * 2018-12-05 2019-01-29 武汉天马微电子有限公司 像素驱动电路和有机发光显示装置
CN109599062A (zh) * 2017-09-30 2019-04-09 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN109817165A (zh) * 2019-03-08 2019-05-28 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、显示面板和显示装置
CN111724745A (zh) * 2020-07-15 2020-09-29 武汉华星光电半导体显示技术有限公司 像素电路及其驱动方法、显示装置
CN112992071A (zh) * 2021-04-22 2021-06-18 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
US20210193049A1 (en) * 2019-12-23 2021-06-24 Apple Inc. Electronic Display with In-Pixel Compensation and Oxide Drive Transistors

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4195337B2 (ja) * 2002-06-11 2008-12-10 三星エスディアイ株式会社 発光表示装置及びその表示パネルと駆動方法
KR100833753B1 (ko) * 2006-12-21 2008-05-30 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 구동방법
KR100926634B1 (ko) * 2008-05-26 2009-11-11 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
KR101791664B1 (ko) * 2010-10-28 2017-11-21 삼성디스플레이 주식회사 유기전계발광 표시장치
JP6153830B2 (ja) * 2013-09-13 2017-06-28 株式会社ジャパンディスプレイ 表示装置及びその駆動方法
CN103594059B (zh) * 2013-11-29 2017-01-11 中国科学院上海高等研究院 有源矩阵有机发光二极管像素驱动电路及其驱动方法
TWI498873B (zh) * 2013-12-04 2015-09-01 Au Optronics Corp 有機發光二極體電路及其驅動方法
KR102457757B1 (ko) * 2015-10-28 2022-10-24 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
CN105427803B (zh) * 2016-01-04 2018-01-02 京东方科技集团股份有限公司 像素驱动电路、方法、显示面板和显示装置
CN105427806B (zh) * 2016-01-06 2018-10-23 京东方科技集团股份有限公司 像素电路、显示基板及显示装置、驱动显示基板的方法
CN205920745U (zh) * 2016-08-22 2017-02-01 京东方科技集团股份有限公司 像素电路、显示面板及显示设备
CN106910468B (zh) * 2017-04-28 2019-05-10 上海天马有机发光显示技术有限公司 显示面板、显示装置及像素电路的驱动方法
CN107146577B (zh) * 2017-06-26 2019-08-09 武汉天马微电子有限公司 一种像素电路、其驱动方法、显示面板及显示装置
CN107274830B (zh) * 2017-07-12 2019-07-02 上海天马有机发光显示技术有限公司 一种像素电路、其驱动方法及有机电致发光显示面板
CN116030764A (zh) * 2017-08-25 2023-04-28 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
KR102470378B1 (ko) * 2017-11-30 2022-11-23 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 발광 표시 장치
CN110021273B (zh) * 2018-01-10 2021-12-03 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN108206008B (zh) * 2018-01-11 2019-12-31 京东方科技集团股份有限公司 像素电路、驱动方法、电致发光显示面板及显示装置
CN110176213B (zh) * 2018-06-08 2023-09-26 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN109087610A (zh) * 2018-08-20 2018-12-25 武汉华星光电半导体显示技术有限公司 Amoled像素驱动电路、驱动方法及显示面板
CN109215582A (zh) * 2018-09-28 2019-01-15 昆山国显光电有限公司 显示面板、像素电路的驱动方法及显示装置
KR20200040344A (ko) * 2018-10-08 2020-04-20 삼성디스플레이 주식회사 표시 장치
KR102639185B1 (ko) * 2018-11-07 2024-02-23 삼성디스플레이 주식회사 입력 감지 유닛을 포함하는 표시 장치
KR20200057204A (ko) * 2018-11-16 2020-05-26 엘지디스플레이 주식회사 데이터 구동 회로, 디스플레이 패널 및 디스플레이 장치
US10916198B2 (en) * 2019-01-11 2021-02-09 Apple Inc. Electronic display with hybrid in-pixel and external compensation
CN109830208B (zh) * 2019-03-28 2020-08-25 厦门天马微电子有限公司 像素电路及其驱动方法、显示面板和显示装置
CN110010057B (zh) * 2019-04-25 2021-01-22 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法和显示装置
CN110223640A (zh) * 2019-06-26 2019-09-10 昆山国显光电有限公司 一种像素驱动电路及显示装置
CN110660360B (zh) * 2019-10-12 2021-05-25 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
TWI714317B (zh) * 2019-10-23 2020-12-21 友達光電股份有限公司 畫素電路與相關的顯示裝置
CN112767873B (zh) * 2019-11-01 2022-03-22 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示面板、显示装置
KR102636598B1 (ko) * 2019-12-13 2024-02-13 엘지디스플레이 주식회사 화소 구동 회로를 포함한 전계발광 표시장치
KR20210114578A (ko) * 2020-03-10 2021-09-24 삼성디스플레이 주식회사 화소 회로
CN111354307B (zh) * 2020-04-09 2022-02-15 武汉天马微电子有限公司 一种像素驱动电路及驱动方法、有机发光显示面板
CN111445854B (zh) * 2020-05-11 2021-11-05 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN111508426B (zh) * 2020-05-29 2022-04-15 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN111489700B (zh) * 2020-05-29 2022-07-29 武汉天马微电子有限公司 一种显示面板、驱动方法及显示装置
CN111710299B (zh) * 2020-06-30 2022-01-07 厦门天马微电子有限公司 一种显示面板、其驱动方法及显示装置
CN111710300B (zh) * 2020-06-30 2021-11-23 厦门天马微电子有限公司 一种显示面板、驱动方法及显示装置
CN111583866B (zh) * 2020-06-30 2021-12-17 武汉天马微电子有限公司 输出控制单元、输出控制电路、显示面板和显示装置
CN111754938B (zh) * 2020-07-24 2023-11-28 武汉华星光电半导体显示技术有限公司 像素电路及其驱动方法、显示装置
CN112053661B (zh) * 2020-09-28 2023-04-11 京东方科技集团股份有限公司 像素电路、像素驱动方法、显示面板和显示装置
CN117894263A (zh) * 2020-10-15 2024-04-16 厦门天马微电子有限公司 显示面板及其驱动方法以及显示装置
CN112150964B (zh) * 2020-10-23 2024-04-09 厦门天马微电子有限公司 显示面板及其驱动方法以及显示装置
CN112420794B (zh) * 2020-11-18 2023-04-14 京东方科技集团股份有限公司 显示基板和显示装置
KR20220072109A (ko) * 2020-11-24 2022-06-02 삼성디스플레이 주식회사 표시 장치
CN112382235A (zh) * 2020-12-01 2021-02-19 合肥维信诺科技有限公司 一种像素电路及其控制方法、显示面板
KR20220097678A (ko) * 2020-12-30 2022-07-08 삼성디스플레이 주식회사 디스플레이 장치
CN114974113A (zh) * 2021-03-16 2022-08-30 上海天马微电子有限公司 显示面板及显示装置
CN113140179B (zh) * 2021-04-12 2022-08-05 武汉华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法、显示面板
WO2023004813A1 (zh) * 2021-07-30 2023-02-02 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109599062A (zh) * 2017-09-30 2019-04-09 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN109285500A (zh) * 2018-12-05 2019-01-29 武汉天马微电子有限公司 像素驱动电路和有机发光显示装置
CN109817165A (zh) * 2019-03-08 2019-05-28 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、显示面板和显示装置
US20210193049A1 (en) * 2019-12-23 2021-06-24 Apple Inc. Electronic Display with In-Pixel Compensation and Oxide Drive Transistors
CN111724745A (zh) * 2020-07-15 2020-09-29 武汉华星光电半导体显示技术有限公司 像素电路及其驱动方法、显示装置
CN112992071A (zh) * 2021-04-22 2021-06-18 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023005661A1 (zh) * 2021-07-30 2023-02-02 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
WO2023225931A1 (zh) * 2022-05-26 2023-11-30 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
WO2023245438A1 (zh) * 2022-06-21 2023-12-28 京东方科技集团股份有限公司 显示基板和显示装置
CN115019729A (zh) * 2022-08-04 2022-09-06 惠科股份有限公司 像素驱动电路、显示面板及其控制方法
CN115019729B (zh) * 2022-08-04 2022-11-25 惠科股份有限公司 像素驱动电路、显示面板及其控制方法

Also Published As

Publication number Publication date
US20240169905A1 (en) 2024-05-23
US20240212598A1 (en) 2024-06-27
CN113838419B (zh) 2022-07-15
US20240087514A1 (en) 2024-03-14
WO2023005695A1 (zh) 2023-02-02
CN114514573A (zh) 2022-05-17
WO2023005660A1 (zh) 2023-02-02
US20240144870A1 (en) 2024-05-02
CN114514573B (zh) 2022-08-09
CN115691421A (zh) 2023-02-03
CN115691407A (zh) 2023-02-03
CN113838419A (zh) 2021-12-24
WO2023005661A1 (zh) 2023-02-02
US20240062721A1 (en) 2024-02-22
WO2023005648A1 (zh) 2023-02-02
US20240135875A1 (en) 2024-04-25
CN115691422A (zh) 2023-02-03
WO2023005694A1 (zh) 2023-02-02
WO2023004813A1 (zh) 2023-02-02

Similar Documents

Publication Publication Date Title
CN114627807A (zh) 像素电路、驱动方法和显示装置
US10699640B2 (en) Method for driving pixel circuit
CN112053661B (zh) 像素电路、像素驱动方法、显示面板和显示装置
CN107945737B (zh) 像素补偿电路、其驱动方法、显示面板及显示装置
CN109272940B (zh) 像素驱动电路及其驱动方法、显示基板
CN111105751B (zh) 显示设备、用于驱动显示设备的方法以及电子装置
US10535302B2 (en) Pixel circuit, method for driving the same, and display apparatus
CN110164375B (zh) 像素补偿电路、驱动方法、电致发光显示面板及显示装置
CN102959609B (zh) 显示装置及其制造方法
JP2014109703A (ja) 表示装置および駆動方法
CN111261098B (zh) 像素驱动电路及驱动方法、显示装置
CN112102782A (zh) 像素驱动电路、显示面板和显示装置
CN114078430A (zh) 像素电路及显示面板
EP3660825A1 (en) Pixel circuit and drive method therefor, display panel and display apparatus
CN113990257B (zh) 像素电路、驱动方法和显示装置
CN113936599A (zh) 像素电路、驱动方法和显示装置
CN113593475A (zh) 像素电路、驱动方法和显示装置
CN113966529A (zh) 像素电路及其驱动方法和显示装置
CN115294941A (zh) 像素电路及其驱动方法和显示面板
WO2022226727A1 (zh) 像素电路、像素驱动方法和显示装置
CN112435624B (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
CN111462700A (zh) 主动发光型显示像素电路、显示方法及主动型发光显示器
US20240177672A1 (en) Display panel and display device
CN114974118B (zh) 一种显示面板、其驱动方法及显示装置
WO2023039891A1 (zh) 像素电路、驱动方法和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination