CN113838419A - 像素电路及其驱动方法、显示面板 - Google Patents

像素电路及其驱动方法、显示面板 Download PDF

Info

Publication number
CN113838419A
CN113838419A CN202110898658.9A CN202110898658A CN113838419A CN 113838419 A CN113838419 A CN 113838419A CN 202110898658 A CN202110898658 A CN 202110898658A CN 113838419 A CN113838419 A CN 113838419A
Authority
CN
China
Prior art keywords
circuit
transistor
reset
terminal
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110898658.9A
Other languages
English (en)
Other versions
CN113838419B (zh
Inventor
袁长龙
曹席磊
朱莉
王本莲
张振华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN113838419A publication Critical patent/CN113838419A/zh
Application granted granted Critical
Priority to PCT/CN2022/106020 priority Critical patent/WO2023005695A1/zh
Publication of CN113838419B publication Critical patent/CN113838419B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Abstract

一种像素电路及其驱动方法、显示面板。该像素电路包括驱动电路、数据写入电路、补偿存储电路、第一发光控制电路和第二发光控制电路。驱动电路包括控制端、第一端和第二端，且配置为控制流经第一端和第二端的用于驱动发光元件发光的驱动电流；数据写入电路与第一扫描信号线连接，且配置为响应于第一扫描信号线提供的第一扫描信号将数据信号写入驱动电路的第一端；第一发光控制电路与第一扫描信号线连接，且配置为响应于第一扫描信号线提供的第一扫描信号将第一电源线的第一电压施加至驱动电路的第一端，数据写入电路和第一发光控制电路在第一扫描信号的控制下导通状态相斥。该像素电路可以解决残像问题。

Description

像素电路及其驱动方法、显示面板
技术领域
本公开的实施例涉及一种像素电路及其驱动方法、显示面板。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)显示装置由于 具有视角宽、对比度高、响应速度快以及相比于无机发光显示器件更高的发 光亮度、更低的驱动电压等优势而逐渐受到人们的广泛关注。由于上述特点， 有机发光二极管(OLED)可以适用于手机、显示器、笔记本电脑、数码相 机、仪器仪表等具有显示功能的装置。
OLED显示装置中的像素电路一般采用矩阵驱动方式，根据每个像素单 元中是否引入开关元器件分为有源矩阵(Active Matrix，AM)驱动和无源矩 阵(Passive Matrix，PM)驱动。PMOLED虽然工艺简单、成本较低，但因 存在交叉串扰、高功耗、低寿命等缺点，不能满足高分辨率大尺寸显示的需 求。相比之下，AMOLED在每一个像素的像素电路中都集成了一组薄膜晶 体管和存储电容，通过对薄膜晶体管和存储电容的驱动控制，实现对流过OLED的电流的控制，从而使OLED根据需要发光。相比PMOLED，AMOLED 所需驱动电流小、功耗低、寿命更长，可以满足高分辨率多灰度的大尺寸显 示需求。同时，AMOLED在可视角度、色彩的还原、功耗以及响应时间等 方面具有明显的优势，适用于高信息含量、高分辨率的显示装置。
发明内容
本公开至少一实施例提供一种像素电路，包括：驱动电路、数据写入电 路、补偿存储电路、第一发光控制电路和第二发光控制电路；所述驱动电路 包括控制端、第一端和第二端，且配置为控制流经所述第一端和所述第二端 的用于驱动所述发光元件发光的驱动电流；所述数据写入电路与所述驱动电 路的第一端和第一扫描信号线连接，且配置为响应于所述第一扫描信号线提 供的第一扫描信号将数据信号写入所述驱动电路的第一端；所述补偿存储电 路与所述驱动电路的控制端以及第二端连接且与第二扫描信号线和第一电源线连接，且配置为响应于所述第二扫描信号线提供的第二扫描信号存储所 述数据写入电路写入的所述数据信号并对所述驱动电路进行补偿；所述第一 发光控制电路与所述驱动电路的第一端、所述第一电源线以及所述第一扫描 信号线连接，且配置为响应于所述第一扫描信号线提供的所述第一扫描信号 将所述第一电源线的第一电压施加至所述驱动电路的第一端，其中，所述数 据写入电路和所述第一发光控制电路在所述第一扫描信号的控制下导通状 态相斥；所述第二发光控制电路与所述驱动电路的第二端、发光控制信号线以及所述发光元件的第一端连接，且配置为响应于所述发光控制信号线提供 的发光控制信号将所述驱动电流施加至所述发光元件。
例如，在本公开至少一实施例提供的像素电路中，所述驱动电路包括驱 动晶体管；所述驱动晶体管的栅极作为所述驱动电路的控制端，所述驱动晶 体管的第一极作为所述驱动电路的第一端，所述驱动晶体管的第二极作为所 述驱动电路的第二端。
例如，在本公开至少一实施例提供的像素电路中，所述数据写入电路包 括数据写入晶体管；所述数据写入晶体管的栅极和所述第一扫描信号线连接 以接收所述第一扫描信号，所述数据写入晶体管的第一极和数据线连接以接 收所述数据信号，所述数据写入晶体管的第二极和所述驱动电路的第一端连 接。
例如，在本公开至少一实施例提供的像素电路中，所述第一发光控制电 路包括第一发光控制晶体管；所述第一发光控制晶体管的栅极和所述第一扫 描信号线连接以接收所述第一扫描信号，所述第一发光控制晶体管的第一极 和所述第一电源线连接以接收所述第一电压，所述第一发光控制晶体管的第 二极和所述驱动电路的第一端连接。
例如，在本公开至少一实施例提供的像素电路中，所述数据写入晶体管 的类型和所述第一发光控制晶体管的类型不同。
例如，在本公开至少一实施例提供的像素电路中，所述第一发光控制晶 体管为N型晶体管，所述数据写入晶体管为P型晶体管。
例如，在本公开至少一实施例提供的像素电路中，所述第一发光控制晶 体管的栅极包括位于不同层的第一子栅极和第二子栅极，所述第一发光控制 晶体管的有源层位于所述第一子栅极和所述第二子栅极之间，所述第一子栅 极所在层位于所述数据写入晶体管的栅极所在层和所述第二子栅极所在层 之间，所述第一发光控制晶体管的第一子栅极和第二子栅极以及所述数据写 入晶体管的栅极分别通过连接电极与所述第一扫描信号线连接，所述连接电 极所在层位于所述第二子栅极所在层远离所述第一子栅极所在层和所述数 据写入晶体管的栅极所在层的一侧。
例如，在本公开至少一实施例提供的像素电路中，所述补偿存储电路包 括补偿晶体管和存储电容；所述补偿晶体管的栅极和所述第二扫描信号线连 接以接收所述第二扫描信号，所述补偿晶体管的第一极和所述驱动电路的第 二端连接，所述补偿晶体管的第二极和所述驱动电路的控制端连接；
所述存储电容的第一极和所述驱动电路的控制端连接，所述存储电容的 第二极和所述第一电源线连接。
例如，在本公开至少一实施例提供的像素电路中，所述第一扫描信号线 和所述第二扫描信号线相同或不同，所述第一扫描信号和所述第二扫描信号 相同或不同。
例如，在本公开至少一实施例提供的像素电路中，当所述第一扫描信号 和所述第二扫描信号不同时，所述数据写入晶体管的类型和所述补偿晶体管 的类型不同，所述补偿晶体管的类型和所述第一发光控制晶体管的类型相 同。
例如，本公开至少一实施例提供的像素电路，还包括复位电路，所述复 位电路与初始电压端、所述发光元件的第一端和所述驱动电路的控制端连 接，且配置为响应于复位信号将所述初始电压端提供的复位电压施加至所述 发光元件的第一端和所述驱动电路的控制端。
例如，在本公开至少一实施例提供的像素电路中，所述复位电路包括第 一复位晶体管和第二复位晶体管；所述第一复位晶体管的栅极和第一复位信 号线连接以接收第一复位信号作为所述复位信号，所述第一复位晶体管的第 一极和所述初始电压端连接以接收所述复位电压，所述第一复位晶体管的第 二极和所述驱动电路的控制端连接；所述第二复位晶体管的栅极和第二复位 信号线连接以接收第二复位信号作为所述复位信号，所述第二复位晶体管的 第一极和所述初始电压端连接以接收所述复位电压，所述第二复位晶体管的 第二极和所述发光元件的第一端连接。
例如，在本公开至少一实施例提供的像素电路中，所述第一复位信号线 和所述第二复位信号线相同或不同，所述第一复位信号和所述第二复位信号 相同或不同。
例如，在本公开至少一实施例提供的像素电路中，所述第二发光控制电 路包括第二发光控制晶体管；
所述第二发光控制晶体管的栅极和所述发光控制线连接以接收所述发 光控制信号，所述第二发光控制晶体管的第一极和所述驱动电路的第二端连 接，所述第二发光控制晶体管的第二极和所述发光元件的第一端连接。
本公开至少一实施例还提供一种像素电路的驱动方法，包括：复位阶段、 数据写入及补偿阶段以及发光阶段；在所述复位阶段，通过所述第一扫描信 号线输入所述第一扫描信号的第一电平的以开启所述第一发光控制电路，将 所述第一电压通过开启的所述第一发光控制电路施加至所述驱动电路的第 一端；在所述数据写入及补偿阶段，通过所述第一扫描信号线输入所述第一 扫描信号的第二电平以开启所述数据写入电路，通过所述第二扫描信号线输 入所述第二扫描信号以开启所述补偿存储电路，通过数据线输入所述数据信 号，将所述数据信号通过开启的所述数据写入电路写入所述驱动电路的第一 端以开启所述驱动电路，通过开启的所述补偿存储电路存储所述数据信号， 且通过开启的所述补偿存储电路对所述驱动电路进行补偿；在所述发光阶 段，通过所述第一扫描信号线输入所述第一扫描信号以开启所述第一发光控 制电路和所述驱动电路，通过所述发光控制信号线输入所述发光控制信号以 开启所述第二发光控制电路，将所述驱动电流通过开启的所述第一发光控制 电路、所述驱动电路和所述第二发光控制电路施加至所述发光元件以使其发 光。
例如，在本公开至少一实施例提供的驱动方法中，所述像素电路还包括 复位电路，所述复位电路与初始电压端、所述发光元件的第一端和所述驱动 电路的控制端连接，且配置为响应于复位信号将复位电压施加至所述发光元 件的第一端和所述驱动电路的控制端；所述方法还包括：在所述复位阶段， 输入所述复位信号以开启所述复位电路，将所述复位电压通过开启的所述复 位电路施加至所述发光元件的第一端和所述驱动电路的控制端。
本公开至少一实施例还提供一种显示面板，包括本公开任一实施例提供 的像素电路。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作 简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例， 而非对本公开的限制。
图1A为一显示装置显示的图像一的示意图；
图1B为该显示装置要显示的图像二的示意图；
图1C为该显示装置实际显示的图像二的示意图；
图2为本公开至少一实施例提供的一种像素电路的示意框图；
图3为本公开一实施例提供的另一种像素电路的示意框图；
图4A、5A、6A、7A分别为图3中所示的像素电路的一种具体实现示 例的电路图；
图4B、5B、6B、7B分别为图4A、5A、6A、7A所示的像素电路的驱 动方法的时序图；
图8A至图8C分别为图4A中所示的像素电路对应于图4B中三个阶段 的电路示意图；
图9A为图4A所示的像素电路中的第一发光控制晶体管、驱动晶体管 和第二发光控制晶体管的截面图；
图9B至图9I为图4A所示的像素电路中的第一发光控制晶体管、数据 写入晶体管和补偿晶体管的截面图；以及
图10为本公开一实施例提供的一种显示面板的示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公 开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然， 所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描 述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获 得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属 领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第 二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分 不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限 制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词 前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而 不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理 的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。 “上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对 位置改变后，则该相对位置关系也可能相应地改变。
下面，将参照附图详细描述根据本公开的各个实施例。需要注意的是， 在附图中，将相同的附图标记赋予基本上具有相同或类似结构和功能的组成 部分，并且将省略关于它们的重复描述。
补偿存储电路用于对包含在AMOLED显示器的像素中的驱动晶体管的 阈值电压变化(或偏差)进行补偿。然而，当补偿存储电路被用于显示图像 时，由于滞后现象，像素的响应速度根据施加到驱动晶体管的数据电压的增 大/减小而变化，使得难以正确地显示灰度级。当驱动AMOLED显示器以表 达从黑到白的亮度时，会产生响应速度的延迟，并且当在屏幕上滚动文本时， 这个问题会导致残留影象(sticking)，即残像。
残像现象如图1A-1C所示，图1A为一显示装置显示的图像一的示意图， 图1B为该显示装置要显示的图像二的示意图，图1C为该显示装置实际显 示的图像二的示意图。在该显示装置显示图像一例如如图1A所示的黑白棋 盘图像一段时间后，当显示装置显示的图像切换到新的图像二例如如图1B 所示的灰阶为48的图像时，仍然会部分残留图1A所示图像一的棋盘图像， 如图1C所示。例如，首先，在OLED上短时间(如10s)显示黑白格子图 像(如图1A所示)，然后在灰度图(图1C所示的例如48级灰度图)中观 察到残差图像现象，几秒钟或几分钟后，图1C中所示的残余图像逐渐消失 看不见的，显示为图1B所示的图像。
残像现象形成的原因被证明与像素电路中驱动晶体管的磁滞特性相关。 由于驱动晶体管的迟滞效应，当一显示装置显示同一个图像一段时间后，在 把前一个显示图像切换到下一个图像时，原先的前一个显示图像会部分残留 而浮现在下一个图像中，一段时间后残像会消失，这种现象称为短期残像。 迟滞效应主要是因为驱动晶体管中残留的可移动离子造成阈值电压(Vth) 偏移所导致的。在不同画面切换时其初始化阶段(即复位阶段)的VGS(驱 动晶体管的栅极和源极之间的电压)可能不同，所以可能会造成驱动晶体管 不同程度的阈值电压偏移，从而造成短期残像。
为了避免出现残像现象，通常增加一个单独的晶体管以及对应的栅极扫 描信号来控制驱动晶体管的源极的电压，以在初始化阶段使得驱动晶体管的 源极电压保持在稳定的电位，由此将驱动晶体管的栅极电压Vg和源极电压 Vs同时进行复位，使驱动晶体管处于On-Bias状态，因此不论前帧显示图像 的数据电压为黑或是白，驱动晶体管皆由On-Bias状态开始进行数据写入与 补偿，故可改善短期残像问题。但是，该解决残像问题的方案需要引入额外 的晶体管和信号，不利于像素电路的实现和布局。
本公开至少一实施例提供一种像素电路，包驱动电路、数据写入电路、 补偿存储电路、第一发光控制电路和第二发光控制电路。驱动电路包括控制 端、第一端和第二端，且配置为控制流经第一端和第二端的用于驱动发光元 件发光的驱动电流；数据写入电路与驱动电路的第一端和第一扫描信号线连 接，且配置为响应于第一扫描信号线提供的第一扫描信号将数据信号写入驱 动电路的第一端；补偿存储电路与驱动电路的控制端以及第二端连接且与第 二扫描信号线和第一电源线连接，且配置为响应于第二扫描信号线提供的第 二扫描信号存储数据写入电路写入的数据信号并对驱动电路进行补偿；第一 发光控制电路与驱动电路的第一端、第一电源线以及第一扫描信号线连接， 且配置为响应于第一扫描信号线提供的第一扫描信号将第一电源线的第一 电压施加至驱动电路的第一端，数据写入电路和第一发光控制电路在第一扫 描信号的控制下导通状态相斥；第二发光控制电路与驱动电路的第二端、发 光控制信号线以及发光元件的第一端连接，且配置为响应于发光控制信号线 提供的发光控制信号将驱动电流施加至发光元件。
本公开至少一实施例还提供了一种对应于上述像素电路的驱动方法和 显示面板。
本公开至少一实施例提供的像素电路，可以在不增加晶体管和控制信号 线的情况下解决残像问题，有利于像素电路的实现和布局，有利于产品的推 广。
下面结合附图对本公开的实施例进行详细说明。应当注意的是，不同的 附图中相同的附图标记将用于指代已描述的相同的元件。
本公开实施例的一个示例提供一种像素电路10，该像素电路10例如用 于OLED显示装置的子像素。如图2所示，该像素电路10包括驱动电路100、 数据写入电路200、补偿存储电路300、第一发光控制电路400、第二发光控 制电路600。例如，该像素电路10用于驱动发光元件500发光。
例如，驱动电路100包括第一端110、第二端120和控制端130，其配 置为控制驱动发光元件500发光的驱动电流，且驱动电路100的控制端130 和第一节点N1连接，驱动电路100的第一端110和第二节点N2连接，驱 动电路100的第二端120和第三节点N3连接。例如，在发光阶段，驱动电 路100可以向发光元件500提供驱动电流以驱动发光元件500进行发光，且 可以根据需要的“灰度”发光。例如，发光元件500可以采用OLED，且配置 为和第三节点N3以及第二电源线VSS(例如，提供低电平，例如接地)连 接，本公开的实施例包括但不限于此情形。
例如，如图2所示的示例中，在像素电路10包括第二发光控制电路600 的情形下，发光元件500可以通过第二发光控制电路600与第三节点N3连 接，从而可以避免发光元件500在非发光阶段有电流流过而发光。本公开的 实施例包括但不限于此情形。
例如，数据写入电路200与驱动电路100的第一端110(第二节点N2) 和第一扫描信号线G1连接，且配置为响应于第一扫描信号线G1提供的第 一扫描信号将数据信号写入驱动电路100的第一端110。例如，数据写入电 路200和数据信号端Vdata(例如，如图4A所示，该数据信号端Vdata与数 据线DL连接)、第二节点N2以及第一扫描信号线G1连接。例如，来自第 一扫描信号线G1的第一扫描信号被施加至数据写入电路200以控制数据写 入电路200开启与否。
例如，在数据写入阶段，数据写入电路200可以响应于第一扫描信号而 开启，从而可以将数据信号写入驱动电路100的第一端110(第二节点N2)， 并将数据信号存储在补偿存储电路300中，以在例如发光阶段时可以根据该 数据信号生成驱动发光元件500发光的驱动电流。
例如，补偿存储电路300与驱动电路的控制端130(第一节点N1)以及 第二端120(第三节点N3)连接且与第二扫描信号线G2和第一电源线VDD 连接，配置为响应于第二扫描线G2提供的第二扫描信号存储数据写入电路 200写入的所述数据信号并对驱动电路100进行补偿。例如，补偿存储电路 300可以与第二扫描信号线G2、第一电源线VDD、第一节点N1以及第三 节点N3连接。例如，来自第二扫描信号线G2的第二扫描信号被施加至补 偿存储电路300以控制其开启与否。例如，在补偿存储电路300包括电容的 情形下，例如在数据写入和补偿阶段，补偿存储电路300可以响应于第二扫 描信号而开启，从而可以将数据写入电路200写入的数据信号存储在该电容 中。例如，同时在数据写入和补偿阶段，补偿存储电路300可以将驱动电路 100的控制端130和第二端120电连接，从而可以使驱动电路100的阈值电 压的相关信息也相应地存储在该电容中，从而例如在发光阶段可以利用存储 的数据信号以及阈值电压对驱动电路100进行控制，使得驱动电路100的输 出得到补偿。
例如，第一发光控制电路400与驱动电路100的第一端110(第二节点 N2)、第一电源线VDD以及第一扫描信号线G1连接，且配置为响应于第一 扫描信号线G1提供的第一扫描信号将第一电源线VDD的第一电压施加至 驱动电路100的第一端110。例如，如图2所示，第一发光控制电路400和 第一扫描信号线G1、第一电源线VDD以及第二节点N2连接。
例如，在初始阶段，第一发光控制电路400可以响应于第一扫描信号而 开启，从而可以将第一电压VDD施加至驱动电路100的第一端110，使得 第二节点N2的电压为第一电压VDD，以在初始化阶段使得驱动晶体管的源 极电压保持在稳定的电位。由此在初始阶段将驱动电路的驱动晶体管的栅极 电压Vg和源极电压Vs同时进行复位，使驱动晶体管处于On-Bias状态，因 此不论前帧显示图像的数据电压为黑或是白，驱动晶体管皆由On-Bias状态开始进行数据写入与补偿，故可改善短期残像问题。
例如，在发光阶段，第一发光控制电路400可以响应于第一扫描信号而 开启，从而可以将第一电压VDD施加至驱动电路100的第一端110，在驱 动电路100导通时，驱动电路100可以根据存储在补偿存储电路中的数据信 号控制流经的驱动电流，并在第二发光控制电路600开启时，将此驱动电流 施加至发光元件500，从而驱动发光元件发光。例如，第一电压VDD可以 是高电压(例如，高于第二电压VSS)。
例如，数据写入电路200和第一发光控制电路400在第一扫描信号的控 制下导通状态相斥。例如，数据写入电路200实现的数据写入晶体管和第一 发光控制电路400实现的第一发光控制晶体管的类型不同，从而使得数据写 入晶体管响应于第一扫描信号的第一电平截止时，第一发光控制电路400响 应于第一扫描信号的第一电平导通，当第一发光控制电路400响应于第一扫 描信号的第二电平截止时，数据写入晶体管响应于第一扫描信号的第二电平 导通，从而在初始化阶段通过导通第一发光控制电路400实现对第二节点 N2的电压控制，从而可以在不增加额外的晶体管和控制信号的情形下，避 免残像现象的出现。
例如，在一些示例中，数据写入电路200可以包括P型晶体管，第一发 光控制电路400包括N型晶体管；或者数据写入电路200可以包括N型晶 体管，第一发光控制电路400包括P型晶体管。例如，该N型晶体管和P 型晶体管的开启电压不同，例如，P型晶体管响应于低电平信号开启，N型 晶体管响应于高电平信号(高于前述低电平信号)开启。因此，通过这种设 置，可以在初始化阶段通过导通第一发光控制电路400实现对第二节点N2 的电压控制，从而可以使得数据写入电路200和第一发光控制电路400共用 栅极信号，无需再增加额外的晶体管和栅极信号即可实现在初始阶段对第二 节点N2的电压控制。
例如，在另一些示例中，补偿存储电路300和数据写入电路200可以分 别包括P型晶体管，第一发光控制电路400包括N型晶体管；或者补偿存储 电路300和数据写入电路200可以分别包括N型晶体管，第一发光控制电路 400包括P型晶体管。例如，该N型晶体管和P型晶体管的开启电压不同， 例如，P型晶体管响应于低电平信号开启，N型晶体管响应于高电平信号(高 于前述低电平信号)开启。因此，通过这种设置，可以在初始化阶段通过导 通第一发光控制电路400实现对第二节点N2的电压控制，从而可以使得补 偿存储电路300、数据写入电路200和第一发光控制电路400共用栅极信号， 无需再增加额外的晶体管和栅极信号即可实现在初始阶段对第二节点N2的 电压控制。
例如，采用N型晶体管时，其可以采用IGZO(Indium Gallium Zinc Oxide， 氧化铟镓锌)作为薄膜晶体管的有源层，相对于采用LTPS(Low Temperature Poly Silicon，低温多晶硅)或非晶硅(例如氢化非晶硅)作为薄膜晶体管的 有源层，可以有效减小晶体管的尺寸以及防止漏电流，从而在使得该像素电 路的可以适用于低频驱动的同时，还可以增加显示面板的分辨率，以下实施 例与此相同，不再赘述。
例如，第二发光控制电路600和发光控制信号线EM、发光元件500的 第一端510以及驱动电路100的第二端120连接，且配置为响应于发光控制 信号线EM提供的发光控制信号将驱动电流施加至发光元件500。
例如，在发光阶段，第二发光控制电路600响应于发光控制信号线EM 提供的发光控制信号而开启，从而驱动电路100可以通过第二发光控制电路 600将驱动电流施加至发光元件500以使其发光；而在非发光阶段，第二发 光控制电路600响应于发光控制信号而截止，从而避免有电流流过发光元件 500而使其发光，可以提高相应的显示装置的对比度。
例如，第一扫描信号和发光控制信号至少部分时间段内同时为开启信 号，例如在发光阶段，可以使第一扫描信号和发光控制信号同时为开启信号， 以使得第一发光控制电路400和第二发光控制电路600在发光阶段同时导 通，以使得发光元件500可发光。
例如，发光元件500包括第一端510和第二端520，发光元件500的第 一端510配置为从驱动电路100的第二端120通过第二发光控制电路600接 收驱动电流，发光元件500的第二端520配置为与第二电源线VSS连接。 例如，在如图2所示的示例中，在像素电路10包括第二发光控制电路600 的情形下，发光元件500的第一端510还可以和第四节点N4连接，且通过 第二发光控制电路600与第三节点N3连接。本公开的实施例包括但不限于 此情形。
例如，如图3所示，在图2所示的示例的基础上，像素电路10还包括 复位电路700。
例如，复位电路700与初始电压端Vinit以及发光元件500的第一端510 和驱动电路100的控制端130(第一节点N1)连接，且配置为响应于复位信 号将初始电压端Vinit提供的复位电压施加至发光元件500的第一端510和 驱动电路100的控制端130(第一节点N1)。例如，如图3所示，该复位电 路700分别和第四节点N4、第一节点N1、初始电压端Vinit、发光元件500 的第一端510以及复位控制端RST(复位控制线)连接。例如，在初始化阶 段，复位电路700可以响应于复位信号而开启，从而可以将复位电压施加至 发光元件500的第一端510(第四节点N4)以及驱动电路100的控制端130 (第一节点N1)，从而可以对驱动电路100、补偿存储电路300以及发光元 件500进行复位操作，消除之前的发光阶段的影响。
本公开至少一实施例提供的像素电路，可以在不增加晶体管和控制信号 线的情况下解决残像问题，有利于像素电路的实现和布局，有利于产品的推 广。
例如，在驱动电路100实现为驱动晶体管的情形时，例如驱动晶体管的 栅极可以作为驱动电路100的控制端130(连接到第一节点N1)，第一极(例 如源极)可以作为驱动电路100的第一端110(连接到第二节点N2)，第二 极(例如漏极)可以作为驱动电路100的第二端120(连接到第三节点N3)。
需要说明的是，本公开的实施例中的第一电源线VDD例如保持输入直 流高电平信号，将该直流高电平称为第一电压；第二电源线VSS例如保持 输入直流低电平信号，将该直流低电平称为第二电压，低于第一电压。以下 各实施例与此相同，不再赘述。
需要注意的是，在本公开实施例的说明中，第一节点N1、第二节点N2、 第三节点N3以及第四节点N4并非表示实际存在的部件，而是表示电路图 中相关电路连接的汇合点。
需要说明的是，在本公开的实施例的描述中，符号Vdata既可以表示数 据信号端又可以表示数据信号的电平，同样地，符号Vinit既可以表示初始 电压端又可以表示复位电压，符号VDD既可以表示第一电源线又可以表示 第一电压，符号VSS既可以表示第二电源线又可以表示第二电压。以下各 实施例与此相同，不再赘述。
例如，初始电压端Vinit与初始电压线VL连接以接收复位电压。
例如，图3中所示的像素电路10可以具体实现为图4A所示的像素电路 结构。如图4A所示，该像素电路10包括：晶体管T1、T2、T3、T4、T5、 T6以及包括存储电容Cst和发光元件OLED。例如，晶体管T1被用作驱动 晶体管，其他的晶体管T2-T7被用作开关晶体管。例如，发光元件OLED可 以为各种类型的OLED，例如顶发射、底发射、双侧发射等，可以发红光、 绿光、蓝光或白光等，本公开的实施例对此不作限制。
例如，如图4A所示，更详细地，驱动电路100可以实现为驱动晶体管 T3。驱动晶体管T3的栅极作为驱动电路100的控制端130，和第一节点N1 连接；驱动晶体管T3的第一极作为驱动电路100的第一端110，和第二节 点N2连接；驱动晶体管T3的第二极作为驱动电路100的第二端120，和第 三节点N3连接。例如，该驱动晶体管T3为P型晶体管。例如，P型晶体管 响应于低电平信号开启，以下实施例与此相同，不再赘述。需要注意的是， 不限于此，驱动电路100也可以是由其他的组件组成的电路。
数据写入电路200可以实现为数据写入晶体管T4。数据写入晶体管T4 的栅极和第一扫描信号线G1连接以接收第一扫描信号，数据写入晶体管T4 的第一极和数据线DL(与数据信号端Vdata连接)连接以接收数据信号， 数据写入晶体管T4的第二极和驱动电路100的第一端110(第二节点N2) 连接。
补偿存储电路300可以实现为补偿晶体管T2和存储电容Cst。补偿晶体 管T2的栅极配置为和第二扫描信号线G2连接以接收扫描信号，补偿晶体 管T2的第一极和驱动电路100的控制端130(第一节点N1)连接，补偿晶 体管T2的第二极和驱动电路100的第二端120(第三节点N3)连接；存储 电容Cst的第一极和驱动电路100的控制端130连接，存储电容Cst的第二 极和第一电源线VDD连接。
第一发光控制电路400可以实现为第一发光控制晶体管T5。第一发光 控制晶体管T5的栅极和第一扫描信号线G1连接以接收第一发光控制信号， 第一发光控制晶体管T5的第一极和第一电源线VDD连接以接收第一电压， 第一发光控制晶体管T5的第二极和驱动晶体管的第一端110(第二节点N2) 连接。
第二发光控制电路600可以实现为第二发光控制晶体管T6。第二发光 控制晶体管T6的栅极和第二发光控制线(发光控制信号线EM)连接以接 收发光控制信号，第二发光控制晶体管T6的第一极和驱动电路100的第二 端120(第三节点N3)连接，第二发光控制晶体管T6的第二极和发光元件 OLED的第一端510(第四节点N4)连接。
发光元件OLED的第一端510(这里为阳极)和第四节点N4连接配置 为通过第二发光控制电路600从驱动电路100的第二端120接收驱动电流， 发光元件OLED的第二端520(这里为阴极)配置为和第二电源线VSS连接 以接收第二电压。例如第二电源线可以接地，即VSS可以为0V。
复位电路400可以实现为第一复位晶体管T1和第二复位晶体管T7。第 一复位晶体管T1的栅极配置为和第一复位信号线RST连接以接收第一复位 信号作为复位信号，第一复位晶体管T1的第一极和初始电压端Vinit连接以 接收复位电压，第一复位晶体管T1的第二极配置为和驱动电路100的控制 端130连接。
第二复位晶体管T7的栅极和第二复位信号线RST连接以接收第二复位 信号作为复位信号，第二复位晶体管T7的第一极和初始电压端Vinit连接以 接收复位电压，第二复位晶体管T7的第二极和发光元件500的第一端510 连接。
例如，在一些示例中，数据写入晶体管T4的类型和第一发光控制晶体 管T5的类型不同。
例如，在图4A所示的示例中，该数据写入晶体管T4为P型晶体管， 例如有源层为低温掺杂多晶硅的薄膜晶体管。该第一发光控制晶体管T5为 N型晶体管，例如，采用N型晶体管时，其可以采用IGZO作为薄膜晶体管 的有源层，以减小驱动晶体管的尺寸以及防止漏电流。例如，N型晶体管响 应于高电平信号开启，以下实施例与此相同，不再赘述。例如，该第一复位 晶体管T1、第二复位晶体管T7、补偿晶体管T2、第二发光控制晶体管T6 均为P型晶体管，例如有源层为低温掺杂多晶硅的薄膜晶体管。
例如，在图5A所示的示例中，该数据写入晶体管T4和补偿晶体管T2 均为N型晶体管，该第一发光控制晶体管T5为P型晶体管。例如，该第一 复位晶体管T1、第二复位晶体管T7、第二发光控制晶体管T6均为P型晶 体管。
例如，在图6A所示的示例中，该数据写入晶体管T4为P型晶体管， 该第一发光控制晶体管T5和补偿晶体管T2均为N型晶体管。例如，该第 一复位晶体管T1、第二复位晶体管T7、第二发光控制晶体管T6均为P型 晶体管。
例如，在图7A所示的示例中，该数据写入晶体管T4为P型晶体管， 该第一复位晶体管T1、第一发光控制晶体管T5和补偿晶体管T2均为N型 晶体管。例如，该第二复位晶体管T7、第二发光控制晶体管T6均为P型晶 体管。
例如，上述各个实施例中的N型晶体管的宽长比可以是2.5/3.5，例如， 其宽度范围在1.5～4μm(微米)，例如，可以是1.5、2、2.5、3、3.5、4等， 长度范围在3～5μm，例如，可以是3、3.5、4、4.5、5等；P型晶体管的宽 长比可以是2.2/3.0(驱动晶体管除外)，例如，其宽度范围在1.5～4μm，例 如，可以是1.5、2、2.5、3、3.5、4等，长度范围在2～6μm，例如可以是2、3、4、5、6等，本公开的实施例对此不作限制。
例如，该像素电路需要在数据写入及补偿阶段导通驱动晶体管T3，因 此，初始信号端Vinit与第一电源端VDD的电压差Vinit-VDD需要小于驱动 晶体管T3的阈值电压Vth，其中，Vinit为初始信号端的电压，VDD为第一 电源线VDD的电压。其中，Vinit可以为-2～-6V(伏特)，例如，-2V、-3V、 -4V、-5V、-6V等。Vinit-VDD可以小于a*Vth，a可以为2～7，例如，a可 以为2、4、6、7；Vth可以为-2～-5V，例如-2V、-3V、-5V等。VDD可以大 于1.5倍的Vth，例如，VDD可以为Vth的1.6倍、1.8倍、2倍等。
该显示面板可以包括多个阵列分布的像素驱动电路P，多条第一电源线 VDD均可以用于提供第一电压。一部分第一电源线VDD沿列方向延伸，另 一部分第一电源线VDD沿行方向延伸，相邻两行像素电路可以与同一行向 延伸的第一电源线连接，该第一电源线VDD可以位于上述相邻两行像素电 路之间，沿列方向延伸的第一电源线可以连接与其相交的多条沿行方向延伸 的第一电源线相交，从而多条电源线可以形成网格结构。其中，沿列方向延 伸的第一电源线可以位于红色像素电路所在的区域内。此外，在同一像素行 中，相邻列的两个像素电路可以镜像设置，以方便布线。
例如，当第一复位信号和第二复位信号不同时，例如，第二复位信号的 绝对值大于驱动子电路的阈值电压的1.5倍。在一些示例性实施方式中，第 二复位信号的幅值大于0。示例性的，第二复位信号一般为4～10V的复位电 压，第一复位信号一般为-2V～-6V的复位电压。
例如，第一电压的电压值可以大于0V而小于或等于5V，例如，第一电 压的电压值可以为4.6V，但不以此为限。例如，复位电压可以为直流电压， 复位电压的电压值可以在大于或等于-7V而小于或等于0V；例如，复位电压 的电压值可以为-6V、-5V、-4V、-3V或-2V，但不以此为限。
在本公开至少一实施例中，驱动电路中的驱动晶体管的阈值电压Vth可 以大于或等于-5V而小于或等于-2V，例如，Vth可以大于或等于-4V而小于 或等于-2.5V；例如，Vth可以为-4V、-3.5V、-3V或-2.5V，但不以此为限。
例如，复位信号的电压值的绝对值可以大于阈值电压的绝对值的1.5倍， 以保证在较短时间内能够快速达到偏置效果。例如，复位信号的电压值的绝 对值可以大于阈值电压的绝对值的2倍、2.5倍或3倍，但不以此为限。
第二复位晶体管T7的沟道宽W为1.5-3.5，例如可以是1.6、1.8，、1.9、 2.0、2.2、2.5、3.0等；沟道长L为2.0-4.5；例如可以是2.5、2.7、3.0、3.2、3.5、4.0等。
第一发光控制晶体管T8的宽长比W/L可以大于第一复位晶体管T1的 宽长比W/L，如此可以提升N2节点复位能力。
本公开实施例中，第一发光控制晶体管T8的沟道宽W为1.5-3.5，例如 可以是1.6、1.8，、1.9、2.0、2.2、2.5、3.0等；沟道长L为2.0-4.5；例如可 以是2.5、2.7、3.0、3.2、3.5、4.0等；第一复位晶体管T1的沟道宽W为 1.5-3.5，例如可以是1.6、1.8，、1.9、2.0、2.2、2.5、3.0等；沟道长L为2.0-4.5； 例如可以是2.5、2.7、3.0、3.2、3.5、4.0等。
下面结合图4B所示的信号时序图，对图4A所示的像素电路10的工作 原理进行说明。
如图4A所示，每一帧图像的显示过程包括3个阶段，分别为初始化阶 段t1、数据写入及补偿阶段t2和发光阶段t3，图中示出了每个阶段中各个 信号的时序波形。
需要说明的是，图8A为图4A中所示的像素电路处于初始化阶段t1时 的示意图，图8B为图4A中所示的像素电路处于数据写入及补偿阶段t2时 的示意图，图8C为图4A中所示的像素电路处于发光阶段t3时的示意图。 另外图8A至图8C中用虚线标识的晶体管均表示在对应阶段内处于截止状 态，图8A至图8C中带箭头的虚线表示像素电路在对应阶段内的电流方向。 图8A至图8C中所示的晶体管均以驱动晶体管T3和第一复位晶体管T1为 N型晶体管，其他晶体管为P型晶体管为例进行说明，即各个N型晶体管的 栅极在接入高电平时导通，而在接入低电平时截止，各个P型晶体管的栅极 在接入低电平时导通，而在接入高电平时截止。以下实施例与此相同，不再 赘述。
在初始化阶段t1，通过第一扫描信号线输入第一扫描信号的第一电平 (例如，图5B所示的低电平)的以开启第一发光控制电路400，将第一电 压VDD通过开启的第一发光控制电路400施加至驱动电路100的第一端； 输入复位信号以开启复位电路700，将复位电压通过开启的复位电路700施 加至发光元件OLED的第一端和驱动电路100的控制端130。
如图8A所示，在初始化阶段t1，由于第一复位晶体管T1和第二复位 晶体管T7是P型晶体管，第一发光控制晶体管T5是N型晶体管，第一复 位晶体管T1和第二复位晶体管T7被复位信号的低电平导通，第一发光控制 晶体管T5被第一扫描信号的低电平导通；同时，补偿晶体管T2和数据写入 晶体管T4被第一扫描信号的高电平截止，第二发光控制晶体管T6被发光控 制信号的高电平截止。
如图8A所示，在初始化阶段t1，形成一条第一节点N1和第四节点N4 的复位路径(如图8A中带箭头的虚线所示)以及第二节点N2的复位路径 (如图8A中带箭头的虚线所示)。所以在此阶段，存储电容Cst以及驱动晶 体管T3的栅极通过第一复位晶体管T1放电，驱动晶体管T3和发光元件 OLED通过第二复位晶体管T7放电，发光元件OLED通过第二复位晶体管 T7放电，从而将第一节点N1和发光元件OLED(即第四节点N4)复位。 第二节点N2的电压通过第一发光控制晶体管T5充电，从而将第二节点N2 的电压稳定在稳定电压。所以，经过初始化阶段t1后第一节点N1、第三节 点N3以及第四节点N4的电位为复位电压Vinit(低电平信号，例如可以接 地或为其他低电平信号)，第二节点的电位为第一电压VDD。在此阶段，由 于驱动晶体管T3和第一发光控制晶体管T5导通，第二节点N2保持稳定的 电位，此将驱动晶体管的Vg、Vs电压同时进行复位，使驱动晶体管处于固 定偏置的开启状态(即On-Bias状态)，因此不论前帧显示图像的数据电压 为黑或是白，驱动晶体管皆由On-Bias状态开始进行当前帧数据电压的写入 及补偿阶段t2，故可改善短期残像问题。
经过初始化阶段t1后，第一节点N1的电位为复位电压Vinit，第二节 点N2的电位为VDD。在初始化阶段t1，存储电容Cst被复位，使存储在存 储电容Cst中的电压放电，从而使后续阶段中的数据信号可以被更迅速、更 可靠地存储在存储电容Cst中；同时，发光元件OLED(即第四节点N4)也 被复位，从而可以使发光元件OLED在发光阶段t3之前显示为黑态不发光， 改善采用上述像素电路的显示装置的对比度等显示效果。
在数据写入及补偿阶段t2，通过第一扫描信号线G1输入第一扫描信号 的第二电平以开启数据写入电路200，通过第二扫描信号线G2输入第二扫 描信号以开启补偿存储电路300，通过数据线DL～Dm输入数据信号，将数 据信号通过开启的数据写入电路200写入驱动电路100的第一端110以开启 驱动电路100，通过开启的补偿存储电路300存储数据信号，且通过开启的 补偿存储电路300对驱动电路100进行补偿。
如图4A和图8B所示，在数据写入及补偿阶段t2，数据写入晶体管T4 被第一扫描信号的第二电平(例如，图5B所示的高电平)导通，补偿晶体 管T2被第二扫描信号的高电平(在该实例中，第一扫描信号和第二扫描信 号为同一信号)导通，同时，第一发光控制晶体管T5被第一扫描信号的高 电平截止，第二发光控制晶体管T6被发光控制信号的高电平截止，第一复 位晶体管T1和第二复位晶体管T7被复位信号的高电平截止。
如图8B所示，在数据写入及补偿阶段t2，形成一条数据写入及补偿路 径(如图8B中带箭头的虚线所示)，数据信号经过数据写入晶体管T4、驱 动晶体管T3和补偿晶体管T2后对第一节点N1进行充电(即对存储电容 Cst充电)，也就是说第一节点N1的电位升高。容易理解，第二节点N2的 电位保持为Vdata，同时根据驱动晶体管T3的自身特性，当第一节点N1的 电位增大到Vdata+Vth时，驱动晶体管T3截止，充电过程结束。需要说明 的是，Vdata表示数据信号的电压值，Vth表示第一晶体管的阈值电压，由 于在本实施例中，驱动晶体管T3是以P型晶体管为例就行说明的，所以此 处阈值电压Vth可以是个负值。
经过数据写入阶段2后，第一节点N1和第三节点N3的电位均为 Vdata+Vth，也就是说将带有数据信号和阈值电压Vth的电压信息存储在了 存储电容Cst中，以用于后续在发光阶段时，提供灰度显示数据和对驱动晶 体管T3自身的阈值电压进行补偿。
在发光阶段t3，通过第一扫描信号线G1输入第一扫描信号以开启第一 发光控制电路400和驱动电路100，通过发光控制信号线EM输入发光控制 信号以开启第二发光控制电路600，将驱动电流通过开启的第一发光控制电 路400、驱动电路100和第二发光控制电路600施加至发光元件500以使其 发光。
如图4A和图8C所示，在发光阶段t3，第一发光控制晶体管T5被第一 扫描信号的高电平导通，第二发光控制晶体管T6被发光控制信号的低电平 导通；同时，数据写入晶体管T4被第一扫描信号的高电平截止，补偿晶体 管T2被第二扫描信号(即第一扫描信号)的高电平截止，第一复位晶体管 T1和第二复位晶体管T7被复位信号的低电平截止。同时，第一节点N1的 电位Vdata+Vth，第二节点N2的电位为VDD，所以在此阶段驱动晶体管T3 也保持导通。
如图8C所示，在发光阶段t3，形成一条驱动发光路径(如图8C中带 箭头的虚线所示)。发光元件OLED可以在流经驱动晶体管T3的驱动电流的 作用下发光。
具体地，流经发光元件OLED的驱动电流IL1的值可以根据下述公式得 出：
IL1＝K(VGS-Vth)2
＝K[(Vdata+Vth-VDD)-Vth]2
＝K(Vdata-VDD)2
其中，K＝W*COX*U/L。
在上述公式中，Vth表示驱动晶体管T3的阈值电压，VGS表示驱动晶体 管T3的栅极和源极(这里为第一极)之间的电压，K为与驱动晶体管本身 相关的一常数值。从上述IL1的计算公式可以看出，流经发光元件OLED的 驱动电流IL1不再与驱动晶体管T3的阈值电压Vth有关，由此可以实现对该 像素电路的补偿，解决了驱动晶体管(在本公开的实施例中为驱动晶体管 T3)由于工艺制程及长时间的操作造成阈值电压漂移的问题，消除其对驱动 电流IL1的影响，从而可以改善采用其的显示装置的显示效果。
需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管或 场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体 管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的， 所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了 区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第 二极。
另外，需要说明的是，图4A中所示的像素电路10中的晶体管是以第一 发光控制晶体管T5为N型晶体管，其它晶体管为P型晶体管为例进行说明 的，此时，第一极可以是漏极，第二极可以是源极。如图4A所示，该像素 电路10中的发光元件OLED的阴极和第二电源线VSS连接以接收第二电压。 例如，在一个显示面板中，当图4A中所示的像素电路10呈阵列排布时，发 光元件OLED的阴极可以电连接到同一个电压端，即采用共阴极连接方式。
例如，第一扫描信号线和第二扫描信号线相同或不同，所述第一扫描信 号和所述第二扫描信号相同或不同。
例如，在图4A和图5A所示的示例中，第一扫描信号线和第二扫描信 号线相同，均表示为G1，对应地，第一扫描信号和第二扫描信号相同。
例如，在图6A和图7A所示的示例中，当第一扫描信号和第二扫描信 号不同时，数据写入晶体管T4的类型和补偿晶体管T2的类型不同，补偿晶 体管T2的类型和第一发光控制晶体管T5的类型相同，例如，数据写入晶体 管T4为P型晶体管，补偿晶体管T2和第一发光控制晶体管T5是N型晶体 管。
例如，第一复位信号线和第二复位信号线相同或不同，第一复位信号和 第二复位信号相同或不同。
例如，在图4A、5A、6A所示的示例中，第一复位晶体管T1和第二复 位晶体管T7的类型相同，例如均为P型晶体管，第一复位信号线和第二复 位信号线相同，表示为RST，对应地，第一复位信号和第二复位信号也相同。
例如，在图7A所示的示例中，第一复位晶体管T1和第二复位晶体管 T7的类型不同，例如第一复位晶体管T1为N型晶体管，第二复位晶体管 T7为P型晶体管，第一复位信号线RST1和第二复位信号线RST2不同，例 如，如图7B所示，第一复位信号和第二复位信号为相反的信号。
图5B为图5A所示的像素电路的工作时序图；图6B为图6A所示的工 作时序图，图7B为图7A所示的工作时序图，图5A、图6A和图7A所示 的像素电路的工作过程和图4A所示的像素电路的工作过程类似，仅根据晶 体管类型的调整对时序做了对应调整，具体可参考图4A所示的像素电路的 工作过程的介绍，在此不再赘述。
在本公开上述各实施例中，均利用了第一发光控制晶体管T5实现在初 始阶段对第二节点N2的电压的控制，使第二节点N2的电压在初阶段保持 稳定的电位，从而可在不增加额外的晶体管的情形下改善短期残像的问题。
图9A为图4A或图5A所示的像素电路中的第一发光控制晶体管、驱动 晶体管和第二发光控制晶体管的截面图。图9B和图9I为图4A或图5A所 示的像素电路中的第一发光控制晶体管、数据写入晶体管和补偿晶体管的截 面图。
例如，如图9A所示，第一发光控制晶体管T5的栅极包括位于不同层 的第一子栅极G51和第二子栅极G52，第一发光控制晶体管的有源层A5位 于第一子栅极G51和第二子栅极G52之间。
例如，如图9B所示，第一子栅极G51所在层位于数据写入晶体管T4 的栅极G4所在层和第二子栅极G52所在层之间。
第一发光控制晶体管T5的第一子栅极G51和第二子栅极以及数据写入 晶体管T4的栅极G4分别通连接电极E与第一扫描信号线G1(图9B中未 示出)连接，连接电极E所在层位于第二子栅极G52所在层远离第一子栅 极G51所在层和数据写入晶体管T4的栅极G4所在层的一侧。
例如，如图9A所示，在衬底基板1000上依次形成绝缘层1001至1008， 以及位于绝缘层之间的依次形成的第一半导体层、第一栅极层、第二栅极层、 第二半导体层、第三栅极层、第一导电层、第二导电层和第三导电层。
例如，发光元件的阳极510位于第三导电层，且通过贯穿绝缘层1008 的过孔与第六晶体管T6的第二极连接，例如第六晶体管T6的第二极位于第 二导电层或第一导电层，本公开的实施例对此不作限制。
例如，如图9A-9F所示，第一电源线VDD可以位于第二导电层；如图 9G-9H所示，第一电源线VDD还可以位于第一导电层，本公开的实施例对 此不作限制。
例如，当第一电源线VDD位于第二导电层时，可以通过第一导电层与 第一发光控制晶体管T5的第一极连接，第一发光控制晶体管T5的第二极通 过位于第一导电层的连接电极与驱动晶体管T3的第一极连接，驱动晶体管 T3的有源层A3与第二发光控制晶体管T6的有源层A6一体形成，且位于 第一半导体层。
例如，第二子栅极G52位于第三栅极层，第一子栅极G51位于第二栅 极层，其余各个晶体管的栅极(例如，G4、G2、G3、G6)位于第一栅极层。 例如，第一发光控制晶体管的有源层A5位于第二半导体层，其余各个晶体 管的有源层(例如，A4、A2、A3、A6)位于第一半导体层。
例如，连接电极E可通过图9B所示的方式与各个栅极(G51、G52、 G4、G2)连接，例如，如图9B所示，通过位于连接电极和第二子栅极G52 之间的第一导电层和/或第二导电层上的电极将连接电极和各个栅极连接起 来，可以形成缓冲，避免需要较大的过孔。
当然，也可通过图9C和图9D中所示的方式将各个栅极(G51、G52、 G4、G2)分别通过1个过孔与连接电极E连接，本公开的实施例对此不作 限制。
例如，如图9E和9F所示，该连接电极可以与发光元件的阳极510同层 设置，也可以与第一电源线VDD同层设置(如图9B至图9D所示)；例如， 如图9I所示，该连接电极还可以位于第一导电层，本公开的实施例对此不 作限制，只要能将数据写入晶体管T4和第一发光控制晶体管T5连起来即可， 但第一发光控制晶体管T5与补偿晶体管T2和数据写入晶体管T4的栅极不 处于同一层，例如，如图9I所示，可以使用位于第一导电层的连接电极E 将第一发光控制晶体管T5的第一子栅极G51和第二子栅极G52与数据写入 晶体管T4的栅极G4连接，再通过跳线连接的方式将数据写入晶体管T4的 栅极G4与补偿晶体管T2的栅极G2电连接在一起，本公开的实施例对此不 作限制。需要注意的是，图9I中未示出该跳线连接部分，具体可参考本领 域的设计，在此不再赘述。
例如，如图9G所示，该连接电极E还可以位于第二导电层，并通过贯 穿绝缘层1007的过孔与第一导电层上的电极连接，进而通过该第一导电层 上的电极与其他各个栅极连接，也可以直接通过各个绝缘层的过孔与各个栅 极连接(如图9H所示)。在该示例中，第一电源线VDD位于第一导电层。
例如，该衬底基板1000可以采用例如玻璃、塑料、石英或其他适合的 材料，本公开的实施例对此不作限制。
例如，绝缘层1001-1008的材料可以包括例如SiNx、SiOx、SiNxOy等 无机绝缘材料、例如有机树脂等有机绝缘材料，或其它适合的材料，本公开 的实施例对此不作限定。
例如，半导体层的材料可以包括氧化物半导体、有机半导体或非晶硅、 多晶硅等，例如，氧化物半导体包括金属氧化物半导体(例如氧化铟镓锌 (IGZO))，多晶硅包括低温多晶硅或者高温多晶硅等，本公开的实施例对 此不作限定。需要说明的是，上述的源极区域和漏极区域可为掺杂有n型杂 质或p型杂质的区域，本公开的实施例对此不作限制。
例如，上述第一导电层、第二导电层、第三导电层的材料可以包括钛、 钛合金、铝、铝合金、铜、铜合金或其他任意适合的复合材料，本公开的实 施例对此不作限定。例如，第一栅极层和第二栅极层的材料可以与第一导电 层的材料相同，在此不再赘述。
本公开至少一个实施例还提供一种显示面板，包括阵列布置的多个像素 单元，该多个像素单元每个包括本公开任一实施例提供的像素电路。
图10为本公开一实施例提供的一种显示面板的示意框图。如图10所示 显示面板11设置在显示装置1中，并与栅极驱动器12、定时控制器13和数 据驱动器14电连接。该显示面板11包括根据多条扫描线GL和多条数据线 DL交叉限定的像素单元P；栅极驱动器12用于驱动多条扫描线GL；数据 驱动器14用于驱动多条数据线DL；定时控制器13用于处理从显示装置1 外部输入的图像数据RGB、向数据驱动器14提供处理的图像数据RGB以 及向栅极驱动器12和数据驱动器14输出扫描控制信号GCS和数据控制信 号DCS，以对栅极驱动器12和数据驱动器14进行控制。
例如，该显示面板11包括多个像素单元P，该像素单元P包括上述实 施例中提供的任一像素电路10。例如，包括图3所示像素电路10。如图10 所示，显示面板11还包括多条扫描线GL和多条数据线DL。例如，该多条 扫描线对应连接到每行像素单元的像素电路10中的数据写入电路200以提 供第一扫描信号，并且该多条扫描线还对应连接到每行像素单元的像素电路 10中的补偿存储电路300和复位电路700以将第二扫描信号作为复位信号。
例如，像素单元P设置在扫描线GL和数据线DL的交叉区域。例如， 如图10所示，每个像素单元P连接到多条扫描线GL(分别提供第一扫描信 号、第二扫描信号、第一复位信号、第二复位信号以及发光控制信号)、一 条数据线DL、用于提供第一电压的第一电源线、用于提供第二电压的第二 电源线以及用于提供复位电压的复位电压线。例如，第一电源线或第二电源 线可以用相应的板状公共电极(例如公共阳极或公共阴极)替代。需要说明 的是，在图10中仅示出了部分的像素单元P、扫描线GL、数据线DL。需 要注意的是，在本公开实施例中，由于第二扫描信号线提供的第二扫描信号 可以和第一扫描信号相同，第一复位信号可以和第二复位信号相同，所以每 个像素单元P可以仅连接到3条扫描线GL。需要注意的是，以下实施例与 此相同，不再赘述。
例如，在一些示例中，该多个像素单元P排列为多行，每一行像素单元 P的像素电路的补偿存储电路300、数据写入电路200以及第一发光控制电 路400连接到同一条扫描线GL，本公开的实施例对此不作限制。例如，每 一列的数据线DL和本列像素电路10中的数据写入电路200连接以提供数 据信号。
例如，栅极驱动器12根据源自定时控制器13的多个扫描控制信号GCS 向多个扫描线GL提供多个选通信号。多个选通信号包括第一扫描信号、第 二扫描信号、发光控制信号以及复位信号。这些信号通过多个扫描线GL提 供给每个像素单元P。
例如，数据驱动器14使用参考伽玛电压根据源自定时控制器13的多个 数据控制信号DCS将从定时控制器13输入的数字图像数据RGB转换成数 据信号。数据驱动器14向多条数据线DL提供转换的数据信号。
例如，定时控制器13对外部输入的图像数据RGB进行处理以匹配显示 面板11的大小和分辨率，然后向数据驱动器14提供处理的图像数据。定时 控制器13使用从显示装置外部输入的同步信号(例如点时钟DCLK、数据 使能信号DE、水平同步信号Hsync以及垂直同步信号Vsync)产生多条扫 描控制信号GCS和多条数据控制信号DCS。定时控制器13分别向栅极驱动 器12和数据驱动器14提供产生的扫描控制信号GCS和数据控制信号DCS， 以用于栅极驱动器12和数据驱动器14的控制。
例如，数据驱动电器14可以与多条数据线DL连接，以提供数据信号 Vdata；同时还可以与多条第一电源线、多条第二电源线和多条复位电压线 连接以分别提供第一电压、第二电压和复位电压。
例如，栅极驱动器12和数据驱动器14可以实现为半导体芯片。该显示 装置1还可以包括其他部件，例如信号解码电路、电压转换电路等，这些部 件例如可以采用已有的常规部件，这里不再详述。
例如，本实施例提供的显示面板11可以应用于电子纸、手机、平板电 脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能 的产品或部件中。
关于显示面板11的技术效果可以参考本公开的实施例中提供的像素电 路10的技术效果，这里不再赘述。
本公开的实施例还提供一种驱动方法，可以用于驱动本公开的实施例提 供的像素电路10。例如，在图2所示的示例中，该驱动方法包括复位阶段、 数据写入及补偿阶段以及发光阶段。
在复位阶段，通过第一扫描信号线输入第一扫描信号的第一电平的以开 启第一发光控制电路，将第一电压通过开启的第一发光控制电路施加至驱动 电路的第一端。
在数据写入及补偿阶段，通过第一扫描信号线输入第一扫描信号的第二 电平以开启数据写入电路，通过第二扫描信号线输入第二扫描信号以开启补 偿存储电路，通过数据线输入数据信号，将数据信号通过开启的数据写入电 路写入驱动电路的第一端以开启驱动电路，通过开启的补偿存储电路存储数 据信号，且通过开启的补偿存储电路对驱动电路进行补偿。
在发光阶段，通过第一扫描信号线输入第一扫描信号以开启第一发光控 制电路和驱动电路，通过发光控制信号线输入发光控制信号以开启第二发光 控制电路，将驱动电流通过开启的第一发光控制电路、驱动电路和第二发光 控制电路施加至发光元件以使其发光。
例如，在图3所示的示例中，在像素电路还包括复位电路的情况下，该 驱动方法包括如下操作：
在复位阶段，输入复位信号以开启复位电路，将复位电压通过开启的复 位电路施加至发光元件的第一端和驱动电路的控制端。
需要说明的是，关于该驱动方法的详细描述可以参考本公开的实施例中 对于像素电路10的工作原理的描述，这里不再赘述。
有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他 结构可参考通常设计。
(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互 组合以得到新的实施例。
以上所述仅是本发明的示范性实施方式，而非用于限制本发明的保护范 围，本发明的保护范围由所附的权利要求确定。

Claims (17)

1.一种像素电路，包括：驱动电路、数据写入电路、补偿存储电路、第一发光控制电路和第二发光控制电路；其中，
所述驱动电路包括控制端、第一端和第二端，且配置为控制流经所述第一端和所述第二端的用于驱动所述发光元件发光的驱动电流；
所述数据写入电路与所述驱动电路的第一端和第一扫描信号线连接，且配置为响应于所述第一扫描信号线提供的第一扫描信号将数据信号写入所述驱动电路的第一端；
所述补偿存储电路与所述驱动电路的控制端以及第二端连接且与第二扫描信号线和第一电源线连接，且配置为响应于所述第二扫描信号线提供的第二扫描信号存储所述数据写入电路写入的所述数据信号并对所述驱动电路进行补偿；
所述第一发光控制电路与所述驱动电路的第一端、所述第一电源线以及所述第一扫描信号线连接，且配置为响应于所述第一扫描信号线提供的所述第一扫描信号将所述第一电源线的第一电压施加至所述驱动电路的第一端，其中，所述数据写入电路和所述第一发光控制电路在所述第一扫描信号的控制下导通状态相斥；
所述第二发光控制电路与所述驱动电路的第二端、发光控制信号线以及所述发光元件的第一端连接，且配置为响应于所述发光控制信号线提供的发光控制信号将所述驱动电流施加至所述发光元件。
2.根据权利要求1所述的像素电路，其中，所述驱动电路包括驱动晶体管；
所述驱动晶体管的栅极作为所述驱动电路的控制端，所述驱动晶体管的第一极作为所述驱动电路的第一端，所述驱动晶体管的第二极作为所述驱动电路的第二端。
3.根据权利要求1所述的像素电路，其中，所述数据写入电路包括数据写入晶体管；
所述数据写入晶体管的栅极和所述第一扫描信号线连接以接收所述第一扫描信号，所述数据写入晶体管的第一极和数据线连接以接收所述数据信号，所述数据写入晶体管的第二极和所述驱动电路的第一端连接。
4.根据权利要求3所述的像素电路，其中，所述第一发光控制电路包括第一发光控制晶体管；
所述第一发光控制晶体管的栅极和所述第一扫描信号线连接以接收所述第一扫描信号，所述第一发光控制晶体管的第一极和所述第一电源线连接以接收所述第一电压，所述第一发光控制晶体管的第二极和所述驱动电路的第一端连接。
5.根据权利要求4所述的像素电路，其中，所述数据写入晶体管的类型和所述第一发光控制晶体管的类型不同。
6.根据权利要求4所述的像素电路，其中，所述第一发光控制晶体管为N型晶体管，所述数据写入晶体管为P型晶体管。
7.根据权利要求6所述的像素电路，其中，所述第一发光控制晶体管的栅极包括位于不同层的第一子栅极和第二子栅极，所述第一发光控制晶体管的有源层位于所述第一子栅极和所述第二子栅极之间，
所述第一子栅极所在层位于所述数据写入晶体管的栅极所在层和所述第二子栅极所在层之间，
所述第一发光控制晶体管的第一子栅极和第二子栅极以及所述数据写入晶体管的栅极分别通过连接电极与所述第一扫描信号线连接，所述连接电极所在层位于所述第二子栅极所在层远离所述第一子栅极所在层和所述数据写入晶体管的栅极所在层的一侧。
8.根据权利要求4所述的像素电路，其中，所述补偿存储电路包括补偿晶体管和存储电容；
所述补偿晶体管的栅极和所述第二扫描信号线连接以接收所述第二扫描信号，所述补偿晶体管的第一极和所述驱动电路的第二端连接，所述补偿晶体管的第二极和所述驱动电路的控制端连接；
所述存储电容的第一极和所述驱动电路的控制端连接，所述存储电容的第二极和所述第一电源线连接。
9.根据权利要求1-8任一所述的像素电路，其中，所述第一扫描信号线和所述第二扫描信号线相同或不同，所述第一扫描信号和所述第二扫描信号相同或不同。
10.根据权利要求8所述的像素电路，其中，当所述第一扫描信号和所述第二扫描信号不同时，所述数据写入晶体管的类型和所述补偿晶体管的类型不同，所述补偿晶体管的类型和所述第一发光控制晶体管的类型相同。
11.根据权利要求1-8任一所述的像素电路，还包括复位电路，其中，
所述复位电路与初始电压端、所述发光元件的第一端和所述驱动电路的控制端连接，且配置为响应于复位信号将所述初始电压端提供的复位电压施加至所述发光元件的第一端和所述驱动电路的控制端。
12.根据权利要求11所述的像素电路，其中，所述复位电路包括第一复位晶体管和第二复位晶体管；
所述第一复位晶体管的栅极和第一复位信号线连接以接收第一复位信号作为所述复位信号，所述第一复位晶体管的第一极和所述初始电压端连接以接收所述复位电压，所述第一复位晶体管的第二极和所述驱动电路的控制端连接；
所述第二复位晶体管的栅极和第二复位信号线连接以接收第二复位信号作为所述复位信号，所述第二复位晶体管的第一极和所述初始电压端连接以接收所述复位电压，所述第二复位晶体管的第二极和所述发光元件的第一端连接。
13.根据权利要求12所述的像素电路，其中，所述第一复位信号线和所述第二复位信号线相同或不同，所述第一复位信号和所述第二复位信号相同或不同。
14.根据权利要求1-8任一所述的像素电路，其中，所述第二发光控制电路包括第二发光控制晶体管；
所述第二发光控制晶体管的栅极和所述发光控制线连接以接收所述发光控制信号，所述第二发光控制晶体管的第一极和所述驱动电路的第二端连接，所述第二发光控制晶体管的第二极和所述发光元件的第一端连接。
15.一种如权利要求1所述的像素电路的驱动方法，包括：复位阶段、数据写入及补偿阶段以及发光阶段；其中，
在所述复位阶段，通过所述第一扫描信号线输入所述第一扫描信号的第一电平的以开启所述第一发光控制电路，将所述第一电压通过开启的所述第一发光控制电路施加至所述驱动电路的第一端；
在所述数据写入及补偿阶段，通过所述第一扫描信号线输入所述第一扫描信号的第二电平以开启所述数据写入电路，通过所述第二扫描信号线输入所述第二扫描信号以开启所述补偿存储电路，通过数据线输入所述数据信号，将所述数据信号通过开启的所述数据写入电路写入所述驱动电路的第一端以开启所述驱动电路，通过开启的所述补偿存储电路存储所述数据信号，且通过开启的所述补偿存储电路对所述驱动电路进行补偿；
在所述发光阶段，通过所述第一扫描信号线输入所述第一扫描信号以开启所述第一发光控制电路和所述驱动电路，通过所述发光控制信号线输入所述发光控制信号以开启所述第二发光控制电路，将所述驱动电流通过开启的所述第一发光控制电路、所述驱动电路和所述第二发光控制电路施加至所述发光元件以使其发光。
16.根据权利要求15所述的驱动方法，其中，所述像素电路还包括复位电路，其中，
所述复位电路与初始电压端、所述发光元件的第一端和所述驱动电路的控制端连接，且配置为响应于复位信号将复位电压施加至所述发光元件的第一端和所述驱动电路的控制端；
所述方法还包括：
在所述复位阶段，输入所述复位信号以开启所述复位电路，将所述复位电压通过开启的所述复位电路施加至所述发光元件的第一端和所述驱动电路的控制端。
17.一种显示面板，包括如权利要求1-14任一所述的像素电路。
CN202110898658.9A 2021-07-30 2021-08-05 像素电路及其驱动方法、显示面板 Active CN113838419B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/106020 WO2023005695A1 (zh) 2021-07-30 2022-07-15 像素电路及其驱动方法、显示面板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CNPCT/CN2021/109890 2021-07-30
PCT/CN2021/109890 WO2023004813A1 (zh) 2021-07-30 2021-07-30 像素电路、驱动方法和显示装置

Publications (2)

Publication Number Publication Date
CN113838419A true CN113838419A (zh) 2021-12-24
CN113838419B CN113838419B (zh) 2022-07-15

Family

ID=78963010

Family Applications (6)

Application Number Title Priority Date Filing Date
CN202180002061.XA Active CN114514573B (zh) 2021-07-30 2021-07-30 像素电路、驱动方法和显示装置
CN202110898658.9A Active CN113838419B (zh) 2021-07-30 2021-08-05 像素电路及其驱动方法、显示面板
CN202110898678.6A Pending CN115691421A (zh) 2021-07-30 2021-08-05 像素电路及其驱动方法、阵列基板和显示装置
CN202110898683.7A Pending CN115691422A (zh) 2021-07-30 2021-08-05 像素电路及其驱动方法、显示面板
CN202110897272.6A Pending CN114627807A (zh) 2021-07-30 2021-08-05 像素电路、驱动方法和显示装置
CN202110897319.9A Pending CN115691407A (zh) 2021-07-30 2021-08-05 像素驱动电路、像素驱动方法和显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202180002061.XA Active CN114514573B (zh) 2021-07-30 2021-07-30 像素电路、驱动方法和显示装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
CN202110898678.6A Pending CN115691421A (zh) 2021-07-30 2021-08-05 像素电路及其驱动方法、阵列基板和显示装置
CN202110898683.7A Pending CN115691422A (zh) 2021-07-30 2021-08-05 像素电路及其驱动方法、显示面板
CN202110897272.6A Pending CN114627807A (zh) 2021-07-30 2021-08-05 像素电路、驱动方法和显示装置
CN202110897319.9A Pending CN115691407A (zh) 2021-07-30 2021-08-05 像素驱动电路、像素驱动方法和显示装置

Country Status (3)

Country Link
US (2) US20240087514A1 (zh)
CN (6) CN114514573B (zh)
WO (6) WO2023004813A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115188309A (zh) * 2022-06-29 2022-10-14 武汉天马微电子有限公司 显示面板及显示装置
WO2023005695A1 (zh) * 2021-07-30 2023-02-02 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
WO2023225931A1 (zh) * 2022-05-26 2023-11-30 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
WO2023226708A1 (zh) * 2022-05-24 2023-11-30 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、阵列基板及显示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023004817A1 (zh) * 2021-07-30 2023-02-02 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN114974110A (zh) * 2022-04-26 2022-08-30 Oppo广东移动通信有限公司 像素驱动电路、控制方法、显示屏及显示设备
CN114783379B (zh) * 2022-05-26 2024-02-09 云谷（固安）科技有限公司 像素电路及其驱动方法、显示面板
WO2023245438A1 (zh) * 2022-06-21 2023-12-28 京东方科技集团股份有限公司 显示基板和显示装置
CN115019729B (zh) * 2022-08-04 2022-11-25 惠科股份有限公司 像素驱动电路、显示面板及其控制方法
CN115359759A (zh) * 2022-08-31 2022-11-18 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090289876A1 (en) * 2008-05-26 2009-11-26 Hae-Jin Chun Organic light emitting display
CN105427806A (zh) * 2016-01-06 2016-03-23 京东方科技集团股份有限公司 像素电路、显示基板及显示装置、驱动显示基板的方法
CN109215582A (zh) * 2018-09-28 2019-01-15 昆山国显光电有限公司 显示面板、像素电路的驱动方法及显示装置
CN109599062A (zh) * 2017-09-30 2019-04-09 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN110021273A (zh) * 2018-01-10 2019-07-16 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN110176213A (zh) * 2018-06-08 2019-08-27 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN110660360A (zh) * 2019-10-12 2020-01-07 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN111158514A (zh) * 2018-11-07 2020-05-15 三星显示有限公司 具有输入感测单元的显示装置
CN112382235A (zh) * 2020-12-01 2021-02-19 合肥维信诺科技有限公司 一种像素电路及其控制方法、显示面板
CN112420794A (zh) * 2020-11-18 2021-02-26 京东方科技集团股份有限公司 显示基板和显示装置

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109952B2 (en) * 2002-06-11 2006-09-19 Samsung Sdi Co., Ltd. Light emitting display, light emitting display panel, and driving method thereof
KR101791664B1 (ko) * 2010-10-28 2017-11-21 삼성디스플레이 주식회사 유기전계발광 표시장치
CN103594059B (zh) * 2013-11-29 2017-01-11 中国科学院上海高等研究院 有源矩阵有机发光二极管像素驱动电路及其驱动方法
TWI498873B (zh) * 2013-12-04 2015-09-01 Au Optronics Corp 有機發光二極體電路及其驅動方法
KR102457757B1 (ko) * 2015-10-28 2022-10-24 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
CN105427803B (zh) * 2016-01-04 2018-01-02 京东方科技集团股份有限公司 像素驱动电路、方法、显示面板和显示装置
CN205920745U (zh) * 2016-08-22 2017-02-01 京东方科技集团股份有限公司 像素电路、显示面板及显示设备
CN106910468B (zh) * 2017-04-28 2019-05-10 上海天马有机发光显示技术有限公司 显示面板、显示装置及像素电路的驱动方法
CN107146577B (zh) * 2017-06-26 2019-08-09 武汉天马微电子有限公司 一种像素电路、其驱动方法、显示面板及显示装置
CN107274830B (zh) * 2017-07-12 2019-07-02 上海天马有机发光显示技术有限公司 一种像素电路、其驱动方法及有机电致发光显示面板
CN116030764A (zh) * 2017-08-25 2023-04-28 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
KR102470378B1 (ko) * 2017-11-30 2022-11-23 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 발광 표시 장치
CN108206008B (zh) * 2018-01-11 2019-12-31 京东方科技集团股份有限公司 像素电路、驱动方法、电致发光显示面板及显示装置
CN109087610A (zh) * 2018-08-20 2018-12-25 武汉华星光电半导体显示技术有限公司 Amoled像素驱动电路、驱动方法及显示面板
KR20200040344A (ko) * 2018-10-08 2020-04-20 삼성디스플레이 주식회사 표시 장치
KR20200057204A (ko) * 2018-11-16 2020-05-26 엘지디스플레이 주식회사 데이터 구동 회로, 디스플레이 패널 및 디스플레이 장치
CN109285500B (zh) * 2018-12-05 2020-11-13 武汉天马微电子有限公司 像素驱动电路和有机发光显示装置
US10916198B2 (en) * 2019-01-11 2021-02-09 Apple Inc. Electronic display with hybrid in-pixel and external compensation
CN109817165B (zh) * 2019-03-08 2021-04-20 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、显示面板和显示装置
CN109830208B (zh) * 2019-03-28 2020-08-25 厦门天马微电子有限公司 像素电路及其驱动方法、显示面板和显示装置
CN110223640A (zh) * 2019-06-26 2019-09-10 昆山国显光电有限公司 一种像素驱动电路及显示装置
TWI714317B (zh) * 2019-10-23 2020-12-21 友達光電股份有限公司 畫素電路與相關的顯示裝置
CN112767873B (zh) * 2019-11-01 2022-03-22 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示面板、显示装置
KR102636598B1 (ko) * 2019-12-13 2024-02-13 엘지디스플레이 주식회사 화소 구동 회로를 포함한 전계발광 표시장치
US20210193049A1 (en) * 2019-12-23 2021-06-24 Apple Inc. Electronic Display with In-Pixel Compensation and Oxide Drive Transistors
KR20210114578A (ko) * 2020-03-10 2021-09-24 삼성디스플레이 주식회사 화소 회로
CN111354307B (zh) * 2020-04-09 2022-02-15 武汉天马微电子有限公司 一种像素驱动电路及驱动方法、有机发光显示面板
CN111445854B (zh) * 2020-05-11 2021-11-05 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN111489700B (zh) * 2020-05-29 2022-07-29 武汉天马微电子有限公司 一种显示面板、驱动方法及显示装置
CN111508426B (zh) * 2020-05-29 2022-04-15 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN111710299B (zh) * 2020-06-30 2022-01-07 厦门天马微电子有限公司 一种显示面板、其驱动方法及显示装置
CN111710300B (zh) * 2020-06-30 2021-11-23 厦门天马微电子有限公司 一种显示面板、驱动方法及显示装置
CN111583866B (zh) * 2020-06-30 2021-12-17 武汉天马微电子有限公司 输出控制单元、输出控制电路、显示面板和显示装置
CN111724745B (zh) * 2020-07-15 2023-11-28 武汉华星光电半导体显示技术有限公司 像素电路及其驱动方法、显示装置
CN111754938B (zh) * 2020-07-24 2023-11-28 武汉华星光电半导体显示技术有限公司 像素电路及其驱动方法、显示装置
CN112053661B (zh) * 2020-09-28 2023-04-11 京东方科技集团股份有限公司 像素电路、像素驱动方法、显示面板和显示装置
CN117894263A (zh) * 2020-10-15 2024-04-16 厦门天马微电子有限公司 显示面板及其驱动方法以及显示装置
CN112150964B (zh) * 2020-10-23 2024-04-09 厦门天马微电子有限公司 显示面板及其驱动方法以及显示装置
KR20220072109A (ko) * 2020-11-24 2022-06-02 삼성디스플레이 주식회사 표시 장치
KR20220097678A (ko) * 2020-12-30 2022-07-08 삼성디스플레이 주식회사 디스플레이 장치
CN114974112A (zh) * 2021-03-16 2022-08-30 上海天马微电子有限公司 显示面板及显示装置
CN113140179B (zh) * 2021-04-12 2022-08-05 武汉华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法、显示面板
CN112992071A (zh) * 2021-04-22 2021-06-18 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN114514573B (zh) * 2021-07-30 2022-08-09 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090289876A1 (en) * 2008-05-26 2009-11-26 Hae-Jin Chun Organic light emitting display
CN105427806A (zh) * 2016-01-06 2016-03-23 京东方科技集团股份有限公司 像素电路、显示基板及显示装置、驱动显示基板的方法
CN109599062A (zh) * 2017-09-30 2019-04-09 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN110021273A (zh) * 2018-01-10 2019-07-16 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN110176213A (zh) * 2018-06-08 2019-08-27 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN109215582A (zh) * 2018-09-28 2019-01-15 昆山国显光电有限公司 显示面板、像素电路的驱动方法及显示装置
CN111158514A (zh) * 2018-11-07 2020-05-15 三星显示有限公司 具有输入感测单元的显示装置
CN110660360A (zh) * 2019-10-12 2020-01-07 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN112420794A (zh) * 2020-11-18 2021-02-26 京东方科技集团股份有限公司 显示基板和显示装置
CN112382235A (zh) * 2020-12-01 2021-02-19 合肥维信诺科技有限公司 一种像素电路及其控制方法、显示面板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023005695A1 (zh) * 2021-07-30 2023-02-02 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
WO2023226708A1 (zh) * 2022-05-24 2023-11-30 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、阵列基板及显示装置
WO2023225931A1 (zh) * 2022-05-26 2023-11-30 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
CN115188309A (zh) * 2022-06-29 2022-10-14 武汉天马微电子有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
CN115691422A (zh) 2023-02-03
WO2023005695A1 (zh) 2023-02-02
CN115691421A (zh) 2023-02-03
WO2023005694A1 (zh) 2023-02-02
US20240087514A1 (en) 2024-03-14
CN114514573A (zh) 2022-05-17
WO2023005648A1 (zh) 2023-02-02
WO2023004813A1 (zh) 2023-02-02
CN113838419B (zh) 2022-07-15
US20240062721A1 (en) 2024-02-22
CN114514573B (zh) 2022-08-09
WO2023005661A1 (zh) 2023-02-02
WO2023005660A1 (zh) 2023-02-02
CN114627807A (zh) 2022-06-14
CN115691407A (zh) 2023-02-03

Similar Documents

Publication Publication Date Title
CN113838419B (zh) 像素电路及其驱动方法、显示面板
US11837162B2 (en) Pixel circuit and driving method thereof, display panel
US11881164B2 (en) Pixel circuit and driving method thereof, and display panel
CN110268465B (zh) 像素电路、显示面板及像素电路的驱动方法
US10978002B2 (en) Pixel circuit and driving method thereof, and display panel
CN113838421B (zh) 像素电路及其驱动方法、显示面板
US11232749B2 (en) Pixel circuit and driving method thereof, array substrate, and display device
US11657759B2 (en) Pixel circuit and method of driving the same, display panel
US11620942B2 (en) Pixel circuit, driving method thereof and display device
CN109872692B (zh) 像素电路及其驱动方法、显示装置
US11922881B2 (en) Pixel circuit and driving method thereof, array substrate and display apparatus
GB2620507A (en) Pixel circuit and driving method therefor and display panel
US11527199B2 (en) Pixel circuit including discharge control circuit and storage control circuit and method for driving pixel circuit, display panel and electronic device
CN113658554A (zh) 像素驱动电路、像素驱动方法及显示装置
CN114842806B (zh) 像素驱动电路及其驱动方法、显示面板和显示装置
US20240135875A1 (en) Pixel Circuit and Driving Method Therefor, and Display Panel
CN117672139A (zh) 像素电路及其驱动方法、显示面板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant