CN112420794A - 显示基板和显示装置 - Google Patents
显示基板和显示装置 Download PDFInfo
- Publication number
- CN112420794A CN112420794A CN202011291948.9A CN202011291948A CN112420794A CN 112420794 A CN112420794 A CN 112420794A CN 202011291948 A CN202011291948 A CN 202011291948A CN 112420794 A CN112420794 A CN 112420794A
- Authority
- CN
- China
- Prior art keywords
- pixel
- substrate
- pixel unit
- insulating layer
- driving circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 129
- 239000010409 thin film Substances 0.000 claims abstract description 39
- 239000010410 layer Substances 0.000 claims description 196
- 239000011229 interlayer Substances 0.000 claims description 27
- 238000002955 isolation Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 239000004642 Polyimide Substances 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 239000012790 adhesive layer Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 description 9
- 238000002161 passivation Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本公开提供一种显示基板和显示装置，属于显示技术领域，其可解决现有的显示基板分辨率低的技术问题。本公开提供的显示基板包括基底和位于基底上的多个像素单元，多个像素单元中的每个包括像素驱动电路和发光器件。像素驱动电路均包括薄膜晶体管，其中，至少部分薄膜晶体管位于不同层。
Description
技术领域
本公开涉及显示技术领域，具体涉及一种显示基板和显示装置。
背景技术
随着电子、通信产业的发展，对发光二极管(Light Emitting Diode，LED)显示器、有机发光二极管(Organic Light Emitting Diode，OLED)显示器、等离子显示器(PlasmaDisplay Panel，PDP)及液晶显示器(Liquid Crystal Display，LCD)等平板显示器的需求与日俱增。平板显示器具有高画质、高分辨率的发展趋势，这样往往需要在每个像素中设置补偿电路来满足高品质的显示要求，其中，补偿电路至少具有多个薄膜晶体管，并通过各薄膜晶体管之间相互配合实现其功能，如现有的7T1C结构和8T2C结构等补偿电路。
目前，由于人们对显示基板的高画质和高分辨率的要求越来越高，为了获得更优质的画面显示，导致像素区域中的补偿电路所需的薄膜晶体管的个数越来越多，这样很难在较小的像素区域中摆放下过多的薄膜晶体管，使得分辨率难以大幅度提高。
发明内容
本公开旨在至少解决现有技术中存在的技术问题之一，提供一种显示基板和显示装置。
第一方面，本公开实施例提供一种显示基板，包括基底和位于所述基底上的多个像素单元，所述多个像素单元中的每个包括像素驱动电路和发光器件；所述像素驱动电路均包括薄膜晶体管；其中，至少部分薄膜晶体管位于不同层。
可选地，至少部分像素驱动电路位于不同层。
可选地，所述多个像素单元包括第一像素单元和第二像素单元；其中，
所述第二像素单元中的像素驱动电路位于所述第一像素单元中的驱动电路靠近所述基底的一侧。
可选地，所述第一像素单元和所述第二像素单元中的发光器件均位于所述第一像素单元的像素驱动电路背离所述基底的一侧，且所述第一像素单元和所述第二像素单元中的发光器件交替设置。
可选地，所述第一像素单元中的像素驱动电路和所述第二像素单元中的像素驱动电路所在层之间设置有隔绝层。
可选地，所述隔绝层背离基板的一侧设置有第一连接电极，所述第二像素单元中的像素驱动电路的第一极通过贯穿隔绝层的第一过孔与所述第一连接电极连接。
可选地，所述第一像素单元中的像素驱动电路设置有第一栅绝缘层、第二栅绝缘层和第一层间绝缘层，所述第一连接电极通过所述第二连接电极和所述第三连接电极与所述发光器件的第一电极连接；其中，所述第二连接电极位于所述第一栅绝缘层背离所述基底的一侧，所述第三电极位于所述第一层间绝缘层背离所述基底的一侧。
可选地，所述第一连接电极和所述隔绝层之间设置有粘结层。
可选地，所述隔绝层的材料包括聚酰亚胺。
可选地，所述显示基板还包括过孔填充层，用于平坦化第一层间绝缘层。
可选地，所述第一像素单元的第一像素驱动电路在基底上的投影，与第二像素单元的第二像素驱动电路在基底上的投影至少部分重叠。
第二方面，本公开实施例提供一种显示装置，包括上述的显示基板。
附图说明
图1为一种示例性的显示基板的结构示意图；
图2为一种示例性的像素驱动电路示意图；
图3为一种示例性的显示基板的中的发光控制晶体管与发光器件连接的截面图；
图4为本公开实施例提供的一种显示基板的结构示意图；
图5为本公开实施例提供的另一种显示基板的结构示意图。
附图标记说明：
100-像素单元；101-子像素；201-复位子电路；202-阈值补偿子电路；203-驱动子电路；204-数据写入子电路；205-第一发光控制子电路；206-第二发光控制子电路；207-存储子电路；E-发光器件；E3-第一电极；E2-发光层；E1-第二电极；1-基底；2-第一缓冲层；3-第一栅绝缘层；4-第二栅绝缘层；5-第一层间绝缘层；6-钝化层；7-像素限定层；8-第三缓冲层；9-第二缓冲层；13-第三栅绝缘层；14-第四栅绝缘层；15-第二层间绝缘层；16-隔绝层；17-粘结层；18-第一连接电极；19-第二连接电极；20-第三连接电极；21-过孔填充层；T6-第一像素单元的像素驱动电路的第二发光控制晶体管；T6＇-第二像素单元的像素驱动电路的第二发光控制晶体管；T7-第一像素单元的像素驱动电路的第二复位晶体管。
具体实施方式
为使本领域技术人员更好地理解本公开的技术方案，下面结合附图和具体实施方式对本公开作进一步详细描述。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
近年来薄膜晶体管液晶显示器获得了飞速发展，尤其对于液晶电视，其尺寸和分辨率不断提高，目前世界上最大的液晶电视已经超过100英寸。随着显示基板的分辨率的增大，薄膜晶体管TFT在像素中占据的面积比例越来越大，像素的开口率相应降低。因此，本实施例提供一种显示基板及显示装置，以在满足高分辨率需求的基础上，减小TFT在像素中占据的面积比例，提高像素的开口率。
图1为一种示例性的显示基板的结构示意图，如图1所示，显示基板其包括基底和呈阵列排布在基底上的多个像素单元100。每个像素单元100中包括三种颜色的子像素101，分别为第一颜色子像素、第二颜色子像素、第三颜色子像素。在本公开实施例中，以第一颜色子像素为红色子像素，第二颜色子像素为绿色子像素，第三颜色子像素为蓝色子像素为例进行描述。但不限于此，各颜色可以互换。在此需要说明的是，在本公开实施例中每个像素单元100中包括三种颜色的子像素101，而对于每个像素单元100中所包含的三种颜色的子像素101的数量并进行限定。例如：以第一颜色子像素为红色子像素，第二颜色子像素为绿色子像素，第三颜色子像素为蓝色子像素为例，每个像素单元100中的红色子像素的数量为2个，绿色子像素和蓝色子像素的数量；或者，每个像素单元100中的绿色子像素的数量为2个，红色子像素和蓝色子像素的数量；亦或者，每个像素单元100中的蓝色子像素的数量为2个，红色子像素和绿色子像素的数量。当然，还需要说明的是，在本公开实施例中，每个像素单元100中的子像素101的颜色也限于以上三种。例如，每个像素单元中包括红色子像素、绿色子像素、蓝色子像素、白色子像素四种颜色的子像素101。
进一步地，本公开实施例的显示基板的每个像素单元100中设置有像素驱动电路，像素驱动电路用于驱动发光器件E发光。图2为示例性的7T1C像素驱动电路结构的像素驱动电路，如图2所示，像素电路可以包括驱动子电路203、第一发光控制子电路205、第二发光控制子电路206、数据写入子电路204、存储子电路207、阈值补偿子电路202、复位子电路201和发光器件E。其中，第一发光控制子电路205分别与第一电压端VDD以及驱动子电路203的第一端相连，且被配置为实现驱动子电路203和第一电压端VDD之间的连接导通或断开，第二发光控制子电路206分别与驱动子电路203的第二端和发光器件E的第一电极D1电连接，且被配置为实现驱动子电路203和发光器件E之间的连接导通或断开。数据写入子电路204与驱动子电路203的第一端电连接，且被配置为在扫描信号的控制下将数据信号写入存储子电路207。存储子电路207分别与驱动子电路203的控制端和第一电压端VDD电连接，且被配置为存储数据信号。阈值补偿子电路202分别与驱动子电路203的控制端和第二端电连接，且被配置为对驱动子电路203进行阈值补偿。复位子电路201与驱动子电路203的控制端和发光器件D的第一电极D1电连接，且被配置为在复位控制信号的控制下对驱动子电路203的控制端和发光器件D的第一电极D1进行复位。
继续参照图2，驱动子电路203包括驱动晶体管T3，驱动子电路203的控制端包括驱动晶体管T3的控制极，驱动子电路203的第一端包括驱动晶体管T3的第一极，驱动子电路203的第二端包括驱动晶体管T3的第二极。数据写入子电路204包括数据写入晶体管T4，存储子电路207包括存储电容Cst，阈值补偿子电路202包括阈值补偿晶体管T2，第一发光控制子电路205包括第一发光控制晶体管T5，第二发光控制子电路206包括第二发光控制晶体管T6，复位子电路201包括第一复位晶体管T1和第二复位晶体管T7，其中，复位控制信号包括第一子复位控制信号和第二子复位控制信号。在此需要说明的是，本公开的实施例中采用的晶体管可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，薄膜晶体管可以包括氧化物半导体薄膜晶体管、非晶硅薄膜晶体管或多晶硅薄膜晶体管等。对于每个晶体管其均包括第一极、第二极和控制极；其中，控制极作为晶体管的栅极，第一极和第二极中的一者作为晶体管的源极，另一者作为晶体管的漏极；而晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在物理结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管，除作为控制极的栅极，直接描述了其中第一极为源极，第二极为漏极，所以本公开的实施例中全部或部分晶体管的源极和漏极根据需要是可以互换的。
需要说明的是，图2所示的像素电路中的驱动子电路、数据写入子电路、存储子电路、阈值补偿子电路和复位子电路仅为示意性的，驱动子电路、数据写入子电路、存储子电路、阈值补偿子电路和复位子电路等子电路的具体结构可以根据实际应用需求进行设定，本公开的实施例对此不作具体限定。
需要说明的是，像素电路除了可以为图2所示的7T1C(即七个晶体管和一个电容)结构之外，还可以为包括其他数量的晶体管的结构，如7T2C结构、6T1C结构、8T2C结构或者9T2C结构，本公开实施例对此不作限定。
进一步地，图3为显示基板的层结构的一种示例，以上述图2第二发光控制晶体管T6与发光器件E相连处的层结构图为例进行说明，其他晶体管的层结构与图3中的层结构的膜层大致相同。显示基板的层结构包括基底1，基底1上设置有缓冲层2，缓冲层2到发光器件E之间为像素驱动结构的膜层结构；缓冲层2背离基底1一侧设置有第二发光控制晶体管T6的有源层01；第二发光控制晶体管T6的有源层01背离基底1一侧设置有第一栅极绝缘层3；第一栅极绝缘层3背离基底1一侧设置有第二发光控制晶体管T6的栅极02；第二发光控制晶体管T6的栅极02背离基底1一侧设置有第二栅极绝缘层4；第二栅极绝缘层4背离基底1一侧设置有第一层间绝缘层5；第一层间绝缘层5背离基底1一侧设置第二发光控制晶体管T6的源极03和漏极04，第二发光控制晶体管T6的源极03和漏极04通过第一栅极绝缘层3、第二栅极绝缘层4、第一层间绝缘层5中的通孔与第二发光控制晶体管T6的有源层01电连接；第二发光控制晶体管T6的源极03和漏极04所在层背离基底1一侧设置有钝化层6；钝化层6背离基底1一侧设置有发光器件E，发光器件E自基底1指向自身的方向包括第一电极E3、发光层E2和第二电极E1，且相邻的发光器件E之间具有像素限定层7。
发明人发现，将显示基板中的各像素驱动电路设置在同一层，使得显示面板的分辨率受限，为提高显示面板的分辨率，在本公开实施例中提供如下技术方案：
第一方面，本公开实施例提供一种显示基板，其包括：基底和阵列排布在基底上的多个像素单元，多个像素单元中的每个像素单元包括一个发光器件和像素驱动电路，发光器件设置在像素驱动电路背离基底一侧，每个像素驱动电路包括多个薄膜晶体管，其中，显示基板的多个像素单元的像素驱动电路中，至少部分薄膜晶体管位于不同层，即显示基板中至少有部分薄膜晶体管位于另一部分晶体管背离基底一侧，从而可以达到减小像素驱动电路在像素单元中占据的面积比例，进而能够提高像素单元的开口率，提高显示分辨率的效果。薄膜晶体管具体的设置方式可以包括多种设置方式，例如，一个像素单元的像素驱动电路中的至少部分薄膜晶体管位于不同层，也即位于不同层的薄膜晶体管可以属于同一像素单元的像素驱动电路，或者，至少部分像素驱动电路位于不同层，且位于不同层的像素驱动电路属于不同的像素单元。以下举例说明。
在一些实施例中，以至少部分像素驱动电路位于不同层为例进行描述。其中，为了便于描述将位于不同层的像素驱动电路所在的像素单元称之为不同的像素单元，例如：显示基板中的像素驱动电路分为两层设置，其中，一层像素驱动电路中的每个所在像素单元称之为第一像素单元，另一层像素驱动电路中的每个所在的像素驱动电路称之为第二像素单元。在本公开实施例中，以显示基板中包括第一像素单元和第二像素单元，且第二像素单元中的像素驱动电路位于第一像素单元中的像素驱动电路靠近基底的一侧为例进行描述。当然，本公开实施例中的像素驱动电路也可以设置在更多层中，均在本公开实施例的保护范围内。
进一步地，以显示基板中的第一像素单元的像素驱动电路和第二像素单元的像素驱动电路均采用7T1C的像素驱动电路为例进行说明，具体地，参见图4，由于显示基板的所截位置导致，在图中仅能够示意图第二发光控制晶体管和发光器件的位置，应当理解的是，对于每个像素驱动电路中的其它晶体管的各个膜层均可以与其所在像素驱动电路中的第二发光控制晶体管的各膜层位置相同，例如：对于同一像素驱动晶体管中的各个晶体管的栅极同层、有源层同层、源极和漏极同层等。继续参照图4，其中T6表示第一像素单元的像素驱动电路的第二发光控制晶体管，T6＇表示第二像素单元的像素驱动电路的第二发光控制晶体管，该显示基板可以包括基底1，基底1上设置有第一缓冲层2，第一缓冲层2到发光器件E之间为像素驱动结构的膜层结构。第一缓冲层2背离基底1一侧设置有T6＇的有源层06，T6＇的有源层06背离基底1一侧设置有第三栅绝缘层13，第三栅绝缘层13背离基底1一侧设置有T6＇的第一栅极07，T6＇的第一栅极07背离基底1一侧设置有第四栅绝缘层14，第四栅绝缘层14背离基底1一侧设置有T6＇的第二栅极08，T6＇的第二栅极08背离基底1一侧设置有第二层间绝缘层15，第二层间绝缘层15背离基底1一侧设置有T6＇的源极09和漏极10，T6＇的源极09和漏极10通过第三栅极绝缘层13、第四栅极绝缘层14、第二层间绝缘层15中的通孔与的T6＇的有源层06电连接。T6＇的源极09和漏极10所在层背离基底1一侧设置有第二缓冲层9，第二缓冲层9背离基底1一侧设置有T6的有源层01，T6的有源层01背离基底1一侧设置有第一栅绝缘层3，第一栅绝缘层3背离基底1一侧设置有T6的第一栅极02，T6的第一栅极02背离基底1一侧设置有第二栅绝缘层4，第二栅绝缘层4背离基底1一侧设置有T6的第二栅极03，T6的第二栅极03背离基底1一侧设置有第一层间绝缘层5，第一层间绝缘层5背离基底1一侧设置有T6的源极04和漏极05，T6的源极04和漏极05通过第一栅极绝缘层3、第二栅极绝缘层4、第一层间绝缘层5中的通孔与的T6的有源层01电连接。T6的源极04和漏极05所在层背离基底1一侧设置有钝化层6，钝化层6背离基底1一侧设置有发光器件，发光器件背离基底1一侧设置有像素限定层7。
在本实施例中，通过将至少部分像素驱动电路位于不同层，减小了像素驱动电路在像素单元中占据的面积比例，提高了像素单元的开口率，进而提高了显示分辨率。
在一些实施例中，如图4所示，第一像素单元的像素驱动电路的第二发光控制晶体管T6和第二像素单元的像素驱动电路的第二发光控制晶体管T6＇所在层之间设置有隔绝层16。具体的，隔绝层16设置在第一层间绝缘层15背离基底1的一侧。隔绝层16的厚度和材料可根据实际情况进行选择，优选地，隔绝层16的厚度为5-10um，隔绝层16材质为聚酰亚胺(PI)。可以理解的是，隔绝层16也可以采用不同的厚度和材质，在此不再一一列举。
在一些实施例中，如图4所示，显示基板还包括第一连接电极18、第二连接电极19和第三连接电极20，其中，第二像素单元的像素驱动电路的第二发光控制晶体管T6＇的漏极10通过第一连接电极18、第二连接电极19和第三连接电极20与第二发光器件的阳极E3电连接。具体地，如图4所示，进一步地，第一连接电极18设置在隔绝层16背离基底1的一侧，第二连接电极19设置在第一栅绝缘层3背离基底1的一侧，第三连接电极20设置在第一层间绝缘层6背离基底1的一侧。第三连接电极通过贯通第一层间绝缘层的过孔与第二连接电极电连接，第二连接电极通过贯通第一栅绝缘层的过孔与第一连接电极电连接，第一连接电极通过贯通隔绝层的过孔与T6＇的漏极10电连接。
在一些实施例中，如图4所示，第一连接电极18设置在隔绝层16背离基底的一侧，因此，为了增加第一连接电极18与隔绝层16结合的牢固度，在第一连接电极18和隔绝层16之间设置有粘结层17。
在一些实施例中，如图4所示，由于隔绝层设置有过孔，因此在形成第一层间绝缘层时会出现凹陷，因此，为了使第一层间绝缘层5平坦化，显示基板还包括用于将过孔填平的过孔填充层21。
为了阻挡隔绝层16对第二像素单元的像素驱动电路生影响，在一些实施例中，第二像素单元的像素驱动电路所在层的和隔绝层16之间形成有保护层(图中未示出)，保护层的厚度可以为2000-5000埃，保护层的材料可以选用氮化硅SiN等。
需要说明的是，上述第一像素单元的像素驱动电路不限于7T1C结构，第二像素单元的的像素驱动电路也可以不限于7T1C结构，第一像素单元的像素驱动电路和二像素单元的的像素驱动电路还可能为其他类型的像素驱动电路，例如2T1C、12T1C等。并且，像素驱动电路中的每个薄膜晶体管的膜层也不限于上述膜层，具体的可以根据需要设置，在此不做限定。
进一步地，对于薄膜晶体管的类型不进行限定，示例的，薄膜晶体管可以是非晶硅(a-Si)薄膜晶体管、单晶硅薄膜晶体管、低温多晶硅薄膜晶体管、顶栅型薄膜晶体管、底栅型薄膜晶体管等。栅极的制备材料包括铝(Al)、钕(Nd)和钼(Mo)中的至少一种。源漏极图案的制备材料包括铝、钕和钼中的至少一种。有源层图案的制备材料包括铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)、低温多晶硅(Low Temperature Poly-silicon，LTPS)和低温多晶氧化物(Low Temperature Polycrystalline Oxide，LTPO)中的至少一种。
在一些实施例中，第一像素单元和第二像素单元中的发光器件同层设置，例如：第一像素单元和第二像素单元中的发光器件均位于第一像素单元的像素驱动电路背离基底的一侧。进一步的，若第一像素驱动单元和第二像素驱动单元中的像素驱动电路交替设置，此时，第一像素单元和第二像素单元中的发光器件也为交替设置，并且为了进一步减小薄膜晶体管组件在子像素中占据的面积比例，两个像素单元中的像素驱动电路投影重叠。例如，图4中第一像素单元的像素驱动电路的第二发光控制晶体管T6和第二像素单元的像素驱动电路的第二发光控制晶体管T6＇中的一者在基底1上的正投影可以位于另一者在基底1上的正投影的覆盖范围内，因此，可以进一步减小薄膜晶体管的占据面积，提高子像素的开口率，提高显示分辨率。
在一些实施例中，以一个像素单元的像素驱动电路中的至少部分薄膜晶体管位于不同层为例，显示基板包括多个像素单元，每个像素单元中的像素驱动电路包括多个薄膜晶体管，多个薄膜晶体管可以分为多个部分，至少部分薄膜晶体管可位于不同层。进一步地，以显示面板中的多个像素单元的像素驱动电路采用7T1C结构(如图2所示)为例进行说明，且一个像素单元的驱动电路包括多个薄膜晶体管(T1-T7)，多个薄膜晶体管(T1-T7)可以分为多个部分，至少部分薄膜晶体管可位于不同层。具体地，参见图5，其中T6表示第一像素单元的像素驱动电路的第二发光控制晶体管，T7表示第一像素单元的像素驱动电路的第二复位晶体管，以图5所示的第一像素单元的像素驱动电路的第二发光控制晶体管T6和第二复位晶体管T7处的剖面图为例，显示基板包括基底1，基底1上设置有第一缓冲层2，第一缓冲层2到发光器件E之间为像素驱动结构的膜层结构；第一缓冲层2背离基底1的一侧设置有T7的有源层22，T7的有源层06背离基底1的一侧设置有第三栅绝缘层13，第三栅绝缘层13背离基底1一侧设置有T7的第一栅极23，T7的第一栅极07背离基底1一侧设置有第四栅绝缘层14，第四栅绝缘层14背离基底1一侧设置有T7的第二栅极24，T7的第二栅极24背离基底1一侧设置有第二层间绝缘层15，第二层间绝缘层15背离基底1一侧设置有T7的源极25和漏极26，T7的源极25和漏极26通过第三栅极绝缘层13、第四栅极绝缘层14、第二层间绝缘层15中的通孔与的T7的有源层22电连接。T7的源极25和漏极26所在层背离基底1一侧设置有第二缓冲层9，第二缓冲层9背离基底1一侧设置有T6的有源层01，T6的有源层01背离基底1一侧设置有第一栅绝缘层3，第一栅绝缘层3背离基底1一侧设置有T6的第一栅极02，T6的第一栅极02背离基底1一侧设置有第二栅绝缘层4，第二栅绝缘层4背离基底1一侧设置有T6的第二栅极03，T6的第二栅极03背离基底1一侧设置有第一层间绝缘层5，第一层间绝缘层5背离基底1一侧设置有T6的源极04和漏极05，T6的源极04和漏极05通过第一栅极绝缘层3、第二栅极绝缘层4、第一层间绝缘层5中的通孔与的T6的有源层01电连接。T6的源极04和漏极05所在层背离基底1一侧设置有钝化层6，钝化层6背离基底1一侧设置有发光器件，发光器件背离基底1一侧设置有像素限定层7。需要说明的是，上述像素驱动电路不限于7T1C结构的像素驱动电路，还可能为其他的像素驱动电路的结构。
本实施例通过将一个像素单元的像素驱动电路中的至少部分薄膜晶体管设置于不同层，减小了像素驱动电路在像素单元中占据的面积比例，提高了像素单元的开口率，进而提高了显示分辨率。
在一些实施例中，如图4所示，显示基板还可以包括设置在基底上的第三缓冲层8，第一像素单元的像素驱动电路的第二发光控制晶体管T6设置在第三缓冲层8上，第三缓冲层8可对第一像素单元的像素驱动电路的第二发光控制晶体管T6起到保护作用，以保护第一像素单元的像素驱动电路的第二发光控制晶体管T6能不受损坏。可选地，第三缓冲层8为氮化硅层，氮化硅层作为第三缓冲层8，其具有较好的隔离水汽的作用，可以隔离显示基板外部或来自基底的水汽，防止水汽进入到像素驱动电路的膜层中。
本实施例的另一方面还提供一种显示装置，显示装置包括上述显示基板。示例性的，本实施例中，显示装置可以为液晶电视、笔记本电脑、平板电脑、电子纸等。
可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。
Claims (12)
1.一种显示基板，其特征在于，包括基底和位于所述基底上的多个像素单元，所述多个像素单元中的每个包括像素驱动电路和发光器件；所述像素驱动电路均包括薄膜晶体管；其中，至少部分薄膜晶体管位于不同层。
2.根据权利要求1所述的显示基板，其特征在于，至少部分像素驱动电路位于不同层。
3.根据权利要求1或2所述的显示基板，其特征在于，所述多个像素单元包括第一像素单元和第二像素单元；其中，
所述第二像素单元中的像素驱动电路位于所述第一像素单元中的像素驱动电路靠近所述基底的一侧。
4.根据权利要求3所述的显示基板，其特征在于，所述第一像素单元和所述第二像素单元中的发光器件均位于所述第一像素单元的像素驱动电路背离所述基底的一侧，且所述第一像素单元和所述第二像素单元中的发光器件交替设置。
5.根据权利要求3所述的显示基板，其特征在于，所述第一像素单元中的像素驱动电路和所述第二像素单元中的像素驱动电路所在层之间设置有隔绝层。
6.根据权利要求5所述的显示基板，其特征在于，所述隔绝层背离基板的一侧设置有第一连接电极，所述第二像素单元中的像素驱动电路的第一极通过贯穿隔绝层的第一过孔与所述第一连接电极连接。
7.根据权利要求6所述的显示基板，其特征在于，所述第一像素单元中的像素驱动电路设置有第一栅绝缘层、第二栅绝缘层和第一层间绝缘层，所述第一连接电极通过所述第二连接电极和所述第三连接电极与所述发光器件的第一电极连接；其中，所述第二连接电极位于所述第一栅绝缘层背离所述基底的一侧，所述第三电极位于所述第一层间绝缘层背离所述基底的一侧。
8.根据权利要求6所述的显示基板，其特征在于，所述第一连接电极和所述隔绝层之间设置有粘结层。
9.根据权利要求6所述的显示基板，其特征在于，还包括过孔填充层，用于平坦化第一层间绝缘层。
10.根据权利要求5所述的显示基板，其特征在于，所述隔绝层的材料包括聚酰亚胺。
11.根据权利要求3所述的显示基板，其特征在于，所述第一像素单元的第一像素驱动电路在基底上的投影与第二像素单元的第二像素驱动电路在基底上的投影至少部分重叠。
12.一种显示装置，其特征在于，包括如权利要求1-11中任一项所述的显示基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011291948.9A CN112420794B (zh) | 2020-11-18 | 2020-11-18 | 显示基板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011291948.9A CN112420794B (zh) | 2020-11-18 | 2020-11-18 | 显示基板和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112420794A true CN112420794A (zh) | 2021-02-26 |
| CN112420794B CN112420794B (zh) | 2023-04-14 |
Family
ID=74831691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011291948.9A Active CN112420794B (zh) | 2020-11-18 | 2020-11-18 | 显示基板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112420794B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113066841A (zh) * | 2021-03-23 | 2021-07-02 | 京东方科技集团股份有限公司 | 一种显示基板及其制造方法 |
| CN113066800A (zh) * | 2021-03-17 | 2021-07-02 | 京东方科技集团股份有限公司 | 一种驱动背板、显示面板及显示装置 |
| CN113838419A (zh) * | 2021-07-30 | 2021-12-24 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示面板 |
| WO2023108709A1 (zh) * | 2021-12-14 | 2023-06-22 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105390504A (zh) * | 2014-08-29 | 2016-03-09 | 乐金显示有限公司 | 薄膜晶体管基板及使用它的显示装置 |
| CN106876412A (zh) * | 2017-03-15 | 2017-06-20 | 厦门天马微电子有限公司 | 一种阵列基板以及制作方法 |
| CN109671740A (zh) * | 2017-10-13 | 2019-04-23 | 三星显示有限公司 | 显示面板 |
| CN110085628A (zh) * | 2018-01-25 | 2019-08-02 | 三星显示有限公司 | 显示装置和制造该显示装置的方法 |
| CN111755464A (zh) * | 2020-06-28 | 2020-10-09 | 合肥维信诺科技有限公司 | 一种阵列基板以及显示面板 |
| CN111785758A (zh) * | 2020-07-17 | 2020-10-16 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
-
2020
- 2020-11-18 CN CN202011291948.9A patent/CN112420794B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105390504A (zh) * | 2014-08-29 | 2016-03-09 | 乐金显示有限公司 | 薄膜晶体管基板及使用它的显示装置 |
| CN106876412A (zh) * | 2017-03-15 | 2017-06-20 | 厦门天马微电子有限公司 | 一种阵列基板以及制作方法 |
| CN109671740A (zh) * | 2017-10-13 | 2019-04-23 | 三星显示有限公司 | 显示面板 |
| CN110085628A (zh) * | 2018-01-25 | 2019-08-02 | 三星显示有限公司 | 显示装置和制造该显示装置的方法 |
| CN111755464A (zh) * | 2020-06-28 | 2020-10-09 | 合肥维信诺科技有限公司 | 一种阵列基板以及显示面板 |
| CN111785758A (zh) * | 2020-07-17 | 2020-10-16 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113066800A (zh) * | 2021-03-17 | 2021-07-02 | 京东方科技集团股份有限公司 | 一种驱动背板、显示面板及显示装置 |
| CN113066800B (zh) * | 2021-03-17 | 2022-07-19 | 京东方科技集团股份有限公司 | 一种驱动背板、显示面板及显示装置 |
| CN113066841A (zh) * | 2021-03-23 | 2021-07-02 | 京东方科技集团股份有限公司 | 一种显示基板及其制造方法 |
| CN113066841B (zh) * | 2021-03-23 | 2024-05-24 | 京东方科技集团股份有限公司 | 一种显示基板及其制造方法 |
| CN113838419A (zh) * | 2021-07-30 | 2021-12-24 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示面板 |
| WO2023108709A1 (zh) * | 2021-12-14 | 2023-06-22 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112420794B (zh) | 2023-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112420794B (zh) | 显示基板和显示装置 | |
| US11968862B2 (en) | Display substrate and display device | |
| JP7453254B2 (ja) | 表示基板及び表示装置 | |
| CN114679914B (zh) | 显示基板及其制作方法、显示装置 | |
| CN111129080B (zh) | 有机发光显示装置 | |
| US20240321000A1 (en) | Display substrate and display device | |
| WO2022056907A1 (zh) | 显示基板及显示装置 | |
| KR102312557B1 (ko) | 유기 발광 표시 장치 | |
| US20240206267A1 (en) | Display substrate, manufacturing method thereof and display device | |
| CN113629127B (zh) | 显示面板和显示装置 | |
| CN110867525A (zh) | 有机发光二极管显示面板及显示装置 | |
| US20220068902A1 (en) | Display device | |
| WO2024103995A1 (zh) | 显示基板、显示装置 | |
| US11296153B2 (en) | OLED pixel structure and OLED display panel | |
| WO2023226897A1 (zh) | 显示面板和电子设备 | |
| US20240233634A9 (en) | Display substrate and display device | |
| US20230284488A1 (en) | Display panel | |
| WO2023206402A1 (zh) | 显示基板以及显示装置 | |
| US20230403888A1 (en) | Emissive display device and manufacturing method thereof | |
| WO2023206398A1 (zh) | 显示基板及其操作方法、显示装置 | |
| WO2023206401A1 (zh) | 显示基板及其操作方法、显示装置 | |
| WO2023092473A1 (zh) | 显示基板及其制备方法、显示装置 | |
| WO2023206400A1 (zh) | 显示基板以及显示装置 | |
| US20240276757A1 (en) | Display substrate, method for manufacturing display substrate, method for driving display substrate, display panel and display device | |
| WO2023283768A1 (zh) | 显示基板及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |