CN115527946A - 半导体装置的形成方法 - Google Patents

半导体装置的形成方法 Download PDF

Info

Publication number
CN115527946A
CN115527946A CN202210886647.3A CN202210886647A CN115527946A CN 115527946 A CN115527946 A CN 115527946A CN 202210886647 A CN202210886647 A CN 202210886647A CN 115527946 A CN115527946 A CN 115527946A
Authority
CN
China
Prior art keywords
layer
dielectric layer
gate
metal
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210886647.3A
Other languages
English (en)
Inventor
张翔笔
程仲良
张毅敏
黄耀升
赵皇麟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN115527946A publication Critical patent/CN115527946A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Abstract

此处公开一种具有不同栅极结构设置的半导体装置与其制作方法。方法包括形成鳍状结构于基板上；形成栅极开口于鳍状结构上；形成金属氧化物层于栅极开口中；形成第一介电层于金属氧化物层上，形成第二介电层于第一介电层上；形成功函数金属层于第二介电层上；以及形成栅极金属填充层于功函数金属层上。形成第一介电层的步骤包括沉积氧化物材料，其氧面积密度小于金属氧化物层的氧面积密度。

Description

半导体装置的形成方法
技术领域
本发明实施例提供多临界电压装置，更特别关于功函数金属层的厚度类 似但临界电压较低及/或不同的n型场效晶体管与p型场效晶体管位于相同基 板上的多临界电压装置。
背景技术
随着半导体技术进展，对较高存储能力、较快处理系统、较高效能、与 较低成本的需求增加。为了符合这些需求，半导体产业持续缩小半导体装置 如金属氧化物半导体场效晶体管(包含平面金属氧化物半导体场效晶体管、鳍 状场效晶体管、或全绕式栅极场效晶体管)的尺寸。尺寸缩小亦增加半导体制 造制程的复杂度。
发明内容
在一些实施例中，半导体装置的形成方法包括：形成鳍状结构于基板上； 形成栅极开口于鳍状结构上；形成金属氧化物层于栅极开口中；形成第一介 电层于金属氧化物层上；形成第二介电层于第一介电层上；形成功函数金属 层于第二介电层上；以及形成栅极金属填充层于功函数金属层上。形成第一 介电层的步骤包括沉积氧化物材料，其氧面积密度小于金属氧化物层的氧面 积密度。
在一些实施例中，半导体装置的形成方法包括形成第一鳍状结构与第二 鳍状结构于基板上；分别形成第一栅极开口与第二栅极开口于第一鳍状结构 与第二鳍状结构上；分别形成第一介电层的第一层部分与第二层部分于第一 栅极开口与第二栅极开口中；以第一掺质选择性掺杂第一介电层的第一层部 分，其中第一掺质的电负度大于第一介电层的金属或半导体的电负度；以第 二掺质选择性掺杂第一介电层的第二层部分，且第二掺质与第一掺质不同， 其中第二掺质的电负度小于第一介电层的金属或半导体的电负度；分别形成 第二介电层的第一层部分与第二介电层部分于第一介电层的第一层部分与第 二层部分上；以及分别形成第一栅极金属填充层与第二栅极金属填充层于第 二介电层的第一层部分与第二层部分上。
在一些实施例中，半导体装置包括：基板；鳍状结构，位于基板上；半 导体氧化物层，位于鳍状结构上；金属氧化物层，位于半导体氧化物层上； 第一介电层，位于金属氧化物层上；第二介电层，位于第一介电层上；功函 数金属层，位于第二介电层上；以及栅极金属填充层，位于功函数金属层上。 金属氧化物层的金属材料的电负度大于第一介电层的金属或半导体的电负度。
附图说明
图1A是一些实施例中，半导体装置的等角图。
图1B至图1E是一些实施例中，具有不同栅极结构的半导体装置的剖视 图。
图1F是一些实施例中，具有不同栅极结构的半导体装置的装置特性图。
图2是一些实施例中，制作具有不同栅极结构的半导体装置的方法的流 程图。
图3A至图15A与图3B至图15B是一些实施例中，具有不同栅极结构 的半导体装置于制作制程的多种阶段的剖视图。
图16是一些实施例中，制作具有不同栅极结构的半导体装置的方法的流 程图。
图17A至图26A与图17B至图26B是一些实施例中，具有不同栅极结 构的半导体装置于制作制程的多种阶段的剖视图。
图27及图28是一些实施例中，具有不同栅极结构的半导体装置于制作 制程的多种阶段的装置特性图。
其中，附图标记说明如下：
A-A，B-B，C-C，D-D：剖线
100：半导体装置
102P：p型场效晶体管
102N：n型场效晶体管
103N，130P：区域
104：基板
106N，106P：鳍状结构
110N，110P：源极/漏极区
112N，112P：栅极结构
114：栅极间隔物
116：浅沟槽隔离区
117：蚀刻停止层
118：层间介电层
122N，122P：栅极氧化物结构
124N，124P：功函数金属层
126N，126：栅极金属填充层
128N，128P：界面氧化物层
130N，130P：偶极层
132，132P：金属氧化物层
134N，134N*，134P，134P*，135P：第一高介电常数的栅极介电层
136N，136P：第二高介电常数的栅极介电层
138，140，142，144：浓度轮廓
200，1600：方法
205，210，215，220，225，230，235，240，245，1605，1610，1615， 1620，1625，1630，1635，1640，1645：步骤 312N，312P：多晶硅结构
412N，412P：栅极开口
946，1848：掺质源层
1426：导电层
具体实施方式
下述内容搭配图式详细说明，以利理解本发明实施例。下述内容搭配图 式说明例示性实施例。在图式中，相似的标号通常表示相同、功能类似、及/ 或结构类似的单元。
下述内容提供的不同实施例或实例可实施本发明的不同结构。下述特定 构件与排列的实施例是用以简化本发明内容而非局限本发明。举例来说，形 成第一构件于第二构件上的叙述包含两者直接接触的实施例，或两者之间隔 有其他额外构件而非直接接触的实施例。此外，本发明的多个实例可重复采 用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必 然具有相同的对应关系。
空间性的相对用语如「下方」、「其下」、「下侧」、「上方」、「上 侧」、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。 空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。 元件亦可转动90度或其他角度，因此方向性用语仅用以说明图示中的方向。
值得注意的是，下述内容的「一实施例」、「一例示性的实施例」、「例 示性」、或类似用语所述的实施例可包含特定的特征、结构、或特性，但每 一实施例可不必包含特定的特征、结构、或特性。此外，这些用语不必视作 相同实施例。此外，当结合实施例描述特定特征、结构、或特性时，无论是 否明确说明，本技术领域中具有通常知识者自可结合其他实施例以实施这些 特征、结构、或特性。
应理解的是，此处的措词或用语的目的为说明而非限制，因此本技术领 域中具有通常知识者可依此处说明解释下述说明的措词或用语。
在一些实施例中，用语「大约」和「实质上」指的是在5％之内变化的给 定数值(比如数值±1％、±2％、±3％、±4％、或±5％)。这些数值仅用于举例 而非局限本发明实施例。术语「大约」和「实质上」可指本技术领域中具有 通常知识者依据此处交视的内容所解释的数值的百分比。
可由任何合适方法图案化鳍状结构。举例来说，可采用一或多道微影制 程图案化鳍状结构，包括双重图案化制程或多重图案化制程。双重图案化与 多重图案化制程可结合光微影与自对准制程，其产生的图案间距可小于采用 单一的直接光微影制程所得的图案间距。举例来说，可形成牺牲层于基板上， 并采用光微影制程图案化牺牲层。采用自对准制程，以沿着图案化的牺牲层 侧部形成间隔物。接着移除牺牲层，而保留的间隔物或芯之后可用于图案化 鳍状结构。
开启场效晶体管所需的栅极电压(临界电压)取决于场效晶体管通道区的 半导体材料及/或场效晶体管的栅极结构的有效功函数值。举例来说，对n型 场效晶体管而言，减少n型场效晶体管栅极结构的有效功函数值与n型场效 晶体管通道区材料的导带能量(如硅的4.1eV或硅锗的3.8eV)之间的差距， 可降低n型场效晶体管的临界电压。对p型场效晶体管而言，减少p型场效 晶体管栅极结构的有效功函数值与p型场效晶体管通道区材料的价带能量 (如硅的5.2eV或硅锗的4.8eV)之间的差距，可降低p型场效晶体管的临界 电压。场效晶体管栅极结构的有效功函数值可取决于场效晶体管栅极结构的 每一层的厚度及/或材料组成。如此一来，可调整场效晶体管栅极结构的厚度 及/或材料组成，以制造不同临界电压的场效晶体管。
由于对多功能低能耗的可携装置的需求增加，对较低及/或不同临界电压 (比如临界电压低于200mV)的场效晶体管的需求也增加。为了使多临界电压 装置具有低临界电压的场效晶体管，方法之一为栅极结构中的功函数金属层 厚度差异大于约4nm(比如约5nm至约10nm)。然而不同的功函数金属层厚 度可能受限于场效晶体管的栅极结构的几何形状。此外，沉积不同厚度的功 函数金属层，可能会使场效晶体管(如全绕式栅极场效晶体管、鳍状场效晶体 管、及/或金属氧化物半导体场效晶体管)在尺寸持续缩小的挑战增加。
本发明实施例提供的多临界电压装置所含有的场效晶体管(如鳍状场效 晶体管)，可具有彼此不同的低临界电压。本发明实施例亦提供形成这些场效 晶体管于相同基板上的方法。方法的例子可形成功函数金属层的厚度类似但 临界电压较低及/或不同的n型场效晶体管与p型场效晶体管于相同基板上。 这些方法的例子与形成场效晶体管(尺寸与临界电压类似)于相同基板上的其 他方法相较，在制造较低及/或不同临界电压的可信场效晶体管栅极结构时的 成本较低(比如降低约20％至约30％)且时间更短(比如减少约15％至约20％)。 此外，这些方法的例子所形成的场效晶体管栅极结构的尺寸(如栅极堆叠厚 度)，小于其他方法所形成的具有类似临界电压的场效晶体管栅极结构的尺寸。
在一些实施例中，n型场效晶体管与p型场效晶体管具有不同的栅极结 构设置，但具有类似的功函数金属层厚度。n型场效晶体管与p型场效晶体 管可选择性地形成于相同基板上，以达较低及/或不同的临界电压。不同栅极 结构可具有掺杂不同金属掺质的高介电常数的栅极介电层。不同的金属掺质 可诱发不同极性及/或浓度的偶极于高介电常数的栅极介电层与界面氧化物 层之间的界面。偶极的不同极性及/或浓度造成栅极结构具有不同的有效功函 数值与临界电压。因此控制高介电常数的栅极介电层中的掺质材料及/或浓度， 可调整n型场效晶体管与p型场效晶体管的栅极结构的有效功函数值，因此 可调整n型场效晶体管与p型场效晶体管的临界电压而不需改变功函数金属 层的厚度。在一些实施例中，p型场效晶体管栅极结构可包括金属氧化物层 夹设于高介电常数的栅极介电层与界面氧化物层之间，而非掺杂的高介电常 数的栅极介电层，以诱发偶极于高介电常数的栅极介电层与界面氧化物层之 间。
图1A是一些实施例中，具有p型场效晶体管102P与n型场效晶体管102N 的半导体装置100的等角图。在一些实施例中，p型场效晶体管102P与n型 场效晶体管102N可具有不同剖视图，如图1B至图1E所示。图1B至图1E 显示p型场效晶体管102P与n型场效晶体管102N沿着图1A的个别剖线A-A 及B-B的剖视图。图1B至图1E是半导体装置100的剖视图，其额外结构未 图示于图1A以简化图式。p型场效晶体管102P与n型场效晶体管102N中 具有相同标号的单元说明可互通，除非另外说明。
如图1A所示，n型场效晶体管102N可包括栅极结构112N的阵列位于 鳍状结构106N上，而p型场效晶体管102P可包括栅极结构112P的阵列位 于鳍状结构106P上。n型场效晶体管102N可进一步包括外延源极/漏极区 110N的阵列位于栅极结构112N未覆盖的鳍状结构106N的部分上。类似地， p型场效晶体管102P可进一步包括外延源极/漏极区110P的阵列位于栅极结 构112P未覆盖的鳍状结构106P的部分上。
半导体装置100可进一步包括栅极间隔物114、浅沟槽隔离区116、蚀刻 停止层117、与层间介电层118。在一些实施例中，栅极间隔物114、浅沟槽 隔离区116、蚀刻停止层117、与层间介电层118可包含绝缘材料如氧化硅、 氮化硅、碳氮化硅、碳氮氧化硅、或氧化硅锗。在一些实施例中，栅极间隔 物114的厚度可为约2nm至约9nm，以适当地电性隔离栅极结构112N及 112P与相邻的结构。
半导体装置100可形成于基板104上，其具有p型场效晶体管102P与n 型场效晶体管102N形成于基板104的不同区域上。其他场效晶体管及/或结 构(如隔离结构)可形成于基板104上的p型场效晶体管102P与n型场效晶体 管102N之间。基板104可为半导体材料如硅、锗、硅锗、绝缘层上硅结构、 或上述的组合。此外，基板104可掺杂p型掺质(如硼、铟、铝、或镓)或n 型掺质(如磷或砷)。在一些实施例中，沿着X轴延伸的鳍状结构106P及106N 包括的材料可与基板104的材料类似。
如图1B及图1C所示，p型场效晶体管102P与n型场效晶体管102N可 包括源极/漏极区110P及110N与栅极结构112P及112N。对p型场效晶体 管102P而言，源极/漏极区110P可包括外延成长的半导体材料如硅或硅锗， 以及p型掺质如硼或其他合适的p型掺质。对n型场效晶体管102N而言， 源极/漏极区110N可包括外延成长的半导体材料如硅，以及n型掺质如磷或 其他合适的n型掺质。
栅极结构112P及112N可为多层结构。栅极结构112P及112N可包括(i) 栅极氧化物结构122P及122N位于个别的鳍状结构106P及106N上，(ii)功 函数金属层124P及124N位于个别的栅极氧化物结构122P及122N上，以 及(iii)栅极金属填充层126P及126N位于个别的功函数金属层124P及124N 上。
如图1B所示的一些实施例，栅极氧化物结构122P可包含(i)界面氧化物 层128P位于鳍状结构106P上、(ii)金属氧化物层132P位于界面氧化物层128P 上、(iii)偶极层130P位于界面氧化物层128P与金属氧化物层132P之间的界 面、(iv)第一高介电常数的栅极介电层134P位于金属氧化物层132P上、以 及(v)第二高介电常数的栅极介电层136P位于第一高介电常数的栅极介电层 134P上。
界面氧化物层128P可包含鳍状结构106P的材料的氧化物，比如氧化硅、 氧化硅锗、或氧化锗。金属氧化物层132P的材料可诱发形成p型偶极于偶 极层130P中。偶极层130P可包括p型偶极，其来自金属氧化物层132P的 金属离子与界面氧化物层128P的氧离子。金属氧化物层132P可包括金属材 料的氧化物，其金属材料的电负度大于第一高介电常数的栅极介电层134P 所含的金属或半导体材料的电负度。此外，金属氧化物层132P可包括氧化物材料，其氧面积密度大于第一高介电常数的栅极介电层134P所含的氧化 物材料的氧面积密度。此处所述的用语如氧化物材料的「氧面积密度」，指 的是氧化物材料的单位面积的氧原子浓度。
与界面氧化物层128P与第一高介电常数的栅极介电层134P之间的界面(无金属氧化物层132P)所诱发的偶极相较，金属氧化物层132P的电负度与 氧面积密度较大，可诱发较强的p型偶极于偶极层130P中。由于较强的p 型偶极造成p型场效晶体管的临界电压较低，采用金属氧化物层132P可形 成临界电压低于200mV(如约150mV、100mV、或50mV)的p型场效晶体 管102P。在第一高介电常数的栅极介电层134P包括氧化铪的一些实施例中， 金属氧化物层132P可包括元素表13族的金属材料的氧化物，比如氧化镓、 氧化铝、或氧化铟。在一些实施例中，具有氧化镓的金属氧化物层132P可 比具有氧化铝的金属氧化物层132P提供更佳的装置效能。在一些实施例中， 当金属氧化物层132P包括氧化镓、氧化铝、或氧化铟时，偶极层130P可包 含镓-氧、铝-氧、或铟-氧的p型偶极。在一些实施例中，金属氧化物层132P 的厚度可为约0.5nm至约3nm。若金属氧化物层132P的厚度小于0.5nm， 则可能不诱发形成偶极于偶极层130P中。另一方面，若金属氧化物层132P 的厚度大于3nm，自金属氧化物层132P扩散的金属原子可能劣化第一高介 电常数的栅极介电层134P与第二高介电常数的栅极介电层136P，最后劣化 装置效能。
第一高介电常数的栅极介电层134P与第二高介电常数的栅极介电层 136P可包含高介电常数的介电材料，比如氧化铪、氧化钛、氧化铪锆、氧化 钽、硅酸铪、氧化锆、或硅酸锆。在一些实施例中，第一高介电常数的栅极 介电层134P与第二高介电常数的栅极介电层136P包含的材料，可彼此类似 或不同。在一些实施例中，第一高介电常数的栅极介电层134P与第二高介 电常数的栅极介电层136P的厚度，可彼此类似或不同。在一些实施例中，第一高介电常数的栅极介电层134P与第二高介电常数的栅极介电层136P可 未掺杂。
在一些实施例中，p型功函数金属层124P可包含实质上无铝的(i)钛为主 的氮化物或合金如氮化钛、氮化钛硅、钛-金合金、钛-铜合金、钛-铬合金、 钛-钴合金、钛-钼合金、或钛-镍合金；(ii)钽为主的氮化物或合金如氮化钽、 氮化钽硅、钽-金合金、钽-铜合金、钽-钨合金、钽-铂合金、钽-钼合金、钽- 钛合金、或钽-镍合金；或(iii)上述的组合。在一些实施例中，p型功函数金 属层124P的厚度可为约1nm至约3nm。p型功函数金属层124P的其他合 适尺寸亦属于本发明实施例的范畴。栅极金属填充层126P可包括合适的导 电材料，比如钨、钛、银、钌、钼、铜、钴、铝、铱、镍、金属合金、或上 述的组合。
如图1C所示，一些实施例的栅极氧化物结构122N可包括(i)界面氧化物 层128N位于鳍状结构106N上；(ii)第一高介电常数的栅极介电层134N位于 界面氧化物层128N上；(iii)第二高介电常数的栅极介电层136N位于第一高 介电常数的栅极介电层134N上；以及(iv)偶极层130N位于界面氧化物层 128N与第一高介电常数的栅极介电层134N之间的界面。界面氧化物层128N 可包括鳍状结构106N的材料的氧化物，比如氧化硅、氧化硅锗、或氧化锗。 在一些实施例中，第一高介电常数的栅极介电层134N包含的掺质金属的电 负度，可小于第一高介电常数的栅极介电层134N所含的金属或半导体材料 的电负度。在一些实施例中，第一高介电常数的栅极介电层134N可包括稀 土金属的掺质，比如镧、钇、钪、铈、镱、铒、镝、或镏。第一高介电常数 的栅极介电层134N的金属掺质可诱发形成n型偶极于偶极层130N中。偶极 层130N可包括n型偶极，其来自金属掺质的金属离子以及来自界面氧化物 层128N的氧离子。当第一高介电常数的栅极介电层134N包括镧掺质时，偶 极层130N可包含n型偶极如镧-氧偶极。与诱发于界面氧化物层128P与未 掺杂的第一高介电常数的栅极介电层134N之间的界面的偶极相较，第一高 介电常数的栅极介电层134N的金属掺质的电负度较低，因此其诱发于偶极 层130N中的n型偶极较强。在一些实施例中，第一高介电常数的栅极介电 层134N与第二高介电常数的栅极介电层136N包括的高介电常数的介电材料， 可与第一高介电常数的栅极介电层134P与第二高介电常数的栅极介电层 136P的材料类似。
在一些实施例中，n型功函数金属层124N可包含钛铝、碳化钛铝、钽铝、 碳化钽铝、掺杂铝的钛、掺杂铝的氮化钛、掺杂铝的钽、掺杂铝的氮化钽、 或上述的组合。在一些实施例中，n型功函数金属层124N的厚度可为约1nm 至约3nm。n型功函数金属层124N的其他合适尺寸亦属本发明实施例的范 畴。栅极金属填充层126N包含的导电材料可与栅极金属填充层126P的材料 类似。
如图1D所示的一些实施例，栅极氧化物结构122P不含金属氧化物层 132P并包含具有金属掺质的第一高介电常数的栅极介电层135P，而非未掺 杂的第一高介电常数的栅极介电层134P(如图1B所示)。第一高介电常数的 栅极介电层135P的金属掺质取代金属氧化物层132P，可诱发形成p型偶极 于偶极层130P中。偶极层130P可包含p型偶极，其来自第一高介电常数的 栅极介电层135P的金属掺质的金属离子，以及来自界面氧化物层128P的氧 离子。第一高介电常数的栅极介电层135P包含的掺质金属的电负度，大于 第一高介电常数的栅极介电层135P所含的金属或半导体材料的电负度。在 一些实施例中，当第一高介电常数的栅极介电层135P包括氧化铪时，第一 高介电常数的栅极介电层135P可包含元素表13族的材料作为掺质，比如镓、 铝、或铟。在一些实施例中，当第一高介电常数的栅极介电层135P包括镓、 铝、或铟掺质时，偶极层130P可包含镓-氧、铝-氧、或铟-氧的p型偶极。
图1F显示一些实施例中，当第一高介电常数的栅极介电层135P包括氧 化铪与镓掺质，而界面氧化物层128P包括氧化硅时，第一高介电常数的栅 极介电层135P与界面氧化物层128P沿着图1D的剖线C-C的铪、镓、氧、 与硅的浓度轮廓138、140、142、及144。如图1F所示，第一高介电常数的 栅极介电层135P中的掺质浓度大于偶极层130P中的掺质浓度。
图2是一些实施例中，制作图1B及图1C的剖视图所示的p型场效晶体 管102P与n型场效晶体管102N所用的方法200的流程图。为了说明目的， 图2所示的步骤将搭配图3A至15B所示的制作p型场效晶体管102P与n 型场效晶体管102N所用的制作制程说明。图3A至图15B是多种实施例中， p型场效晶体管102P与n型场效晶体管102N于多种制作阶段沿着图1A的 剖线A-A及B-B的剖视图。可由不同顺序进行步骤或不进行一些步骤，端视 具体应用而定。值得注意的是，方法200可不产生完整的p型场效晶体管102P 与n型场效晶体管102N。综上所述，应理解在方法200之前、之中、与之后 可提供额外制程，且一些其他制程仅简述于此。图3A至图15B的单元与图 1A至图1C中的上述类似单元可采用相同标号标示。
在步骤205中，多晶硅结构与源极/漏极区形成于p型场效晶体管与n型 场效晶体管的鳍状结构上。以图3A及图3B为例，多晶硅结构312P及312N 与源极/漏极区110P及110N分别形成于基板104之上的鳍状结构106P及 106N上。在后续置换栅极的制程中，多晶硅结构312P及312N可置换为栅 极结构112P及112N。在形成源极/漏极区110P及110N之后可形成蚀刻停 止层117与层间介电层118，以形成图3A及图3B的结构。
如图2所示，步骤210形成栅极开口于鳍状结构上。以图4A及图4B为 例，栅极开口412P及412N分别形成于鳍状结构106P及106N上。形成栅 极开口412P及12N的步骤，可包括自图3A及图3B的结构蚀刻多晶硅结构 312P及312N。
如图2所示，步骤215至235形成栅极氧化物结构于栅极开口中。以图 4A至图12B为例，栅极氧化物结构122P及122N(如图1B及图1C所示)分 别形成于栅极开口412P及412N中。
如图2所示，步骤215形成界面氧化物层于栅极开口中。以图5A及图 5B为例，界面氧化物层128P及128N形成于栅极开口412P及412N中。在 一些实施例中，界面氧化物层128P及128N的形成方法可为暴露个别的栅极 开口412P及412N中的鳍状结构106P及106N的表面至氧化环境。氧化环 境可包含臭氧，氢氧化铵、过氧化氢、与水的混合物，及/或氯化氢、过氧化 氢、与水的混合物。
后续形成层状物于界面氧化物层128P及128N之上的步骤220至240， 如图6A至图13B所示。这些图式为图5A及图5B所示的区域103P及103N 的放大图。
如图2所示，步骤220选择性形成金属氧化物层于p型场效晶体管的界 面氧化物层上。以图6A至图7B为例，金属氧化物层132P形成于界面氧化 物层128P上。选择性形成金属氧化物层132P的步骤可包括依序进行步骤(i) 沉积金属氧化物层132于图5A及图5B的结构上，以形成图6A及图6B的 结构；以及(ii)在图6A及图6B的结构上采用微影图案化制程，以选择性移 除界面氧化物层128N上的金属氧化物层132的部分，而形成图7A及图7B 的结构。移除界面氧化物层128N之上的金属氧化物层132时，可移除金属 氧化物层132与与界面氧化物层128N之间的偶极层130P。沉积金属氧化物 层132的方法可包括沉积约0.5nm至约3nm的金属材料(如镓、铝、或铟， 其电负度大于第一高介电常数的栅极介电层134P所含的金属或半导体材料 (如铪、锆、或钛)的电负度)的氧化物层。此外，氧化物层(如氧化镓、氧化铝、或氧化铟)的氧面积密度大于第一高介电常数的栅极介电层134P所含的氧化 物材料(如氧化铪、氧化锆、或氧化钛)的氧面积密度。
如图2所示，步骤225形成第一高介电常数的栅极介电层，其具有第一 层部分位于n型场效晶体管的金属氧化物层上，以及第二层部分位于n型场 效晶体管的界面氧化物层上。以图8A及图8B为例，第一层部分如第一高介 电常数的栅极介电层134P位于金属氧化物层132P上，而第二层部分如第一 高介电常数的栅极介电层134N*位于界面氧化物层128N上。在一些实施例 中，第一高介电常数的栅极介电层134P及134N*的形成方法，可采用氯化铪作为前驱物且温度为约250℃至约350℃的原子层沉积以沉积约1nm至约 2nm的氧化铪层。
如图2所示，步骤230选择性进行掺杂制程于第一高介电常数的栅极介 电层的第二层部分上。以图9A至图11B为例，选择性进行掺杂制程于第一 高介电常数的栅极介电层134N*上。选择性掺杂制程可包括依序进行步骤(i) 沉积掺质源层946于图8A及图8B的结构上，以形成图9A及图9B的结构； (ii)在图9A及图9B的结构上采用微影图案化制程，以选择性移除第一高介 电常数的栅极介电层134P上的掺质源层946的部分，而形成图10A及图10B的结构；(iii)在图10A及图10B的结构上进行驱入退火制程，以形成掺杂的 第一高介电常数的栅极介电层134N与偶极层130N，如图11B所示；以及(iv) 自图10B的结构移除掺质源层946，以形成图11A及图11B的结构。
驱入退火制程可自掺质源层946扩散金属原子至第一高介电常数的栅极 介电层134N*中，以布植金属掺质至第一高介电常数的栅极介电层134N*。 布植的金属掺质可诱发形成偶极层130N。驱入退火制程可包括退火图10A 及10B的结构，其温度为约600℃至约800℃，压力可为约1torr至约50torr， 且时间可为约0.1秒至约30秒。在一些实施例中，驱入退火制程可包含两个 退火制程：(i)浸入退火制程，其温度为约600℃至约800℃，且时间为约2 秒至约60秒；以及(ii)峰值退火，其温度为约700℃至约800℃，且时间为约 0.1秒至约2秒。
沉积掺质源层946的步骤可包括沉积稀土金属(如镧、钇、钪、铈、镱、 铒、镝、或镏，其电负度低于第一高介电常数的栅极介电层134N所含的金 属或半导体材料(如铪、锆、或钛)的电负度)的氧化物层，此外，氧化物层(如 氧化镧、氧化钇、氧化钪、氧化铈、氧化镱、氧化铒、氧化镝、或氧化镏) 的氧面积密度小于第一高介电常数的栅极介电层134N的氧化物材料(如氧化 铪、氧化锆、或氧化钛)的氧面积密度。
如图2所示，步骤235形成第二高介电常数的栅极介电层，其具有第一 层部分与第二层部分于第一高介电常数的栅极介电层的第一层部分与第二层 部分上。以图12及图12B为例，第二高介电常数的栅极介电层的第一层部 分如第二高介电常数的栅极介电层136P形成于第一高介电常数的栅极介电 层134P上，而第二高介电常数的栅极介电层的第二层部分如第二高介电常 数的栅极介电层136N形成于第一高介电常数的栅极介电层134N上。在一些 实施例中，第二高介电常数的栅极介电层136P及136N的形成方法，可采用 氯化铪作为前驱物且温度可为约250℃至约350℃的原子层沉积制程，以沉积 约5nm至约8nm的氧化铪。在一些实施例中，第二高介电常数的栅极介电 层136P及136N的沉积厚度，可大于第一高介电常数的栅极介电层134P及 134N的沉积厚度。在一些实施例中，第二高介电常数的栅极介电层136P及 136N的厚度，可为第一高介电常数的栅极介电层134P及134N的厚度的约 1.5倍至约3倍。第一高介电常数的栅极介电层134N较薄，有利于掺杂第一 高介电常数的栅极介电层134N。
如图2所示，步骤240选择性形成p型功函数金属层于第二高介电常数 的栅极介电层的第一层部分上，并选择性形成n型功函数金属层于第二高介 电常数的栅极介电层的第二层部分上。以图13A及图13B为例，p型功函数 金属层124P选择性地形成于第二高介电常数的栅极介电层136P上，而n型 功函数金属层124N选择性地形成于第二高介电常数的栅极介电层136N上。 可采用微影图案化制程在图12A及图12B的结构上选择性形成p型功函数金属层124P与n型功函数金属层124N，以形成图13A及图13B的结构。
如图2所示，步骤245形成栅极金属填充层于p型功函数金属层与n型 功函数金属层上。以图14A至图15B为例，栅极金属填充层126P及126N 可分别形成于p型金属功函数层124P与n型功函数金属层124N上。形成栅 极金属填充层126P及126N的方法，可依序进行步骤(i)沉积导电层1426于 图13A及图13B的结构上以填入栅极开口412P及412N，并形成图14A及 图14B的结构；以及(ii)在图14A及图14B的结构上进行化学机械研磨制程， 以形成图15A及图15B的结构，其栅极结构112P及112N的上表面与层间 介电层118的上表面实质上共平面。一些实施例在化学机械研磨制程之后， 可形成栅极盖层(未图示)于栅极结构112P及112N上，并形成接点结构于栅 极结构112P及112N与源极/漏极区110P及110N上。
图16是一些实施例中，制作具有图1D及图1E所示的剖视图的p型场 效晶体管102P与n型场效晶体管102N的方法1600的流程图。为了说明目 的，图16所示的步骤将搭配图17A至图26B所示的制作p型场效晶体管102P 与n型场效晶体管102N的制程说明。图17A至图26B是一些实施例中，p 型场效晶体管102P与n型场效晶体管102N于多种制作阶段沿着图1A的剖 线A-A及B-B的剖视图。可由不同顺序进行步骤或省略一些步骤，端视具体 应用而定。应理解方法1600可不产生完整的p型场效晶体管102P与n型场 效晶体管102N。综上所述，应理解在方法1600之前、之中、与之后可提供 额外制程，且一些其他制程仅简述于此。图17A至图26B的单元与图1A至 图1E中的上述类似单元可采用相同标号标示。
图16所示的步骤1605至1615与图2所示的步骤205至215类似。在步 骤1615之后，可形成与图5A及图5B的结构类似的结构。后续形成层状物 于界面氧化物层128P及128N之上(如图5A及图5B所示)的步骤1620至1640， 如图17A至图24B所示。这些图式为图5A及图5B所示的区域103P及103N 的放大图。
如图16所示，步骤1615至1635可形成栅极氧化物结构于栅极开口中。 以图17A至图23B为例，栅极氧化物结构122P及122N(如图1D及图1E所 示)分别形成于栅极开口412P及412N中(如图4A及图4B所示)。
如图16所示，步骤1620分别形成具有第一层部分与第二层部分的第一 高介电常数的栅极介电层于p型场效晶体管与n型场效晶体管的界面氧化物 层上。以图17A及图17B为例，第一层部分如第一高介电常数的栅极介电层 134P*形成于界面氧化物层128P上，以及第二层部分如第一高介电常数的栅 极介电层134N*形成于界面氧化物层128N上。在一些实施例中，第一高介 电常数的栅极介电层134P*及134N*的形成方法，可采用氯化铪作为前驱物 且温度为约250℃至约350℃的原子层沉积以沉积约1nm至约2nm的氧化 铪层。
如图16所示，步骤1625在第一高介电常数的栅极介电层的第一层部分 上选择性地进行掺杂制程。以图18A至图20B为例，在第一层部分如第一高 介电常数的栅极介电层134P*上选择性地进行掺杂制程。选择性掺杂制程可 依序进行步骤(i)沉积掺质源层1848于图17A及图17B的结构上，如图18A 及图18B所示；(ii)采用微影图案化制程移除图18A及图18B的结构上的第 二层部分如第一高介电常数的栅极介电层134N*上的掺质源层1848的部分， 以形成图19A及图19B的结构；(iii)进行驱入退火制程于图19A及图19B的 结构上，以形成掺杂的第一高介电常数的栅极介电层135P与偶极层130P， 如图20A所示；以及(iv)自图19A及图19B的结构移除掺质源层1848，以形 成图20A及图20B的结构。
驱入退火制程可自掺质源层1848扩散金属原子至第一高介电常数的栅 极介电层134P*中，以布植金属掺质至第一高介电常数的栅极介电层134P*。 布植的金属掺质可诱发形成偶极层130P。驱入退火制程可包括退火图19A 及图19B的结构，其温度为约600℃至约800℃，压力为约1torr至约50torr， 且时间为约0.1秒至约30秒。在一些实施例中，驱入退火制程可包含两个退 火制程：(i)浸入退火制程，其温度为约600℃至约800℃且时间可为约2秒至 约60秒；以及(ii)峰值退火制程，其温度为约700℃至约800℃且时间可为约 0.1秒至约2秒。
图27显示一些实施例中，当第一层部分如第一高介电常数的栅极介电层 134P*包括氧化铪、掺质源层1848包括氧化镓、且界面氧化物层128P包括 氧化硅时，驱入退火制程之前沿着图19A的剖线D-D的铪、镓、氧、与硅的 浓度轮廓138、140、142、与144。图28显示驱入退火制程之后沿着图19A 的剖线的铪、镓、氧、与硅的浓度轮廓138、140、142、与144。在驱入退火 制程之前，镓原子的浓度峰值在掺质源层1848的区域中，如图27所示。在 驱入退火制程之后，镓原子的浓度峰值偏移至第一高介电常数的栅极介电层 135P的区域中(如图28所示)，其表示布植镓掺质至第一高介电常数的栅极介 电层135P中。
沉积掺质源层1848的方法可包括沉积金属材料(如镓、铝、或铟，其电 负度大于第一高介电常数的栅极介电层135P所含的金属或半导体材料(如铪、 锆、或钛)的电负度)的氧化物层。此外，氧化物层(如氧化镓、氧化铝、或氧 化铟)的氧面积密度大于第一高介电常数的栅极介电层135P所含的氧化物材 料(如氧化铪、氧化锆、或氧化钛)的氧面积密度。
如图16所示，步骤1630选择性进行掺杂制程于第一高介电常数的栅极 介电层的第二层部分上。以图21A至图23B为例，选择性进行掺杂制程于第 二层部分如第一高介电常数的栅极介电层134N*上。选择性掺杂制程可依序 进行步骤(i)沉积掺质源层946于图20A及图20B的结构上，以形成图21A 及图21B的结构；(ii)采用微影图案化制程选择性移除图21A及图21B的结 构上的第一高介电常数的栅极介电层135P之上的掺质源层946的部分，以形成图22A及图22B的结构；(iii)在图22A及图22B的结构上进行驱入退火 制程，以形成掺杂的第一高介电常数的栅极介电层134N与偶极层130N，如 图23B所示；以及(iv)自图23B的结构移除掺质源层946。沉积掺质源层946 以及驱入退火制程可与上述步骤230类似。
如图16所示，步骤1635分别形成第二高介电常数的栅极介电层的第一 层部分及第二层部分于第一高介电常数的栅极介电层的掺杂的第一层部分与 第二层部分上。以图23A及图23B为例，第二高介电常数的栅极介电层的第 一层部分如第二高介电常数的栅极介电层136P形成于第一高介电常数的栅 极介电层135P上，而第二高介电常数的栅极介电层的第二层部分如第二高 介电常数的栅极介电层136N形成于第一高介电常数的栅极介电层134N上。 第二高介电常数的栅极介电层136P及136N的形成步骤，可与上述步骤235 类似。
如图16所示，步骤1640选择性形成p型功函数金属层于第二高介电常 数的栅极介电层的第一层部分上，并选择性形成n型功函数金属层于第二高 介电常数的栅极介电层的第二层部分上。以图24A及图24B为例，选择性形 成p型功函数金属层124P于第二高介电常数的栅极介电层136P上，并选择 性形成n型功函数金属层124N于第二高介电常数的栅极介电层136N上。可 采用微影图案化制程选择性形成p型功函数金属层124P与n型功函数金属层124N于图23A及图23B的结构上，以形成图24A及图24B的结构。
如图16所示，步骤1645形成栅极金属填充层于p型功函数金属层与n 型功函数金属层上。以图25A至图26B为例，栅极金属填充层126P及126N 分别形成于p型功函数金属层124P与n型功函数金属层124N上。形成栅极 金属填充层126P及126N的方法与步骤245所述的方法类似。
本发明实施例提供的多临界电压装置所含有的场效晶体管(如p型场效晶 体管102P与n型场效晶体管120N)，可具有彼此不同的低临界电压。本发明 实施例亦提供形成这些场效晶体管于相同基板上的方法。方法的例子可形成 功函数金属层(如p型功函数金属层124P与n型功函数金属层124N)的厚度 类似但临界电压较低及/或不同的n型场效晶体管与p型场效晶体管于相同基 板上。
这些方法的例子与形成场效晶体管(尺寸与临界电压类似)于相同基板上 的其他方法相较，在制造较低及/或不同临界电压的可信场效晶体管栅极结构 时的成本较低(比如降低约20％至约30％)且时间更短(比如减少约15％至约 20％)。此外，这些方法的例子所形成的场效晶体管栅极结构的尺寸(如栅极堆 叠厚度)，小于其他方法所形成的具有类似临界电压的场效晶体管栅极结构的 尺寸。
在一些实施例中，具有不同的栅极结构设置(比如栅极结构112P及112N) 与类似的功函数金属层厚度的n型场效晶体管与p型场效晶体管，可选择性 地形成于相同基板(如基板104)上，以达较低及/或不同的临界电压。不同栅 极结构的高介电常数的栅极介电层(如第一高介电常数的栅极介电层135P及 134N)可掺杂不同的金属掺质(如镓掺质与镧掺质)。不同金属掺质可诱发不同 极性极/或浓度的偶极于高介电常数的栅极介电层与界面氧化物层之间的偶 极层(如偶极层130P及130N)之中。不同极性及/或浓度的偶极，可造成栅极 结构具有不同的有效功函数与临界电压。因此控制高介电常数的栅极介电层 中的掺质材料及/或浓度，可调整n型场效晶体管与p型场效晶体管的栅极结 构的有效功函数值，进而调整n型场效晶体管与p型场效晶体管的临界电压 而不需改变功函数金属层的厚度。在一些实施例中，除了掺杂的高介电常数 的栅极介电层，p型场效晶体管的栅极结构可包括金属氧化物层(如金属氧化 物层132P)夹设于高介电常数的栅极介电层(如第一高介电常数的栅极介电层 134P)与界面氧化物层(如界面氧化物层128P)之间，以诱发偶极于高介电常数 的栅极介电层与界面氧化物层之间。
在一些实施例中，半导体装置的形成方法包括：形成鳍状结构于基板上； 形成栅极开口于鳍状结构上；形成金属氧化物层于栅极开口中；形成第一介 电层于金属氧化物层上；形成第二介电层于第一介电层上；形成功函数金属 层于第二介电层上；以及形成栅极金属填充层于功函数金属层上。形成第一 介电层的步骤包括沉积氧化物材料，其氧面积密度小于金属氧化物层的氧面 积密度。
在一些实施例中，形成金属氧化物层的步骤包括沉积金属材料的氧化物， 且其金属材料的电负度大于第一介电层的金属或半导体的电负度。
在一些实施例中，形成金属氧化物层的步骤包括沉积金属材料的氧化物， 且其金属材料不同于第二介电层的金属材料。
在一些实施例中，上述方法更包括形成界面氧化物层于鳍状结构上。
在一些实施例中，形成金属氧化物层的步骤包括沉积金属氧化物层于界 面氧化物层上。
在一些实施例中，形成金属氧化物层的步骤包括沉积镓、铝、或铟的氧 化物。
在一些实施例中，第二介电层的厚度大于第一介电层的厚度。
在一些实施例中，半导体装置的形成方法包括形成第一鳍状结构与第二 鳍状结构于基板上；分别形成第一栅极开口与第二栅极开口于第一鳍状结构 与第二鳍状结构上；分别形成第一介电层的第一层部分与第二层部分于第一 栅极开口与第二栅极开口中；以第一掺质选择性掺杂第一介电层的第一层部 分，其中第一掺质的电负度大于第一介电层的金属或半导体的电负度；以第 二掺质选择性掺杂第一介电层的第二层部分，且第二掺质与第一掺质不同， 其中第二掺质的电负度小于第一介电层的金属或半导体的电负度；分别形成 第二介电层的第一层部分与第二介电层部分于第一介电层的第一层部分与第 二层部分上；以及分别形成第一栅极金属填充层与第二栅极金属填充层于第 二介电层的第一层部分与第二层部分上。
在一些实施例中，以第一掺质选择性掺杂第一介电层的第一层部分的步 骤包括：形成金属氧化物层于第一介电层的第一层部分与第二层部分上；移 除第一介电层的第二层部分上的金属氧化物层的部分；以及进行退火制程。
在一些实施例中，形成金属氧化物层的步骤包括沉积氧化物材料，其氧 面积密度大于第一介电层的氧化物材料的氧面积密度。
在一些实施例中，形成金属氧化物层的步骤包括沉积镓、铝、或铟的氧 化物。
在一些实施例中，以第二掺质选择性掺杂第一介电层的第二层部分的步 骤包括：形成稀土金属氧化物层于第一介电层的第一层部分与第二层部分上； 移除第一介电层的第一层部分上的稀土金属氧化物层的部分；以及进行退火 制程。
在一些实施例中，形成稀土金属氧化物层的步骤包括沉积氧化物材料， 其氧面积密度小于第一介电层的氧化物材料的氧面积密度。
在一些实施例中，上述方法更包括：选择性形成p型功函数层于第二介 电层的第一层部分上；以及选择性形成n型功函数金属层于第二介电层的第 二层部分上。
在一些实施例中，第二介电层的厚度大于第一介电层的厚度。
在一些实施例中，半导体装置包括：基板；鳍状结构，位于基板上；半 导体氧化物层，位于鳍状结构上；金属氧化物层，位于半导体氧化物层上； 第一介电层，位于金属氧化物层上；第二介电层，位于第一介电层上；功函 数金属层，位于第二介电层上；以及栅极金属填充层，位于功函数金属层上。 金属氧化物层的金属材料的电负度大于第一介电层的金属或半导体的电负度。
在一些实施例中，上述半导体装置更包括偶极层位于金属氧化物层与半 导体氧化物层之间的界面。
在一些实施例中，偶极层包括来自金属氧化物层的金属原子与来自半导 体氧化物层的氧原子。
在一些实施例中，第二介电层的厚度大于第一介电层的厚度。
在一些实施例中，金属氧化物层的氧面积密度大于第一介电层的氧面积 密度。
上述实施例的特征有利于本技术领域中具有通常知识者理解本发明。本 技术领域中具有通常知识者应理解可采用本发明作基础，设计并变化其他制 程与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中具有通 常知识者亦应理解，这些等效置换并未脱离本发明精神与范畴，并可在未脱 离本发明的精神与范畴的前提下进行改变、替换、或更动。

Claims (1)

1.一种半导体装置的形成方法，包括：
形成一鳍状结构于一基板上；
形成一栅极开口于该鳍状结构上；
形成一金属氧化物层于该栅极开口中；
形成一第一介电层于该金属氧化物层上，其中形成该第一介电层的步骤包括沉积一氧化物材料，其氧面积密度小于该金属氧化物层的氧面积密度；
形成一第二介电层于该第一介电层上；
形成一功函数金属层于该第二介电层上；以及
形成一栅极金属填充层于该功函数金属层上。
CN202210886647.3A 2021-08-19 2022-07-26 半导体装置的形成方法 Pending CN115527946A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/406,874 2021-08-19
US17/406,874 US11908702B2 (en) 2021-08-19 2021-08-19 Gate structures in semiconductor devices

Publications (1)

Publication Number Publication Date
CN115527946A true CN115527946A (zh) 2022-12-27

Family

ID=84696650

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210886647.3A Pending CN115527946A (zh) 2021-08-19 2022-07-26 半导体装置的形成方法

Country Status (3)

Country Link
US (1) US11908702B2 (zh)
CN (1) CN115527946A (zh)
TW (1) TW202322184A (zh)

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101527535B1 (ko) * 2008-10-21 2015-06-10 삼성전자주식회사 반도체 소자의 형성 방법
JP5235784B2 (ja) * 2009-05-25 2013-07-10 パナソニック株式会社 半導体装置
US9236267B2 (en) * 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9105490B2 (en) * 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8823059B2 (en) 2012-09-27 2014-09-02 Intel Corporation Non-planar semiconductor device having group III-V material active region with multi-dielectric gate stack
US9236300B2 (en) * 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9136106B2 (en) * 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9406804B2 (en) * 2014-04-11 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with contact-all-around
US9443769B2 (en) * 2014-04-21 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact
US9831183B2 (en) * 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
KR102395061B1 (ko) * 2015-07-02 2022-05-10 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9520482B1 (en) * 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9548366B1 (en) 2016-04-04 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self aligned contact scheme
US10276690B2 (en) 2017-07-31 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
KR102589667B1 (ko) 2017-12-22 2023-10-17 삼성전자주식회사 반도체 장치
US10304835B1 (en) * 2018-08-15 2019-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10985022B2 (en) * 2018-10-26 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structures having interfacial layers
US11264478B2 (en) * 2019-10-31 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors with reduced defect and methods forming same
US11374090B2 (en) 2019-10-31 2022-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structures for semiconductor devices
US11784052B2 (en) * 2020-05-28 2023-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Dipole-engineered high-k gate dielectric and method forming same
US11658216B2 (en) * 2021-01-14 2023-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for metal gate boundary isolation
US11581416B1 (en) * 2021-08-19 2023-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structures in semiconductor devices

Also Published As

Publication number Publication date
US20230058221A1 (en) 2023-02-23
US11908702B2 (en) 2024-02-20
TW202322184A (zh) 2023-06-01

Similar Documents

Publication Publication Date Title
US8895395B1 (en) Reduced resistance SiGe FinFET devices and method of forming same
US10217640B2 (en) Methods of fabricating semiconductor devices
CN113540085B (zh) 半导体器件及其形成方法
CN113471274A (zh) 半导体装置的制造方法
CN112309868A (zh) 半导体装置形成方法
TW202147410A (zh) 製造半導體元件的方法
US20220344333A1 (en) Field effect transistor and method
TWI832245B (zh) 半導體裝置與其製造方法
CN113644120A (zh) 半导体装置的形成方法
US20220320285A1 (en) Semiconductor Device and Method
CN115527946A (zh) 半导体装置的形成方法
CN113764351B (zh) 半导体器件和制造方法
KR102576498B1 (ko) 반도체 디바이스 및 방법
CN113629055A (zh) 半导体器件及其制造方法
CN113745223A (zh) 半导体器件及其形成方法
CN114566500A (zh) 半导体器件及其制造方法
CN113161353A (zh) 半导体装置
CN113053885A (zh) 半导体器件和方法
US20240150192A1 (en) Gate Structures In Semiconductor Devices
CN115440803A (zh) 半导体器件及其制造方法
CN115274657A (zh) 半导体器件及其形成方法
TW202234587A (zh) 半導體裝置及其製造方法
CN115527937A (zh) 半导体装置及其形成方法
WO2024023603A1 (en) Isolation pillar structures for stacked device structures
CN114093868A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication