CN114968093A - 电子装置及利用其存储空间的方法 - Google Patents

电子装置及利用其存储空间的方法 Download PDF

Info

Publication number
CN114968093A
CN114968093A CN202210483827.7A CN202210483827A CN114968093A CN 114968093 A CN114968093 A CN 114968093A CN 202210483827 A CN202210483827 A CN 202210483827A CN 114968093 A CN114968093 A CN 114968093A
Authority
CN
China
Prior art keywords
storage
data
state
interface
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210483827.7A
Other languages
English (en)
Inventor
郑元硕
李准祐
张震泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN114968093A publication Critical patent/CN114968093A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0605—Improving or facilitating administration, e.g. storage management by facilitating the interaction with a user or administrator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1056—Simplification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/214—Solid state disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/31—Providing disk cache in a specific location of a storage system
    • G06F2212/313—In storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7206—Reconfiguration of flash memory system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Abstract

各种实施例公开了一种电子装置及利用其存储空间的方法，该电子装置包括：存储设备，包括非易失性存储器、存储装置控制器和存储接口，该非易失性存储器包括缓冲空间和存储空间；和处理器。根据各种实施例，处理器可以被配置为执行控制以：确定存储设备是否支持使用存储设备的非易失性存储器的缓冲空间的高速数据存储模式；基于存储设备支持高速数据存储模式，激活基于存储接口在第一状态下操作将在非易失性存储器的缓冲空间中缓冲的数据写入非易失性存储器的存储空间中的功能；以及基于在基于存储接口在第二状态下操作的预定时间段期间没有生成对存储设备的请求，将存储设备的存储接口转变到第一状态。

Description

电子装置及利用其存储空间的方法
本申请是申请日为2020年6月3日、申请号为202010493211.9、发明名称为“电子装置及利用其存储空间的方法”的中国发明专利的分案申请。
技术领域
本公开涉及一种电子装置及利用其存储空间的方法，以及例如涉及一种能够以高速数据存储模式将数据写入其存储设备(storage)中的电子装置及利用其存储空间的方法。
背景技术
为了使便携式终端存储大容量数据，优选地使用高密度数据存储方案。
尽管与低密度数据存储方案相比，高密度数据存储方案使得电子装置可以在其存储设备中存储更大容量的数据，但是它可能具有相对慢的数据存储速度的缺点。同时，高速数据传送技术的最新进展促进了用于快速存储传送的数据的技术的发展。
在高速数据存储模式下可以改进数据写入速度，在高速数据存储模式下，将存储空间的一部分分配为缓冲空间，使得数据在低密度数据存储模式下在缓冲空间中被缓冲，然后在高密度数据存储模式下被写入存储空间中。在存储设备自主执行将在缓冲空间中缓冲的数据写入存储空间中的操作的情况下，电子装置的处理器无法检查写入操作的进度状态以及由写入操作引起的电流消耗，这导致电子装置的性能劣化。
在以特定大小的缓冲空间执行在高密度数据存储模式下将在缓冲空间中缓冲的数据写入存储空间的操作的情况下，写入操作被挂起(suspend)，直到取得(secure)缓冲空间的特定大小，这导致存储设备的缓冲空间和存储空间的可用容量减小。
如果响应于新的数据写入输入/输出请求在存储数据的中途执行在高密度数据存储模式下将在缓冲空间中缓冲的数据写入存储空间的操作，则这可能会使处理新的数据写入输入/输出请求的性能劣化。
发明内容
本公开的实施例提供了一种电子装置，包括：存储，包括存储设备控制器、存储接口和包括缓冲空间和存储空间的非易失性存储器；和处理器，其经由存储接口耦合到所述存储，所述处理器被配置为执行控制以：使用所述存储的非易失性存储器的缓冲空间来确定所述存储是否支持高速数据存储模式，如果所述存储支持高速数据存储模式，则向所述存储发送第一控制命令以激活所述存储设备控制器在所述存储接口处于第一状态时自动执行将所述缓冲空间中的数据刷新到所述非易失性存储器的存储空间，以及其中，如果所述存储支持高速数据存储模式，则所述处理器还被配置为执行控制以：每当在所述存储接口处于第一状态时新的数据写入请求被生成时，向所述存储发送第二控制命令，以提供用于所述存储接口从第一状态到第二状态的转变的指令；向所述存储发送所述数据写入请求，使得所述存储设备控制器执行将所述数据写入所述非易失性存储器的缓冲空间的功能；以及当没有数据请求被发送到所述存储的预定时间段期满时，向所述存储发送第三控制命令，以使得存储接口从第二状态转变到第一状态，其中，所述第一状态是所述存储接口在睡眠模式下操作的状态，并且其中，所述第二状态是允许所述存储从所述处理器接收所述数据写入请求的所述存储接口的状态。
本公开的实施例提供了一种存储可由电子设备的处理器执行的指令的非暂时性计算机可读介质，其中，所述电子设备包括：存储，包括存储设备控制器、存储接口和包括缓冲空间和存储空间的非易失性存储器，和所述处理器，经由存储接口耦合到所述存储，其中，所述指令在被执行时使得所述处理器：使用所述存储的非易失性存储器的缓冲空间确定所述存储是否支持高速数据存储模式，如果所述存储支持高速数据存储模式，则向所述存储发送第一控制命令，以激活所述存储设备控制器在存储接口处于第一状态时自动执行将所述缓冲空间中的数据刷新到非易失性存储器的存储空间中，以及其中，如果所述存储支持高速数据存储模式，则所述处理器还被配置为执行控制以：每当在存储接口处于第一状态时新的数据写入请求被生成时，向所述存储发送第二控制命令，以提供用于所述存储接口从第一状态到第二状态的转变的指令；向所述存储发送所述数据写入请求，使得所述存储设备控制器执行将所述数据写入所述非易失性存储器的缓冲空间的功能；以及当没有数据请求被发送到所述存储的预定时间段期满时，向所述存储发送第三控制命令，以使得所述存储接口从第二状态转变到第一状态，其中，所述第一状态是所述存储接口在睡眠模式下操作的状态，并且其中，所述第二状态是允许所述存储从所述处理器接收所述数据写入请求的所述存储接口的状态。
本公开的实施例提供了一种电子装置，该电子装置能够按下述方式在电子装置的处理器期望的时间点防止电子装置的性能劣化并且增加缓冲空间的可用容量，该方式使得处理器能够设置在高密度数据存储模式下将在缓冲空间中缓冲的数据写入存储空间中的时间点，这允许处理器检查有关写入操作进度和由写入操作引起的电流消耗的信息。
本公开的实施例还提供一种电子装置，该电子装置能够按下述方式增加用于在高密度数据存储模式下写入数据的缓冲空间和存储空间的可用容量，该方式使得在存储接口在睡眠模式下操作时或在处理电子装置进入省电模式的过程的中途能够执行在高密度数据存储模式下将在缓冲空间中缓冲的数据写入存储空间中的操作。
本公开的实施例还提供一种电子装置，该电子设备装置能够按下述方式防止和/或减少将数据写入存储空间中的操作使处理新的数据写入输入/输出请求的性能劣化，该方式使得在存储接口在睡眠模式下操作时或在处理电子装置进入省电模式的过程的中途能够执行在高密度数据存储模式下将在缓冲空间中缓冲的数据写入存储空间中的操作。
根据各种示例实施例，一种电子装置可以包括：存储设备，包括非易失性存储器、存储装置控制器和存储接口，所述非易失性存储器包括缓冲空间和存储空间；以及处理器，被配置为执行控制以：确定存储设备是否支持使用存储设备的非易失性存储器的缓冲空间的高速数据存储模式；基于存储设备支持高速数据存储模式，激活基于存储接口在第一状态下操作将在非易失性存储器的缓冲空间中缓冲的数据写入非易失性存储器的存储空间中的功能；以及基于在存储接口在第二状态下操作的预定时间段期间没有生成对存储设备的请求，将存储设备的存储接口转变到第一状态。
根据各种示例实施例，一种电子装置的存储控制方法可以包括：确定存储设备是否支持使用存储设备的非易失性存储器的缓冲空间的高速数据存储模式；基于存储设备支持高速数据存储模式，激活基于存储接口在第一状态下操作将在非易失性存储器的缓冲空间中缓冲的数据写入非易失性存储器的存储空间中的功能；以及基于在存储接口在第二状态下操作的预定时间段期间没有生成对存储设备的请求，将存储设备的存储接口转变到第一状态。
根据各种示例实施例，一种电子装置可以包括：存储设备，包括非易失性存储器、存储装置控制器和存储接口，所述非易失性存储器包括缓冲空间和存储空间；触摸屏；通信电路；以及处理器，被配置为执行控制以：运行针对电子装置的组件的省电操作以使电子装置进入省电模式，所述组件包括触摸屏、通信电路和存储设备；基于针对电子装置的组件的省电操作之中的针对存储设备的省电操作的启动来确定存储设备是否支持高速数据存储模式；基于存储设备支持高速数据存储模式，识别非易失性存储器中的用于高速
数据存储模式的缓冲空间的可用容量；基于缓冲空间的可用容量，设置存储器将在非易失性存储器的缓冲空间中缓冲的数据写入非易失性存储器的存储空间中的时间段；以及在该时间段期间将在存储设备的非易失性存储器的缓冲空间中缓冲的数据写入存储空间中。
附图说明
从以下结合附图进行的详细描述中，本公开的某些实施例的上述和其他方面、特征和优点将更加明显，其中：
图1是示出根据各种实施例的网络环境中的示例电子装置的框图；
图2是示出根据各种实施例的电子装置的示例架构的框图；
图3是示出根据各种实施例的用于电子装置以高密度数据存储模式存储数据的示例过程的图；
图4是示出根据各种实施例的以逐步方式使用低密度数据存储方案和高密度数据存储方案以高速数据存储模式操作的电子装置的示例刷新过程的图；
图5是示出根据各种实施例的电子装置的示例配置的框图；
图6是示出根据各种实施例的在电子装置中的应用处理器与存储设备之间的示例信号流的信号流程图；
图7是示出根据各种实施例的电子装置的应用处理器的示例操作的流程图；
图8是示出根据各种实施例的电子装置的应用处理器的示例操作的流程图；
图9是示出根据各种实施例的在省电(power saving)模式进入过程中针对电子装置的组件的示例省电操作的图；
图10是示出根据各种实施例的在电子装置中的应用处理器与存储设备之间的示例信号流的信号流程图；
图11是示出根据各种实施例的电子装置的应用处理器的示例操作的流程图；以及
图12是示出根据各种实施例的电子装置的应用处理器的示例操作的流程图。
具体实施方式
图1是示出根据各种实施例的网络环境100中的电子装置101的框图。参照图1，网络环境100中的电子装置101可经由第一网络198(例如，短距离无线通信网络)与电子装置102进行通信，或者经由第二网络199(例如，长距离无线通信网络)与电子装置104或服务器108进行通信。根据实施例，电子装置101可经由服务器108与电子装置104进行通信。根据实施例，电子装置101可包括处理器120、存储器130、输入装置150、声音输出装置155、显示装置160、音频模块170、传感器模块176、接口177、触觉模块179、相机模块180、电力管理模块188、电池189、通信模块190、用户识别模块(SIM)196或天线模块197。在一些实施例中，可从电子装置101中省略所述部件中的至少一个(例如，显示装置160或相机模块180)，或者可将一个或更多个其它部件添加到电子装置101中。在一些实施例中，可将所述部件中的一些部件实现为单个集成电路。例如，可将传感器模块176(例如，指纹传感器、虹膜传感器、或照度传感器)实现为嵌入在显示装置160(例如，显示器)中。
处理器120可运行例如软件(例如，程序140)来控制电子装置101的与处理器120连接的至少一个其它部件(例如，硬件部件或软件部件)，并可执行各种数据处理或计算。根据一个实施例，作为所述数据处理或计算的至少部分，处理器120可将从另一部件(例如，传感器模块176或通信模块190)接收到的命令或数据加载到易失性存储器132中，对存储在易失性存储器132中的命令或数据进行处理，并将结果数据存储在非易失性存储器134中。根据实施例，处理器120可包括主处理器121(例如，中央处理器(CPU)或应用处理器(AP))以及与主处理器121在操作上独立的或者相结合的辅助处理器123(例如，图形处理单元(GPU)、图像信号处理器(ISP)、传感器中枢处理器或通信处理器(CP))。另外地或者可选择地，辅助处理器123可被适配为比主处理器121耗电更少，或者被适配为具体用于指定的功能。可将辅助处理器123实现为与主处理器121分离，或者实现为主处理器121的部分。
在主处理器121处于未激活(例如，睡眠)状态时，辅助处理器123可控制与电子装置101(而非主处理器121)的部件之中的至少一个部件(例如，显示装置160、传感器模块176或通信模块190)相关的功能或状态中的至少一些，或者在主处理器121处于激活状态(例如，运行应用)时，辅助处理器123可与主处理器121一起来控制与电子装置101的部件之中的至少一个部件(例如，显示装置160、传感器模块176或通信模块190)相关的功能或状态中的至少一些。根据实施例，可将辅助处理器123(例如，图像信号处理器或通信处理器)实现为在功能上与辅助处理器123相关的另一部件(例如，相机模块180或通信模块190)的部分。
存储器130可存储由电子装置101的至少一个部件(例如，处理器120或传感器模块176)使用的各种数据。所述各种数据可包括例如软件(例如，程序140)以及针对与其相关的命令的输入数据或输出数据。存储器130可包括易失性存储器132或非易失性存储器134。
可将程序140作为软件存储在存储器130中，并且程序140可包括例如操作系统(OS)142、中间件144或应用146。
输入装置150可从电子装置101的外部(例如，用户)接收将由电子装置101的其它部件(例如，处理器120)使用的命令或数据。输入装置150可包括例如麦克风、鼠标或键盘。
声音输出装置155可将声音信号输出到电子装置101的外部。声音输出装置155可包括例如扬声器或接收器。扬声器可用于诸如播放多媒体或播放唱片的通用目的，接收器可用于呼入呼叫。根据实施例，可将接收器实现为与扬声器分离，或实现为扬声器的部分。
显示装置160可向电子装置101的外部(例如，用户)视觉地提供信息。显示装置160可包括例如显示器、全息装置或投影仪以及用于控制显示器、全息装置和投影仪中的相应一个的控制电路。根据实施例，显示装置160可包括被适配为检测触摸的触摸电路或被适配为测量由触摸引起的力的强度的传感器电路(例如，压力传感器)。
音频模块170可将声音转换为电信号，反之亦可。根据实施例，音频模块170可经由输入装置150获得声音，或者经由声音输出装置155或与电子装置101直接(例如，有线地)连接或无线连接的外部电子装置(例如，电子装置102)的耳机输出声音。
传感器模块176可检测电子装置101的操作状态(例如，功率或温度)或电子装置101外部的环境状态(例如，用户的状态)，然后产生与检测到的状态相应的电信号或数据值。根据实施例，传感器模块176可包括例如手势传感器、陀螺仪传感器、大气压力传感器、磁性传感器、加速度传感器、握持传感器、接近传感器、颜色传感器、红外(IR)传感器、生物特征传感器、温度传感器、湿度传感器或照度传感器。
接口177可支持将用来使电子装置101与外部电子装置(例如，电子装置102)直接(例如，有线地)或无线连接的一个或更多个特定协议。根据实施例，接口177可包括例如高清晰度多媒体接口(HDMI)、通用串行总线(USB)接口、安全数字(SD)卡接口或音频接口。
连接端178可包括连接器，其中，电子装置101可经由所述连接器与外部电子装置(例如，电子装置102)物理连接。根据实施例，连接端178可包括例如HDMI连接器、USB连接器、SD卡连接器或音频连接器(例如，耳机连接器)。
触觉模块179可将电信号转换为可被用户经由他的触觉或动觉识别的机械刺激(例如，振动或运动)或电刺激。根据实施例，触觉模块179可包括例如电机、压电元件或电刺激器。
相机模块180可捕获静止图像或运动图像。根据实施例，相机模块180可包括一个或更多个透镜、图像传感器、图像信号处理器或闪光灯。
电力管理模块188可管理对电子装置101的供电。根据实施例，可将电力管理模块188实现为例如电力管理集成电路(PMIC)的至少部分。
电池189可对电子装置101的至少一个部件供电。根据实施例，电池189可包括例如不可再充电的原电池、可再充电的蓄电池、或燃料电池。
通信模块190可支持在电子装置101与外部电子装置(例如，电子装置102、电子装置104或服务器108)之间建立直接(例如，有线)通信信道或无线通信信道，并经由建立的通信信道执行通信。通信模块190可包括能够与处理器120(例如，应用处理器(AP))独立操作的一个或更多个通信处理器，并支持直接(例如，有线)通信或无线通信。根据实施例，通信模块190可包括无线通信模块192(例如，蜂窝通信模块、短距离无线通信模块或全球导航卫星系统(GNSS)通信模块)或有线通信模块194(例如，局域网(LAN)通信模块或电力线通信(PLC)模块)。这些通信模块中的相应一个可经由第一网络198(例如，短距离通信网络，诸如蓝牙、无线保真(Wi-Fi)直连或红外数据协会(IrDA))或第二网络199(例如，长距离通信网络，诸如蜂窝网络、互联网、或计算机网络(例如，LAN或广域网(WAN)))与外部电子装置进行通信。可将这些各种类型的通信模块实现为单个部件(例如，单个芯片)，或可将这些各种类型的通信模块实现为彼此分离的多个部件(例如，多个芯片)。无线通信模块192可使用存储在用户识别模块196中的用户信息(例如，国际移动用户识别码(IMSI))识别并验证通信网络(诸如第一网络198或第二网络199)中的电子装置101。
天线模块197可将信号或电力发送到电子装置101的外部(例如，外部电子装置)或者从电子装置101的外部(例如，外部电子装置)接收信号或电力。根据实施例，天线模块197可包括一个或更多个天线，并且因此，可由例如通信模块190(例如，无线通信模块192)选择适合于在通信网络(诸如第一网络198或第二网络199)中使用的通信方案的至少一个天线。随后可经由所选择的至少一个天线在通信模块190和外部电子装置之间发送或接收信号或电力。
上述部件中的至少一些可经由外设间通信方案(例如，总线、通用输入输出(GPIO)、串行外设接口(SPI)或移动工业处理器接口(MIPI))相互连接并在它们之间通信地传送信号(例如，命令或数据)。
根据实施例，可经由与第二网络199连接的服务器108在电子装置101和外部电子装置104之间发送或接收命令或数据。电子装置102和电子装置104中的每一个可以是与电子装置101相同类型的装置，或者是与电子装置101不同类型的装置。根据实施例，将在电子装置101运行的全部操作或一些操作可在外部电子装置102、外部电子装置104或服务器108中的一个或更多个运行。例如，如果电子装置101应该自动执行功能或服务或者应该响应于来自用户或另一装置的请求执行功能或服务，则电子装置101可请求所述一个或更多个外部电子装置执行所述功能或服务中的至少部分，而不是运行所述功能或服务，或者电子装置101除了运行所述功能或服务以外，还可请求所述一个或更多个外部电子装置执行所述功能或服务中的至少部分。接收到所述请求的所述一个或更多个外部电子装置可执行所述功能或服务中的所请求的所述至少部分，或者执行与所述请求相关的另外功能或另外服务，并将执行的结果传送到电子装置101。电子装置101可在对所述结果进行进一步处理的情况下或者在不对所述结果进行进一步处理的情况下将所述结果提供作为对所述请求的至少部分答复。为此，可使用例如云计算技术、分布式计算技术或客户机-服务器计算技术。
图2是示出根据各种实施例的电子装置的示例架构的框图。
参照图2，电子装置101可以包括应用处理器(application processor，AP)(例如，包括处理电路)200(例如，图1中的处理器120)和存储设备300(例如，图1中的存储器130)。根据各种公开的实施例，可以通过省略或替换图2中描绘的一些组件来配置电子装置101。根据各种实施例，电子装置101可以还包括电池(未示出)(例如，图1中的电池189)和/或电力管理模块(未示出)(例如，图1中的电力管理模块188)。根据各种实施例，电子装置可以还包括以下中的至少一个：相机(例如，图1中的相机模块180)、液晶显示器(liquid crystaldisplay，LCD)(例如，图1中的显示装置160)、扬声器(例如，图1中的声音输出装置155)、触摸屏(例如，图1中的显示装置160)、通信电路(例如，图1中的通信模块190)、通用串行总线(universal serial bus，USB)(例如，图1中的连接端178)等。
根据各种实施例，应用处理器200可以控制电子装置的各个组件和/或执行通信相关操作或数据处理，并且它可以包括图1的处理器120的配置和/或功能的至少一部分。例如，处理器可以与电子装置101的组件可操作地连接。
根据各种实施例，经由应用处理器200控制存储设备300的组件可以被称为主机。根据各种实施例，主机可以包括其中包括应用处理器的软件和操作系统操作的环境。例如，主机可以是片上系统(system on chip，SoC)，其包括负责电子装置101上的各种应用的运行和图形处理的芯片组的功能。
根据各种实施例，应用处理器200可以包括应用210、存储驱动器220、控制器230和/或存储接口240。用虚线描绘的组件，诸如应用210和存储驱动器220，可以是软件程序。
根据各种实施例，控制器230可以包括各种电路并控制应用处理器200的其他组件和/或执行通信相关操作或数据处理。根据各种实施例，控制器230可以包括用于控制电子装置102的对应组件的控制器。例如，控制器230可以包括用于控制存储设备300的操作的存储主机控制器231。例如，控制器230可以包括用于控制PMIC(例如，图5中的PMIC 500)的操作的PMIC接口控制器(例如，图5中的PMIC接口控制器233)。
根据各种实施例，控制器230可以经由应用处理器200的存储接口240将各种控制命令传送到存储设备300。例如，控制器230的存储主机控制器231可以经由存储驱动器220接收由应用210生成的数据存储请求，并且响应于数据存储请求，经由存储接口240将数据写入输入/输出请求发送到存储设备300。根据各种实施例，应用处理器200的存储接口240可以包括用于提供数据链路功能的各种链路接口。根据各种实施例，应用处理器200的存储接口240可以包括例如但不限于MIPI M-PHY接口、由移动行业处理器接口(mobileindustry processor interface，MIPI)联盟定义的MIPI unipro接口等。例如，应用处理器200可以经由MIPI M-PHY接口或MIPI unipro接口执行与存储设备300的高速数据通信。
根据各种实施例，存储设备300可以存储由电子装置101的组件中的至少一个(例如，应用处理器200)使用的各种数据。根据各种实施例，存储设备300可以包括闪速存储器310、存储装置控制器320和/或存储接口330。
根据各种实施例，作为示例，闪速存储器310可以包括非易失性存储器(例如，图1中的非易失性存储器134)。例如，闪速存储器310可以包括符合通用闪速存储(universalflash storage，UFS)标准的NAND闪速存储器310。根据各种实施例，存储装置控制器320可以控制存储设备300的组件和/或执行通信相关操作和数据处理。根据各种实施例，存储装置控制器320可以经由存储设备300的存储接口330从应用处理器200接收各种控制命令。例如，存储装置控制器320可以经由存储设备300的存储接口330从应用处理器200接收包括数据写入请求(数据写入I/O)、数据读取请求(数据读取I/O)或数据删除请求(数据删除I/O)的数据请求。根据各种实施例，存储设备300的存储接口330可以包括用于提供数据链路功能的各种链路接口。根据各种实施例，存储设备300的存储接口330可以包括例如但不限于MIPI M-PHY接口、由MIPI联盟定义的MIPI unipro接口等。
根据各种实施例，存储装置控制器320的存储管理单元321可以建立并控制至少一个逻辑单元323。例如，至少一个逻辑单元323可以对应于闪速存储器310的至少一个存储单元311以存储对应的数据。
图3是示出根据各种实施例的用于电子装置以高密度数据存储模式存储数据的示例过程的图。
参照图3，存储设备300的闪速存储器310可以以根据可存储在单元中的数据位的数量而不同的数据存储模式来操作。例如，闪速存储器310可以以用于在单元中存储1位数据的单层单元(single level cell，SLC)模式、用于在单元中存储2位数据的多层单元(multi-level cell，MLC)模式、用于在单元中存储3位数据的三层单元(triple-levelcell，TLC)模式、或用于在单元中存储4位数据的四层单元(quad-level cell，QLC)模式操作。在以MLC、TLC或QLC模式操作的情况下，闪速存储器310可以以比在SLC模式下更高的密度存储数据并且以比在SLC模式下更低的速度写入数据。尽管为了便于说明，以下描述针对闪速存储器以TLC模式存储数据的情况，但是对于本领域技术人员而言，将清楚在各种公开的实施例中也可以采用MLC或QLC模式。
根据各种实施例，闪速存储器310可以在两种存储模式之间切换。例如，以其中数据被相对缓慢地写入的TLC模式操作的闪速存储器310可以临时将存储模式切换到SLC模式以便以相对快的速度写入数据(以下称为高速数据存储模式)。
根据各种实施例，通过采用高速数据存储模式，可以改进以TLC模式操作的闪速存储器310的存储速度(或写入速度)。例如，可以按下述方式实现高速数据存储模式，该方式使得在SLC模式下将要存储在闪速存储器310中的数据缓冲在闪速存储器310的缓冲空间313中并在TLC模式下进行将数据写入闪速存储器310的存储空间315中。闪速存储器310可以分配其空白空间(例如，没有数据填充的空间)的预定大小作为缓冲空间313，以在SLC模式下缓冲数据，并在TLC模式下将数据写入闪速存储器310的存储空间315中。可以从缓冲空间313删除写入存储空间315中的数据。例如，首先在SLC模式下将从应用处理器200接收的数据写入从闪速存储器310的空白空间借用的、具有预定大小的高速可写缓冲空间313中，并且然后其次在TLC模式下将其重写到闪速存储器310的存储空间315中。因为在TLC模式下重写数据的操作是对应用处理器200透明的存储器内(intra-memory)操作，所以用户的感觉有可能是改进了存储速度。根据各种实施例，高速数据存储模式可以包括联合电子装置工程委员会(joint electron device engineering council，JEDEC)标准的通用闪速存储(UFS)3.1Turbo写入模式。写入缓冲在闪速存储器310的缓冲空间313中的数据的操作可以是UFS 3.1Turbo写入模式的刷新操作(或迁移操作)。
根据各种实施例，应用处理器200可以经由控制器230的存储主机控制器231将用于存储数据的数据写入输入/输出(I/O)或存储器写入I/O(以下称为“写入请求”)发送到存储设备300。
根据各种实施例，在从应用处理器200接收到数据写入请求时，存储设备300的存储装置控制器320可以控制闪速存储器310在缓冲空间313中缓冲数据。例如，存储装置控制器320可以在SLC模式下将数据写入闪速存储器310的缓冲空间313中。
根据各种实施例，存储设备可以在存储装置控制器320的控制下执行刷新操作，作为将在闪速存储器310的缓冲空间313中缓冲的数据重写到闪速存储器310的存储空间315中的操作。例如，存储设备300可以在TLC模式(或MLC或QLC模式)下将在闪速存储器310的缓冲空间313中缓冲的数据的至少一部分写入闪速存储器310的存储空间315中，并且从缓冲空间313删除写入存储空间315中的数据。尽管为了便于说明，在闪速存储器310中将缓冲空间313和存储空间315区分开，但是在物理上相同的(混合的)存储空间中，仅在逻辑上将缓冲空间和存储空间区分开。
根据各种实施例，存储设备300可以向应用处理器200发送指示数据已经被完全存储的响应信号。
在存储设备300自主执行刷新操作的情况下，应用处理器200不能检查刷新操作的进度状态以及由数据重写操作引起的电流消耗，这可能导致电子装置101的性能劣化。
图4是示出根据各种实施例的以逐步方式使用低密度数据存储方案和高密度数据存储方案以高速数据存储模式操作的电子装置的示例刷新过程的图。
参照图4，应用处理器200可以向存储设备300发送控制命令，该控制命令提供用于在预定时间段期间激活刷新操作功能或执行刷新操作的指令。根据各种实施例，存储设备300可以基于控制命令执行刷新操作。
根据各种实施例，在应用处理器200的存储接口240(例如，参见图2)处于睡眠模式时，应用处理器200可以控制存储设备300以执行闪速存储器310的刷新操作。根据各种实施例，应用处理器200的存储接口240和存储设备300的存储接口330可以在应用处理器200的控制下以相同的操作状态进行操作。例如，应用处理器200可以控制应用处理器200的存储接口240和存储设备300的存储接口330(例如，参见图2)在睡眠模式下操作。根据各种实施例，存储设备300的存储接口330可以在各种操作状态中的一个下进行操作。根据各种实施例，存储接口可以在与链接接口的状态对应的各种操作状态中的一个下进行操作。例如，存储接口330可以例如在由MIPI联盟定义的各种unipro状态中的一个下操作。
根据各种实施例，如果在预定时间段(例如10ms)期间未向存储设备300生成数据请求(诸如，新的数据写入请求、数据读取请求和数据删除请求)，则应用处理器200可以向存储设备发送控制命令，该控制命令提供用于进入第一状态的指令。在接收到该控制命令时，存储接口330可以进入第一状态。例如，存储接口330的第一状态可以例如是由MIPI联盟定义的unipro状态之中的休眠(hibernate)状态。例如，存储接口330的休眠状态是其中存储接口330以睡眠模式操作的状态。
根据各种实施例，如果从应用处理器200接收到用于在存储设备300中存储数据的数据写入请求，则存储接口330进入第二状态，其中响应于从应用处理器200接收到的数据写入请求而执行数据写入操作。例如，存储接口330的第二状态可以是例如由MIPI联盟定义的unipro状态之中的建链(linkup)状态。在休眠状态下消耗的电流(例如，低于1mA)是在建链状态下处理数据写入请求时消耗的电流(例如，300mA～500mA)的几百分之一。
根据各种实施例，在存储接口330在第一状态下操作时，存储设备300可以执行闪速存储器310的刷新操作。例如，可以按下述方式来执行刷新操作，该方式使得将在闪速存储器310的缓冲空间313中缓冲的数据写入闪速存储器310的存储空间315中。例如，刷新操作可以包括数据重定位操作，该数据重定位操作按下述方式执行，该方式使得将存储在缓冲空间313中的数据的至少一部分写入存储空间315中，并从缓冲空间313删除写入存储空间315中的数据。为了在存储接口330在第一状态下操作时使闪速存储器310执行刷新操作，应当在刷新操作期间向闪速存储器310供电。
根据各种实施例，在存储设备300的存储接口330在第一状态下操作时，应用处理器200可以控制存储设备300以激活执行刷新操作的功能。在激活该功能时，每当存储接口330处于第一状态时，存储设备300就可以执行闪速存储器310的刷新操作。例如，存储设备300可以在从进入第一状态直到从第一状态唤醒的时间段期间执行闪速存储器310的刷新操作。根据各种实施例，在存储接口330处于第一状态时执行的闪速存储器310的刷新操作期间，应用处理器200可以控制电力管理模块以将电力从电池供应给闪速存储器310。
根据各种实施例，如果生成了新的数据写入请求，则应用处理器200可以向存储设备300发送控制命令，该控制命令提供用于从第一状态到第二状态的转变的指令。例如，在接收到该控制命令时，存储设备300可以停止刷新操作并且控制存储接口从第一状态到第二状态转变。例如，存储设备300可以控制存储接口330以在接收到控制命令之后的预定时间(例如5ms)内进入第二状态，以防止新的数据写入请求的处理被延迟。
根据各种实施例，每当存储接口330进入第一状态时，存储设备300可以确定在存储接口330在第一状态下操作时是否激活执行闪速存储器310的刷新操作的功能。根据各种实施例，在存储接口330在第一状态下操作时，存储设备300可以在激活对应功能时执行闪速存储器310的刷新操作。
根据各种实施例，应用处理器200可以控制存储设备300，使得在存储设备300的闪速存储器310的刷新操作期间在生成新的数据写入请求时闪速存储器310停止刷新操作，并且存储接口进入第二状态。
根据各种实施例，应用处理器200可以在SLC模式下确定是否分配闪速存储器310的存储空间315的一部分作为用于缓冲数据的缓冲空间313，以验证存储设备300是否支持高速数据存储模式。
根据各种实施例，应用处理器200可以在检测到电子装置的通电时初始化存储设备300的闪速存储器310，并在检测到闪速存储器310的初始化完成时确定存储设备300是否支持利用(例如，使用)闪速存储器的缓冲空间313的高速数据存储模式。根据各种实施例，应用处理器200可以在检测到电子装置101从省电模式到正常模式(例如，恢复或唤醒)(或退出电子装置101的省电模式)转变时初始化存储设备300的设置中的至少一部分，并在检测到初始化完成时确定存储设备300是否支持利用(例如，使用)闪速存储器310的缓冲空间313的高速数据存储模式。
根据各种实施例，在没有生成数据写入请求的第一状态(例如，休眠状态)下执行闪速存储器310的刷新操作的情况下，刷新操作不与任何数据写入请求处理操作重叠，例如这可以表示在处理数据写入请求时没有延迟，并且可以确保执行刷新操作的时间，从而导致可用于闪速存储器310的缓冲空间313的容量增加。
根据各种实施例，当电子装置101在进入省电模式的过程期间对存储设备执行省电操作时，应用处理器200可以控制存储设备300执行闪速存储器310的刷新操作。进入电子装置101的省电模式的过程可以包括用于以预定顺序为电子装置101的各个组件(例如，触摸屏和通信电路)执行省电任务以便电子装置101进入省电模式的过程。
根据各种实施例，如果没有要执行的任务，则电子装置101可以将显示屏断电以进入省电模式(例如，挂起模式或睡眠模式)。例如，如果在预定时间段期间没有输入信号或按下断电按钮以关闭触摸屏，则电子装置101可以启动进入省电模式的过程。如果在进入省电模式的过程中创建了新任务(例如，如果按下电源按钮以打开显示器或接收到消息)，则电子装置101可以停止省电模式进入过程，并且唤醒。
根据各种实施例，电子装置101进入省电模式的过程可以包括针对与应用处理器200可操作地连接的各个组件(例如，相机、存储设备300、触摸屏、扬声器和通信模块)的省电操作。针对组件的省电操作的示例可以包括关闭对应组件的电源和时钟的操作以及其他从属操作。在完成针对与应用处理器200可操作地连接的所有组件的省电操作之后，应用处理器200还可以执行其自身的省电操作以完成电子装置101的省电模式进入过程。在省电模式进入过程的至少一项省电操作未完成的情况下，电子装置101不能进入省电模式，并且必须再次恢复省电模式进入过程。
根据各种实施例，在顺序地执行针对电子装置101的各个组件(例如，触摸屏和通信电路)的省电操作的省电模式进入过程中，在检测到针对存储设备300的省电操作启动时，应用处理器200可以确定存储设备300是否支持高速数据存储模式。可以经由应用处理器200的存储驱动器220来执行针对存储设备300的省电操作。
根据各种实施例，如果确定存储设备300支持高速数据存储模式，则应用处理器200可以检查闪速存储器310的缓冲空间313的可用容量。例如，闪速存储器310的缓冲空间313可以是临时存储空间，在SLC模式下数据存储在该临时存储空间中。
根据各种实施例，应用处理器200可以基于缓冲空间313的可用容量来设置用于执行闪速存储器310的刷新操作的时间段。根据各种实施例，应用处理器200可以基于缓冲空间313的可用容量来确定是否终止针对存储设备300的省电操作。
根据各种实施例，如果确定闪速存储器310的缓冲空间313的可用容量等于或小于第一阈值(例如，等于或低于缓冲空间313的总量的30％)，则应用处理器200可以确定控制存储设备300以在第一时间段(例如500ms)期间执行刷新操作。例如，假设电子装置101终止并恢复省电模式进入过程，则第一时间段可以指例如在不影响恢复省电模式进入过程的操作的情况下刷新操作的最大时间段。根据各种实施例，应用处理器200可以执行控制以在存储设备300已在第一时间段期间执行闪速存储器310的刷新操作之后停止针对存储设备的省电操作(未完成)并且恢复电子装置101的省电模式进入过程。
根据各种实施例，如果确定闪速存储器310的缓冲空间313的可用容量大于第一阈值并且等于或小于第二阈值(例如，大于缓冲空间313的总容量的30％并且等于或低于80％)，则应用处理器200可以确定控制存储设备300以在第二时间段(例如200ms)期间执行刷新操作。第二时间段可以短于第一时间段。根据各种实施例，应用处理器200可以在第二时间段期满之后，例如，在第二时间段期间存储设备300执行闪速存储器310的刷新操作之后，完成针对存储设备300的省电操作。应用处理器200可以执行针对电子装置101的其他组件(例如，显示器和相机)的省电操作，以用于完成电子装置101的省电模式进入过程。
根据各种实施例，如果确定闪速存储器310的缓冲空间313的可用容量大于第二阈值(例如，大于缓冲空间313的总容量的80％)，则应用处理器200可以确定控制存储设备300挂起刷新操作(将刷新操作的时间段设置为0)并立即完成针对存储设备300的省电操作。应用处理器200可以执行尚未执行的针对电子装置101的其他组件的省电操作。
根据各种实施例，在存储设备300正在执行闪速存储器310的刷新操作时，应用处理器200可以控制电力管理模块从电池向闪速存储器310供电。
根据各种实施例，应用处理器200可以执行控制，使得在存储设备300正在执行闪速存储器310的刷新操作时，不向存储设备300发送包括新的数据写入请求、数据读取请求或数据删除请求的数据请求。
根据各种实施例，当在存储设备300正在执行闪速存储器310的刷新操作时检测到在电子装置101中生成的新任务时，应用处理器200可以控制存储设备300停止闪速存储器310的刷新操作，并且恢复电子装置101的省电模式输入过程，而不完成针对存储设备300的省电操作。
根据各种实施例，如果在省电模式下在执行针对电子装置101的组件(例如，触摸屏和通信电路)的省电操作之中的针对存储设备300的省电操作的过程中在预定时间段期间完成闪速存储器310的刷新操作之后确定需要附加的刷新操作，则可以恢复待机模式进入过程而不完成省电操作，这使得存储设备300可以重复执行闪速存储器313的刷新操作。根据各种实施例，应用处理器200能够控制存储设备300以在电子装置101进入待机模式之前重复执行闪速存储器310的刷新操作，这导致闪速存储器310的缓冲空间313的可用容量增加。
图5是示出根据各种实施例的电子装置的示例配置的框图。
参照图5，电子装置101可以还包括电力管理模块(电力管理集成电路(powermanagement integrated circuit，PMIC))500(例如，图1中的电力管理模块188)和电池(未示出)(例如，图1中的电池189)。
根据各种实施例，电力管理模块500可以在应用处理器200的控制下管理对电子装置101的组件的供电。根据各种实施例，电池可以向电子装置101的组件供电。
根据各种实施例，电力管理模块500可以管理被提供给存储设备300的存储装置控制器320和闪速存储器310的电力(例如，VCCQ和VCC)。
根据各种实施例，应用处理器200可以向PMIC 500发送电源控制命令。例如，存储驱动器220可以经由控制器230的PMIC接口控制器233向PMIC500发送电源控制命令。根据各种实施例，PMIC接口控制器233可以是图2的控制器230中包括的组件。
根据各种实施例，在存储设备300的存储接口330处于第一状态(例如，休眠状态)的情况下，PMIC 500可以在应用处理器200的控制下向存储装置控制器320供电。根据各种实施例，在存储设备300的存储接口330处于第一状态的情况下，PMIC 500可以向闪速存储器310供电或者可以不向闪速存储器310供电。
根据各种实施例，在存储接口330处于第一状态时存储设备300执行闪速存储器310的刷新操作的情况下，PMIC 500可以向闪速存储器310供电。例如，在存储接口330处于第一状态时存储设备300激活执行闪速存储器310的刷新操作的功能的情况下，即使存储接口330处于第一状态，PMIC 500也可以继续向闪速存储器310供电。
图6是示出根据各种实施例的在电子装置中的应用处理器与存储设备之间的示例信号流的信号流程图。
参照图6的信号流程图600，应用处理器200可以在操作601确认存储设备300是否支持高速数据存储模式。例如，应用处理器200可以确认存储设备300的闪速存储器310是否具有为高速数据存储模式分配的缓冲空间313。
根据各种实施例，当电子装置101通电或从省电模式转变到正常模式(例如，恢复、唤醒或退出省电模式)时，应用处理器200可以确定存储设备300是否支持高速数据存储模式。根据各种实施例，当电子装置101通电或退出省电模式时，应用处理器200可以初始化存储设备300的设置中的至少一部分，并且在检测到存储设备300的初始化完成时确定存储设备300是否支持高速数据存储模式以供闪速存储器的缓冲空间313使用。
根据各种实施例，在操作603，存储设备300可以向应用处理器200发送指示存储设备300是否支持高速数据存储模式的响应信号。例如，如果将存储设备300的闪速存储器310的存储空间315中的一些分配为用于高速数据存储模式的缓冲空间313，则存储设备300可以向应用处理器200发送包括指示其支持高速数据存储模式的信息的响应信号。
根据各种实施例，应用处理器200可以在操作605基于在存储设备300中支持高速数据存储模式来向存储设备300发送控制命令，该控制命令提供用于激活使存储设备300执行闪速存储器的刷新操作的功能的指令。例如，可以按下述方式执行刷新操作，该方式使得在TLC模式下将已经在SLC模式下在闪速存储器310的缓冲空间313中缓冲的数据的至少一部分写入闪速存储器310的存储空间315，并从存储设备300中的闪速存储器310的缓冲空间313删除写入存储空间315中的数据。
根据各种实施例，当电子装置101通电或从省电模式转变到正常模式(例如，恢复、唤醒或退出省电模式)时，在存储设备的存储接口330在第一状态下操作时，应用处理器200可以向存储设备300发送用于存储设备300执行闪速存储器310的刷新操作的控制命令。
根据各种实施例，在接收到控制命令时，存储设备300可以在操作607在存储接口330在第一状态下操作时激活执行闪速存储器310的刷新操作的功能。例如，存储接口330的第一状态可以是存储接口330在睡眠模式下操作的状态。例如，第一状态可以是由MIPI联盟定义的休眠状态。
根据各种实施例，在操作609，存储设备300可以向应用处理器200发送响应信号，该响应信号包括指示在存储接口330在第一状态下操作时激活执行闪速存储器310的刷新操作的功能的信息。根据各种实施例，可以省略操作609。
根据各种实施例，在操作611，应用处理器200可以监视要发送到存储设备300的数据请求(例如，数据写入请求、数据读取请求或数据删除请求)的发生。例如，应用处理器200可以周期性地检查许多新发生的数据写入请求。
根据各种实施例，在操作613，存储设备300可以使存储器接口300在第二状态下操作。例如，存储空间330可以处于允许存储设备300从应用处理器200接收数据写入请求并执行数据写入操作的状态。第二状态可以是由MIPI联盟定义的建链状态。
根据各种实施例，在操作615，应用处理器200可以向存储设备300发送控制命令，该控制命令提供用于在存储设备300的存储接口330在第二状态下操作时在预定时间段期满时将存储接口330转变到第一状态的指令，在该预定时间段期间没有发生要发送给存储设备300的写入请求。
根据各种实施例，在操作617，存储设备300可以响应于接收到控制命令来控制存储接口330进入第一状态。
根据各种实施例，如果存储空间330进入第一状态，则存储设备300可以在操作619确定在存储接口330在第一状态下操作的持续时间内是否激活执行闪速存储器310的刷新操作的功能。
根据各种实施例，在存储接口330处于第一状态的持续时间内激活执行闪速存储器310的刷新操作的功能之后，在操作621，存储设备300可以在存储接口330处于第一状态时执行闪速存储器310的刷新操作。
图7是示出根据各种实施例的电子装置101的应用处理器200的示例操作的流程图。
参照图7的流程图700，应用处理器200可以在操作710确定存储设备300是否支持利用(例如，使用)闪速存储器310的缓冲空间313的高速数据存储模式。例如，闪速存储器310可以是非易失性存储器(例如，图1中的非易失性存储器134)。
根据各种实施例，应用处理器200可以在操作720控制存储设备300在存储接口330在第一状态下操作时激活执行闪速存储器310的刷新操作的功能。例如，可以按下述方式来执行刷新操作，该方式使得在TLC模式下将已经在SLC模式下在闪速存储器310的缓冲空间313中缓冲的数据的至少一部分写入闪速存储器310的存储空间315中，并从存储设备300中的闪速存储器310的缓冲空间313删除写入存储空间315中的数据。
根据各种实施例，应用处理器200可以在操作730控制存储设备300，使得在存储设备300的存储接口330在第二状态下操作时存储接口330在没有发生要发送给存储设备300的数据请求(例如，数据写入请求、数据读取请求或数据删除请求)的预定时间段期满时进入第一状态。
图8是示出根据各种实施例的电子装置的应用处理器的示例操作的流程图。在此可能不再重复与参照图6和图7进行的详细描述重叠的详细描述。
参照图8的流程图800，在操作801，应用处理器200可以使电子装置101通电。
根据各种实施例，在操作803，应用处理器200可以控制存储设备300以在电子装置101通电时初始化闪速存储器310。例如，闪速存储器310可以是非易失性存储器(例如，图1中的非易失性存储器134)。根据各种实施例，当电子装置退出省电模式时，应用处理器200可以初始化存储设备300的设置中的至少一部分。
根据各种实施例，在完成闪速存储器310的初始化时，应用处理器200可以在操作805确定存储设备300是否支持利用(例如，使用)闪速存储器310的缓冲空间313的高速数据存储模式。
如果在操作805确定存储设备300支持高速数据存储模式(在操作805处为“是”)，则过程进行到操作807，在该操作中，应用处理器200控制存储设备300以激活在存储接口330在第一状态下操作的持续时间期间执行刷新操作的功能。如果确定存储设备300不支持高速数据存储模式(在操作805中为“否”)，则过程结束。
根据各种实施例，在操作809，应用处理器200可以监视数据请求(例如，数据写入请求、数据读取请求或数据删除请求)的发生(例如，生成)。例如，应用处理器200可以周期性地检查许多新发生的数据写入请求。
根据各种实施例，应用处理器200可以在操作811确定在存储接口330在第二状态下操作的时段期间是否发生要发送给存储设备300的新的数据请求。
如果确定在预定时段期间发生新的数据请求(在操作811中为“是”)，则过程返回操作809。如果确定发生新的数据请求，则应用处理器200可以将数据请求发送到存储设备300。
根据各种实施例，如果在操作811确定在预定时段期间没有发生要发送给存储设备300的新的数据请求(例如，写入请求、读取请求或删除请求)(在操作811为“否”)然后，过程进行到操作813，在该操作中，应用处理器200可以控制存储设备300，使得存储器接口330进入第一状态。
图9是示出根据各种实施例的在省电模式进入过程中针对电子装置的组件的示例省电操作的图。
参照图9，电子装置101可以包括应用处理器200、存储设备300、相机910、LCD 920、扬声器930、触摸屏940、通信电路950、和/或USB接口960。
根据各种实施例，当在电子装置101的省电模式进入过程中执行针对存储设备300的省电操作时，应用处理器200可以控制存储设备300执行闪速存储器310的刷新操作。省电模式进入过程可以是电子装置101以按照预定顺序执行针对电子装置101的组件的省电操作的方式进入省电模式的过程。
根据各种实施例，如果没有要执行的任务，则电子装置101可以将显示屏断电以进入省电模式(例如，挂起模式或睡眠模式)。例如，如果在预定时间段期间没有输入信号或按下断电按钮以关闭触摸屏，则电子装置101可以启动进入省电模式的过程。如果在进入省电模式的过程中创建了新任务(例如，如果按下电源按钮以打开显示器或接收到消息)，则电子装置101可以停止进入省电模式的过程，并且唤醒。
根据各种实施例，电子装置101进入省电模式的过程可以包括针对与应用处理器200可操作地连接的各个组件的省电操作。针对这些组件的省电操作的示例可以包括关闭对应组件的电源和时钟的操作以及其他从属操作。在完成针对与应用处理器200可操作地连接的所有组件的省电操作之后，应用处理器200还可以执行其自身的省电操作以完成电子装置101的省电模式进入过程。在省电模式进入过程的至少一项省电操作未完成的情况下，电子装置101不能进入省电模式，而必须再次开始进行省电模式进入过程。
例如，在电子装置101的省电模式进入过程被配置为顺序地执行针对存储设备300、相机910、LCD 920、扬声器930、触摸屏940、通信电路950、USB接口960和应用处理器200的省电操作的情况下，如果针对存储设备300的省电操作未完成，则不能启动针对相机910的省电操作，这可能导致电子装置101再次恢复省电模式进入过程。
根据各种实施例，在其中顺序地执行针对电子装置101的各个组件的省电操作的省电模式进入过程的过程中，在检测到针对存储设备300的省电操作的启动时，应用处理器200可以确定存储设备300是否支持高速数据存储模式。
图10是示出根据各种实施例的在电子装置中的应用处理器与存储设备之间的示例信号流的信号流程图。
参照图10的信号流程图1000，应用处理器200可以在操作1001启动电子装置101进入省电模式的过程。例如，当没有电子装置要执行的操作时，应用处理器200可以启动省电模式进入过程。根据各种实施例，电子装置101的省电模式进入过程可以包括针对与应用处理器200可操作地连接的电子装置101的各个组件的省电操作。
根据各种实施例，在操作1003，应用处理器200可以在其中执行针对电子装置101的各个组件的省电操作的省电模式进入过程的过程中启动针对存储设备300的省电操作。针对组件的省电操作的示例可以包括关闭到存储设备300的电源和时钟的操作。
根据各种实施例，在操作1005，应用处理器200可以在启动针对存储设备300的省电操作时确认存储设备300是否支持高速数据存储模式。例如，应用处理器200可以确认在存储设备300的闪速存储器310中是否分配了用于高速数据存储模式的缓冲空间。例如，闪速存储器310可以是非易失性存储器(例如，图1中的非易失性存储器134)。
根据各种实施例，存储设备300可以在操作1007向应用处理器200发送指示存储设备300是否支持高速数据存储模式的响应信号。例如，如果将存储设备300的闪速存储器310的存储空间315中的一些分配为用于高速数据存储模式的缓冲空间313，则存储设备300可以向应用处理器200发送包括指示其支持高速数据存储模式的信息的响应信号。
根据各种实施例，应用处理器200可以在操作1009确认存储设备300的闪速存储器310中的用于高速数据存储模式的缓冲空间313的可用容量。
根据各种实施例，存储设备300可以在操作1011向应用处理器200发送包括指示闪速存储器310的缓冲空间313的可用容量的信息的响应信号。
根据各种实施例，应用处理器200可以在操作1013基于缓冲空间313的可用容量来设置存储设备300执行闪速存储器310的刷新操作的时间段。例如，可以按下述方式来执行刷新操作，该方式使得在TLC模式下将已经在SLC模式下在闪速存储器310的缓冲空间313中缓冲的数据的至少一部分写入闪速存储器310的存储空间315中，并从存储设备300中的闪速存储器310的缓冲空间313删除写入存储空间315中的数据。
根据各种实施例，在操作1015，应用处理器200可以向存储设备300发送控制命令，该控制命令提供用于在预设时间段期间执行刷新操作的指令。
根据各种实施例，在操作1017，存储设备300可以在预设时间段期间执行刷新操作。
图11是示出根据各种实施例的电子装置的应用处理器的示例操作的流程图。
参照图11的流程图1100，应用处理器200可以在操作1110以预定顺序执行针对电子装置101的组件(例如，图9中描绘的电子装置101的组件)的省电操作，以使电子装置101进入省电模式。
根据各种实施例，在操作1120，应用处理器200可以在省电模式进入过程的过程中检测到针对存储设备300的省电操作的启动时确定存储设备300是否支持高速数据存储模式。
根据各种实施例，在检测到存储设备300支持高速数据存储模式的事实时，应用处理器200可以在操作1130检查闪速存储器310中的用于高速数据存储模式的缓冲空间313的可用容量。例如，闪速存储器310可以是非易失性存储器(例如，图1中的非易失性存储器134)。
根据各种实施例，在操作1140，应用处理器200可以基于缓冲空间313的可用容量来设置用于存储设备300执行闪速存储器310的刷新操作的时间段。
根据各种实施例，在操作1150，应用处理器200可以控制存储设备300在预设时间段期间执行闪速存储器310的刷新操作。
图12是示出根据各种实施例的电子装置的应用处理器的示例操作的流程图。这里可能不再重复与参照图9和图10进行的详细描述重叠的详细描述。
参照图12的流程图1200，在操作1201，应用处理器200可以启动电子装置101的省电模式进入过程。
根据各种实施例，在操作1203，应用处理器200可以在其中顺序地执行针对电子装置101的各个组件的省电操作的省电模式进入过程的过程中针对存储设备300执行省电操作。
根据各种实施例，应用处理器200可以在操作1205确定存储设备300是否支持高速数据存储模式。
根据各种实施例，在检测到存储设备300支持高速数据存储模式的事实时，应用处理器200可以在操作1207检查闪速存储器310中的用于高速数据存储模式的缓冲空间313的可用容量。
根据各种实施例，应用处理器200可以在操作1209基于缓冲空间313的可用容量来设置用于存储设备300执行闪速存储器310的刷新操作的时间段。例如，如果缓冲空间313的可用容量等于或小于第一阈值，则这可以确定存储设备300在第一时间段期间执行闪速存储器310的刷新操作。例如，如果缓冲空间313的可用容量大于第一阈值并且等于或小于第二阈值，则这可以确定存储设备300在第二时间段期间执行闪速存储器310的刷新操作。例如，如果缓冲空间313的可用容量大于第二阈值，则这可以确定存储设备300不执行闪速存储器310的刷新操作。
根据各种实施例，在操作1211，应用处理器200可以控制存储设备300在预设时间段期间执行闪速存储器310的刷新操作。
根据各种实施例，在操作1213，应用处理器200可以基于缓冲空间313的可用容量来确定是否完成针对存储设备300的省电操作。例如，如果确定缓冲空间313的可用容量等于或大于第一阈值(在操作1213中为“否”)，则应用处理器200可以控制以在第一时间段期间存储设备300完成闪速存储器310的刷新操作之后，在操作1217停止针对存储设备300的省电操作，并且再次恢复省电模式进入过程。例如，如果确定缓冲空间313的可用容量大于第一阈值并且等于或小于第二阈值(在操作1213为“是”)，则应用处理器200可以控制以在第二时间段期间存储设备300完成针对闪速存储器310的刷新操作之后执行针对存储设备300的省电操作，并且在操作1215进行执行并完成针对其他剩余组件的省电操作以使电子装置101进入省电模式。例如，如果确定缓冲空间313的可用容量大于第二阈值，则应用处理器200可以控制以立即完成针对存储设备300的省电操作，而无需存储设备300的闪速存储器310中的刷新操作，并且在操作1215进行执行并完成针对其他剩余组件的省电操作，以使电子装置101进入省电模式。
各种示例实施例中的电子装置可以包括：存储设备，包括非易失性存储器、存储装置控制器和存储接口，该非易失性存储器包括缓冲空间和存储空间；以及处理器。该处理器可以被配置为执行控制以：确定存储设备是否支持使用存储设备的非易失性存储器的缓冲空间的高速数据存储模式；基于存储设备支持高速数据存储模式，激活基于存储接口在第一状态下操作将在非易失性存储器的缓冲空间中缓冲的数据写入非易失性存储器的存储空间中的功能；以及基于在存储接口在第二状态下操作的预定时间段期间没有生成对存储设备300的请求，将存储设备的存储接口转变到第一状态。
在根据各种示例实施例的电子装置中，将在缓冲空间中缓冲的数据写入存储空间中可以包括：从缓冲空间删除写入存储空间中的数据。
在根据各种示例实施例的电子装置中，存储接口的第一状态可以是存储接口在睡眠模式下操作的状态，并且存储接口的第二状态可以是存储设备基于存储接口接收到写入请求而在高速数据存储模式下执行数据写入操作的状态。
在根据各种示例实施例的电子装置中，存储设备可以被配置为：基于存储接口进入第一状态来确定功能是否被激活，以及基于功能被激活，基于存储接口在第一状态下操作将在非易失性存储器的缓冲空间中缓冲的数据写入非易失性存储器的存储空间中。
根据各种示例实施例的电子装置还可以包括：电池；以及电力管理模块，其包括各种电力管理电路。电子装置的处理器可以被配置为基于存储接口在第一状态下操作来控制电力管理模块以将电力从电池提供给非易失性存储器。
在根据各种示例实施例的电子装置中，处理器可以被配置为基于存储设备支持高速数据存储模式来向存储设备发送指示存储设备激活功能的控制命令。
在根据各种示例实施例的电子装置中，处理器可以被配置为：基于新的写入请求是基于存储设备将在非易失性存储器的缓冲空间中缓冲的数据写入存储空间中而生成，控制存储设备停止将在非易失性存储器的缓冲空间中缓冲的数据写入存储空间中，并将存储接口转变到第二状态。
根据各种示例实施例的电子装置的存储控制方法可以包括：确定存储设备是否支持使用存储设备的非易失性存储器的缓冲空间的高速数据存储模式；基于存储设备支持高速数据存储模式，激活基于存储接口在第一状态下操作将在非易失性存储器的缓冲空间中缓冲的数据写入非易失性存储器的存储空间中的功能；以及基于在存储接口在第二状态下操作的预定时间段期间没有生成对存储设备的请求，将存储设备的存储接口转变到第一状态。
在根据各种示例实施例的电子装置的存储控制方法中，将在缓冲空间中缓冲的数据写入存储空间中可以包括：从缓冲空间删除写入存储空间中的数据。
在根据各种示例实施例的电子装置的存储控制方法中，存储接口的第一状态可以是存储接口在睡眠模式下操作的状态，并且存储接口的第二状态可以是存储设备基于存储接口接收到写入请求而在高速数据存储模式下执行数据写入操作的状态。
根据各种示例实施例的电子装置的存储控制方法还可以包括基于存储设备的存储接口在第一状态下操作来控制电力管理模块以将电力从电池提供给非易失性存储器。
根据各种示例实施例的电子装置的存储控制方法还可以包括：确定新的写入请求是否是基于存储设备将在非易失性存储器的缓冲空间中缓冲的数据写入存储空间中而生成；基于新的写入请求是基于存储设备将在非易失性存储器的缓冲空间中缓冲的数据写入存储空间中而生成，停止将在非易失性存储器的缓冲空间中缓冲的数据写入存储空间中；以及将存储设备的存储接口转变到第二状态。
根据各种示例实施例的电子装置可以包括：存储设备，包括非易失性存储器、存储装置控制器和存储接口，所述非易失性存储器包括缓冲空间和存储空间；触摸屏；通信电路；以及处理器。在根据各种示例实施例的电子装置中，处理器可以被配置为：以预定顺序执行针对电子装置的组件的省电操作以使电子装置进入省电模式，所述组件包括触摸屏、通信电路和存储设备300；基于针对电子装置的组件的省电操作之中的针对存储设备的省电操作的启动来确定存储设备是否支持高速数据存储模式；基于存储设备支持高速数据存储模式，识别非易失性存储器中的用于高速数据存储模式的缓冲空间的可用容量；基于缓冲空间的可用容量，设置存储器将在非易失性存储器的缓冲空间中缓冲的数据写入非易失性存储器的存储空间中的时间段；以及在该时间段期间将在存储设备的非易失性存储器的缓冲空间中缓冲的数据写入存储空间中。
在根据各种示例实施例的电子装置中，处理器被配置为基于缓冲空间的可用容量来确定针对存储设备的省电操作是否完成。
在根据各种示例实施例的电子装置中，处理器可以被配置为：控制存储设备以基于缓冲空间的可用容量等于或小于第一阈值在第一时间段期间执行将在非易失性存储器的缓冲空间中缓冲的数据写入存储空间中的操作，并且基于第一时间段期满，停止针对存储设备的省电操作并恢复针对电子装置的组件的省电操作以使电子装置进入省电模式。
在根据各种示例实施例的电子装置中，处理器可以被配置为：控制存储设备以基于缓冲空间的可用容量大于第一阈值并且等于或小于第二阈值在第二时间段期间执行将在非易失性存储器的缓冲空间中缓冲的数据写入的操作，并且基于第二时间段期满，完成针对存储设备的省电操作。
在根据各种示例实施例的电子装置中，处理器可以被配置为执行控制以基于缓冲空间的可用容量大于第二阈值来完成针对存储设备的省电操作，而不将在存储设备的非易失性存储器的缓冲空间中缓冲的数据写入存储空间中。
根据各种示例实施例的电子装置还可以包括：电池；以及电力管理模块，其包括电力管理电路。在根据各种示例实施例的电子装置中，处理器可以被配置为基于存储设备将在非易失性存储器的缓冲空间中缓冲的数据写入存储空间中来控制电力管理模块以将电力从电池提供给非易失性存储器。
在根据各种示例实施例的电子装置中，处理器可以被配置为控制以基于存储设备将在非易失性存储器的缓冲空间中缓冲的数据写入存储空间中来向存储设备发送写入请求。
在根据各种示例实施例的电子装置中，处理器可以被配置为：基于存储设备将在非易失性存储器的缓冲空间中缓冲的数据写入存储空间中，控制存储设备以基于在电子装置中创建新任务来停止将在非易失性存储器的缓冲空间中缓冲的数据写入存储空间中，停止针对存储设备的省电操作，并恢复电子装置进入省电模式的过程。
如上所述，根据各种示例实施例的电子装置可以按下述方式在电子装置的处理器期望的时间点防止电子装置的性能劣化并且增加缓冲空间的可用容量，该方式使得处理器能够设置在高密度数据存储模式下将在缓冲空间中缓冲的数据写入存储空间中的时间点，这允许处理器检查有关写入操作进度和由写入操作引起的电流消耗的信息。
根据各种示例实施例的电子装置还可以按下述方式增加用于在高密度数据存储模式下写入数据的缓冲空间和存储空间的可用容量，该方式使得在存储接口在睡眠模式下操作时或在处理电子装置进入省电模式的过程的中途能够执行在高密度数据存储模式下将在缓冲空间中缓冲的数据写入存储空间中的操作。
根据各种实施例的电子装置可以是各种类型的电子装置之一。电子装置可包括例如便携式通信装置(例如，智能电话)、计算机装置、便携式多媒体装置、便携式医疗装置、相机、可穿戴装置或家用电器。根据本公开的实施例，电子装置不限于以上所述的那些电子装置。
应该理解的是，本公开的各种实施例以及其中使用的术语并不意图将在此阐述的技术特征限制于具体实施例，而是包括针对相应实施例的各种改变、等同形式或替换形式。对于附图的描述，相似的参考标号可用来指代相似或相关的元件。将理解的是，与术语相应的单数形式的名词可包括一个或更多个事物，除非相关上下文另有明确指示。如这里所使用的，诸如“A或B”、“A和B中的至少一个”、“A或B中的至少一个”、“A、B或C”、“A、B和C中的至少一个”以及“A、B或C中的至少一个”的短语中的每一个短语可包括在与所述多个短语中的相应一个短语中一起列举出的项的所有可能组合。如这里所使用的，诸如“第1”和“第2”或者“第一”和“第二”的术语可用于将相应部件与另一部件进行简单区分，并且不在其它方面(例如，重要性或顺序)限制所述部件。将理解的是，在使用了术语“可操作地”或“通信地”的情况下或者在不使用术语“可操作地”或“通信地”的情况下，如果一元件(例如，第一元件)被称为“与另一元件(例如，第二元件)结合”、“结合到另一元件(例如，第二元件)”、“与另一元件(例如，第二元件)连接”或“连接到另一元件(例如，第二元件)”，则意味着所述一元件可与所述另一元件直接(例如，有线地)连接、与所述另一元件无线连接、或经由第三元件与所述另一元件连接。
如这里所使用的，术语“模块”可包括以硬件、软件或固件实现的单元，并可与其他术语(例如，“逻辑”、“逻辑块”、“部分”或“电路”)可互换地使用。模块可以是被适配为执行一个或更多个功能的单个集成部件或者是该单个集成部件的最小单元或部分。例如，根据实施例，可以以专用集成电路(ASIC)的形式来实现模块。
可将在此阐述的各种实施例实现为包括存储在存储介质(例如，内部存储器136或外部存储器138)中的可由机器(例如，电子装置101)读取的一个或更多个指令的软件(例如，程序140)。例如，在处理器的控制下，所述机器(例如，电子装置101)的处理器(例如，处理器120)可在使用或无需使用一个或更多个其它部件的情况下调用存储在存储介质中的所述一个或更多个指令中的至少一个指令并运行所述至少一个指令。这使得所述机器能够操作用于根据所调用的至少一个指令执行至少一个功能。所述一个或更多个指令可包括由编译器产生的代码或能够由解释器运行的代码。可以以非暂时性存储介质的形式来提供机器可读存储介质。其中，术语“非暂时性”仅意味着所述存储介质是有形装置，并且不包括信号(例如，电磁波)，但是该术语并不在数据被半永久性地存储在存储介质中与数据被临时存储在存储介质中之间进行区分。
根据实施例，可在计算机程序产品中包括和提供根据本公开的各种实施例的方法。计算机程序产品可作为产品在销售者和购买者之间进行交易。可以以机器可读存储介质(例如，紧凑盘只读存储器(CD-ROM))的形式来发布计算机程序产品，或者可经由应用商店(例如，Play StoreTM)在线发布(例如，下载或上传)计算机程序产品，或者可直接在两个用户装置(例如，智能电话)之间分发(例如，下载或上传)计算机程序产品。如果是在线发布的，则计算机程序产品中的至少部分可以是临时产生的，或者可将计算机程序产品中的至少部分至少临时存储在机器可读存储介质(诸如制造商的服务器、应用商店的服务器或转发服务器的存储器)中。
根据各种实施例，上述部件中的每个部件(例如，模块或程序)可包括单个实体或多个实体。根据各种实施例，可省略上述部件中的一个或更多个部件，或者可添加一个或更多个其它部件。可选择地或者另外地，可将多个部件(例如，模块或程序)集成为单个部件。在这种情况下，根据各种实施例，该集成部件可仍旧按照与所述多个部件中的相应一个部件在集成之前执行一个或更多个功能相同或相似的方式，执行所述多个部件中的每一个部件的所述一个或更多个功能。根据各种实施例，由模块、程序或另一部件所执行的操作可顺序地、并行地、重复地或以启发式方式来执行，或者所述操作中的一个或更多个操作可按照不同的顺序来运行或被省略，或者可添加一个或更多个其它操作。

Claims (12)

1.一种电子设备(101)，包括：
存储(300)，包括存储设备控制器(320)、存储接口(330)和包括缓冲空间(313)和存储空间(315)的非易失性存储器(310)；和
处理器(230)，其经由存储接口耦合到所述存储，所述处理器被配置为执行控制以：
使用所述存储的非易失性存储器的缓冲空间来确定所述存储是否支持高速数据存储模式，
如果所述存储支持高速数据存储模式，则向所述存储发送第一控制命令以激活所述存储设备控制器在所述存储接口处于第一状态时自动执行将所述缓冲空间中的数据刷新到所述非易失性存储器的存储空间，以及
其中，如果所述存储支持高速数据存储模式，则所述处理器还被配置为执行控制以：
每当在所述存储接口处于第一状态时新的数据写入请求被生成时，向所述存储发送第二控制命令，以提供用于所述存储接口从第一状态到第二状态的转变的指令；
向所述存储发送所述数据写入请求，使得所述存储设备控制器执行将所述数据写入所述非易失性存储器的缓冲空间的功能；以及
当没有数据请求被发送到所述存储的预定时间段期满时，向所述存储发送第三控制命令，以使得存储接口从第二状态转变到第一状态，
其中，所述第一状态是所述存储接口在睡眠模式下操作的状态，并且
其中，所述第二状态是允许所述存储从所述处理器接收所述数据写入请求的所述存储接口的状态。
2.根据权利要求1所述的电子设备，其中，所述存储设备被配置为：
在所述存储接口处于第一状态时，从所述处理器接收所述第一控制命令，以自动执行将所述缓冲空间中的数据刷新到所述存储空间，以及
响应于所述存储接口转变到第一状态，基于第一控制命令将所述缓冲空间中的数据刷新到所述存储空间。
3.根据权利要求1所述的电子设备，所述处理器还被配置为：
响应于刷新所述缓冲空间中的所述数据时生成写入数据的请求，控制所述存储停止刷新所述数据。
4.根据权利要求1所述的电子设备，
其中，所述存储设备控制器还被配置为当所述存储接口转变到所述第一状态时，确定是否执行将所述缓冲空间中的数据刷新到所述存储空间。
5.根据权利要求1所述的电子设备，
其中，所述存储接口的第一状态是其中所述存储接口在睡眠模式下操作的休眠状态。
6.根据权利要求1所述的电子设备，其中，所述处理器还被配置为基于所述缓冲空间的可用容量来确定用于刷新所述数据的时间段。
7.根据权利要求1所述的电子设备，其中，所述处理器还被配置为进行控制，以在所述存储刷新所述数据时，维持从电池向所述存储供电。
8.一种存储可由电子设备(101)的处理器执行的指令的非暂时性计算机可读介质，
其中，所述电子设备(101)包括：
存储(300)，包括存储设备控制器(320)、存储接口(330)和包括缓冲空间(313)和存储空间(315)的非易失性存储器(310)，和
所述处理器，经由存储接口耦合到所述存储，
其中，所述指令在被执行时使得所述处理器：
使用所述存储的非易失性存储器的缓冲空间确定所述存储是否支持高速数据存储模式，
如果所述存储支持高速数据存储模式，则向所述存储发送第一控制命令，以激活所述存储设备控制器在存储接口处于第一状态时自动执行将所述缓冲空间中的数据刷新到非易失性存储器的存储空间中，以及
其中，如果所述存储支持高速数据存储模式，则所述处理器还被配置为执行控制以：
每当在存储接口处于第一状态时新的数据写入请求被生成时，向所述存储发送第二控制命令，以提供用于所述存储接口从第一状态到第二状态的转变的指令；
向所述存储发送所述数据写入请求，使得所述存储设备控制器执行将所述数据写入所述非易失性存储器的缓冲空间的功能；以及
当没有数据请求被发送到所述存储的预定时间段期满时，向所述存储发送第三控制命令，以使得所述存储接口从第二状态转变到第一状态，
其中，所述第一状态是所述存储接口在睡眠模式下操作的状态，并且
其中，所述第二状态是允许所述存储从所述处理器接收所述数据写入请求的所述存储接口的状态。
9.根据权利要求8所述的非暂时性计算机可读介质，其中，所述指令还使得所述处理器：
在所述存储接口处于第一状态时，从所述处理器接收所述第一控制命令，以自动执行将所述缓冲空间中的数据刷新到所述存储空间，以及
响应于所述存储接口转变到第一状态，基于第一控制命令将所述缓冲空间中的数据刷新到所述存储空间。
10.根据权利要求8所述的非暂时性计算机可读介质，其中，所述指令还使得所述处理器：
响应于在刷新所述缓冲空间中的数据时生成的写入数据的请求，控制所述存储停止刷新所述数据。
11.根据权利要求8所述的非暂时性计算机可读介质，其中，所述指令还使得所述处理器：
其中，所述存储设备控制器还被配置为，当所述存储接口转变到所述第一状态时，确定是否将所述缓冲空间中的数据刷新到所述存储空间。
12.根据权利要求8所述的非暂时性计算机可读介质，其中，所述指令还使得所述处理器：
其中，所述存储接口的第一状态是其中所述存储接口在睡眠模式下操作的休眠状态。
CN202210483827.7A 2019-06-12 2020-06-03 电子装置及利用其存储空间的方法 Pending CN114968093A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2019-0069161 2019-06-12
KR1020190069161A KR20200142219A (ko) 2019-06-12 2019-06-12 전자 장치 및 그의 저장 공간 이용 방법
CN202010493211.9A CN112083876B (zh) 2019-06-12 2020-06-03 电子装置及利用其存储空间的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202010493211.9A Division CN112083876B (zh) 2019-06-12 2020-06-03 电子装置及利用其存储空间的方法

Publications (1)

Publication Number Publication Date
CN114968093A true CN114968093A (zh) 2022-08-30

Family

ID=71094088

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210483827.7A Pending CN114968093A (zh) 2019-06-12 2020-06-03 电子装置及利用其存储空间的方法
CN202010493211.9A Active CN112083876B (zh) 2019-06-12 2020-06-03 电子装置及利用其存储空间的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010493211.9A Active CN112083876B (zh) 2019-06-12 2020-06-03 电子装置及利用其存储空间的方法

Country Status (8)

Country Link
US (2) US11392318B2 (zh)
EP (2) EP3751407B1 (zh)
KR (1) KR20200142219A (zh)
CN (2) CN114968093A (zh)
BR (1) BR112021024998A2 (zh)
ES (1) ES2965751T3 (zh)
WO (1) WO2020251192A1 (zh)
ZA (1) ZA202110284B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11119659B2 (en) * 2019-08-12 2021-09-14 Micron Technology, Inc. Write buffer implementation for multiple memory array memory spaces
TWI739676B (zh) * 2020-11-25 2021-09-11 群聯電子股份有限公司 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
CN114168076A (zh) * 2021-12-06 2022-03-11 陕西空天动力研究院有限公司 一种数据存储方法、装置及系统
TWI793932B (zh) * 2021-12-21 2023-02-21 建興儲存科技股份有限公司 固態儲存裝置及其相關的寫入控制方法

Family Cites Families (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040160968A1 (en) 2003-02-12 2004-08-19 Chae-Ho Ko Method for interconnecting of system for interconnecting wired and wireless phone services
US7788427B1 (en) * 2005-05-05 2010-08-31 Marvell International Ltd. Flash memory interface for disk drive
KR101086072B1 (ko) 2004-09-18 2011-11-22 삼성전자주식회사 Ａｇｐｓ 정보를 이용한 단말 위치 결정 방법
KR100666174B1 (ko) 2005-04-27 2007-01-09 삼성전자주식회사 3-레벨 불휘발성 반도체 메모리 장치 및 이에 대한구동방법
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
KR100634458B1 (ko) 2005-07-04 2006-10-16 삼성전자주식회사 단일의 페이지 버퍼 구조로 멀티-비트 및 단일-비트프로그램 동작을 수행하는 플래시 메모리 장치
KR101257848B1 (ko) 2005-07-13 2013-04-24 삼성전자주식회사 복합 메모리를 구비하는 데이터 저장 시스템 및 그 동작방법
JP2007193866A (ja) 2006-01-17 2007-08-02 Toshiba Corp 情報記録装置及びその制御方法
US8478287B2 (en) 2006-06-07 2013-07-02 Samsung Electronics Co., Ltd. Method for positioning target terminal while protecting privacy of user thereof
KR101223788B1 (ko) 2006-06-09 2013-01-17 삼성전자주식회사 위치 정보 제공 시스템의 목표단말기 위치값 제공 방법
KR100855467B1 (ko) 2006-09-27 2008-09-01 삼성전자주식회사 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑장치 및 방법
KR100809320B1 (ko) 2006-09-27 2008-03-05 삼성전자주식회사 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑정보 관리 장치 및 방법
KR100771521B1 (ko) 2006-10-30 2007-10-30 삼성전자주식회사 멀티 레벨 셀을 포함하는 플래시 메모리 장치 및 그것의데이터 쓰기 방법
KR100833188B1 (ko) 2006-11-03 2008-05-28 삼성전자주식회사 데이터의 특성에 따라 싱글 레벨 셀 또는 멀티 레벨 셀에데이터를 저장하는 불휘발성 메모리 시스템
US7852654B2 (en) 2006-12-28 2010-12-14 Hynix Semiconductor Inc. Semiconductor memory device, and multi-chip package and method of operating the same
KR100875539B1 (ko) 2007-01-17 2008-12-26 삼성전자주식회사 프로그램 방식을 선택할 수 있는 메모리 시스템
KR100855972B1 (ko) 2007-01-23 2008-09-02 삼성전자주식회사 서로 다른 독출 대기 시간을 가지는 복수개의 메모리 셀어레이들을 구비하는 불휘발성 메모리 시스템 및 상기불휘발성 메모리 시스템의 데이터 독출 방법
KR100819102B1 (ko) 2007-02-06 2008-04-03 삼성전자주식회사 개선된 멀티 페이지 프로그램 동작을 갖는 불휘발성 반도체메모리 장치
JP2008225916A (ja) * 2007-03-13 2008-09-25 Fujitsu Ltd データバックアップ時の電力低減装置
KR100890017B1 (ko) 2007-04-23 2009-03-25 삼성전자주식회사 프로그램 디스터브를 감소시킬 수 있는 플래시 메모리 장치및 그것의 프로그램 방법
WO2008140171A1 (en) 2007-05-14 2008-11-20 Samsung Electronics Co., Ltd. Apparatus for reading data and method using the same
KR100892583B1 (ko) 2007-06-08 2009-04-08 삼성전자주식회사 커플링을 고려한 메모리 셀의 데이터 프로그램 장치 및 그방법
KR100838292B1 (ko) 2007-06-20 2008-06-17 삼성전자주식회사 메모리 셀의 읽기 레벨 제어 장치 및 그 방법
KR101301774B1 (ko) 2007-07-23 2013-09-02 삼성전자주식회사 메모리 셀의 데이터 읽기 장치 및 방법
US8429358B2 (en) 2007-08-14 2013-04-23 Samsung Electronics Co., Ltd. Method and data storage device for processing commands
KR101498673B1 (ko) 2007-08-14 2015-03-09 삼성전자주식회사 반도체 드라이브, 그것의 데이터 저장 방법, 그리고 그것을포함한 컴퓨팅 시스템
KR101382562B1 (ko) 2007-08-24 2014-04-10 삼성전자주식회사 복수개의 뱅크들을 동시에 프로그램할 수 있는 반도체메모리 장치 및 방법
US8706951B2 (en) * 2008-07-18 2014-04-22 Marvell World Trade Ltd. Selectively accessing faster or slower multi-level cell memory
KR101548175B1 (ko) 2008-11-05 2015-08-28 삼성전자주식회사 싱글 레벨 메모리 셀 블락과 멀티 레벨 메모리 셀 블락을 포함하는 불휘발성 메모리 장치의 마모 레벨링 방법
KR101515098B1 (ko) 2008-11-20 2015-04-24 삼성전자주식회사 플래시 메모리 장치 및 이의 독출 방법
US8205037B2 (en) 2009-04-08 2012-06-19 Google Inc. Data storage device capable of recognizing and controlling multiple types of memory chips operating at different voltages
US8402243B2 (en) 2010-02-25 2013-03-19 Apple Inc. Dynamically allocating number of bits per cell for memory locations of a non-volatile memory
US9063728B2 (en) 2010-03-17 2015-06-23 Apple Inc. Systems and methods for handling hibernation data
KR101678407B1 (ko) 2010-05-10 2016-11-23 삼성전자주식회사 데이터 저장 장치 및 그것의 프로그램 방법
KR101662827B1 (ko) 2010-07-02 2016-10-06 삼성전자주식회사 쓰기 패턴에 따라 데이터 블록의 쓰기 모드를 선택하는 메모리 시스템 및 그것의 데이터 쓰기 방법
US8832507B2 (en) 2010-08-23 2014-09-09 Apple Inc. Systems and methods for generating dynamic super blocks
TWI451435B (zh) * 2010-10-08 2014-09-01 Phison Electronics Corp 非揮發性記憶體儲存裝置、記憶體控制器與資料儲存方法
KR101727553B1 (ko) 2010-11-04 2017-04-17 삼성전자주식회사 휴대용 단말기에서 다수의 블루투스 기기와 통신하기 위한 장치 및 방법
KR101699786B1 (ko) 2010-11-25 2017-01-26 삼성전자주식회사 위치 서비스 기반 시스템에서 센서노드의 측위를 위한 장치 및 방법
US8886990B2 (en) 2011-01-27 2014-11-11 Apple Inc. Block management schemes in hybrid SLC/MLC memory
KR20120126389A (ko) 2011-05-11 2012-11-21 삼성전자주식회사 멀티-비트 메모리 장치를 포함한 데이터 저장 시스템 및 그것의 온칩 버퍼 프로그램 방법
KR101861170B1 (ko) 2011-08-17 2018-05-25 삼성전자주식회사 마이그레이션 관리자를 포함하는 메모리 시스템
KR101903091B1 (ko) 2011-10-05 2018-10-02 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 동작 방법
KR101919902B1 (ko) 2011-10-18 2018-11-20 삼성전자 주식회사 메모리 장치의 데이터 독출 방법
KR20130043474A (ko) 2011-10-20 2013-04-30 에스케이하이닉스 주식회사 통합 메모리 블록 및 이를 포함하는 데이터 처리 시스템
KR101845510B1 (ko) 2011-10-25 2018-04-05 삼성전자주식회사 반도체 저장 장치 및 시스템
KR20130049332A (ko) 2011-11-04 2013-05-14 삼성전자주식회사 메모리 시스템 및 그것의 동작 방법
KR20130049330A (ko) 2011-11-04 2013-05-14 삼성전자주식회사 메모리 시스템 및 그것의 메모리 관리 기법
KR101874408B1 (ko) 2011-11-09 2018-07-05 삼성전자주식회사 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
KR101813182B1 (ko) 2011-11-16 2017-12-29 삼성전자주식회사 비휘발성 메모리 소자를 포함하는 다치 논리 장치
KR102049306B1 (ko) 2011-12-12 2019-11-27 삼성전자주식회사 메모리 셀의 리드 또는 라이트 동작 방법 과 장치 및 이를 포함하는 메모리 시스템
US9251055B2 (en) * 2012-02-23 2016-02-02 Kabushiki Kaisha Toshiba Memory system and control method of memory system
US8935459B2 (en) 2012-03-08 2015-01-13 Apple Inc. Heuristics for programming data in a non-volatile memory
KR101967895B1 (ko) 2012-05-02 2019-04-11 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 구동 방법
KR101959567B1 (ko) 2012-05-14 2019-03-18 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
WO2014011011A1 (ko) 2012-07-13 2014-01-16 삼성전자(주) 솔리드 스테이트 드라이브 콘트롤러, 솔리드 스테이트 드라이브, 솔리드 스테이트 드라이브의 데이터 처리 방법, 다채널 솔리드 스테이트 드라이브, 레이드 콘트롤러, 시퀀스 정보를 솔리드 스테이트 드라이브에 제공하는 컴퓨터 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체
KR102083271B1 (ko) 2012-07-31 2020-03-02 삼성전자주식회사 플래시 메모리의 물리적 특성을 이용하여 난수를 생성하는 플래시 메모리 시스템 및 그것의 난수 생성 방법
US8942754B2 (en) * 2012-08-07 2015-01-27 Sharp Laboratories Of America, Inc. Devices for allocating power for uplink transmission
KR20140033964A (ko) 2012-09-11 2014-03-19 삼성전자주식회사 단말기의 데이터 저장장치 및 방법
TWI493447B (zh) * 2013-01-18 2015-07-21 Acer Inc 雙碟式資料快取方法及系統
US8990458B2 (en) 2013-02-28 2015-03-24 Kabushiki Kaisha Toshiba Controller, semiconductor storage device and method of controlling data writing
JP6139010B2 (ja) * 2013-03-15 2017-05-31 インテル・コーポレーション デバイス
KR102081415B1 (ko) 2013-03-15 2020-02-25 삼성전자주식회사 비휘발성 메모리 장치의 llr 최적화 방법 및 비휘발성 메모리 장치의 에러 정정 방법
KR102098246B1 (ko) 2013-04-29 2020-04-07 삼성전자 주식회사 호스트, 저장 장치, 및 이를 포함하는 시스템의 동작 방법
US9727493B2 (en) * 2013-08-14 2017-08-08 Micron Technology, Inc. Apparatuses and methods for providing data to a configurable storage area
US20150074490A1 (en) 2013-09-06 2015-03-12 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
KR102190399B1 (ko) 2013-10-11 2020-12-11 삼성전자주식회사 신뢰성을 보장할 수 있는 불휘발성 메모리 장치의 동작 방법 및 상기 방법을 수행하는 메모리 시스템
KR102127105B1 (ko) 2013-11-11 2020-06-29 삼성전자 주식회사 비휘발성 메모리 장치의 구동 방법
US9326298B2 (en) * 2013-11-15 2016-04-26 Verizon Patent And Licensing Inc. Wireless device background uplink small data packet
KR102140792B1 (ko) 2013-12-24 2020-08-03 삼성전자주식회사 데이터 중복 제거를 수행할 수 있는 데이터 저장 장치의 동작 방법들
KR102100161B1 (ko) 2014-02-04 2020-04-14 삼성전자주식회사 Gpu 데이터 캐싱 방법 및 그에 따른 데이터 프로세싱 시스템
KR102190670B1 (ko) 2014-03-03 2020-12-14 삼성전자주식회사 마이그레이션 관리자를 포함하는 메모리 시스템
KR102289919B1 (ko) 2014-04-15 2021-08-12 삼성전자주식회사 스토리지 컨트롤러, 스토리지 장치, 스토리지 시스템 및 상기 스토리지 컨트롤러의 동작 방법
US20160103478A1 (en) * 2014-10-08 2016-04-14 Kabushiki Kaisha Toshiba Memory system and memory controller
KR102287760B1 (ko) 2014-10-29 2021-08-09 삼성전자주식회사 메모리 시스템 및 상기 메모리 시스템의 동작 방법
KR20160058458A (ko) 2014-11-17 2016-05-25 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102295208B1 (ko) 2014-12-19 2021-09-01 삼성전자주식회사 프로그램 영역을 동적으로 할당하는 저장 장치 및 그것의 프로그램 방법
KR102295223B1 (ko) * 2015-01-13 2021-09-01 삼성전자주식회사 속도 모드 관리자를 포함하는 저장 장치 및 사용자 장치
US9558839B2 (en) 2015-03-09 2017-01-31 Toshiba Corporation Power fail saving modes in solid state drive with MLC memory
US10008250B2 (en) * 2015-03-27 2018-06-26 Intel Corporation Single level cell write buffering for multiple level cell non-volatile memory
US11010054B1 (en) * 2015-06-10 2021-05-18 EMC IP Holding Company LLC Exabyte-scale data processing system
KR102274280B1 (ko) 2015-06-22 2021-07-07 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법
US20170024278A1 (en) 2015-07-24 2017-01-26 Samsung Electronics Co., Ltd. Method and apparatus for encoding and decoding data in memory system
KR102379202B1 (ko) 2015-09-30 2022-03-28 삼성전자주식회사 전자 장치 및 그 부팅 방법
KR20170046862A (ko) 2015-10-21 2017-05-04 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US20170161202A1 (en) 2015-12-02 2017-06-08 Samsung Electronics Co., Ltd. Flash memory device including address mapping for deduplication, and related methods
TWI672706B (zh) 2015-12-14 2019-09-21 南韓商愛思開海力士有限公司 記憶體儲存裝置及其操作方法
US9996268B2 (en) 2015-12-18 2018-06-12 Toshiba Memory Corporation Memory system and control method of the same
US10572651B2 (en) 2016-02-16 2020-02-25 Samsung Electronics Co., Ltd. Key generating method and apparatus using characteristic of memory
US9990023B2 (en) 2016-03-28 2018-06-05 Apple Inc. Systems and methods for handling sudden power failures in solid state drives
US20170285967A1 (en) 2016-03-29 2017-10-05 Samsung Electronics Co., Ltd. Multi-ware smart ssd
KR102550343B1 (ko) 2016-07-27 2023-07-03 삼성전자주식회사 솔리드 스테이트 드라이브 장치 및 그것의 동작 방법
US9891859B1 (en) 2016-08-09 2018-02-13 Apple Inc. Systems and methods for managing non-volatile memory based on temperature
KR20180031289A (ko) 2016-09-19 2018-03-28 삼성전자주식회사 스토리지 장치 및 상기 스토리지 장치의 동작 방법
US10528264B2 (en) * 2016-11-04 2020-01-07 Samsung Electronics Co., Ltd. Storage device and data processing system including the same
KR102319189B1 (ko) 2017-06-21 2021-10-28 삼성전자주식회사 스토리지 장치, 이를 포함하는 스토리지 시스템 및 스토리지 장치의 동작 방법
US10606484B2 (en) 2017-06-23 2020-03-31 Google Llc NAND flash storage device with NAND buffer
KR102427327B1 (ko) 2017-07-25 2022-08-01 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 저장 장치
JP7030463B2 (ja) * 2017-09-22 2022-03-07 キオクシア株式会社 メモリシステム
US10705590B2 (en) * 2017-11-28 2020-07-07 Google Llc Power-conserving cache memory usage
US10877686B2 (en) * 2018-04-13 2020-12-29 Intel Corporation Mass storage device with host initiated buffer flushing
US10909040B2 (en) * 2018-04-19 2021-02-02 Intel Corporation Adaptive calibration of nonvolatile memory channel based on platform power management state
CN109471596B (zh) * 2018-10-31 2022-03-18 北京小米移动软件有限公司 数据写入方法、装置、设备及存储介质
KR20210092964A (ko) * 2020-01-17 2021-07-27 삼성전자주식회사 이미지 센서 및 이를 포함하는 카메라 모듈

Also Published As

Publication number Publication date
US11392318B2 (en) 2022-07-19
US20220350540A1 (en) 2022-11-03
KR20200142219A (ko) 2020-12-22
US11704072B2 (en) 2023-07-18
CN112083876B (zh) 2022-05-24
ZA202110284B (en) 2023-10-25
EP3751407B1 (en) 2023-09-13
EP4235442A2 (en) 2023-08-30
ES2965751T3 (es) 2024-04-16
EP4235442A3 (en) 2023-10-04
CN112083876A (zh) 2020-12-15
BR112021024998A2 (pt) 2022-01-25
WO2020251192A1 (en) 2020-12-17
EP3751407C0 (en) 2023-09-13
EP3751407A1 (en) 2020-12-16
US20200393995A1 (en) 2020-12-17

Similar Documents

Publication Publication Date Title
CN112083876B (zh) 电子装置及利用其存储空间的方法
US9542267B2 (en) Enhanced recovery mechanisms
JP7235226B2 (ja) 記憶デバイスにおけるシステムタイムスタンプを用いたバックグラウンドデータ・リフレッシュ
US20200233483A1 (en) System on chip for reducing wake-up time, method of operating same, and computer system including same
CN105824393B (zh) 片上系统、管理其功率的方法和电子装置
CN111937063B (zh) 用于控制信号的输出定时的电子设备和方法
US10909040B2 (en) Adaptive calibration of nonvolatile memory channel based on platform power management state
JP6018113B2 (ja) 不揮発性メモリのデータ消失を防止する方法、コンピュータおよびホスト装置。
CN104272388A (zh) 存储器装置的超深断电模式
TW201602791A (zh) 具有重組態系統單晶片並支援儘記憶體通訊模式之常開處理器之系統單晶片
KR20120014801A (ko) 컴퓨터 시스템 및 그 제어방법
KR20150009295A (ko) 불휘발성 메모리 장치 및 그것의 슬리프 상태 제어 방법
WO2021233363A1 (zh) 计算设备及其bios更新方法和介质
JP2008071066A (ja) 情報処理装置及び復帰制御方法
CN112540664A (zh) 当电子装置与外部装置连接使用时降低功耗的方法
US9292071B2 (en) Electronic device and method for setting time of timer
CN112506576A (zh) 运行状态切换方法、装置、电子设备及存储介质
US11487452B2 (en) Electronic device and method for utilizing memory space thereof
JPWO2014155528A1 (ja) 電子機器および制御方法
US10796398B2 (en) Electronic device for displaying image and method for controlling the same
RU2815054C2 (ru) Электронное устройство и его способ использования пространства для хранения
US9311105B2 (en) Communicating operating system booting information
CN113835760A (zh) 系统启动方法、电子设备及存储介质
KR20140067739A (ko) 메모리 컨트롤러 및 메모리 컨트롤러의 동작 방법
CN117724599A (zh) 一种休眠方法、电子设备和计算机可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination