KR101515098B1 - 플래시 메모리 장치 및 이의 독출 방법 - Google Patents

플래시 메모리 장치 및 이의 독출 방법 Download PDF

Info

Publication number
KR101515098B1
KR101515098B1 KR1020080115802A KR20080115802A KR101515098B1 KR 101515098 B1 KR101515098 B1 KR 101515098B1 KR 1020080115802 A KR1020080115802 A KR 1020080115802A KR 20080115802 A KR20080115802 A KR 20080115802A KR 101515098 B1 KR101515098 B1 KR 101515098B1
Authority
KR
South Korea
Prior art keywords
data
mode
main
bit
flash memory
Prior art date
Application number
KR1020080115802A
Other languages
English (en)
Other versions
KR20100056814A (ko
Inventor
공재필
윤치원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080115802A priority Critical patent/KR101515098B1/ko
Priority to US12/591,198 priority patent/US8359424B2/en
Publication of KR20100056814A publication Critical patent/KR20100056814A/ko
Application granted granted Critical
Publication of KR101515098B1 publication Critical patent/KR101515098B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

플래시 메모리 장치 및 이의 독출 방법이 개시된다. 본 발명의 실시예에 따른 멀티-레벨 셀(Multi-level Cell) 플래시 메모리 장치는, 메인 데이터(main data)를 저장하는 메인 메모리 셀들, 및 대응되는 메인 메모리 셀에 상기 메인 데이터가 기입되는 제 1 모드(mode) 및 제 2 모드 중 하나의 모드를 나타내는 인디케이트 데이터(indicate data)를 저장하는 인디케이터 셀들을 구비하는 메모리 셀 어레이; 및상기 인디케이트 데이터에 대응되는 제어 신호에 응답하여, 상기 메모리 셀 어레이로부터 독출되는 메인 데이터, 및 상기 메인 데이터의 일부 비트값을 모드 기술 데이터의 비트값으로 포싱(forcing)하는 포스드 데이터(forced data) 중 하나를 독출 데이터로 출력하는 출력부를 구비한다.

Description

플래시 메모리 장치 및 이의 독출 방법{Flash memory device and reading method thereof}
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 멀티-레벨 셀 플래시 메모리 장치에서 신뢰성이 중요한 데이터에 대한 안정적이고 빠른 독출을 수행할 수 있는 플래시 메모리 장치 및 이의 독출 방법에 관한 것이다.
플래시 메모리는 하나의 메모리 셀에 한 비트의 데이터를 저장하는 SLC(Single-Level Cell) 플래시 메모리와 하나의 메모리 셀에 두 비트 이상의 데이터를 저장하는 MLC(Multi-Level Cell) 플래시 메모리로 구분된다. MLC 플래시 메모리는 데이터 저장 용량을 증가시킬 수 있는 장점이 있으나, 데이터의 신뢰성 차원에서, 데이터의 신뢰성을 보장하기 위한 다양한 방안이 논의되고 있다.
본 발명은 멀티-레벨 셀 플래시 메모리 장치에서 신뢰성이 중요한 데이터에 대한 안정적이고 빠른 독출을 수행할 수 있는 플래시 메모리 장치 및 이의 독출 방법을 제공하는 것에 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 멀티-레벨 셀(Multi-level Cell) 플래시 메모리 장치는, 메인 데이터(main data)를 저장하는 메인 메모리 셀들, 및 대응되는 메인 메모리 셀에 상기 메인 데이터가 기입되는 제 1 모드(mode) 및 제 2 모드 중 하나의 모드를 나타내는 인디케이트 데이터(indicate data)를 저장하는 인디케이터 셀들을 구비하는 메모리 셀 어레이; 및상기 인디케이트 데이터에 대응되는 제어 신호에 응답하여, 상기 메모리 셀 어레이로부터 독출되는 메인 데이터, 및 상기 메인 데이터의 일부 비트값을 모드 기술 데이터의 비트값으로 포싱(forcing)하는 포스드 데이터(forced data) 중 하나를 독출 데이터로 출력하는 출력부를 구비한다.
바람직하게는, 상기 제 1 모드는 대응되는 메인 메모리 셀에 저장되는 메인 데이터가 다수개의 유효 데이터 비트를 갖는 MLC(Multi-level Cell) 모드이고, 상기 제 2 모드는 대응되는 메인 메모리 셀에 저장되는 메인 데이터가 하나의 유효 데이터 비트 및 적어도 하나 이상의 더미 데이터(dummy data) 비트를 갖는 SLC(Single-level Cell) 모드일 수 있다.
바람직하게는, 상기 제 2 모드에서, 상기 유효 데이터 비트는 상기 메인 데이터의 MSB(Most significant bit)에 저장되고, 상기 더미 데이터 비트는 상기 메인 데이터의 LSB(Least significant bit)에 저장될 수 있다.
바람직하게는, 상기 데이터 출력부는, 상기 인디케이트 데이터를 수신하여 대응되는 제어 신호를 생성하는 모드 검출기; 상기 제어 신호가 제 1 논리 레벨로 수신되는 경우에 상기 모드 기술 데이터를 생성하는 데이터 생성기; 상기 모드 기술 데이터를 상기 메인 데이터의 일부 비트값에 포싱하여 상기 포스드 데이터를 생성하는 데이터 포싱기; 및 상기 제어 신호에 응답하여, 상기 메인 데이터 및 상기 포스드 데이터 중 하나를 출력하는 데이터 출력 선택기를 구비할 수 있다.
이때, 상기 제 2 모드가 대응되는 메인 메모리 셀에 저장되는 메인 데이터가 하나의 유효 데이터 비트 및 적어도 하나 이상의 더미 데이터 비트를 갖는 모드이라 하면, 상기 모드 기술 데이터는, 상기 더미 데이터 비트의 값과 동일한 데이터값을 가질 수 있다. 또한, 상기 더미 데이터 비트가 상기 메인 데이터의 LSB(Least significant bit)에 저장되는 경우, 상기 데이터 포싱기는, 상기 제 2 모드에서, 상기 모드 기술 데이터를 상기 메인 데이터의 LSB(Least significant bit)에 포싱하여 상기 포스드 데이터를 생성할 수 있다.
바람직하게는, 상기 멀티-레벨 셀 플래시 메모리 장치는, 상기 메인 데이터를 독출하기 위해 n(n은 2 이상의 자연수)회의 센싱 동작을 수행하는 메인 센싱부; 및 상기 메인 센싱부가 i(i는 n이하의 자연수)번째 센싱 동작을 수행하는 때에 상기 인디케이트 데이터를 센싱하는 인디케이트 센싱부를 더 구비할 수 있다.
이때, 상기 멀티-레벨 셀 플래시 메모리 장치가 2비트 멀티-레벨 셀 노어 플래시 메모리 장치이고, 상기 메인 센싱부가 상기 메인 데이터를 독출하기 위해 3회의 센싱 동작을 수행하는 경우, 상기 인디케이트 센싱부는, 상기 메인 센싱부가 상기 메인 데이터에 대한 2번째 센싱 동작을 수행하는 때에, 상기 인디케이트 데이터를 센싱할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 멀티-레벨 셀 플래시 메모리 장치에서의 데이터 독출 방법은, 상기 메인 데이터에 대한 (n은 2 이상의 자연수)회의 센싱 동작을 수행하는 단계; i(i는 n이하의 자연수)번째 센싱 동작을 수행하는 때에 상기 인디케이트 데이터에 근거하여 상기 제 1 모드 및 상기 제 2 모드 중 하나의 모드를 검출하는 단계; 상기 제 2 모드가 대응되는 메인 메모리 셀에 저장되는 메인 데이터가 하나의 유효 데이터 비트 및 적어도 하나 이상의 더미 데이터(dummy data) 비트를 갖는 SLC(Single-level Cell) 모드인 경우, 상기 메인 데이터의 일부 비트값을 모드 기술 데이터의 비트값으로 포싱(forcing)하여 포스드 데이터(forced data)를 생성하는 단계; 및 대응되는 모드에 따라, 상기 메인 데이터 및 상기 포스드 데이터 중 하나를 상기 독출 데이터로 출력하는 단계를 구비할 수 있다.
이때, 상기 제 2 모드에서 상기 더미 데이터 비트가 상기 메인 데이터의 LSB(Least significant bit)에 저장되는 경우, 상기 포스드 데이터를 생성하는 단계는, 상기 모드 기술 데이터를 상기 메인 데이터의 LSB(Least significant bit)에 포싱할 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명이 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 실시예에 따른 플래시 메모리 장치를 간략히 나타내는 블럭도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 플래시 메모리 장치(100)는 메모리 셀 어레이(120) 및 데이터 출력부(140)를 구비한다. 이때, 본 발명의 실시예에 따른 플래시 메모리 장치는 멀티-레벨 셀 노아 플래시 메모리일 수 있다.
메모리 셀 어레이(120)는 크게 메인 셀 어레이(122) 및 메인 셀 어레이에 대한 메인 센싱부(124)와, 인디케이터 셀들(126) 및 인디케이터 셀에 대한 인디케이터 센싱부(128)로 나뉜다. 메인 셀 어레이(122)는 기입 또는 독출하고자 하는 데이터(이하, 메인 데이터(MDTA)라 함)를 저장한다. 메인 셀 어레이(122)에 저장된 메인 데이터(MDTA)는 메인 센싱부(124)에 의해 센싱될 수 있다.
바람직하게는, 본 발명의 실시예에 따른 플래시 메모리 장치(100)는 어드레스 맵핑 방법에 의하여 하나의 메모리 셀에 기입되어 있는 다수의 비트를 독출할 수 있다. 즉, 도 2와 같이, 하나의 메모리 셀에 두 개의 비트가 기입되는 경우, 독출 시, 이븐 어드레스에 의해 하나의 메모리 셀에 대한 MSB(Most significant bit)가 독출되고, 오드 어드레스에 의해 LSB(Least significant bit)가 독출될 수 있다.
도 3은 2-bit MLC플래시 메모리에 대한 셀 문턱 전압 산포의 일 예를 나타내는 도면이고, 도 4는 2-bit MLC 플래시 메모리에서의 독출 동작을 나타내는 도면이다.
도 3을 참조하면, 2-bit MLC 플래시 메모리의 메모리 셀 각각은, MSB 및 LSB의 조합에 따라 셀 문턱 전압의 크기를 달리하며, "11", "10", "00" 및 "01" 중 하나의 값을 나타낸다. 이렇게, MSB 및 LSB의 조합에 따라 MLC 플래시 메모리가 2개의 비트를 나타내는 경우 데이터를 독출하기 위해서는, 도 4에 도시되는 바와 같이, 메모리 셀의 MSB 및 LSB를 모두 읽어야 하기 때문에, 3회의 센싱 동작이 요구된다. 이하에서는 상기와 같이, 멀티-레벨 셀 플래시 메모리에서, 하나의 메모리 셀에 유효한 두 비트 이상이 저장되어 데이터의 독출에 3회 이상의 센싱 동작이 요구되는 모드를 MLC(Multi-Level Cell) 모드라고 한다.
이러한 MLC 모드의 경우, 각 산포 간 간격이 좁아, 즉 독출 마진이 작아, 메모리의 신뢰성 특성이 약화될 수 있다. 따라서, 신뢰성이 중요한 데이터를 저장하고자 하는 경우에는 하나의 메모리 셀에, 1 비트의 유효 데이터와 1 비트의 더미 데이터를 저장할 수 있다. 멀티-레벨 셀 플래시 메모리에서, 하나의 메모리 셀에 1 비트의 유효 데이터와 1 비트의 더미 데이터를 저장하는 모드를 SLC(Single-Level Cell) 모드라고 하자.
도 5는 멀티-레벨 셀 플래시 메모리에서의 SLC 모드에 따른 셀 문턱 전압 산포를 나타내는 도면이다.
도 5를 참조하면, 이븐 어드레스, 즉 MSB에 유효 데이터("1" 또는 "0")를 저장하고, 오드 어드레스, 즉 LSB에 더미 데이터("1")를 저장하는 예를 도시한다. 이때, 점선으로 표시된 산포는 MLC 모드에 대한 산포를 나타낸다. 결과적으로, SLC 모드에서의 두 개의 데이터에 대한 산포 간격은, 싱글-레벨 셀 플래시 메모리에서의 산포 간격에 준하는 특성을 가진다.
도 5에 도시된 SLC 모드에서는 데이터 "11"과 데이터 "01"의 셀 문턱 전압 산포 사이의 임의의 전압을 이용한 센싱 동작(예를 들어, 1st Sensing, 2nd Sensing, 3rd Sensing 중 하나의 센싱 동작)을 수행할 수 있다. 즉, SLC 모드에서는, MLC 모드와 같이 3회에 걸친 센싱 동작은 요구되지 아니한다.
다시 도 1을 참조하면, 인디케이터 셀들(126)은, 멀티-레벨 셀 플래시 메모리가 동작하는 모드에 대한 인디케이트 데이터(IDTA)의 대응되는 비트 값을 저장한다. 인디케이트 데이터(IDTA)는 대응되는 메인 메모리 셀의 로우(row)가 MLC 모드 및 SLC 모드 중 어느 모드에 의해 저장되었는지를 나타낼 수 있다. 이때, 인디케이트 데이터(IDTA)는 두 개의 인디케이트 셀들의 의하여 2 비트의 데이터 값을 갖도록 설정될 수 있다.
도 6은 인디케이터 셀의 문턱 전압에 대한 산포를 나타내는 도면이다.
도 1 및 도 6을 참조하면, 인디케이터 셀(126)은 "1" 또는 "0"의 값을 가질 수 있다. 이때, 전술한 예와 같이, 두 개의 인디케이터 셀들이 하나의 인디케이트 데이터(IDTA)를 나타내는 경우, 인디케이트 데이터(IDTA)가 "10"이면 대응되는 메인 셀 어레이(122)의 로우가 MLC 모드임을 나타내고, 인디케이트 데이터(IDTA)가 "01" 이면 대응되는 메인 셀 어레이(122)의 로우가 SLC 모드임을 나타낼 수 있다. 그러나, 이에 한정하는 것은 아니고, 인디케이트 데이터(IDTA)는 "11" 또는 "00"의 값을 가질 수도 있다.
인디케이트 데이터(IDTA)를 독출함에 있어서, "1" 및 "0"에 대한 산포 사이의 임의의 전압을 대응되는 인디케이트 셀들에 인가할 수 있다. 도 6은 일 예로, MLC 모드에서 2번째 독출 동작에 사용되는 전압을 인가하는 경우가 도시된다.
다시 도 1을 참조하면, 본 발명의 실시예에 따른 플래시 메모리 장치(100)의 데이터 출력부(140)는 모드 검출기(142), 데이터 생성기(144), 데이터 포싱기(146) 및 데이터 출력 선택기(148)를 구비할 수 있다.
모드 검출기(142)는 인디케이터 센싱부(28)에 의해 센싱된 인디케이트 데이터(IDTA)를 수신하여, 인디케이트 데이터(IDTA)가 나타내는 모드가 MLC 모드인지 SLC 모드인지를 판단할 수 있다. 그리고, 판단 결과를 제어 신호(XCON)로 데이터 생성기(144) 및 데이터 출력 선택기(148)로 전송할 수 있다.
데이터 생성기(144)는 제어 신호(XCON)에 응답하여, 모드 기술 데이터(MSDTA)를 출력한다. 모드 기술 데이터(MSDTA)는, 제어 신호(XCON)가 SLC 모드임을 나타내는 경우(예를 들어, 제어 신호(XCON)가 논리 하이("H")인 경우), 도 5에 도시되는 바와 같이 오드 어드레스에 의해 출력되는 더미 데이터인 "1"일 수 있다.
데이터 포싱기(146)는 모드 기술 데이터(MSDTA)를 메인 데이터(MDTA)에 포싱(forcing)하여 포스드 데이터(FDTA)를 생성한다. 구체적으로, 데이터 포싱기(146)는 모드 기술 데이터(MSDTA)를 메인 데이터(MDTA)의 LSB에 포싱하여 포스드 데이터(FDTA)를 생성할 수 있다.
데이터 출력 선택기(148)는 제어 신호(XCON)에 응답하여, 메인 데이터(MDTA), 및 포스드 데이터(FDTA) 중 하나를 출력할 수 있다. 구체적으로, 제어 신호(XCON)가 MLC 모드를 나타내는 경우, 데이터 출력 선택기(148)는 메인 데이터(MDTA)를 독출 데이터(RDTA)로 출력할 수 있다. 반면, 제어 신호(XCON)가 SLC 모드를 나타내는 경우, 포스드 데이터(FDTA)를 독출 데이터(RDTA)로 출력할 수 있다.
이상에서는, 본 발명의 실시예에 따른 플래시 메모리 장치의 구조에 대하여 알아보았다. 이하에서는 상기에서 설명된 플래시 메모리 장치에서의 데이터 독출 방볍에 대하여 알아본다.
도 7은 도 1의 플래시 메모리 장치에서의 데이터 독출 방법을 나타내는 순서도이다.
도 1 및 도 5 내지 도 7을 참조하면, 본 발명의 실시예에 따른 플래시 메모리 장치(100)에서의 데이터 독출 방법(700)은, 먼저, 인디케이터 셀과 메인 셀을 동시에 독출한다. 그리하여, 메인 센싱부(124)에 의해 제 1 전압(V1)으로 1차 센싱 동작을 수행한다(S710). 1차 센싱 동작에 의해, 독출하고자 하는 메모리 셀(메인 메모리 셀)의 데이터 값이 "11"인지 아닌지가 센싱된다.
다음으로, 제 2 전압(V2)으로 2차 센싱 동작을 수행한다(S720). 2차 센싱 동작에 의해, 독출하고자 하는 메모리 셀(메인 메모리 셀)의 데이터 값이 "10"인지 아닌지가 센싱된다. 이때, 본 발명의 실시예에 따른 플래시 메모리 장치에서의 데이터 독출 방법(700)은 2차 센싱(S720)과 동시에, 모드 검출기(142)에 의해 SLC 모드 인지 MLC 모드인지가 검출된다(S750).
전술한 바와 같이, 모드의 검출은 인디케이트 데이터(IDTA)에 근거할 수 있다. 인디케이트 데이터(IDTA)는 도 6에 도시되는 바와 같이, 2차 센싱 동작시 독출될 수 있다.
MLC 모드인 경우(S750의 "N"), 제 3 전압(V3)으로 3차 센싱 동작을 수행된다(S730). 3차 센싱 동작에 의해, 독출하고자 하는 메모리 셀(메인 메모리 셀)의 데이터 값이 "00"인지 아닌지가 센싱된다. 즉, MLC 모드인 경우, 메인 센싱부(124)는 1~3차 센싱 동작을 수행하여, "11", "10", "00" 및 "01" 중 하나를, 독출하고자 하는 메모리 셀(메인 메모리 셀)의 데이터 값(메인 데이터)으로 출력한다(S740).
반면, SLC 모드인 경우(S750의 "Y"), 모드 기술 데이터(MSDTA)를 메인 데이터(MDTA)에 포싱하여 포스드 데이터(FDTA)를 생성한다(S760). 전술한 바와 같이, 모드 기술 데이터(MSDTA)는 도 5의 더미 데이터 "1"일 수 있으므로, "11", "10", "00" 및 "01" 중 하나로 센싱되는 메인 데이터(MDTA)의 LSB를 "1"로 포싱한다. 따라서, SLC 모드에서 독출 데이터(RDTA)는 도 5와 같이, "11" 및 "01" 중 하나의 값을 가질 수 있다.
그러므로, 도 5에 도시되는 바와 같이, SLC 모드에서는 데이터 값 "11"이 "10"으로 센싱되는 에러가 발생하더라도, 전술된 더미 데이터의 포싱에 의해 "11"로 독출된다. 따라서, 본 발명의 실시예에 따른 플래시 메모리 장치 및 이의 독출 방법에 의하면, 유효 데이터(SLC 모드에서의 "MSB")가 정확히 독출되더라도, 더미 데이터(SLC 모드에서의 "LSB")가 잘못 독출되면, 리드 페일(read fail)로 인식되는 문 제가 발생하지 아니한다.
마지막으로, 데이터 출력 선택기(148)는 제어 신호(XCON)에 응답하여, 각 모드에 대응되는 데이터를 독출 데이터(RDTA)로 출력한다(S770). 전술한 바와 같이, 데이터 출력 선택기(148)는 , SLC 모드에서는 포싱된 데이터를 출력하고, MLC 모드에서는 메인 데이터를 출력할 수 있다.
이렇듯, 본 발명의 실시예에 따른 플래시 메모리 장치 및 이의 독출 방법은, 멀티-레벨 셀 플래시 메모리 장치에서 신뢰성이 중요한 데이터에 대하여 SLC 모드로 저장하되, 센싱 동작과 동시에 모드 검출 동작을 수행함으로써, 안정적이고 빠른 독출을 수행할 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.
예를 들어, 이상에서는 2비트 멀티-레벨 셀 플래시 메모리에 대하여 기술되었으나, 이에 한정되는 것은 아니고, 본 발명은 3비트 이상의 멀티-레벨 셀 플래시 메모리에 대하여도 적용될 수 있다.
그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 실시예에 따른 플래시 메모리 장치를 간략히 나타내는 블럭도이다.
도 2는 도 1의 데이터 맵핑 방법을 나타내는 도면이다.
도 3은 2-bit MLC플래시 메모리에 대한 셀 문턱 전압 산포의 일 예를 나타내는 도면이다.
도 4는 2-bit MLC 플래시 메모리에서의 독출 동작을 나타내는 도면이다.
도 5는 멀티-레벨 셀 플래시 메모리에서의 SLC 모드에 따른 셀 문턱 전압 산포를 나타내는 도면이다.
도 6은 인디케이터 셀의 문턱 전압에 대한 산포를 나타내는 도면이다.
도 7은 도 1의 플래시 메모리 장치에서의 데이터 독출 방법을 나타내는 순서도이다.
**도면의 주요부분에 대한 부호의 설명**
120: 메모리 셀 어레이
140: 데이터 출력부
MDTA: 메인 데이터
IDTA: 인디케이트 데이터
MSDTA: 모드 기술 데이터
RDTA: 독출 데이터

Claims (10)

  1. 멀티-레벨 셀(Multi-level Cell) 플래시 메모리 장치에 있어서,
    메인 데이터(main data)를 저장하는 메인 메모리 셀들, 및 대응되는 메인 메모리 셀에 상기 메인 데이터가 기입되는 제 1 모드(mode) 및 제 2 모드 중 하나의 모드를 나타내는 인디케이트 데이터(indicate data)를 저장하는 인디케이터 셀들을 구비하는 메모리 셀 어레이; 및
    상기 인디케이트 데이터에 대응되는 제어 신호에 응답하여, 상기 메모리 셀 어레이로부터 독출되는 메인 데이터, 및 상기 메인 데이터의 일부 비트값을 모드 기술 데이터의 비트값으로 포싱(forcing)하는 포스드 데이터(forced data) 중 하나를 독출 데이터로 출력하는 출력부를 구비하는 것을 특징으로 하는 멀티-레벨 셀 플래시 메모리 장치.
  2. 제 1 항에 있어서,
    상기 제 1 모드는 대응되는 메인 메모리 셀에 저장되는 메인 데이터가 다수개의 유효 데이터 비트를 갖는 MLC(Multi-level Cell) 모드이고,
    상기 제 2 모드는 대응되는 메인 메모리 셀에 저장되는 메인 데이터가 하나의 유효 데이터 비트 및 적어도 하나 이상의 더미 데이터(dummy data) 비트를 갖는 SLC(Single-level Cell) 모드인 것을 특징으로 하는 멀티-레벨 셀 플래시 메모리 장치.
  3. 제 2 항에 있어서,
    상기 제 2 모드에서,
    상기 유효 데이터 비트는 상기 메인 데이터의 MSB(Most significant bit)에 저장되고,
    상기 더미 데이터 비트는 상기 메인 데이터의 LSB(Least significant bit)에 저장되는 것을 특징으로 하는 멀티-레벨 셀 플래시 메모리 장치.
  4. 제 1 항에 있어서, 상기 출력부는,
    상기 인디케이트 데이터를 수신하여 대응되는 제어 신호를 생성하는 모드 검출기;
    상기 제어 신호가 제 1 논리 레벨로 수신되는 경우에 상기 모드 기술 데이터를 생성하는 데이터 생성기;
    상기 모드 기술 데이터를 상기 메인 데이터의 일부 비트값에 포싱하여 상기 포스드 데이터를 생성하는 데이터 포싱기; 및
    상기 제어 신호에 응답하여, 상기 메인 데이터 및 상기 포스드 데이터 중 하나를 출력하는 데이터 출력 선택기를 구비하는 것을 특징으로 하는 멀티-레벨 셀 플래시 메모리 장치.
  5. 제 4 항에 있어서,
    상기 제 2 모드가 대응되는 메인 메모리 셀에 저장되는 메인 데이터가 하나의 유효 데이터 비트 및 적어도 하나 이상의 더미 데이터 비트를 갖는 모드이라 하면,
    상기 모드 기술 데이터는,
    상기 더미 데이터 비트의 값과 동일한 데이터값을 갖는 것을 특징으로 하는 멀티-레벨 셀 플래시 메모리 장치.
  6. 제 5 항에 있어서,
    상기 더미 데이터 비트가 상기 메인 데이터의 LSB(Least significant bit)에 저장되는 경우,
    상기 데이터 포싱기는,
    상기 제 2 모드에서, 상기 모드 기술 데이터를 상기 메인 데이터의 LSB(Least significant bit)에 포싱하여 상기 포스드 데이터를 생성하는 것을 특징으로 하는 멀티-레벨 셀 플래시 메모리 장치.
  7. 제 1 항에 있어서, 상기 멀티-레벨 셀 플래시 메모리 장치는,
    상기 메인 데이터를 독출하기 위해 n(n은 2 이상의 자연수)회의 센싱 동작을 수행하는 메인 센싱부; 및
    상기 메인 센싱부가 i(i는 n이하의 자연수)번째 센싱 동작을 수행하는 때에 상기 인디케이트 데이터를 센싱하는 인디케이트 센싱부를 더 구비하는 것을 특징으 로 하는 멀티-레벨 셀 플래시 메모리 장치.
  8. 제 7 항에 있어서,
    상기 멀티-레벨 셀 플래시 메모리 장치가 2비트 멀티-레벨 셀 노어 플래시 메모리 장치이고, 상기 메인 센싱부가 상기 메인 데이터를 독출하기 위해 3회의 센싱 동작을 수행하는 경우,
    상기 인디케이트 센싱부는,
    상기 메인 센싱부가 상기 메인 데이터에 대한 2번째 센싱 동작을 수행하는 때에, 상기 인디케이트 데이터를 센싱하는 것을 특징으로 하는 멀티-레벨 셀 플래시 메모리 장치.
  9. 제 1 항의 멀티-레벨 셀 플래시 메모리 장치에서의 데이터 독출 방법에 있어서,
    상기 메인 데이터에 대한 n(n은 2 이상의 자연수)회의 센싱 동작을 수행하는 단계;
    i(i는 n이하의 자연수)번째 센싱 동작을 수행하는 때에 상기 인디케이트 데이터에 근거하여 상기 제 1 모드 및 상기 제 2 모드 중 하나의 모드를 검출하는 단계;
    상기 제 2 모드가 대응되는 메인 메모리 셀에 저장되는 메인 데이터가 하나의 유효 데이터 비트 및 적어도 하나 이상의 더미 데이터(dummy data) 비트를 갖는 SLC(Single-level Cell) 모드인 경우, 상기 메인 데이터의 일부 비트값을 모드 기술 데이터의 비트값으로 포싱(forcing)하여 포스드 데이터(forced data)를 생성하는 단계; 및
    대응되는 모드에 따라, 상기 메인 데이터 및 상기 포스드 데이터 중 하나를 상기 독출 데이터로 출력하는 단계를 구비하는 것을 특징으로 하는 멀티-레벨 셀 플래시 메모리 장치에서의 데이터 독출 방법.
  10. 제 9 항에 있어서,
    상기 제 2 모드에서 상기 더미 데이터 비트가 상기 메인 데이터의 LSB(Least significant bit)에 저장되는 경우,
    상기 포스드 데이터를 생성하는 단계는,
    상기 모드 기술 데이터를 상기 메인 데이터의 LSB(Least significant bit)에 포싱하는 것을 특징으로 하는 멀티-레벨 셀 플래시 메모리 장치에서의 데이터 독출 방법.
KR1020080115802A 2008-11-20 2008-11-20 플래시 메모리 장치 및 이의 독출 방법 KR101515098B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080115802A KR101515098B1 (ko) 2008-11-20 2008-11-20 플래시 메모리 장치 및 이의 독출 방법
US12/591,198 US8359424B2 (en) 2008-11-20 2009-11-12 Flash memory device and reading method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080115802A KR101515098B1 (ko) 2008-11-20 2008-11-20 플래시 메모리 장치 및 이의 독출 방법

Publications (2)

Publication Number Publication Date
KR20100056814A KR20100056814A (ko) 2010-05-28
KR101515098B1 true KR101515098B1 (ko) 2015-04-24

Family

ID=42172872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080115802A KR101515098B1 (ko) 2008-11-20 2008-11-20 플래시 메모리 장치 및 이의 독출 방법

Country Status (2)

Country Link
US (1) US8359424B2 (ko)
KR (1) KR101515098B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8825945B2 (en) 2011-01-31 2014-09-02 Marvell World Trade Ltd. Mapping different portions of data to different pages of multi-level non-volatile memory
KR20130010343A (ko) * 2011-07-18 2013-01-28 삼성전자주식회사 플래시 메모리 장치
KR20200142219A (ko) 2019-06-12 2020-12-22 삼성전자주식회사 전자 장치 및 그의 저장 공간 이용 방법
US11966626B2 (en) * 2022-05-13 2024-04-23 Western Digital Technologies, Inc. Hybrid terabytes written (TBW) storage systems

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771521B1 (ko) 2006-10-30 2007-10-30 삼성전자주식회사 멀티 레벨 셀을 포함하는 플래시 메모리 장치 및 그것의데이터 쓰기 방법
KR100791006B1 (ko) 2006-12-06 2008-01-03 삼성전자주식회사 싱글레벨 셀 및 멀티레벨 셀을 구비하는 반도체 메모리장치 및 그 구동방법
KR100823170B1 (ko) 2007-01-31 2008-04-21 삼성전자주식회사 배드 블록을 싱글 레벨 셀 모드로 사용하는 메모리 시스템및 메모리 카드
US7545673B2 (en) 2007-09-25 2009-06-09 Sandisk Il Ltd. Using MLC flash as SLC by writing dummy data

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990013057A (ko) 1997-07-31 1999-02-25 윤종용 단일 비트 데이터와 다중 비트 데이터를 동일한 칩에 선택적으로 저장하는 플래시 메모리 장치의 독출 및 기입 방법
US20080256352A1 (en) * 2000-01-06 2008-10-16 Super Talent Electronics, Inc. Methods and systems of booting of an intelligent non-volatile memory microcontroller from various sources
JP4282197B2 (ja) 2000-01-24 2009-06-17 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US7631138B2 (en) * 2003-12-30 2009-12-08 Sandisk Corporation Adaptive mode switching of flash memory address mapping based on host usage characteristics
JP2006331564A (ja) 2005-05-27 2006-12-07 Renesas Technology Corp 不揮発性半導体メモリ
KR100669351B1 (ko) * 2005-07-29 2007-01-16 삼성전자주식회사 멀티 레벨 셀 플래시 메모리의 프로그램 방법 및 장치
US7467253B2 (en) * 2006-04-13 2008-12-16 Sandisk Corporation Cycle count storage systems
US7451264B2 (en) * 2006-04-13 2008-11-11 Sandisk Corporation Cycle count storage methods
KR100854970B1 (ko) * 2007-01-08 2008-08-28 삼성전자주식회사 멀티 레벨 셀 플래시 메모리 장치 및 그것의 프로그램 방법
US7463514B1 (en) * 2007-06-21 2008-12-09 Intel Corporation Multi-level cell serial-parallel sense scheme for non-volatile flash memory
KR101382562B1 (ko) * 2007-08-24 2014-04-10 삼성전자주식회사 복수개의 뱅크들을 동시에 프로그램할 수 있는 반도체메모리 장치 및 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771521B1 (ko) 2006-10-30 2007-10-30 삼성전자주식회사 멀티 레벨 셀을 포함하는 플래시 메모리 장치 및 그것의데이터 쓰기 방법
KR100791006B1 (ko) 2006-12-06 2008-01-03 삼성전자주식회사 싱글레벨 셀 및 멀티레벨 셀을 구비하는 반도체 메모리장치 및 그 구동방법
KR100823170B1 (ko) 2007-01-31 2008-04-21 삼성전자주식회사 배드 블록을 싱글 레벨 셀 모드로 사용하는 메모리 시스템및 메모리 카드
US7545673B2 (en) 2007-09-25 2009-06-09 Sandisk Il Ltd. Using MLC flash as SLC by writing dummy data

Also Published As

Publication number Publication date
US20100125699A1 (en) 2010-05-20
US8359424B2 (en) 2013-01-22
KR20100056814A (ko) 2010-05-28

Similar Documents

Publication Publication Date Title
US8154919B2 (en) Method of reading nonvolatile memory device and nonvolatile memory device for implementing the method
KR101578511B1 (ko) 리드 전압 설정 방법
US8386860B2 (en) Methods of calculating compensation voltage and adjusting threshold voltage and memory apparatus and controller
US6785164B2 (en) Reducing the effects of noise in non-volatile memories through multiple reads
US8315091B2 (en) Device and method to read data subject to a disturb condition
US8910020B2 (en) Intelligent bit recovery for flash memory
US20100142267A1 (en) Memory cell shift estimation method and apparatus
US20110280070A1 (en) Nonvolatile memory device, system comprising nonvolatile memory device, and read operation of nonvolatile memory device
US20170262198A1 (en) Semiconductor device, and information-processing device
US11854623B2 (en) Memory controller, memory device and memory system having improved threshold voltage distribution characteristics and related operating methods
JP2014512063A (ja) データセンシングのための方法、装置、およびシステム
KR101515098B1 (ko) 플래시 메모리 장치 및 이의 독출 방법
CN109102836B (zh) 半导体存储装置
CN109716439A (zh) 用于以电流积分感测产生概率信息的设备及方法
US8351257B2 (en) Semiconductor memory device and method of reading the same
KR20130072092A (ko) 반도체 메모리 장치 및 그 동작 방법
US7639539B2 (en) Method and apparatus for programming data of memory cells considering floating poly coupling
US7746692B2 (en) Multiple-level memory with analog read
US7929365B2 (en) Memory structure, programming method and reading method therefor, and memory control circuit thereof
KR20130102397A (ko) 플래시 메모리 및 플래시 메모리에서의 리드 방법
US8194449B2 (en) Memory device and operating method
KR100558339B1 (ko) 다층셀 플래시메모리의 데이터보존성 개선방법
US9053772B2 (en) Method for conducting reference voltage training
KR101348364B1 (ko) 메모리 셀의 이진 신호 판정 방법 및 장치
US20130033919A1 (en) Nonvolatile memory system and program method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee