JP2014512063A - データセンシングのための方法、装置、およびシステム - Google Patents
データセンシングのための方法、装置、およびシステム Download PDFInfo
- Publication number
- JP2014512063A JP2014512063A JP2013558084A JP2013558084A JP2014512063A JP 2014512063 A JP2014512063 A JP 2014512063A JP 2013558084 A JP2013558084 A JP 2013558084A JP 2013558084 A JP2013558084 A JP 2013558084A JP 2014512063 A JP2014512063 A JP 2014512063A
- Authority
- JP
- Japan
- Prior art keywords
- sensing
- amount
- memory cells
- data
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 230000015654 memory Effects 0.000 claims abstract description 214
- 230000004044 response Effects 0.000 claims description 17
- 238000001514 detection method Methods 0.000 claims description 4
- 238000009826 distribution Methods 0.000 description 17
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 12
- 230000007246 mechanism Effects 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 238000003491 array Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 125000000524 functional group Chemical group 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Read Only Memory (AREA)
Abstract
【選択図】図2
Description
Claims (38)
- 多くの異なる検知信号を使用して多くのメモリセルで多くの検知動作を実行することと、
前記検知動作間で検知された状態を変更する前記メモリセルの量を決定することと、
前記検知動作間で検知された状態を変更する前記多くのメモリセルの前記決定された量に少なくとも部分的に基づいて、前記多くのメモリセルに関連する第1のデータを出力するのか、それとも前記多くのメモリセルに関連する第2のデータを出力するのかを決定することと
を含む、データを検知するための方法。 - 量を決定することが、前記多くの検知動作の内の1つの動作と状態を変更する前記多くの検知動作の内の別の動作との間で状態を変更する量を決定することを含み、前記決定された量が閾値未満であるという決定に応えて前記第1のデータを出力することとをさらに含み、前記第1のデータが、前記検知動作の内の一方の間に検知されたデータ、または前記検知動作の内の他方の間に検知されたデータのどちらかに相当する、請求項1に記載の方法。
- 前記メモリセルの前記決定された量が前記閾値を超えている場合に前記第2のデータを出力することを含む、請求項2に記載の方法。
- 前記多くのメモリセルで前記多くの検知動作を実行することが、200mV未満の増分で多くの異なるセンシング電圧で前記メモリセルを検知することを含む、請求項1から3のいずれか1項に記載の方法。
- 前記多くのメモリセルで前記多くの検知動作を実行することが、前記多くの異なるセンシング電圧間で等しい増分を有するセンシング電圧で検知することを含む、請求項1から3のいずれか1項に記載の方法。
- 前記第1のデータを出力することが、外部コントローラにハードデータを出力することを含む、請求項2に記載の方法。
- 前記第2のデータを出力することが、ソフトデータを使用して高度ECC動作を実行する外部コントローラに前記ソフトデータを出力することを含む、請求項3に記載の方法。
- 前記第1のデータを前記第2のデータで訂正するために高度ECCを使用することをさらに含む、請求項3に記載の方法。
- 前記方法が、前記第2のデータを出力する前に前記メモリセルを含むメモリ装置に前記第2のデータを記憶することをさらに含む、請求項3に記載の方法。
- 前記第1のデータを訂正するために標準的なECCを使用することをさらに含む、請求項2に記載の方法。
- 第1のセンシング電圧で多くのメモリセルを検知することと、第2のセンシング電圧で前記多くのメモリセルを検知することとの間で、第1の状態から第2の状態に変化するメモリセルの第1の量を決定することと、
前記第2のセンシング電圧で前記多くのメモリセルを検知することと、第3のセンシング電圧で前記多くのメモリセルを送信することとの間で、前記第1の状態から前記第2の状態に変化するメモリセルの第2の量を決定することと、
メモリセルの前記第2の量がメモリセルの前記第1の量を超えているときに、前記第1のセンシング電圧または前記第2のセンシング電圧のどちらかに相当するハードデータ、および前記第1のセンシング電圧または前記第2のセンシング電圧の他方、および/または前記第3のセンシング電圧に相当するソフトデータを出力することと
を含む、データを検知するための方法。 - 前記方法が、前記第3のセンシング電圧で前記多くのメモリセルを検知することと、第4のセンシング電圧で前記多くのメモリセルを検知することとの間で、前記第1の状態から前記第2の状態に変化するメモリセルの第3の量を決定することと、
前記第4のセンシング電圧で前記多くのメモリセルを検知することと、第5のセンシング電圧で前記多くのメモリセルを検知することとの間で前記第1の状態から前記第2の状態に変化するメモリセルの第4の量を決定することをさらに含み、前記第1のセンシング電圧または前記第2のセンシング電圧のどちらかに相当するハードデータを出力することが、第3の量および前記第4の量も前記第1の量を超えているときに、前記第1のセンシング電圧または前記第2のセンシング電圧のどちらかに相当する前記ハードデータを出力することをさらに含む、請求項11に記載の方法。 - 前記ソフトデータを出力することが、前記第4のセンシング電圧および/または第5のセンシング電圧に相当するソフトデータを出力することも含む、請求項12に記載の方法。
- ハードデータおよびソフトデータを出力することが、外部コントローラにハードデータおよびソフトデータを出力することを含む、請求項11から13のいずれか1項に記載の方法。
- ソフトデータを使用して前記ハードデータを訂正するために高度ECC動作を使用することをさらに含む、請求項11から13のいずれか1項に記載の方法。
- 第1のセンシング電圧を使用して第1のセンシング動作を実行して、多くのメモリセルのそれぞれの状態を決定することと、
第2のセンシング電圧を使用して第2のセンシング動作を実行して、前記多くのメモリセルのそれぞれの前記状態を決定することと、
決定された状態が、前記第1のセンシング動作と前記第2のセンシング動作との間で変化する前記多くのメモリセルの第1の量を決定することと、
閾値量を超える前記多くのセルの前記決定された第1の量に応えて、
前記多くのメモリセルで第3のセンシング動作を実行することと、
決定された状態が、前記第2のセンシング動作と前記第3のセンシング動作との間で変化する前記多くのメモリセルの第2の量を決定することと、
前記閾値量を超えない前記多くのセルの前記決定された第1の量に応えて、前記第1のセンシング動作または前記第2のセンシング動作の内の1つに相当するハードデータだけを出力することと
を含む、データを検知するための方法。 - 前記閾値量を超える前記多くのセルの前記決定された第2の量に応えて、
前記多くのメモリセルで第4のセンシング動作を実行することと、
決定された状態が、前記第3のセンシング動作と前記第4のセンシング動作との間で変化する前記多くのメモリセルの第3の量を決定することと、
前記閾値量を超えない前記多くのセルの前記決定された第2の量に応えて、前記第2のセンシング動作または前記第3のセンシング動作の内の1つに相当するハードデータだけを出力することと
を含む、請求項16に記載の方法。 - 前記閾値量を超える前記多くのセルの前記決定された第3の量に応えて、
前記多くのメモリセルで第5のセンシング動作を実行することと、
決定された状態が、前記第4のセンシング動作と前記第5のセンシング動作との間で変化する前記多くのメモリセルの第4の量を決定することと、
前記閾値量を超えない前記多くのセルの前記決定された第3の量に応えて、前記第3のセンシング動作または前記第4のセンシング動作の内の1つに相当するハードデータだけを出力することと
請求項17に記載の方法。 - 前記閾値量を超える前記多くのセルの前記決定された第4の量に応えて、
前記第1の量、前記第2の量、前記第3の量、および前記第4の量の内の最少量に相当する前記センシング動作の内の1つに相当するハードデータを出力することと
請求項18に記載の方法。 - 前記閾値量を超える前記多くのセルの前記決定された第4の量に応えて、
前記ハードデータに相当する前記センシング動作以外の前記センシング動作の内の少なくとも1つに相当するソフトデータを出力すること
請求項18に記載の方法。 - 前記閾値量が、第1のタイプのECC動作によって訂正可能な前記メモリセルの量に相当し、第2のタイプのECC動作が、前記閾値量を超えるセルの量を訂正するために必要とされる、請求項16に記載の方法。
- メモリセルのアレイと、
前記アレイに結合され、
多くのメモリセルで実行される多くの連続検知動作の内の検知動作間で状態を変更する前記アレイの前記多くの前記メモリセルの量を決定し、
少なくとも部分的に前記決定された量に応えて、前記多くのセルと関連する第1のデータまたは前記多くのセルと関連する第2のデータを出力する
ように構成される回路網と
を備える装置。 - 前記回路網が、前記多くの連続検知動作の内の前記1つ以外の前記多くの連続検知動作に相当するソフトデータを出力するように構成される、請求項22に記載の装置。
- 前記ソフトデータが、前記ハードデータに相当する前記検知動作から前記センシング電圧を囲む等しい増分でセンシング電圧を含む、前記多くの連続検知動作に相当する、請求項23に記載の装置。
- 前記ハードデータおよび前記ソフトデータが、前記メモリ装置と関連する外部コントローラに出力される、請求項23に記載の装置。
- データが標準的なECCによって訂正可能であるときに、前記ハードデータが出力される、請求項22から25のいずれか1項に記載の装置。
- データが高度ECCによって訂正可能であるときに、前記ソフトデータが出力される、請求項23に記載の装置。
- メモリセルのアレイと、
前記アレイに結合され、
第1のセンシング電圧および第2のセンシング電圧で多くのメモリセルを検知するときに、第1の状態から第2の状態に変化するメモリセルの第1の量を決定し、
前記第2のセンシング電圧および第3のセンシング電圧で前記多くのメモリセルを検知するときに、前記第1の状態から前記第2の状態に変化するメモリセルの第2の量を決定し、
前記第3のセンシング電圧および第4のセンシング電圧で前記多くのメモリセルを検知するときに、前記第1の状態から前記第2の状態に変化するメモリセルの第3の量を決定し、
前記第4のセンシング電圧および第5のセンシング電圧で前記多くのメモリセルを検知することきに、前記第1の状態から前記第2の状態に変化するメモリセルの第4の量を決定する
ように構成される回路網と
を備える装置。 - 前記回路網が、前記第1の量、前記第2の量、前記第3の量、または前記第4の量が以前の量を超えているときに、前記第1のセンシング電圧、前記第2のセンシング電圧、前記第3のセンシング電圧、前記第4のセンシング電圧、または前記第5のセンシング電圧に相当するハードデータを出力するように構成される、請求項28に記載の装置。
- 前記回路網が、前記第1のセンシング電圧、前記第2のセンシング電圧、前記第3のセンシング電圧、前記第4のセンシング電圧および/または前記第5のセンシング電圧に相当するソフトデータを出力するように構成される、請求項28に記載の方法。
- 前記ソフトデータが、外部コントローラに出力される前に前記メモリセルに記憶される、請求項30に記載の装置。
- 前記ソフトデータが、高度ECCで前記外部コントローラによって使用される、請求項31に記載の装置。
- 前記回路網がカウントフェイルビット回路網を含む、請求項28から32のいずれか1項に記載の装置。
- メモリセルのアレイと、
前記アレイに結合され、
決定された状態が、第1のセンシング動作と第2のセンシング動作との間で変化する前記アレイの多くの前記メモリセルの第1の量を決定し、
閾値量を超える前記多くのセルの前記決定された第1の量に応えて、決定された状態が前記第2のセンシング動作と第3のセンシング動作との間で変化する前記多くのメモリセルの第2の量を決定し、
閾値量を超えない前記多くのセルの前記決定された第1の量に応えて、前記多くのメモリセルと関連するハードデータだけを出力する
ように構成される回路網と
を備える装置。 - 前記回路網が、第1のセンシング電圧を使用して前記第1のセンシング動作を実行して、前記多くのメモリセルのそれぞれの前記状態を決定し、第2のセンシング電圧を使用して前記第2のセンシング動作を実行して、前記多くのメモリセルのそれぞれの前記状態を決定するように構成される、請求項34に記載の装置。
- 前記回路網が、前記閾値量を超える前記多くのセルの前記決定された第2の量に応えて、決定された状態が前記第2のセンシング動作と第3のセンシング動作との間で変化する前記多くのメモリセルの第3の量を決定し、閾値量を超える前記多くのセルの前記決定された第3の量に応えて、決定された状態が前記第4のセンシング動作と第5のセンシング動作との間で変化する前記多くのメモリセルの第4の量を決定するように構成される、請求項35に記載の装置。
- 前記回路網が、前記閾値量を超える前記多くのセルの前記決定された第4の量に応えて、前記第1のセンシング動作、前記第2のセンシング動作、前記第3のセンシング動作、前記第4のセンシング動作、および前記第5のセンシング動作の内の少なくとも1つに使用されるセンシング電圧に相当するソフトデータを出力するように構成される、請求項36に記載の装置。
- 前記ソフトデータが、外部コントローラに出力される前に、および前記ソフトデータが高度ECC動作で前記外部コントローラによって使用される場合に、前記メモリ装置に記憶される、請求項37に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/047,555 | 2011-03-14 | ||
US13/047,555 US8631288B2 (en) | 2011-03-14 | 2011-03-14 | Methods, devices, and systems for data sensing in a memory system |
PCT/US2012/028745 WO2012125542A1 (en) | 2011-03-14 | 2012-03-12 | Methods, devices, and systems for data sensing |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014512063A true JP2014512063A (ja) | 2014-05-19 |
JP5732147B2 JP5732147B2 (ja) | 2015-06-10 |
Family
ID=46829470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013558084A Active JP5732147B2 (ja) | 2011-03-14 | 2012-03-12 | データセンシングのための方法、装置、およびシステム |
Country Status (6)
Country | Link |
---|---|
US (3) | US8631288B2 (ja) |
EP (1) | EP2686850B1 (ja) |
JP (1) | JP5732147B2 (ja) |
KR (1) | KR101630504B1 (ja) |
TW (1) | TWI517172B (ja) |
WO (1) | WO2012125542A1 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8503242B2 (en) | 2011-04-14 | 2013-08-06 | Micron Technology, Inc. | Methods and devices for determining sensing voltages |
KR101792870B1 (ko) * | 2011-06-21 | 2017-11-02 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 읽기 방법 |
US8406053B1 (en) * | 2011-09-21 | 2013-03-26 | Sandisk Technologies Inc. | On chip dynamic read for non-volatile storage |
US8797805B2 (en) | 2011-12-22 | 2014-08-05 | Micron Technology, Inc. | Methods and apparatuses for determining threshold voltage shift |
US8934306B2 (en) | 2012-03-06 | 2015-01-13 | Micron Technology, Inc. | Memory and sense parameter determination methods |
KR101991437B1 (ko) * | 2012-08-30 | 2019-06-20 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그의 동작방법 |
US8848453B2 (en) | 2012-08-31 | 2014-09-30 | Micron Technology, Inc. | Inferring threshold voltage distributions associated with memory cells via interpolation |
KR20140045168A (ko) * | 2012-10-08 | 2014-04-16 | 삼성전자주식회사 | 불휘발성 메모리 장치, 메모리 시스템 및 불휘발성 메모리 장치의 동작방법 |
US9147486B2 (en) | 2013-09-05 | 2015-09-29 | Micron Technology, Inc. | Continuous adjusting of sensing voltages |
US20160077913A1 (en) * | 2014-09-11 | 2016-03-17 | Kabushiki Kaisha Toshiba | Method of controlling nonvolatile memory |
US9349478B2 (en) * | 2014-09-29 | 2016-05-24 | Sandisk Technologies Inc. | Read with look-back combined with programming with asymmetric boosting in memory |
US9607692B2 (en) | 2014-10-03 | 2017-03-28 | Micron Technology, Inc. | Threshold voltage distribution determination |
US9639420B2 (en) | 2015-03-13 | 2017-05-02 | Micron Technology, Inc. | High performance memory controller |
KR102284658B1 (ko) | 2015-03-19 | 2021-08-02 | 삼성전자 주식회사 | 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 상기 비휘발성 메모리 장치의 동작 방법 |
US9378809B1 (en) | 2015-08-05 | 2016-06-28 | Apple Inc. | Relaxing verification conditions in memory programming and erasure operations |
KR20170065969A (ko) * | 2015-12-04 | 2017-06-14 | 에스케이하이닉스 주식회사 | 메모리 장치 및 그의 동작방법 |
TWI621125B (zh) * | 2016-01-26 | 2018-04-11 | 旺宏電子股份有限公司 | 記憶體之讀取方法與裝置 |
KR102496272B1 (ko) | 2017-09-27 | 2023-02-03 | 삼성전자주식회사 | 비휘발성 메모리 장치, 및 이의 동작 방법 |
US10818363B1 (en) | 2019-05-17 | 2020-10-27 | Micron Technolgy, Inc. | Apparatus and methods for calibrating sensing of memory cell data states |
US11663074B1 (en) * | 2021-11-17 | 2023-05-30 | Macronix International Co., Ltd. | Determining read voltages for memory systems |
US11907580B2 (en) * | 2021-12-22 | 2024-02-20 | Micron Technology, Inc. | Corrective read of a memory device with reduced latency |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008016092A (ja) * | 2006-07-04 | 2008-01-24 | Toshiba Corp | 不揮発性半導体記憶システム |
JP2008034065A (ja) * | 2006-07-31 | 2008-02-14 | Toshiba Corp | 半導体記憶装置 |
US20080042593A1 (en) * | 2004-11-10 | 2008-02-21 | Minebea Co., Ltd. | Multiple Discharge Lamp Lighting Apparatus |
JP2009016028A (ja) * | 2007-06-28 | 2009-01-22 | Samsung Electronics Co Ltd | 変更された読み出し電圧を用いるマルチレベルセルを含む不揮発性メモリ装置及びシステム、並びにその動作方法 |
WO2010147246A1 (en) * | 2008-01-03 | 2010-12-23 | Samsung Electronics Co., Ltd. | Memory device and error control codes decoding method |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0664920B2 (ja) * | 1989-10-20 | 1994-08-22 | 株式会社東芝 | 不揮発性メモリ |
US5218569A (en) * | 1991-02-08 | 1993-06-08 | Banks Gerald J | Electrically alterable non-volatile memory with n-bits per memory cell |
US6259627B1 (en) * | 2000-01-27 | 2001-07-10 | Multi Level Memory Technology | Read and write operations using constant row line voltage and variable column line load |
US7069377B2 (en) * | 2003-05-08 | 2006-06-27 | Micron Technology, Inc. | Scratch control memory array in a flash memory device |
US7009905B2 (en) * | 2003-12-23 | 2006-03-07 | International Business Machines Corporation | Method and apparatus to reduce bias temperature instability (BTI) effects |
US7164289B1 (en) * | 2005-01-21 | 2007-01-16 | Altera Corporation | Real time feedback compensation of programmable logic memory |
US7206230B2 (en) | 2005-04-01 | 2007-04-17 | Sandisk Corporation | Use of data latches in cache operations of non-volatile memories |
US7954037B2 (en) | 2005-10-25 | 2011-05-31 | Sandisk Il Ltd | Method for recovering from errors in flash memory |
US7450425B2 (en) * | 2006-08-30 | 2008-11-11 | Micron Technology, Inc. | Non-volatile memory cell read failure reduction |
JP4791912B2 (ja) * | 2006-08-31 | 2011-10-12 | 株式会社東芝 | 不揮発性半導体記憶装置及び不揮発性記憶システム |
WO2008053472A2 (en) | 2006-10-30 | 2008-05-08 | Anobit Technologies Ltd. | Reading memory cells using multiple thresholds |
US7904788B2 (en) | 2006-11-03 | 2011-03-08 | Sandisk Corporation | Methods of varying read threshold voltage in nonvolatile memory |
US7558109B2 (en) | 2006-11-03 | 2009-07-07 | Sandisk Corporation | Nonvolatile memory with variable read threshold |
US7903468B2 (en) | 2007-04-23 | 2011-03-08 | Ramot At Telaviv University Ltd. | Adaptive dynamic reading of flash memories |
KR100837282B1 (ko) | 2007-06-14 | 2008-06-12 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템,그것의 프로그램 방법 및 읽기 방법 |
KR100891005B1 (ko) | 2007-06-28 | 2009-03-31 | 삼성전자주식회사 | 고온 스트레스로 인한 읽기 마진의 감소를 보상하기 위한플래시 메모리 장치 및 그것의 읽기 전압 조정 방법 |
JP4564521B2 (ja) * | 2007-09-06 | 2010-10-20 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR101434405B1 (ko) * | 2008-02-20 | 2014-08-29 | 삼성전자주식회사 | 메모리 장치 및 메모리 데이터 읽기 방법 |
US7957187B2 (en) | 2008-05-09 | 2011-06-07 | Sandisk Corporation | Dynamic and adaptive optimization of read compare levels based on memory cell threshold voltage distribution |
KR101391362B1 (ko) * | 2008-07-23 | 2014-05-07 | 삼성전자주식회사 | 읽기 전압 레벨이 설정가능한 플래시 메모리 시스템 및읽기 전압 레벨의 설정방법 |
US8223551B2 (en) | 2009-02-19 | 2012-07-17 | Micron Technology, Inc. | Soft landing for desired program threshold voltage |
KR101574208B1 (ko) * | 2009-03-31 | 2015-12-07 | 삼성전자주식회사 | 불휘발성 메모리 장치, 그것을 포함하는 메모리 시스템, 그리고 그것의 동작 방법 |
US8327224B2 (en) * | 2009-04-16 | 2012-12-04 | Micron Technology, Inc. | Data recovery in a solid state storage system |
JP5359570B2 (ja) * | 2009-06-03 | 2013-12-04 | 富士通株式会社 | メモリ試験制御装置およびメモリ試験制御方法 |
US8072805B2 (en) | 2009-08-18 | 2011-12-06 | Skymedi Corporation | Method and system of finding a read voltage for a flash memory |
US8451664B2 (en) | 2010-05-12 | 2013-05-28 | Micron Technology, Inc. | Determining and using soft data in memory devices and systems |
-
2011
- 2011-03-14 US US13/047,555 patent/US8631288B2/en active Active
-
2012
- 2012-03-12 EP EP12758086.8A patent/EP2686850B1/en active Active
- 2012-03-12 JP JP2013558084A patent/JP5732147B2/ja active Active
- 2012-03-12 KR KR1020137026573A patent/KR101630504B1/ko active IP Right Grant
- 2012-03-12 WO PCT/US2012/028745 patent/WO2012125542A1/en unknown
- 2012-03-13 TW TW101108508A patent/TWI517172B/zh active
-
2013
- 2013-12-17 US US14/109,375 patent/US9047972B2/en active Active
-
2015
- 2015-05-28 US US14/724,065 patent/US9552888B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080042593A1 (en) * | 2004-11-10 | 2008-02-21 | Minebea Co., Ltd. | Multiple Discharge Lamp Lighting Apparatus |
JP2008016092A (ja) * | 2006-07-04 | 2008-01-24 | Toshiba Corp | 不揮発性半導体記憶システム |
JP2008034065A (ja) * | 2006-07-31 | 2008-02-14 | Toshiba Corp | 半導体記憶装置 |
JP2009016028A (ja) * | 2007-06-28 | 2009-01-22 | Samsung Electronics Co Ltd | 変更された読み出し電圧を用いるマルチレベルセルを含む不揮発性メモリ装置及びシステム、並びにその動作方法 |
WO2010147246A1 (en) * | 2008-01-03 | 2010-12-23 | Samsung Electronics Co., Ltd. | Memory device and error control codes decoding method |
Also Published As
Publication number | Publication date |
---|---|
TW201243856A (en) | 2012-11-01 |
US9552888B2 (en) | 2017-01-24 |
EP2686850A1 (en) | 2014-01-22 |
US20150262695A1 (en) | 2015-09-17 |
US20120240011A1 (en) | 2012-09-20 |
US20140189465A1 (en) | 2014-07-03 |
EP2686850A4 (en) | 2015-01-28 |
WO2012125542A1 (en) | 2012-09-20 |
CN103493139A (zh) | 2014-01-01 |
JP5732147B2 (ja) | 2015-06-10 |
TWI517172B (zh) | 2016-01-11 |
US9047972B2 (en) | 2015-06-02 |
KR20130135938A (ko) | 2013-12-11 |
KR101630504B1 (ko) | 2016-06-14 |
US8631288B2 (en) | 2014-01-14 |
EP2686850B1 (en) | 2018-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5732147B2 (ja) | データセンシングのための方法、装置、およびシステム | |
US11586679B2 (en) | Proactive corrective actions in memory based on a probabilistic data structure | |
CN109196479B (zh) | 存储器中的错误校正码(ecc)操作 | |
US8386860B2 (en) | Methods of calculating compensation voltage and adjusting threshold voltage and memory apparatus and controller | |
JP6134389B2 (ja) | 誤り訂正に基づくデフォルト読み出し信号の設定 | |
TWI474330B (zh) | 用來進行記憶體存取管理之方法以及記憶裝置及其控制器 | |
KR20100012874A (ko) | 셀 당 비트가 가변하는 고체 상태 메모리 디바이스로의 에러 정정 코드의 프로그래밍 | |
US11170847B2 (en) | Determining soft data for fractional digit memory cells | |
TWI716630B (zh) | 用於以電流積分感測產生機率資訊之裝置及方法 | |
US9105359B2 (en) | Nonvolatile memory device and error correction methods thereof | |
US11961561B2 (en) | Memory device and method of operating the same | |
US10706897B2 (en) | Read threshold voltage selection | |
CN117636922A (zh) | 产生表征相对于电压分布施加的读取电压电平的元数据的存储器装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20141215 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150407 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150410 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5732147 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |