CN103493139A - 用于数据感测的方法、装置和系统 - Google Patents

用于数据感测的方法、装置和系统 Download PDF

Info

Publication number
CN103493139A
CN103493139A CN201280020630.4A CN201280020630A CN103493139A CN 103493139 A CN103493139 A CN 103493139A CN 201280020630 A CN201280020630 A CN 201280020630A CN 103493139 A CN103493139 A CN 103493139A
Authority
CN
China
Prior art keywords
data
sense operation
sensing voltage
memory cells
sensing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280020630.4A
Other languages
English (en)
Other versions
CN103493139B (zh
Inventor
马克·A·赫尔姆
乌黛·钱德拉塞卡尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN103493139A publication Critical patent/CN103493139A/zh
Application granted granted Critical
Publication of CN103493139B publication Critical patent/CN103493139B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Read Only Memory (AREA)

Abstract

本发明包含用于数据感测的方法和装置。一种此类方法包含：使用若干不同的感测电压对若干存储器单元执行若干连续感测操作；确定在所述若干连续感测操作的连续感测操作之间改变状态的所述若干存储器单元的数量；以及至少部分地基于在连续感测操作之间改变状态的所述若干存储器单元的所确定的数量确定是否输出对应于所述若干连续感测操作中的一者的硬数据。

Description

用于数据感测的方法、装置和系统
技术领域
本发明一股涉及半导体存储器装置、方法和系统，且更明确地说，涉及用于数据感测的方法、装置和系统。
背景技术
通常提供存储器装置作为计算机或其它电子装置中的内部半导体集成电路和/或外部可拆卸式装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、相变随机存取存储器(PCRAM)以及快闪存储器等。
快闪存储器装置可作为易失性存储器和非易失性存储器用于广泛范围的电子应用。快闪存储器装置通常使用允许高存储器密度、高可靠性和低功耗的单晶体管存储器单元。快闪存储器的用途包含用于固态硬盘(SSD)、个人计算机、个人数字助理(PDA)、数字相机、蜂窝电话、便携式音乐播放器(例如，MP3播放器)及电影播放器以及其它电子装置的存储器。例如程序代码、用户数据和/或系统数据(例如基本输入/输出系统(BIOS))等数据通常存储在快闪存储器装置中。
两种常见类型的快闪存储器阵列架构是“与非(NAND)”和“或非(NOR)”架构，对于其中布置每一者的基本存储器单元配置的逻辑形式是如此命名的。NAND阵列架构将其存储器单元阵列布置成矩阵，以使得阵列的“行”中的每一存储器单元的控制栅极耦合到(且在一些情况中，形成)存取线，存取线在此项技术中通常被称为“字线”。然而，每一存储器单元并非通过其漏极直接耦合到数据线(数据线在此项技术中通常被称为数字线，例如，位线)。替代地，阵列的存储器单元在共同源极与数据线之间以源极到漏极方式串联耦合在一起，其中共同耦合到特定数据线的存储器单元被称为“列”。
可将NAND阵列架构中的存储器单元编程为目标(例如，所要)状态。举例来说，可将电荷置于存储器单元的电荷存储结构上或可从所述电荷存储结构移除电荷，以将单元置于若干编程状态中的一者中。举例来说，单层式单元(SLC)可表示两种状态，例如，1或0。快闪存储器单元还可存储两种以上状态，例如，1111、0111、0011、1011、1001、0001、0101、1101、1100、0100、0000、1000、1010、0010、0110及1110。此类单元可被称为多层式单元(MLC)。MLC可在不增加存储器单元的数目的情况下允许较高密度的存储器的制造，这是因为每一单元可表示一个以上数字，例如，一个以上位。举例来说，能够表示四个数字的单元可具有十六种编程状态。
感测操作(例如，读取和/或程序验证操作)可使用感测电压来确定快闪存储器单元的状态。然而，若干机制(例如读取扰动、编程扰动和/或电荷损耗(例如，电荷泄漏)等)可导致存储器单元的电荷存储结构上的所存储的电荷(例如，阈值电压(Vt))改变。由于所存储的电荷的改变，先前使用的感测电压(例如，在发生所存储的电荷的改变之前所使用的感测电压)可能不再提供存储器单元的准确和/或可靠感测。即，先前使用的感测电压在于后续感测操作期间使用时可导致存储器单元的错误感测。举例来说，先前感测电压的使用可导致确定：存储器单元处于除目标状态以外的状态(例如，不同于对单元编程的目标状态的状态)中。
发明内容
附图说明
图1是根据本发明的一个或一个以上实施例的包含至少一个存储器系统的计算系统的功能框图。
图2说明根据本发明的一个或一个以上实施例的表示若干阈值电压分布和感测电压的曲线图。
图3说明根据本发明的一个或一个以上实施例的表示若干阈值电压分布和感测电压的曲线图。
具体实施方式
本发明包含用于数据感测的方法、装置和系统。一种此类方法包含：使用若干不同的感测信号对若干存储器单元执行若干感测操作；确定在感测操作之间改变所感测状态的存储器单元的数量；以及至少部分地基于在感测操作之间改变所感测状态的若干存储器单元的所确定的数量确定是输出与若干单元相关联的第一数据还是输出与若干单元相关联的第二数据。
一个或一个以上实施例可包含：确定在改变状态的若干感测操作中的一者与若干感测操作中的另一者之间改变状态的数量；以及响应于所确定的数量小于阈值的确定而输出第一数据，其中第一数据对应于在感测操作中的一者期间所感测的数据或在感测操作中的另一者期间所感测的数据。一个或一个以上实施例还可包含在存储器单元的所确定的数量大于阈值的情况下输出第二数据。
在一个或一个以上实施例中，第一数据可仅包含硬数据或硬数据和第一量的软数据，且第二数据可包含硬数据、软数据或硬数据和第二量的软数据。
如本文将进一步描述，与存储器单元相关联的软数据可指示(例如)存储器单元的阈值电压(Vt)在表示对存储器单元编程的目标状态的Vt分布中的位置。另外，如本文将进一步描述，软数据可指示存储器单元的Vt是否对应于对存储器单元编程的目标状态的概率。对比来说，对应于存储器单元的实际数据状态的数据可被称为硬数据，如本文将进一步描述。
在本发明的一个或一个以上实施例中，仅在需要高级错误校正码(ECC)来校正从若干存储器单元读取的数据时，才可将软数据从存储器装置提供到存储器装置外部的控制器。举例来说，根据本文描述的实施例，如果连续读取导致所确定数量的位可经由常规ECC(例如，无软数据)校正，那么将与若干存储器单元相关联的硬数据提供给外部控制器且不将与若干存储器单元相关联的软数据提供给外部控制器。在一些先前的方法中，在每次读取之后将硬数据和软数据提供给控制器。其它方法仅提供硬数据，以致高级ECC不能够使用，高级ECC较不可靠，例如，存在更多的数据错误以致无法使用常规ECC来校正数据。
在本发明的以下详细描述中，参考形成本发明的一部分的附图，且在附图中通过说明的方式展示可如何实践本发明的若干实施例。对这些实施例进行足够详细的描述以使得一股所属领域的技术人员能够实践本发明的实施例，且应理解，可使用其它实施例且可在不脱离本发明的范围的情况下作出过程、电和/或结构改变。
如本文所使用，“若干”事物可指代一个或一个以上此类事物。举例来说，若干存储器装置可指代一个或一个以上存储器装置。另外，如本文所使用的特别关于图式中的参考数字的指示符“N”和“M”指示本发明的若干实施例可包含如此指定的若干特定特征。
本文的图遵循编号惯例，其中第一数字对应于绘制图编号且剩余数字识别图式中的元件或组件。可通过使用类似数字来识别不同图之间的类似元件或组件。举例来说，100可参考图1中的元件“00”，且类似元件可参考为图3中的300。应了解，可添加、交换和/或消除本文中的各种实施例中展示的元件以便提供本发明的若干额外实施例。另外，应了解，图中提供的元件的比例和相对尺度意在说明本发明的实施例，且不应被视为限制性意义。
图1是根据本发明的一个或一个以上实施例的包含至少一个存储器系统104的计算系统100的功能框图。在图1中说明的实施例中，存储器系统104可包含控制器108和一个或一个以上存储器装置110-1、...、110-N。在此实例中，控制器108在一个或一个以上存储器装置110-1、...、110-N外部。存储器装置110-1、...、110-N可为存储器系统(例如，为格式化为存储器装置的文件系统)提供存储容量。控制器108可包含控制电路，例如，硬件、固件和/或软件。在一个或一个以上实施例中，控制器108可为耦合到包含物理接口和存储器装置110-1、...、110-N的印刷电路板的专用集成电路(ASIC)。
控制器108可包含错误校正码(ECC)组件112。ECC组件112可包含硬件、固件和/或软件，且可对数据执行ECC操作(例如)以校正数据中的错误。举例来说，可通过ECC校正归因于阈值电压移位而产生的存储器单元的状态的错误。ECC操作可包含用于仅基于硬数据来校正错误的常规ECC操作及可使用软数据来校正错误的高级ECC操作。是否使用常规ECC和/或高级ECC可取决于错误的单元的数目(例如，错误位的数量)。存储器装置110-1、...、110-N可包含计数失败位电路114-1、...、114-N。计数失败位电路114-1、...、114-N可用来确定在使用第一感测电压对若干存储器单元执行的第一感测操作与使用第二感测电压对若干存储器单元执行的第二感测操作之间改变状态(例如，从状态0改变为状态1)的存储器单元的数量。如通过计数失败位电路114-1、...、114-N确定的在连续感测操作之间改变状态的存储器单元的数量可用来确定输出第一数据(例如，仅硬数据或硬数据和第一量的软数据)还是第二数据(例如，硬数据、软数据或硬数据和第二量的软数据)。
如图1中所说明，主机102可耦合到存储器系统104。主机102可为膝上型计算机、个人计算机、数码相机、数字记录和播放装置、移动电话、PDA、存储卡读取器、接口集线器以及其它主机系统，且可包含存储器存取装置(例如，处理器)。一股所属领域的技术人员应了解，“处理器”可指一个或一个以上处理器，例如并行处理系统、若干协处理器等。
在一个或一个以上实施例中，物理主机接口可为标准化接口的形式。举例来说，当存储器系统104在计算系统100中用于数据存储时，物理主机接口可为串行高级技术附接(SATA)、外围组件互连高速(PCIe)或通用串行总线(USB)以及其它连接器和接口。然而，一股来说，物理主机接口可提供用于在存储器系统104与具有用于物理主机接口的兼容接收器的主机102之间传递控制、地址、数据及其它信号的接口。
控制器108可与存储器装置110-1、...、110-N通信以读取、写入及擦除数据以及进行其它操作。控制器108可具有可为一个或一个以上集成电路和/或离散组件的电路。存储器控制器可选择性地耦合存储器装置110-1、...、110-N的I/O连接(图1中未展示)以在适当时间于适当I/O连接处接收适当信号。类似地，主机102与存储器系统104之间的通信协议可与存取存储器装置110-1、...、110-N所需要的协议不同。控制器108可接着将从主机接收的命令转译为适当命令以实现对存储器装置110-1、...、110-N的所要存取。
存储器装置110-1、...、110-N可包含一个或一个以上存储器单元阵列(例如，非易失性存储器单元)。举例来说，阵列可为具有NAND架构的快闪存储器阵列。实施例并不限于特定类型的存储器装置。举例来说，存储器装置可包含RAM、ROM、DRAM、SDRAM、PCRAM、PRAM，及快闪存储器等。
存储器装置110-1、...、110-N可包含可进行分组的若干存储器单元。如本文所使用，群组可包含一个或一个以上存储器单元，例如页面、块、平面、裸片、整个阵列或存储器单元的其它群组。举例来说，一些存储器阵列可包含构成存储器单元的块的若干存储器单元页面。若干块可包含在存储器单元平面中。若干存储器单元平面可包含在裸片上。作为实例，128GB存储器装置每一页面可包含4314个字节数据，每一块可包含128个页面，每一平面可包含2048个块，且每一装置可包含16个平面。
在存储器装置中，物理页面可指写入和/或读取的单位(例如，一起写入和/或读取或作为存储器单元的功能群组的若干存储器单元)。可用单独写入和/或读取操作写入和/或读取偶数页面和奇数页面。对于包含多层式单元(MLC)的实施例来说，在逻辑上可将物理页面分为(例如)上层数据页面和下层数据页面。举例来说，一个存储器单元可为上层数据页面贡献一个或一个以上位且为下层数据页面贡献一个或一个以上位。因此，因为逻辑上层页面和逻辑下层页面均为相同物理页面的部分，所以上层数据页面和下层数据页面可作为一个写入和/或读取操作的部分来写入和/或读取。
图1的实施例可包含额外电路，额外电路未进行说明以免混淆本发明的实施例。举例来说，存储器系统104可包含地址电路以锁存经由I/O连接通过I/O电路提供的地址信号。可接收地址信号并通过行解码器和列解码器对地址信号解码以存取存储器装置110-1、...、110-N。所属领域的技术人员应了解，地址输入连接的数目可取决于存储器装置110-1、...、110-N的密度和架构。
一股来说，控制器108负责将从主机102(例如，从PCIe总线)接收的命令包转换为用于主机-存储器转译电路的命令指令，以及将存储器响应转换为主机系统命令以传输到请求主机。
在一个或一个以上实施例中，可一次一个页面地将数据写入存储器装置。存储器装置中的每一页面可具有若干物理扇区，且每一物理扇区可与LBA相关联。作为实例，物理页面可具有8个数据物理扇区。然而，实施例并不限于每一物理页面具有特定数目个物理扇区。
图2说明根据本发明的一个或一个以上实施例的表示若干阈值电压分布和感测电压的曲线图。图2中展示的实例表示一位(例如，两状态)存储器单元。然而，本发明的实施例并不限于一位存储器单元的此实例。
如图2中所示，阈值电压(Vt)分布220和221分别表示可对存储器单元编程的两种状态(例如，L0和L1)。状态L0可对应于数据0且状态L1可对应于数据1。然而，实施例并不限于这些数据分配。曲线222可表示Vt分布220和221的总和。
Vt分布220和221可表示被编程为对应状态的存储器单元的数目，其中平均来说，Vt分布曲线的高度指示被编程为Vt分布内的特定电压的存储器单元的数目。Vt分布曲线的宽度指示表示特定状态的电压范围，例如，针对L0的Vt分布曲线220的宽度表示对应于数据0的电压范围。
图2中说明若干感测电压。此类感测电压可包含程序验证电压和/或读取电压以及其它感测电压。在图2中说明的实例中，电压电平223-1(R1)、223-2(R2)和223-3(R3)表示可用于在感测操作期间区分状态L0与L1的感测电压(例如，读取电压)。在对NAND串的所选定的存储器单元执行的感测操作中，可用通过电压对所述串的未选定的存储器单元加偏压以使其处于传导状态中。
归因于若干机制，存储器单元的所感测状态可随时间改变(例如，移位)。举例来说，存储器单元的电荷存储结构(例如，浮动栅极)可随时间损耗电荷。此电荷损耗可导致单元的Vt改变(例如，降低)。另外，随着存储器单元随时间经历编程和/或感测操作，编程扰动和/或读取扰动机制可导致单元的Vt改变(例如，增加)。如一股所属领域的技术人员将了解，其它机制也可导致存储器单元的所感测状态随时间改变。
在一些情况中，Vt改变可变更存储器单元的所感测状态。举例来说，如果存储器单元被编程为目标状态L1(例如，数据1)，那么电荷损耗可导致存储器单元的Vt降低到小于R3的电平，或可能降低到对应于状态L0(例如，数据0)的Vt分布220内的电平。
因此，此Vt改变可导致在使用图2中说明的感测电压(例如，读取电压R1、R2和R3)对存储器单元执行的感测操作期间感测错误数据。举例来说，使用图2中说明的感测电压执行感测操作可导致存储器单元表示除对单元编程的目标状态之外的状态的确定。举例来说，对被编程为目标状态L1且已经历电荷损耗的存储器单元执行的感测操作在读取电压R3用于感测操作中的情况下可感测单元的状态为L0。即，使用读取电压R3可导致经编程以存储数据1的单元被错误地感测为存储数据0。
因而，在于发生Vt改变之前执行的感测操作期间使用的感测电压可能不再提供已经历Vt改变(例如，电荷损耗)的存储器单元的准确和/或可靠的感测。因此，确定与存储器单元相关联的硬数据和/或软数据以解决Vt分布中的Vt改变可为有利的。
如图2中所说明，可使用读取电压R1和读取电压R2读取存储器单元的数目。存储器装置上的计数失败位电路可用来确定在使用读取电压R1与读取电压R2的连续读取操作之间改变状态的存储器单元224-1的数量(C12)。在连续读取操作之间改变状态的存储器单元的数量(例如，C12)可用来近似表示单元的数目对阈值电压的一阶导数的曲线的局部最小值。表示单元的数目对阈值电压的一阶导数的曲线的局部最小值可用来确定使在再次读取时将改变状态的单元的数目最小化的感测信号(例如，较高或较低感测电压)。
在一个或一个以上实施例中，可将存储器单元的数量C12与可经由常规ECC校正的存储器单元的阈值数量进行比较。如果存储器单元的数量C12小于或等于可经由常规ECC校正的存储器单元的阈值数量，那么将对应于R1或R2下的读取的数据作为与存储器单元相关联的硬数据输出到外部控制器。由于存储器单元的数量低于阈值，因此ECC组件(例如，ECC组件112)可校正数据内的错误位。
如果存储器单元的数量C12大于可经由常规ECC校正的存储器单元的阈值数量，那么使用读取电压R3执行另一读取。存储器装置上的计数失败位电路可用来确定在使用读取电压R2与读取电压R3的读取操作之间改变状态的存储器单元224-2的数量(C23)。如果存储器单元的数量C23小于或等于可经由常规ECC校正的存储器单元的阈值数量，那么将对应于R2或R3下的读取的数据作为与存储器单元相关联的硬数据输出到外部控制器。
在一个或一个以上实施例中，如果在使用两个读取电压的连续读取操作之间改变状态的存储器单元的数量大于可经由常规ECC校正的存储器单元的阈值数量，那么使用不同的读取电压执行另一读取，直到在使用不同读取电压的两个连续读取操作之间改变状态的存储器单元的数量小于或等于可经由常规ECC校正的存储器单元的阈值数量为止。
在一个或一个以上实施例中，如果在使用两个读取电压的连续读取操作之间改变状态的存储器单元的数量为零(例如，无存储器单元改变状态)，那么将对应于两个读取电压中的一者的数据作为与存储器单元相关联的硬数据输出到控制器。
在一个或一个以上实施例中，可将在使用两个读取电压的连续读取操作之间改变状态的存储器单元的数量和/或对应于用于确定数据的状态的读取电压的数据存储在存储器装置上，例如装置的高速缓冲存储器中。可将在使用两个读取电压的连续读取操作之间改变状态的存储器单元的数量和对应于用于确定数据的状态的读取电压的数据存储在存储器装置上，直到对应于读取电压中的一者的数据被作为与存储器单元相关联的硬数据输出到外部控制器为止。
图3说明根据本发明的一个或一个以上实施例的表示若干阈值电压分布和感测信号的曲线图。图3中所展示的实例表示一位(例如，两状态)存储器单元。然而，如一股所属领域的技术人员将了解，本发明的实施例并不限于一位存储器单元的此实例。
如图3中所展示，阈值电压(Vt)分布325和326分别表示可对存储器单元编程的两种状态(例如，L0和L1)。状态L0可对应于数据0且状态L1可对应于数据1。然而，实施例并不限于这些数据分配。曲线327可表示Vt分布325与326的总和。
图3中说明若干感测电压。此类感测电压可包含程序验证电压和/或读取电压以及其它感测电压。在图3中说明的实例中，电压电平328-1(R1)、328-2(R2)、328-3(R3)、328-4(R4)及328-5(R5)表示可用于在感测操作期间区分状态L0与L1的感测电压(例如，读取电压)。读取电压R1、R2、R3、R4及R5可相隔小于200mV的相等增量(例如，R1是1.0V，R2是1.1V，R3是1.2V，R4是1.3V，且R5是1.4V)。然而，实施例并不限于使用相隔相等增量和/或相隔小于200mV的增量的感测电压。
如图3中所说明且如下文所述，读取电压和计数失败位电路可用来确定与存储器单元相关联的硬数据和/或软数据以解决(例如)Vt分布中的Vt改变。可针对每一读取将与存储器单元相关联的硬数据和/或软数据存储在存储器装置中(例如，存储器装置中的高速缓冲存储器中)，且接着在确定是仅输出(例如)硬数据(其中可使用常规ECC操作来校正错误)还是输出(例如)硬数据和软数据(其中可使用更高级ECC操作来校正错误)时，将其发送到外部控制器。可使用读取电压R1和读取电压R2读取若干存储器单元。存储器装置上的计数失败位电路可用来确定在使用读取电压R1和读取电压R2的连续读取操作之间改变状态的存储器单元329-1的数量(C12)。
在一个或一个以上实施例中，可将在电压R1和读取电压R2下的连续读取操作之间改变状态的存储器单元的数量C12与可经由常规ECC校正的存储器单元的阈值数量进行比较。如果存储器单元的数量C12小于或等于可经由常规ECC校正的存储器单元的阈值数量，那么将对应于R1或R2下的读取的数据作为与存储器单元相关联的硬数据输出到外部控制器。
如果存储器单元的数量C12大于可经由常规ECC校正的存储器单元的阈值数量，那么使用读取电压R3执行另一读取。存储器装置上的计数失败位电路可用来确定在读取电压R2与读取电压R3下的连续读取操作之间改变状态的存储器单元329-2的数量(C23)。如果存储器单元的数量C23小于或等于可经由常规ECC校正的存储器单元的阈值数量，那么将对应于R2或R3下的读取的数据作为与存储器单元相关联的硬数据输出到外部控制器。
如果存储器单元的数量C23大于可经由常规ECC校正的存储器单元的阈值数量，那么使用读取电压R4执行另一读取。存储器装置上的计数失败位电路可用来确定在读取电压R3与读取电压R4下的连续读取操作之间改变状态的存储器单元329-3的数量(C34)。如果存储器单元的数量C34小于或等于可经由常规ECC校正的存储器单元的阈值数量，那么将对应于R3或R4下的读取的数据作为与存储器单元相关联的硬数据输出到外部控制器。
如果存储器单元的数量C34大于可经由常规ECC校正的存储器单元的阈值数量，那么使用读取电压R5执行另一读取。存储器装置上的计数失败位电路可用来确定在读取电压R4与读取电压R5下的连续读取操作之间改变状态的存储器单元329-4的数量(C45)。如果存储器单元的数量C45小于或等于可经由常规ECC校正的存储器单元的阈值数量，那么将对应于R4或R5下的读取的数据作为与存储器单元相关联的硬数据输出到外部控制器。
如果存储器单元的数量C45仍大于可经由常规ECC校正的存储器单元的阈值数量，那么可将对应于与改变状态的存储器单元的最低数量相关联的读取操作中的一者的数据作为与存储器单元相关联的硬数据输出到外部控制器。举例来说，可将对应于R3的数据作为与存储器单元相关联的硬数据输出到外部控制器。可将对应于剩余读取中的一者或一者以上的数据作为与存储器单元相关联的软数据输出到外部控制器。举例来说，可将对应于R1、R2、R4和/或R5下的读取的数据作为与存储器单元相关联的软数据输出到外部控制器。软数据可由外部控制器用来执行高级ECC操作。
在一个或一个以上实施例中，可执行若干读取操作(例如，5个读取操作)，且可确定在连续读取操作之间改变状态的存储器单元的若干数量。可将在连续读取操作之间改变状态的存储器单元的数量与可经由常规ECC校正的阈值数量进行比较和/或与在读取操作之间改变状态的存储器单元的先前所确定的数量进行比较。如上所述，可经由此比较作出基于读取电压输出与存储器单元相关联的硬数据和/或软数据(例如，仅硬数据或硬数据和软数据)的确定。
因而，在本发明的一个或一个以上实施例中，例如仅在使用高级ECC或可能需要高级ECC来校正从若干存储器单元读取的数据时，可将软数据从存储器装置选择性地提供给存储器装置外部的控制器。举例来说，根据本文描述的实施例，如果连续读取导致所确定的数量个位可经由常规ECC(例如，无软数据)校正，那么不必将与若干存储器单元相关联的软数据提供给外部控制器。
本发明包含用于数据感测的方法和装置。一种此类方法包含：使用若干不同感测电压对若干存储器单元执行若干连续感测操作；确定在若干连续感测操作的连续感测操作之间改变状态的若干存储器单元的数量；以及至少部分地基于在连续感测操作之间改变状态的若干存储器单元的所确定的数量确定是否输出对应于若干连续感测操作中的一者的硬数据。
尽管本文已说明并描述特定实施例，但是一股所属领域的技术人员应了解，可用经计算以实现相同结果的布置替代所展示的特定实施例。本发明意欲涵盖本发明的若干实施例的调适或变化。应理解，上述描述是以说明性方式而非限制性方式进行。一股所属领域的技术人员在审阅上述描述之后将显而易见上述实施例的组合及本文未特定描述的其它实施例。本发明的若干实施例的范围包含其中使用上述结构和方法的其它应用。因此，应参考所附权利要求书以及授权此类权利要求的等效物的全范围来确定本发明的若干实施例的范围。
在前述“具体实施方式”中，出于简化本发明的目的而将一些特征一起分组在单个实施例中。本发明的此方法不应被解释为反映本发明的所揭示的实施例必须使用比每一权利要求中明确引用的特征多的特征的意图。确切地说，正如所附权利要求书所反映，本发明标的物在于单个所揭示的实施例的少于全部的特征。因此，由此将所附权利要求书并入“具体实施方式”中，其中每一权利要求坚持其自身作为单独实施例。

Claims (38)

1.一种用于感测数据的方法，其包括：
使用若干不同感测信号对若干存储器单元执行若干感测操作；
确定在所述感测操作之间改变所感测状态的所述存储器单元的数量；以及
至少部分地基于在所述感测操作之间改变所感测状态的所述若干存储器单元的所述所确定的数量，确定输出与所述若干存储器单元相关联的第一数据还是输出与所述若干存储器单元相关联的第二数据。
2.根据权利要求1所述的方法，其中确定数量包括确定在改变状态的所述若干感测操作中的一者与所述若干感测操作中的另一者之间改变状态的数量，且进一步包含响应于所述所确定的数量小于阈值的确定而输出所述第一数据，其中所述第一数据对应于在所述感测操作中的所述一者期间所感测的数据或在所述感测操作中的所述另一者期间所感测的数据。
3.根据权利要求2所述的方法，其包含在所述存储器单元的所述所确定的数量大于所述阈值的情况下输出所述第二数据。
4.根据权利要求1到3中任一权利要求所述的方法，其中对所述若干存储器单元执行所述若干感测操作包含用增量小于200mV的若干不同感测电压感测所述存储器单元。
5.根据权利要求1到3中任一权利要求所述的方法，其中对所述若干存储器单元执行所述若干感测操作包含用在所述若干不同感测电压之间具有相等增量的感测电压进行感测。
6.根据权利要求2所述的方法，其中输出所述第一数据包括将硬数据输出到外部控制器。
7.根据权利要求3所述的方法，其中输出所述第二数据包含将软数据输出到使用所述软数据执行高级错误校正码ECC操作的外部控制器。
8.根据权利要求3所述的方法，其进一步包括使用高级ECC以用所述第二数据校正所述第一数据。
9.根据权利要求3所述的方法，其中所述方法进一步包含在输出所述第二数据之前将所述第二数据存储在包含所述存储器单元的存储器装置中。
10.根据权利要求2所述的方法，其进一步包括使用常规ECC来校正所述第一数据。
11.一种用于感测数据的方法，其包括：
确定在第一感测电压下感测若干存储器单元与在第二感测电压下感测所述若干存储器单元之间从第一状态改变为第二状态的存储器单元的第一数量；
确定在所述第二感测电压下感测所述若干存储器单元与在第三感测电压下感测所述若干存储器单元之间从所述第一状态改变为所述第二状态的存储器单元的第二数量；以及
在存储器单元的所述第二数量大于存储器单元的所述第一数量时，输出对应于所述第一感测电压或所述第二感测电压的硬数据以及对应于所述第一感测电压或所述第二感测电压中的另一者和/或所述第三感测电压的软数据。
12.根据权利要求11所述的方法，其中所述方法进一步包含确定在所述第三感测电压下感测所述若干存储器单元与在第四感测电压下感测所述若干存储器单元之间从所述第一状态改变为所述第二状态的存储器单元的第三数量；以及
确定在所述第四感测电压下感测所述若干存储器单元与在第五感测电压下感测所述若干存储器单元之间从所述第一状态改变为所述第二状态的存储器单元的第四数量，其中输出对应于所述第一感测电压或所述第二感测电压的硬数据进一步包含在第三数量和所述第四数量也大于所述第一数量时，输出对应于所述第一感测电压或所述第二感测电压的所述硬数据。
13.根据权利要求12所述的方法，其中输出所述软数据也包含输出对应于所述第四感测电压和/或所述第五感测电压的软数据。
14.根据权利要求11到13中任一权利要求所述的方法，其中输出硬数据和软数据包含将硬数据和软数据输出到外部控制器。
15.根据权利要求11到13中任一权利要求所述的方法，其进一步包含使用高级ECC操作以使用软数据校正所述硬数据。
16.一种用于感测数据的方法，其包括：
使用第一感测电压执行第一感测操作以确定若干存储器单元中的每一者的状态；
使用第二感测电压执行第二感测操作以确定所述若干存储器单元中的每一者的所述状态；
确定所确定的状态在所述第一感测操作与所述第二感测操作之间改变的所述若干存储器单元的第一数量；
响应于所述若干单元的所述所确定的第一数量超过阈值数量：
对所述若干存储器单元执行第三感测操作；以及
确定所确定的状态在所述第二感测操作与所述第三感测操作之间改变的所述若干存储器单元的第二数量；以及
响应于所述若干单元的所述所确定的第一数量未超过所述阈值数量，仅输出对应于所述第一感测操作或所述第二感测操作中的一者的硬数据。
17.根据权利要求16所述的方法，其包含：
响应于所述若干单元的所述所确定的第二数量超过所述阈值数量：
对所述若干存储器单元执行第四感测操作；以及
确定所确定的状态在所述第三感测操作与所述第四感测操作之间改变的所述若干存储器单元的第三数量；以及
响应于所述若干单元的所述所确定的第二数量未超过所述阈值数量，仅输出对应于所述第二感测操作或所述第三感测操作中的一者的硬数据。
18.根据权利要求17所述的方法，响应于所述若干单元的所述所确定的第三数量超过所述阈值数量：
对所述若干存储器单元执行第五感测操作；以及
确定所确定的状态在所述第四感测操作与所述第五感测操作之间改变的所述若干存储器单元的第四数量；以及
响应于所述若干单元的所述所确定的第三数量未超过所述阈值数量，仅输出对应于所述第三感测操作或所述第四感测操作中的一者的硬数据。
19.根据权利要求18所述的方法，响应于所述若干单元的所述所确定的第四数量超过所述阈值数量：
输出对应于所述感测操作中的一者的硬数据，所述感测操作中的所述一者对应于所述第一数量、所述第二数量、所述第三数量及所述第四数量中的最小者。
20.根据权利要求18所述的方法，响应于所述若干单元的所述所确定的第四数量超过所述阈值数量：
输出对应于所述感测操作中的至少一者而非对应于所述硬数据的所述感测操作的软数据。
21.根据权利要求16所述的方法，其中所述阈值数量对应于可通过第一类型的ECC操作校正的所述存储器单元的数量，且其中需要第二类型的ECC操作来校正超过所述阈值数量的单元的数量。
22.一种装置，其包括：
存储器单元阵列；以及
电路，其耦合到所述阵列且经配置以：
确定在对若干存储器单元执行的若干连续感测操作的感测操作之间改变状态的所述阵列的所述若干所述存储器单元的数量；以及
至少部分地响应于所述所确定的数量而输出与所述若干单元相关联的第一数据或与所述若干单元相关联的第二数据。
23.根据权利要求22所述的装置，其中所述电路经配置以输出对应于所述若干连续感测操作而非所述若干连续感测操作中的一者的软数据。
24.根据权利要求23所述的装置，其中所述软数据对应于包含围绕来自对应于所述硬数据的所述感测操作的所述感测电压增量相等的感测电压的所述若干连续感测操作。
25.根据权利要求23所述的装置，其中所述硬数据和所述软数据被输出到与所述存储器装置相关联的外部控制器。
26.根据权利要求22到25中任一权利要求所述的装置，其中当可通过常规ECC校正数据时，输出所述硬数据。
27.根据权利要求23所述的装置，其中当可通过高级ECC校正数据时，输出所述软数据。
28.一种装置，其包括：
存储器单元阵列；以及
电路，其耦合到所述阵列且经配置以：
确定在第一感测电压和第二感测电压下感测若干存储器单元时从第一状态改变为第二状态的存储器单元的第一数量；
确定在所述第二感测电压和第三感测电压下感测所述若干存储器单元时从所述第一状态改变为所述第二状态的存储器单元的第二数量；
确定在所述第三感测电压和第四感测电压下感测所述若干存储器单元时从所述第一状态改变为所述第二状态的存储器单元的第三数量；以及
确定在所述第四感测电压和第五感测电压下感测所述若干存储器单元时从所述第一状态改变为所述第二状态的存储器单元的第四数量。
29.根据权利要求28所述的装置，其中所述电路经配置以在所述第一数量、所述第二数量、所述第三数量或所述第四数量大于先前的数量时，输出对应于所述第一感测电压、所述第二感测电压、所述第三感测电压、所述第四感测电压或所述第五感测电压的硬数据。
30.根据权利要求28所述的装置，其中所述电路经配置以输出对应于所述第一感测电压、所述第二感测电压、所述第三感测电压、所述第四感测电压和/或所述第五感测电压的软数据。
31.根据权利要求30所述的装置，其中在所述软数据被输出到外部控制器之前，所述软数据存储在所述存储器单元中。
32.根据权利要求31所述的装置，其中所述软数据是由所述外部控制器在高级ECC操作中使用。
33.根据权利要求28到32中任一权利要求所述的装置，其中所述电路包含计数失败位电路。
34.一种装置，其包括：
存储器单元阵列；以及
电路，其耦合到所述阵列且经配置以：
确定所确定的状态在第一感测操作与第二感测操作之间改变的所述阵列的若干所述存储器单元的第一数量；
响应于所述若干单元的所述所确定的第一数量超过阈值数量，确定所确定的状态在所述第二感测操作与第三感测操作之间改变的所述若干存储器单元的第二数量；以及
响应于所述若干单元的所述所确定的第一数量未超过阈值数量，仅输出与所述若干存储器单元相关联的硬数据。
35.根据权利要求34所述的装置，其中所述电路经配置以使用第一感测电压执行所述第一感测操作以确定所述若干存储器单元中的每一者的所述状态，且使用第二感测电压执行所述第二感测操作以确定所述若干存储器单元中的每一者的所述状态。
36.根据权利要求35所述的装置，其中所述电路经配置以响应于所述若干单元的所述所确定的第二数量超过所述阈值数量而确定所确定的状态在所述第二感测操作与第三感测操作之间改变的所述若干存储器单元的第三数量，且响应于所述若干单元的所述所确定的第三数量超过阈值数量而确定所确定的状态在所述第四感测操作与第五感测操作之间改变的所述若干存储器单元的第四数量。
37.根据权利要求36所述的装置，其中所述电路经配置以响应于所述若干单元的所述所确定的第四数量超过所述阈值数量而输出对应于用于所述第一感测操作、所述第二感测操作、所述第三感测操作、所述第四感测操作及所述第五感测操作中的至少一者的感测电压的软数据。
38.根据权利要求37所述的装置，其中在所述软数据被输出到外部控制器之前所述软数据存储在所述存储器装置中，且其中所述软数据是由所述外部控制器在高级ECC操作中使用。
CN201280020630.4A 2011-03-14 2012-03-12 用于数据感测的方法、装置和系统 Active CN103493139B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/047,555 US8631288B2 (en) 2011-03-14 2011-03-14 Methods, devices, and systems for data sensing in a memory system
US13/047,555 2011-03-14
PCT/US2012/028745 WO2012125542A1 (en) 2011-03-14 2012-03-12 Methods, devices, and systems for data sensing

Publications (2)

Publication Number Publication Date
CN103493139A true CN103493139A (zh) 2014-01-01
CN103493139B CN103493139B (zh) 2016-11-30

Family

ID=

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109154901A (zh) * 2016-04-15 2019-01-04 美光科技公司 监测存储器中执行的错误校正操作
CN109716439A (zh) * 2016-09-16 2019-05-03 美光科技公司 用于以电流积分感测产生概率信息的设备及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101171641A (zh) * 2005-04-01 2008-04-30 桑迪士克股份有限公司 在非易失性存储器的高速缓存操作中使用数据锁存器
CN101908383A (zh) * 2009-06-03 2010-12-08 富士通株式会社 测试装置及测试方法
US20110047422A1 (en) * 2006-08-30 2011-02-24 Micron Technology, Inc. Non-volatile memory cell read failure reduction

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101171641A (zh) * 2005-04-01 2008-04-30 桑迪士克股份有限公司 在非易失性存储器的高速缓存操作中使用数据锁存器
US20110047422A1 (en) * 2006-08-30 2011-02-24 Micron Technology, Inc. Non-volatile memory cell read failure reduction
CN101908383A (zh) * 2009-06-03 2010-12-08 富士通株式会社 测试装置及测试方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109154901A (zh) * 2016-04-15 2019-01-04 美光科技公司 监测存储器中执行的错误校正操作
CN109154901B (zh) * 2016-04-15 2022-04-12 美光科技公司 监测存储器中执行的错误校正操作
CN109716439A (zh) * 2016-09-16 2019-05-03 美光科技公司 用于以电流积分感测产生概率信息的设备及方法
CN109716439B (zh) * 2016-09-16 2023-04-28 美光科技公司 用于以电流积分感测产生概率信息的设备及方法

Also Published As

Publication number Publication date
JP5732147B2 (ja) 2015-06-10
EP2686850A4 (en) 2015-01-28
EP2686850B1 (en) 2018-08-01
TWI517172B (zh) 2016-01-11
US20150262695A1 (en) 2015-09-17
KR101630504B1 (ko) 2016-06-14
US20120240011A1 (en) 2012-09-20
KR20130135938A (ko) 2013-12-11
JP2014512063A (ja) 2014-05-19
US9047972B2 (en) 2015-06-02
US8631288B2 (en) 2014-01-14
US9552888B2 (en) 2017-01-24
WO2012125542A1 (en) 2012-09-20
TW201243856A (en) 2012-11-01
EP2686850A1 (en) 2014-01-22
US20140189465A1 (en) 2014-07-03

Similar Documents

Publication Publication Date Title
TWI517172B (zh) 用於資料感測之方法、裝置及系統
EP2106587B1 (en) Programming management data for nand memories
CN109564532B (zh) 包括存储器的设备及用于操作存储器的方法
US8375257B2 (en) ECC control circuits, multi-channel memory systems including the same, and related methods of operation
US10186325B2 (en) Method and apparatus for shielded read to reduce parasitic capacitive coupling
CN102859501B (zh) 存储器装置及系统中的引导分区
US7853841B2 (en) Memory cell programming
CN111095418A (zh) 指定读取命令的读取电压偏移量的方法和装置
CN102543196B (zh) 数据读取方法、存储器储存装置及其控制器
KR20110033659A (ko) 메모리 시스템 및 그것의 동작 방법
CN103473146A (zh) 存储器控制方法、存储器控制器以及电子装置
CN102693758B (zh) 数据读取方法、存储器储存装置及其存储器控制器
US20120144267A1 (en) Data reading method, memory storage apparatus, and controller thereof
CN106445843A (zh) 使物理页面地址相关用于软判决解码
TWI651721B (zh) 解碼方法以及儲存控制器
US11620050B2 (en) Soft data compression for non-volatile memory
US9852065B1 (en) Method and apparatus for reducing data program completion overhead in NAND flash
CN102237139B (zh) 计算补偿电压与调整阀值电压方法及存储器装置与控制器
CN102890645A (zh) 存储器储存装置、存储器控制器与数据写入方法
US11961561B2 (en) Memory device and method of operating the same
CN103493139B (zh) 用于数据感测的方法、装置和系统
US20230386594A1 (en) Memory controller and operating method thereof
CN102750188B (zh) 进行存储器存取管理的方法以及存储装置及其控制器
US10229057B2 (en) Method and apparatus for avoiding bus contention after initialization failure
KR20240074701A (ko) 메모리 시스템 제어기, 메모리 및 그 동작 방법, 및 전자 디바이스

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant