CN1147694A - 用于在动态随机存取存储器的存储单元中形成电容器的方法 - Google Patents

用于在动态随机存取存储器的存储单元中形成电容器的方法 Download PDF

Info

Publication number
CN1147694A
CN1147694A CN96110030.3A CN96110030A CN1147694A CN 1147694 A CN1147694 A CN 1147694A CN 96110030 A CN96110030 A CN 96110030A CN 1147694 A CN1147694 A CN 1147694A
Authority
CN
China
Prior art keywords
film
photoresist
annular
mask
adopt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96110030.3A
Other languages
English (en)
Other versions
CN1097851C (zh
Inventor
广田俊幸
黑河智美
善家昌伸
横田和树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1147694A publication Critical patent/CN1147694A/zh
Application granted granted Critical
Publication of CN1097851C publication Critical patent/CN1097851C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种形成存储单元电容器的环形竖直延伸底电极的方法，包括：在层间绝缘体上形成导电膜；在膜上敷光致抗蚀剂材料，以形成光致抗蚀剂膜；用一掩模光刻使抗蚀剂膜构图，掩模包括透明板状基体和选择性地设在基体预定区域的相移膜，以在导电膜上形成环形竖直延伸的光致抗蚀剂图形；用环形竖直延伸的光致抗蚀剂图形作掩模，对导电膜进行各向异性蚀刻，以在该抗蚀剂图形下形成一环形竖直延伸的底电极；以及除去光致抗蚀剂图形。

Description

用于在动态随机存取存储器的 存储单元中形成电容器的方法
本发明涉及一种在动态随机存取存储器(RAM)的存储单元中形成电容器的方法。
对于提高动态RAM的集成度的要求日益增加，这里所说的动态RAM包括大量存储单元，每一存储单元包括一对晶体管和一个电容器。为满足这种要求，就需要进一步减小每一存储单元所占的面积。而每一存储单元所占面积的减小又要求减小每一存储单元中的电容器的水平面积。
另一方面，存储单元还必须具有足够大的电容量，以便存储单元具有足够强的抵抗由阿尔法(alpha)粒子产生的噪声电荷引起的软错误的能力。存储单元的电容量与夹置于构成每一存储单元的顶电极和底电极之间的介电薄膜的面积成正比。增加存储单元的电容量就需要增大夹置于顶电极和底电极之间的介电薄膜的面积。如上所述，(为提高集成度)还需要减小电容器的水平面积。
在上述情况下，对于每一存储单元中的电容器的设计而言，问题在于如何减小电容器的水平面积而增大电容器的介电薄膜的面积。已提出这样的方案，即，形成竖直延伸的底电极，例如柱(筒)形底电极，以便增大存储单元电容器的顶电极和底电极之间的介电薄膜的面积。这类方案公开于日本专利申请公开文件3-214668、4-99373、4-264767和3-232271中。
下面将参照图1A-1H描述一种典型的用于在动态RAM器件的每一存储单元中的形成带柱(筒)形底电极的电容器的传统方法。
参照图1A，在半导体衬底1的表面区域上选择性地形成场氧化膜2，从而界定了一个有源区。在由场氧化膜2界定的此有源区中的一沟道区上选择性地形成栅极氧化膜和栅极5。在半导体衬底1的表面区域上选择性地形成源和漏区3和4，源和漏区3和4在栅极5下面夹围沟道区。在此器件的整个表面上形成第一层间绝缘体6，它埋置栅极5。在第一层间绝缘体6中，选择性地形成一个位线(bit line)通孔，此位线通孔叠加在漏区4之上。在位线通孔中形成一个位线塞，它填塞位线通孔，在第一层间绝缘体6上还形成位线7。在此器件的整个表面上形成第二层间绝缘体8，它覆埋位线7。在第二层间绝缘体8上形成氮化硅膜10。在氮化硅膜上形成光致抗蚀剂膜11。光致抗蚀剂膜被构图而在源区3上面带有一个开口。氮化硅膜10形成一个开口，此开口位于光致抗蚀剂膜11的开口下面。氮化硅膜10被用作掩模而形成一接触孔9，此接触孔穿透位于源区3上面的第二层间绝缘体8、位线7和第一层间绝缘体6，从而使源区3的表面部分暴露。
参照图1B，在除去光致抗蚀剂图形11之后，在氮化硅膜10上和接触孔9中形成第一硅膜12，此硅膜填塞接触孔9。第一硅膜12掺有杂质，以增强其电导性。
参照图1C，通过化学汽相淀积方法，在第一硅膜12上形成氧化硅膜14。在氧化硅膜14上形成一层光致抗蚀剂膜，并随后使其构图而形成位于氧化硅膜14上面的光致抗蚀剂图形13。光致抗蚀剂图形13的中心与接触孔的中心是对准的。光致抗蚀剂图形13的水平尺寸大于接触孔的水平尺寸。
参照图1D，采用光致抗蚀剂图形13作掩模，选择性地蚀刻氧化硅膜14和第一硅膜12，以便氧化硅膜14和第一硅膜12仅保留位于光致抗蚀剂图形13下面和接触孔9及其周围区域上面的部分。此后，除去光致抗蚀剂图形13。
参照图1E，在此器件的整个表面上形成100-200nm厚的第二硅膜15，第二硅膜15沿氮化硅膜10上表面、第一硅膜12和氧化硅膜14的竖直侧壁以及氧化硅膜14的顶表面延伸。结果，氧化硅膜14由第一和第二硅膜12和15包围。
参照图1F，然后，对第二硅膜15进行深蚀刻(etch-back)，仅保留第二硅膜15的沿第一硅膜12和氧化硅膜14的竖直表面延伸的竖直部分。
参照图1G，采用氟酸蚀刻氧化硅膜14，由此形成一个底电极，此底电极包括第二硅膜15的竖直部分和第一硅膜12的水平部分。
参照图1H，在此器件的整个表面上形成一层介电薄膜16，除了在第一硅膜12的顶表面延伸外，此介电薄膜还沿氮化硅膜10的上表面、底电极的第二硅膜15的外竖直侧壁、以及第二硅膜15的顶表面和第二硅膜15的内竖直侧壁延伸，从而覆盖了底电极的整个表面。在介电薄膜16的整个表面上形成一个顶电极17，这样就为RAM动态的存储单元形成了一个电容器。
如上所述，用于形成存储单元电容器的传统工艺是很复杂的。形成存储单元电容器的工艺如此复杂的原因如下。第一，难以采用常规的光刻方法对柱(筒)形底电极界定精确的图形，因为精确图形的尺寸小于对比暴光(reduced exposure)的分辨率。第二，如果形成环形图形并随后进行蚀刻，则会因蚀刻而产生与接触塞的分离。
上述的用于形成存储单元电容器的传统工艺是如此复杂，以至于包括两次形成硅膜、两次各向异性干蚀刻和一次湿蚀刻。如此复杂的形成存储单元电容器的工艺引起了其造价提高的问题以及另一问题，即，由于蚀刻工艺产生的渣滓和微粒而使生产率降低的问题。
因此，本发明的目的是要提供一种用于形成柱形存储单元电容器的新方法，此方法克服了上述问题。
从以下说明将能清楚地了解本发明的上述和其它目的、特征和优点。
本发明提出了一种用于形成存储单元电容器的环形的并且竖直延伸的底电极的新方法，它包括以下步骤：在一层间绝缘体上形成一层导电膜；在导电膜上涂敷光致抗蚀剂材料，以在其上形成一层光致抗蚀剂膜；采用一个掩模通过光刻使光致抗蚀剂膜构图，掩模包括一个透明的板状基体和一个选择性地设置在透明板状基体的预定区域上的相移膜，以在导电膜上形成环形的并且竖直延伸的光致抗蚀剂图形；采用环形的并且竖直延伸的光致抗蚀剂图形作为掩模，对导电膜进行各向异性蚀刻，以在环形的并且竖直延伸的光致抗蚀剂图形的下面形成一个环形的并且竖直延伸的底电极；除去环形的并且竖直延伸的光致抗蚀剂图形。
本发明的优选实施例将参照附图进行描述。
图1A-1H为局部剖视图，其中示出了传统的用于形成存储单元电容器的方法的各工序中的存储单元电容器。
图2A-2E为局部剖视图，其中示出了根据本发明的第一实施例的用于形成存储单元电容器的新方法中各工序中的存储单元电容器。
图3示出当采用标准掩模和相移掩模时在光致抗蚀剂表面上的光密度和光强分布的差异以及在掩模表面上的光强分布的差异。
图4示出当在本发明的第一实施例中采用相移掩模时光致抗蚀剂表面上的光密度分布图。
图5A-5E为局部剖视图，其中示出了根据本发明的第二实施例的用于形成存储单元电容器的新方法中各工序中的存储单元电容器。
图6示出当在本发明的第二实施例中采用相移掩模时光致抗蚀剂表面上的光密度分布图。
图7A-7E为局部剖视图，其中示出了根据本发明的第三实施例的用于形成存储单元电容器的新方法中各工序中的存储单元电容器。
本发明提出了一种用于形成存储单元电容器的环形的并且竖直延伸的底电极的新方法，它包括以下步骤：在一层间绝缘体上形成一层导电膜；在导电膜上涂敷光致抗蚀剂材料，以在其上形成一层光致抗蚀剂膜；采用一个掩模通过光刻使光致抗蚀剂膜构图，掩模包括一个透明的板状基体和一个选择性地设置在透明板状基体的预定区域上的相移膜，以在导电膜上形成环形的并且竖直延伸的光致抗蚀剂图形；采用环形的并且竖直延伸的光致抗蚀剂图形作为掩模，对导电膜进行各向异性蚀刻，以在环形的并且竖直延伸的光致抗蚀剂图形的下面形成一个环形的并且竖直延伸的底电极；除去环形的并且竖直延伸的光致抗蚀剂图形。
本发明还提出了一种用于形成存储单元电容器的方法，它包括以下步骤：在一层间绝缘体上涂敷第一光致抗蚀剂膜，此膜具有一个开口；采用第一光致抗蚀剂膜作为掩模对层间绝缘体进行各向异性湿蚀刻，以在层间绝缘体的上部区域中形成一个碗状凹坑；采用第一光致抗蚀剂膜作为掩模对层间绝缘体进行各向同性干蚀刻，以形成一个竖直延伸的柱形孔，此孔从碗状凹坑向下延伸，并且其直径小于碗状凹坑的直径，由此形成一个接触孔，此接触孔包括碗状凹坑和竖直延伸的柱形孔；除去第一光致抗蚀剂膜；形成一层导电膜，此导电膜填塞接触孔并在层间绝缘体上延伸；在导电膜上涂敷光致抗蚀剂材料，以在其上形成一层光致抗蚀剂膜；采用一个掩模通过光刻使光致抗蚀剂膜构图，此掩模包括一个透明的板状基体和一层选择性地设置于透明板状基体的预定区域上的相移膜，以在导电膜上形成环形的并且竖直延伸的光致抗蚀剂图形，环形的并且竖直延伸的光致抗蚀剂图形具有一个外竖直表面和一个内竖直表面，外竖直表面在平面图中位于碗状凹坑的外周缘之外侧，内竖直表面在平面图中位于碗状凹坑的外周缘之内侧和竖直延伸的柱形孔的周缘之外侧；采用环形的并且竖直延伸的光致抗蚀剂图形作为掩模对导电膜进行各向异性蚀刻，以形成一个底电极，此底电极包括一个位于环形的并且竖直延伸的光致抗蚀剂图形下面的环形的并且竖直延伸的部分、一个位于碗状凹坑中的呈凹陷的碗状部分和一个竖直延伸的柱形部分，环形的并且竖直延伸的部分具有一个外竖直表面和一个内竖直表面，外竖直表面在平面图中位于碗状凹坑的周缘之外侧，内竖直表面在平面图中位于碗状凹坑的周缘之内侧和竖直延伸的柱形孔的周缘之外侧；除去环形的并且竖直延伸的光致抗蚀剂图形；形成一层介电薄膜，此薄膜在底电极的环形的并且竖直延伸的部分的整个表面上以及层间绝缘体的顶表面上延伸；和在所述介电薄膜的整个表面上形成第二导电膜，以形成一个顶电极。
本发明还提出了另一种用于形成存储单元电容器的方法，包括以下步骤：在一层间绝缘体上涂敷第一光致抗蚀剂膜，此膜具有一个开口；采用第一光致抗蚀剂膜作为掩模对层间绝缘体进行各向同性干蚀刻，以形成一个竖直延伸的柱形孔，由此形成一个接触孔，此接触孔包括竖直延伸的柱形孔；除去第一光致抗蚀剂膜；形成一层导电膜，此导电膜填塞接触孔并在层间绝缘体上延伸；在导电膜上涂敷光致抗蚀剂材料，以在其上形成一层光致抗蚀剂膜；采用一个掩模通过光刻使光致抗蚀剂膜构图，此掩模包括一个透明的板状基体和一层选择性地设置于透明板状基体的预定区域上的相移膜，以在导电膜上形成环形的并且竖直延伸的光致抗蚀剂图形，环形的并且竖直延伸的光致抗蚀剂图形具有一个位于竖直延伸的柱形孔上面的部分；采用环形的并且竖直延伸的光致抗蚀剂图形作为掩模，对导电膜进行各向异性蚀刻，以形成一个底电极，此底电极包括一个位于环形的并且竖直延伸的光致抗蚀剂图形下面的环形的并且竖直延伸的部分和一个竖直延伸的柱形部分，环形的并且竖直延伸的部分具有这样一个部分，即，竖直延伸的柱形部分从这部分向下延伸；除去环形的并且竖直延伸的光致抗蚀剂图形；形成一层介电薄膜，此薄膜在底电极的环形的并且竖直延伸的部分的整个表面上以及层间绝缘体的顶表面上延伸；和在介电薄膜的整个表面上形成第二导电膜，以形成一个顶电极。
光致抗蚀剂膜为正性光致抗蚀剂膜是可行的。
环形的并且竖直延伸的光致抗蚀剂图形为筒形是可行的。
导电膜为掺有杂质的硅膜是可行的。
以下方案是可行的：光刻采用具有365nm的波长的光，掩模具有1.3微米×0.5微米的尺寸，相移掩模具有0.35微米的宽度。
以下方案是可行的：光刻采用具有248nm的波长的光，掩模具有0.7微米×0.35微米的尺寸，相移掩模具有0.25微米的宽度。
上述的用于形成存储单元电容器的新方法是如此的简单，它仅包括一次形成硅膜的工序、一次各向异性干蚀刻工序和一次湿蚀刻工序。这样简单的形成存储单元电容器的工艺可以解决造价增加的问题以及由于蚀刻工艺产生的渣滓和微粒而导致的生产率降低的问题。
本发明的第一实施例将参照图2A-2E、3和4进行详细描述，其中示出了用于在64M动态RAM中的每一存储单元中形成柱形电容的新方法。
参照图2A，在半导体衬底1的表面区域上，通过硅的局部氧化选择性地形成场氧化膜2，从而界定了一个由场氧化膜2围绕的有源区。在此有源区的一部分上选择性地形成栅极氧化膜和栅极5。采用栅极作为掩模，通过例如自调整技术选择性地形成源和漏区3和4，源和漏区3和4在栅极5下面夹围一个沟道区。为隔离栅极5，在此器件的整个表面上依次形成第一高温氧化膜和硅磷酸硼(boron phosphate silicate)玻璃膜，并且这些膜要在750-900℃的温度范围内退火，以使硅磷酸硼玻璃材料回流，从而获得硅磷酸硼玻璃膜的平表面。结果，形成了第一层间绝缘体6，它覆盖源和漏区3和4以及场氧化膜2，以便埋置栅极5。在第一层间绝缘体6中，在漏区4之上形成一个通孔。由高熔点金属例如硅化钨WSi形成的导电膜淀积在此通孔中以及第一层间绝缘体6上面。此导电膜此后通过光刻构图而形成位线(bit lines)7。通过化学汽相淀积形成一层非掺杂硅酸盐玻璃膜和一层硅磷酸硼玻璃膜，并且这些膜要在750-900℃的温度范围内退火，以使硅磷酸硼玻璃材料回流，从而获得硅磷酸硼玻璃膜的平表面。另外，采用硅烷气体(SiH4)和氧气(O2)，在400-500℃温度范围内，通过化学汽相淀积形成具有100-300nm的厚度的非掺杂硅酸盐玻璃膜。结果，形成了第二层间绝缘体8，它覆盖位线7和第一层间绝缘体6。在第二层间绝缘体8的整个表面上涂敷一层光致抗蚀剂膜，并通过光刻构图而形成光致抗蚀剂图形11，此图形具有一个位于源区3上方的孔。第二层间绝缘体8通过光致抗蚀剂图形11的孔而部分地暴露。光致抗蚀剂图形11用于使第二层间绝缘体8的暴露部分经受氟酸的各向同性湿蚀刻，以在第二层间绝缘体8的上部区域中形成碗状开口。接着，进行各向异性蚀刻形成一个竖直的孔，由此形成一个包括碗状开口和位于碗状开口下面的竖直孔的接触孔9，此接触孔穿过第二层间绝缘体8、位线7和第一层间绝缘体6，于是源区3的一部分通过接触孔9而暴露。
参照图2B，采用包括磷酸盐和硅烷或乙硅烷的气体系统进行低压化学汽相淀积，以淀积形成第一硅膜12，第一硅膜12具有0.5E20-1.0E20原子/厘米3磷浓度和500nm的厚度，由此第一硅膜12填塞接触孔9中并在第二层间绝缘体8上延伸。
在此器件的整个表面上涂敷正性光致抗蚀剂，并采用相移网板作掩模通过光刻构图。图3示出当采用标准掩模和相移掩模时在光致抗蚀剂表面上的光密度(optical intensity)分布以及当采用标准掩模和相移掩模时在光致抗蚀剂表面上的光强度(optical amplitude)分布。图3还示出当采用标准掩模和相移掩模时在掩模表面上的光强度分布。标准掩模在区域B上设有光屏蔽膜，而其余区域A是透光的。相移掩模在区域B上设有相移屏蔽膜，而在其余区域A也是透光的，但不提供任何相移。从图3中将能理解，在标准掩模中，在区域B上几乎没有光透射，而在相移掩模中，光是相移的，并且在区域B上透射。当采用相移掩模时，在区域A和B上透射的光具有彼此相反的相位。结果，在光致抗蚀剂表面上，在区域A和B之间的交界处，具有彼此相反的相位的光相互抵消，于是在区域A和B的交界处出现一个黑暗部分。这意味着，如果区域A呈精确的矩形、圆形或椭圆形，则在光致抗蚀剂表面上产生一个靠近区域A的环状图形。
图4示出当以相移网板作为掩模时在光致抗蚀剂表面上呈现的光密度分布，其中使用了一个用于发射具有365nm的波长的i射线(i-ray)的光源。所用的相移掩模是一个尺寸为1.3微米x0.5微米的掩模，并设有0.35微米宽的相移薄膜。相移薄膜设置在区域B上，在区域A上未设置相移薄膜。孔径(openings)数值NA＝0.63。σ＝0.3。在这些条件下，光致抗蚀剂薄膜被暴光光刻。暴光值应适当地设定，以便由实线表示的部分不感光。这样，在随后的显影过程中，由实线表示的正性光致抗蚀剂部分得以保留。
现返回来参照图2C，涂敷在第一硅膜12上的光致抗蚀剂按上述方式暴光并随后显影而形成光致抗蚀剂图形13，光致抗蚀剂图形13的竖直延伸壁是环形的。光致抗蚀剂图形13的竖直延伸壁具有一个内竖直表面，此内竖直表面位于第一硅膜12的碗状部分的外周端之内，而位于第一硅膜12的竖直延伸部分的外周端之外。光致抗蚀剂图形13的竖直延伸壁还具有一个外竖直表面，它位于第一硅膜12的碗状部分的外周端之外。
参照图2D，光致抗蚀剂图形13用作掩模进行蚀刻例如各向异性蚀刻，以选择性地除去第一硅膜12，从而形成底电极，此底电极包括接触孔9的竖直孔部分内的竖直延伸部分、接触孔的碗状开口内的带凹坑的碗状部分和光致抗蚀剂图形13下面的环形竖直延伸部分。底电极12的环形竖直延伸部分具有一个内竖直表面和一个外竖直表面，内竖直表面的位置与碗状部分的凹坑的外端相对应，外竖直表面位于碗状部分的周缘之外。此后，除去光致抗蚀剂图形13。采用稀释的氟酸溶液除去底电极12的自然氧化膜覆层表面。为防止再形成自然氧化膜，在氨气氛中，在850-900℃温度范围内快速高温氮化30-60秒。
参照图2E，生长出一层厚度为5-7nm的氮化硅薄膜，此薄膜在底电极12和第二层间绝缘体8的整个表面上延伸。此氮化硅薄膜要在800-900℃温度范围内在蒸汽气氛中高温氧化10-30分钟，由此形成SiO2/Si3N4介电薄膜16，此介电薄膜在底电极12的整个表面上和第二层间绝缘体8的顶表面上延伸。采用低压化学汽相淀积方法，在SiO2/Si3N4介电薄膜16的整个表面上淀积150nm厚的第二硅膜17。在850℃温度下，通过10-15分钟的热扩散，将磷掺入第二硅膜17中，从而形成顶电极17。结果，存储器电容器就按上述方式形成了。
上述的用于形成存储单元电容器的方法可适用于位于位线下面的存储单元电容器。
以下方案是可行的：预先以与上述相同的方式形成无杂质的第一硅膜，然后以与将磷掺入第二硅膜相同的方式将杂质例如磷掺入第一硅膜中。
将已经掺入磷的第二硅膜淀积在介电薄膜上也是可行的。
通过各向异性湿蚀刻与后续的用于形成碗状开口部分的各向同性干蚀刻相结合形成接触孔9的原因是，保证用于形成环形竖直延伸部分的蚀刻工艺具有加大的容限(enlargedmargin)，以防止蚀刻深度抵达接触孔的碗状部分的底部。这使得底电极12不存在这样的可能性：底电极的环形竖直延伸部分与其竖直延伸的柱形部分分离。
上述的用于形成存储单元电容器的新方法是如此的简单，它仅包括一次形成硅膜的工序、一次各向异性干蚀刻工序和一次湿蚀刻工序。这样简单的形成存储单元电容器的工艺可以解决造价增加的问题以及由于蚀刻工艺产生的渣滓和微粒而导致的生产率降低的问题。
本发明的第二实施例将参照图5A-5E、和6进行详细描述，其中示出了在256M动态RAM中的每一存储单元中形成柱形电容的新方法。
参照图5A，在半导体衬底1的表面区域上，通过硅的局部氧化选择性地形成场氧化膜2，从而界定了一个由场氧化膜2围绕的有源区。在此有源区的一部分上选择性地形成栅极氧化膜和栅极5。采用栅极作为掩模，通过例如自调整技术选择性地形成源和漏区3和4，源和漏区3和4在栅极5下面夹围一个沟道区。为隔离栅极5，在此器件的整个表面上依次形成第一高温氧化膜和硅磷酸硼(boron phosphate silicate)玻璃膜，并且这些膜要在750-900℃的温度范围内退火，以使硅磷酸硼玻璃材料回流，从而获得硅磷酸硼玻璃膜的平表面。结果，形成了第一层间绝缘体6，它覆盖源和漏区3和4以及场氧化膜2，以便埋置栅极5。在第一层间绝缘体6中，在漏区4之上形成一个通孔。由高熔点金属例如硅化钨WSi形成的导电膜淀积在此通孔中以及第一层间绝缘体6上面。此导电膜此后通过光刻构图而形成位线(bit lines)7。通过化学汽相淀积形成一层非掺杂硅酸盐玻璃膜和一层硅磷酸硼玻璃膜，并且这些膜要在750-900℃的温度范围内退火，以使硅磷酸硼玻璃材料回流，从而获得硅磷酸硼玻璃膜的平表面。另外，采用硅烷气体(SiH4)和氧气(O2)，在400-500℃温度范围内，通过化学汽相淀积形成具有100-300nm的厚度的非掺杂硅酸盐玻璃膜。结果，形成了第二层间绝缘体8，它覆盖位线7和第一层间绝缘体6。在第二层间绝缘体8的整个表面上涂敷一层光致抗蚀剂膜，并通过光刻构图而形成光致抗蚀剂图形11，此图形具有一个位于源区3上方的孔。第二层间绝缘体8通过光致抗蚀剂图形11的孔而部分地暴露。光致抗蚀剂图形11用于使第二层间绝缘体8的暴露部分经受氟酸的各向同性湿蚀刻，以在第二层间绝缘体8的上部区域中形成碗状开口。接着，进行各向异性蚀刻形成一个竖直的孔，由此形成一个包括碗状开口和位于碗状开口下面的竖直孔的接触孔9，此接触孔穿过第二层间绝缘体8、位线7和第一层间绝缘体6，于是源区3的一部分通过接触孔9而暴露。
参照图5B，采用包括磷酸盐和硅烷或乙硅烷的气体系统进行低压化学汽相淀积，以淀积形成第一硅膜12，第一硅膜12具有0.5E20-1.0E20原子/厘米3磷浓度和500nm的厚度，由此第一硅膜12填塞接触孔9中，并在第二层间绝缘体8上延伸。
在此器件的整个表面上涂敷正性光致抗蚀剂，然后采用相移网板作掩模进行光刻构图。
图6示出当以相移网板作为掩模时在光致抗蚀剂表面上呈现的光密度分布，其中使用了一个用于发射具有248nm的波长的KrF激光的光源。所用的相移掩模是一个尺寸为0.7微米×0.35微米的掩模，并设有0.25微米宽的相移薄膜。相移薄膜设置在区域B上，在区域A上未设置相移薄膜。孔径(openings)数值NA＝0.60。σ＝0.3。在这些条件下，光致抗蚀剂薄膜被暴光光刻。暴光值应适当地设定，以便由实线表示的部分不感光。这样，在随后的显影过程中，由实线表示的正性光致抗蚀剂部分得以保留。
现返回来参照图5C，涂敷在第一硅膜12上的光致抗蚀剂按上述方式暴光并随后显影而形成光致抗蚀剂图形13，光致抗蚀剂图形13的竖直延伸壁是环形的。光致抗蚀剂图形13的竖直延伸壁具有一个内竖直表面，此内竖直表面位于第一硅膜12的碗状部分的外周端之内，而位于第一硅膜12的竖直延伸部分的外周端之外。光致抗蚀剂图形13的竖直延伸壁还具有一个外竖直表面，它位于第一硅膜12的碗状部分的外周端之外。
参照图5D，光致抗蚀剂图形13用作掩模进行蚀刻例如各向异性蚀刻，以选择性地除去第一硅膜12，从而形成底电极，此底电极包括接触孔9的竖直孔部分内的竖直延伸部分、接触孔9的碗状开口内的带凹坑的碗状部分和光致抗蚀剂图形13下面的环形竖直延伸部分。底电极12的环形竖直延伸部分具有一个内竖直表面和一个外竖直表面，内竖直表面的位置与碗状部分的凹坑的外端相对应，外竖直表面位于碗状部分的周缘之外。此后，除去光致抗蚀剂图形13。采用稀释的氟酸溶液除去底电极12的自然氧化膜覆层表面。为防止再形成自然氧化膜，在氨气氛中，在850-900℃温度范围内快速高温氮化30-60秒。
参照图5E，生长出一层厚度为5-7nm的氮化硅薄膜，此薄膜在底电极12整个表面上和第二层间绝缘体8上延伸。此氮化硅薄膜要在800-900℃温度范围内在蒸汽气氛中高温氧化10-30分钟，由此形成SiO2/Si3N4介电薄膜16，此介电薄膜在底电极12的整个表面上和第二层间绝缘体8的顶表面上延伸。采用低压化学汽相淀积方法，在SiO2/Si3N4介电薄膜16的整个表面上淀积150nm厚的第二硅膜17。在850℃温度下，通过10-15分钟的热扩散，将磷掺入第二硅膜17中，从而形成顶电极17。结果，存储器电容器就按上述方式形成了。
上述的用于形成存储单元电容器的方法可适用于设置于位线下面的存储单元电容器。
以下方案是可行的：预先以与上述相同的方式形成无杂质的第一硅膜，然后以与将磷掺入第二硅膜相同的方式将杂质例如磷掺入第一硅膜中。
将已经掺入磷的第二硅膜淀积在介电薄膜上也是可行的。
通过各向异性湿蚀刻与后续的用于形成碗状开口部分的各向同性干蚀刻相结合形成接触孔9的原因是，保证用于形成环形竖直延伸部分的蚀刻工艺具有加大的容限(enlargedmargin)，以防止蚀刻深度抵达接触孔的碗状部分的底部。这使得底电极12不存在这样的可能性：底电极的环形竖直延伸部分与其竖直延伸的柱形部分分离。
上述的用于形成存储单元电容器的新方法是如此的简单，它仅包括一次形成硅膜的工序、一次各向异性干蚀刻工序和一次湿蚀刻工序。这样简单的形成存储单元电容器的工艺可以克服造价增加的问题以及由于蚀刻工艺产生的渣滓和微粒而导致的生产率降低的问题。
本发明的第三实施例将参照图7A-7E进行详细描述，其中示出了在64M动态RAM中的每一存储单元中形成柱形电容的新方法。
参照图7A，在半导体衬底1的表面区域上，通过硅的局部氧化选择性地形成场氧化膜2，从而界定了一个由场氧化膜2围绕的有源区。在此有源区的一部分上选择性地形成栅极氧化膜和栅极5。采用栅极作为掩模，通过例如自调整技术选择性地形成源和漏区3和4，源和漏区3和4在栅极5下面夹围一个沟道区。为隔离栅极5，在此器件的整个表面上依次形成第一高温氧化膜和硅磷酸硼(boron phosphate silicate)玻璃膜，并且这些膜要在750-900℃的温度范围内退火，以使硅磷酸硼玻璃材料回流，从而获得硅磷酸硼玻璃膜的平表面。结果，形成了第一层间绝缘体6，它覆盖源和漏区3和4以及场氧化膜2，以便埋置栅极5。在第一层间绝缘体6中，在漏区4之上形成一个通孔。由高熔点金属例如硅化钨WSi形成的导电膜淀积在此通孔中以及第一层间绝缘体6上面。此导电膜此后通过光刻构图而形成位线7。通过化学汽相淀积形成一层非掺杂硅酸盐玻璃膜和一层硅磷酸硼玻璃膜，并且这些膜要在750-900℃的温度范围内退火，以使硅磷酸硼玻璃材料回流，从而获得硅磷酸硼玻璃膜的平表面。另外，采用硅烷气体(SiH4)和氧气(O2)，在400-500℃温度范围内，通过化学汽相淀积形成具有100-300nm的厚度的非掺杂硅酸盐玻璃膜。结果，形成了第二层间绝缘体8，它覆盖位线7和第一层间绝缘体6。在第二层间绝缘体8的整个表面上涂敷一层光致抗蚀剂膜，并通过光刻构图而形成光致抗蚀剂图形11，此图形具有一个位于源区3上方的孔。第二层间绝缘体8通过光致抗蚀剂图形11的孔而部分地暴露。光致抗蚀剂图形11用于使第二层间绝缘体8的暴露部分经受氟酸的各向异性蚀刻形成一个竖直的孔，由此形成一个包括此竖直孔的接触孔9，此接触孔穿过第二层间绝缘体8、位线7和第一层间绝缘体6，于是源区3的一部分通过接触孔9而暴露。
参照图7B，采用包括磷酸盐和硅烷或乙硅烷的气体系统进行低压化学汽相淀积，以淀积形成第一硅膜12，第一硅膜12具有0.5E20-1.0E20原子/厘米3磷浓度和500nm的厚度，由此第一硅膜12填塞接触孔9中，并在第二层间绝缘体8上延伸。
在此器件的整个表面上涂敷正性光致抗蚀剂，并采用相移网板作掩模形成光刻构图。
参照图7C，涂敷在第一硅膜12上的光致抗蚀剂被暴光并随后显影而形成光致抗蚀剂图形13，光致抗蚀剂图形13的竖直延伸壁是环形的。光致抗蚀剂图形13的环形的竖直延伸壁具有一个位于第一硅膜12的竖直延伸部分之上的部分。竖直延伸壁的此部分具有一个外竖直表面，它位于第一硅膜12的竖直延伸部分的外周端之外侧。竖直延伸壁的此部分还具有一个内竖直表面，它位于第一硅膜12的内端之内侧。
参照图7D，光致抗蚀剂图形13用作掩模进行蚀刻例如各向异性蚀刻，以选择性地除去第一硅膜12，从而形成一个底电极，此底电极包括接触孔9的竖直孔部分内的竖直延伸的柱形部分和位于光致抗蚀剂图形13下面的环形竖直延伸部分。底电极12的环形竖直延伸部分具有一个外竖直表面，它位于第一硅膜12的竖直延伸部分的外周端之外侧。环形竖直延伸部分还具有一个内竖直表面，它位于第一硅膜12的竖直延伸部分的内端之内侧。
此后，除去光致抗蚀剂图形13。采用稀释的氟酸溶液除去底电极12的自然氧化膜覆层表面。为防止再形成自然氧化膜，在氨气氛中，在850-900℃温度范围内快速高温氮化30-60秒。
参照图7E，生长出一层厚度为5-7nm的氮化硅薄膜，此薄膜在底电极12整个表面上和第二层间绝缘体8上延伸。此氮化硅薄膜要在800-900℃温度范围内在蒸汽气氛中高温氧化10-30分钟，由此形成SiO2/Si3N4介电薄膜16，此介电薄膜在底电极12的整个表面上和第二层间绝缘体8的顶表面上延伸。采用低压化学汽相淀积方法，在SiO2/Si3N4介电薄膜16的整个表面上淀积150nm厚的第二硅膜17。在850℃温度下，通过10-15分钟的热扩散，将磷掺入第二硅膜17中，从而形成顶电极17。结果，存储器电容器就按上述方式形成了。
上述的用于形成存储单元电容器的方法可适用于设置于位线下面的存储单元电容器。
以下方案是可行的：预先以与上述相同的方式形成无杂质的第一硅膜，然后以与将磷掺入第二硅膜相同的方式将杂质例如磷掺入第一硅膜中。
将已经掺入磷的第二硅膜淀积在介电薄膜上也是可行的。
通过各向异性湿蚀刻与后续的用于形成碗状开口部分的各向同性干蚀刻相结合形成接触孔9的原因是，保证用于形成环形竖直延伸部分的蚀刻工艺具有加大的容限，以防止蚀刻深度抵达接触孔的碗状部分的底部。这使得底电极12不存在这样的可能性：底电极的环形竖直延伸部分与其竖直延伸的柱形部分分离。
上述的用于形成存储单元电容器的新方法是如此的简单，它仅包括一次形成硅膜的工序、一次各向异性干蚀刻工序和一次湿蚀刻工序。这样简单的形成存储单元电容器的工艺可以解决造价增加的问题以及由于蚀刻工艺产生的渣滓和微粒而导致的生产率降低的问题。
本发明所属领域的技术人员显然根据本发明的教导可以作出多种改型，应当理解，这里所显示和描述的实施例并无限制性之意图。因此，本发明的意图是通过权利要求覆盖本发明之精神和范围内的所有变换。

Claims (18)

1、一种用于形成存储单元电容器的环形的并且竖直延伸的底电极的方法，包括以下步骤：
在一层间绝缘体上形成一层导电膜；
在所述导电膜上涂敷光致抗蚀剂材料，以在其上形成一层光致抗蚀剂膜；
采用一个掩模通过光刻使所述光致抗蚀剂膜构图，所述掩模包括一个透明的板状基体和一个选择性地设置在所述透明板状基体的预定区域上的相移膜，以在所述导电膜上形成环形的并且竖直延伸的光致抗蚀剂图形；
采用所述的环形的并且竖直延伸的光致抗蚀剂图形作为掩模，对所述导电膜进行各向异性蚀刻，以在所述的环形的并且竖直延伸的光致抗蚀剂图形的下面形成一个环形的并且竖直延伸的底电极；和
除去所述的环形的并且竖直延伸的光致抗蚀剂图形。
2、根据权利要求1的方法，其中，所述的光致抗蚀剂膜为正性光致抗蚀剂膜。
3、根据权利要求1的方法，其中，所述的环形的并且竖直延伸的光致抗蚀剂图形为筒形。
4、根据权利要求1的方法，其中，所述的导电膜为掺有杂质的硅膜。
5、根据权利要求1的方法，其中，所述的光刻是采用具有365nm的波长的光实现的，所述的掩模具有1.3微米×0.5微米的尺寸，所述的相移掩模具有0.35微米的宽度。
6、根据权利要求1的方法，其中，所述的光刻是采用具有248nm的波长的光实现的，所述的掩模具有0.7微米×0.35微米的尺寸，所述的相移掩模具有0.25微米的宽度。
7、一种形成存储单元电容器的方法，包括以下步骤：
在一层间绝缘体上涂敷第一光致抗蚀剂膜，此膜具有一个开口：
采用所述的第一光致抗蚀剂膜作为掩模对所述的层间绝缘体进行各向异性湿蚀刻，以在所述的层间绝缘体的上部区域中形成一个碗状凹坑；
采用所述的第一光致抗蚀剂膜作为掩模对所述层间绝缘体进行各向同性干蚀刻，以形成一个竖直延伸的柱形孔，此孔从所述的碗状凹坑向下延伸，并且其直径小于所述的碗状凹坑的直径，由此形成一个接触孔，此接触孔包括所述的碗状凹坑和所述的竖直延伸的柱形孔；
除去所述的第一光致抗蚀剂膜；
形成一层导电膜，此导电膜填塞所述接触孔，并在所述层间绝缘体上延伸；
在所述导电膜上涂敷光致抗蚀剂材料，以在其上形成一层光致抗蚀剂膜；
采用一个掩模通过光刻使所述光致抗蚀剂膜构图，此掩模包括一个透明的板状基体和一层选择性地设置于所述透明板状基体的预定区域上的相移膜，以在所述导电膜上形成环形的并且竖直延伸的光致抗蚀剂图形，其中，所述环形的并且竖直延伸的光致抗蚀剂图形具有一个外竖直表面和一个内竖直表面，外竖直表面在平面图中位于所述碗状凹坑的外周缘之外侧，内竖直表面在平面图中位于所述碗状凹坑的所述外周缘之内侧和所述竖直延伸的柱形孔的周缘之外侧；
采用所述环形的并且竖直延伸的光致抗蚀剂图形作为掩模对所述导电膜进行各向异性蚀刻，以形成一个底电极，此底电极包括一个位于所述环形的并且竖直延伸的光致抗蚀剂图形下面的环形的并且竖直延伸的部分、一个位于碗状凹坑中的呈凹陷的碗状部分和一个竖直延伸的柱形部分，其中，所述环形的并且竖直延伸的部分具有一个外竖直表面和一个内竖直表面，外竖直表面在平面图中位于所述碗状凹坑的周缘之外侧，内竖直表面在平面图中位于所述碗状凹坑的所述周缘之内侧和所述竖直延伸的柱形孔的周缘之外侧；
除去所述的环形的并且竖直延伸的光致抗蚀剂图形；
形成一层介电薄膜，此薄膜在所述底电极的所述环形的并且竖直延伸的部分的整个表面上以及所述层间绝缘体的顶表面上延伸；和
在所述介电薄膜的整个表面上形成第二导电膜，以形成一个顶电极。
8、根据权利要求7的方法，其中，所述的光致抗蚀剂膜为正性光致抗蚀剂膜。
9、根据权利要求7的方法，其中，所述的环形的并且竖直延伸的光致抗蚀剂图形为筒形。
10、根据权利要求7的方法，其中，所述的导电膜为掺有杂质的硅膜。
11、根据权利要求7的方法，其中，所述的光刻是采用具有365nm的波长的光实现的，所述的掩模具有1.3微米×0.5微米的尺寸，所述的相移掩模具有0.35微米的宽度。
12、根据权利要求7的方法，其中，所述的光刻是采用具有248nm的波长的光实现的，所述的掩模具有0.7微米×0.35微米的尺寸，所述的相移掩模具有0.25微米的宽度。
13、一种形成存储单元电容器的方法，包括以下步骤：
在一层间绝缘体上涂敷第一光致抗蚀剂膜，此膜具有一个开口；
采用所述的第一光致抗蚀剂膜作为掩模对所述层间绝缘体进行各向同性干蚀刻，以形成一个竖直延伸的柱形孔，由此形成一个接触孔，此接触孔包括所述的竖直延伸的柱形孔；
除去所述的第一光致抗蚀剂膜；
形成一层导电膜，此导电膜填塞所述接触孔并在所述层间绝缘体上延伸；
在所述导电膜上涂敷光致抗蚀剂材料，以在其上形成一层光致抗蚀剂膜；
采用一个掩模通过光刻使所述光致抗蚀剂膜构图，此掩模包括一个透明的板状基体和一层选择性地设置于所述透明板状基体的预定区域上的相移膜，以在所述导电膜上形成环形的并且竖直延伸的光致抗蚀剂图形，其中，所述环形的并且竖直延伸的光致抗蚀剂图形具有一个位于所述竖直延伸的柱形孔上面的部分；
采用所述环形的并且竖直延伸的光致抗蚀剂图形作为掩模，对所述导电膜进行各向异性蚀刻，以形成一个底电极，此底电极包括一个位于所述环形的并且竖直延伸的光致抗蚀剂图形下面的环形的并且竖直延伸的部分和一个竖直延伸的柱形部分，其中，所述环形的并且竖直延伸的部分具有这样一个部分，即，所述竖直延伸的柱形部分从这部分向下延伸；
除去所述的环形的并且竖直延伸的光致抗蚀剂图形；
形成一层介电薄膜，此薄膜在所述底电极的所述环形的并且竖直延伸的部分的整个表面上以及所述层间绝缘体的顶表面上延伸；和
在所述介电薄膜的整个表面上形成第二导电膜，以形成一个顶电极。
14、根据权利要求13的方法，其中，所述的光致抗蚀剂膜为正性光致抗蚀剂膜。
15、根据权利要求13的方法，其中，所述的环形的并且竖直延伸的光致抗蚀剂图形为筒形。
16、根据权利要求13的方法，其中，所述的导电膜为掺有杂质的硅膜。
17、根据权利要求13的方法，其中，所述的光刻是采用具有365nm的波长的光实现的，所述的掩模具有1.3微米×0.5微米的尺寸，所述的相移掩模具有0.35微米的宽度。
18、根据权利要求13的方法，其中，所述的光刻是采用具有248nm的波长的光实现的，所述的掩模具有0.7微米×0.35微米的尺寸，所述的相移掩模具有0.25微米的宽度。
CN96110030A 1995-05-31 1996-05-31 形成电容器的方法 Expired - Fee Related CN1097851C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7156987A JP2972554B2 (ja) 1995-05-31 1995-05-31 半導体装置の製造方法
JP156987/95 1995-05-31

Publications (2)

Publication Number Publication Date
CN1147694A true CN1147694A (zh) 1997-04-16
CN1097851C CN1097851C (zh) 2003-01-01

Family

ID=15639705

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96110030A Expired - Fee Related CN1097851C (zh) 1995-05-31 1996-05-31 形成电容器的方法

Country Status (5)

Country Link
US (1) US5897983A (zh)
JP (1) JP2972554B2 (zh)
KR (1) KR100246649B1 (zh)
CN (1) CN1097851C (zh)
TW (1) TW293159B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100234379B1 (ko) 1997-06-10 1999-12-15 윤종용 비트라인의 산화를 방지하기 위한 반도체 메모리장치의 제조방법
JP3214449B2 (ja) * 1998-06-12 2001-10-02 日本電気株式会社 半導体記憶装置の製造方法
KR100272670B1 (ko) * 1998-07-02 2000-12-01 윤종용 반도체 장치의 제조 방법
JP2000077619A (ja) 1998-08-27 2000-03-14 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
KR100299513B1 (ko) 1999-06-21 2001-11-01 박종섭 반도체 메모리 소자의 제조방법
JP2001291844A (ja) 2000-04-06 2001-10-19 Fujitsu Ltd 半導体装置及びその製造方法
US20020182893A1 (en) * 2001-06-05 2002-12-05 International Business Machines Corporation Oxidation of silicon nitride films in semiconductor devices
KR100520600B1 (ko) * 2003-02-17 2005-10-10 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
US7813158B2 (en) * 2007-05-14 2010-10-12 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Recordable electrical memory
JP6007499B2 (ja) * 2012-02-06 2016-10-12 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び、電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5950376B2 (ja) * 1976-10-13 1984-12-07 松下電器産業株式会社 排ガス浄化用触媒
JPS596540A (ja) * 1982-07-05 1984-01-13 Toshiba Corp 半導体装置の製造方法
JPS6077430A (ja) * 1983-10-04 1985-05-02 Oki Electric Ind Co Ltd 有機材料膜を剥離する方法
JPH0496270A (ja) * 1990-08-03 1992-03-27 Sharp Corp 半導体装置の製造方法
JP2715012B2 (ja) * 1991-06-13 1998-02-16 三菱電機株式会社 半導体記憶装置およびその製造方法
JPH05299579A (ja) * 1992-04-23 1993-11-12 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP3203776B2 (ja) * 1992-06-15 2001-08-27 ソニー株式会社 半導体装置の製造方法
JPH0677430A (ja) * 1992-08-28 1994-03-18 Hitachi Ltd 半導体装置及びその製造方法
KR970000225B1 (ko) * 1993-08-19 1997-01-06 현대전자산업 주식회사 반도체 장치의 캐패시터 제조방법
JP2682509B2 (ja) * 1995-04-28 1997-11-26 日本電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH08330539A (ja) 1996-12-13
JP2972554B2 (ja) 1999-11-08
CN1097851C (zh) 2003-01-01
US5897983A (en) 1999-04-27
KR100246649B1 (ko) 2000-03-15
TW293159B (zh) 1996-12-11

Similar Documents

Publication Publication Date Title
DE4314360C2 (de) Halbleitervorrichtung mit einer Mehrzahl von Kontaktlöchern unterschiedlicher Tiefe und Verfahren zur Herstellung derselben
US5196365A (en) Method of making semiconductor memory device having stacked capacitor
CN1197160C (zh) 半导体器件及其制造方法
DE4336003A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
CN1097851C (zh) 形成电容器的方法
CN1145208C (zh) 半导体装置的制造方法和半导体装置
JPS63258021A (ja) 接続孔の形成方法
KR0150252B1 (ko) 반도체 기억장치의 제조방법
JPH06125054A (ja) メモリセル及びその製造方法
JPH10116905A (ja) 半導体装置の製造方法
CN112951720B (zh) 半导体结构的形成方法、半导体器件
US5264386A (en) Read only memory manufacturing method
TW447021B (en) Method for preventing photoresist residue in a dual damascene process
CN1118935A (zh) 用于制造半导体器件叠层电容器的方法
CN1134826C (zh) 制造半导体器件的方法
US6078105A (en) Method for manufacturing semiconductor device using spin on glass layer
JP2667360B2 (ja) 半導体装置のコンタクトホール形成方法
JPH02119135A (ja) 半導体装置およびその製造方法
JPH02268416A (ja) 半導体装置の製造方法及びそれに使用するフオトマスク
JP2985855B2 (ja) 半導体装置の製造方法
CN1181536C (zh) 埋入式电容器下电极的制造方法
KR100427540B1 (ko) 반도체 소자의 캐패시터 형성방법
KR0166203B1 (ko) 반도체장치의 콘택 형성방법
DE10314152A1 (de) Herstellung von dielektrischen Zwischenschichtfilmen mit einem niedrigen K-Wert unter Verwendung von Si-haltigen Resists
KR100198637B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030411

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20030411

Address after: Kawasaki, Kanagawa, Japan

Patentee after: NEC Corp.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee