CN1181536C - 埋入式电容器下电极的制造方法 - Google Patents
埋入式电容器下电极的制造方法 Download PDFInfo
- Publication number
- CN1181536C CN1181536C CNB011101210A CN01110121A CN1181536C CN 1181536 C CN1181536 C CN 1181536C CN B011101210 A CNB011101210 A CN B011101210A CN 01110121 A CN01110121 A CN 01110121A CN 1181536 C CN1181536 C CN 1181536C
- Authority
- CN
- China
- Prior art keywords
- layer
- lower electrode
- oxide layer
- trench
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Abstract
本发明披露一种埋入式电容器下电极的制造方法,于以液相沉积氧化层保护沟渠的非下电极预定区,避免因掺有杂质的硅玻璃层残留于非下电极预定区,而于热退火处理过程中扩散驱入基底内,产生不想要的扩散区,并与下电极电性连接,而导致埋入式电容器产生漏电。
Description
本发明是有关于一种埋入式下电极的制造方法,且特别是有关于一种可改善垂直漏电效应的埋入式电容器下电极的制造方法。
深沟渠结构已经广泛地被应用于先进的DRAM技术,其中组件的电容器是埋在沟渠内。由于组件的电性与电容器的电荷储存量有关,因此电容器的电极板面积便与电容器的电荷储存量有直接的关系。目前,设置于深沟渠内的电容器,其有效的电极板区域可利用蚀刻平板印刷工艺或蚀刻技术加以定义。为使此现有埋入式电容器的下电极板的制造方法更清楚可见,兹将于图1A~1E中详细说明之。
首先,请参照图1A,提供一P型硅基底100。其次,利用热氧化法形成一厚度约45的垫氧化层110于基底100上。然后,利用化学气相沉积法,依序形成一氮化硅层120和一四乙氧基硅化物层(TEOS)130于垫氧化层110上。接着,利用蚀刻平板印刷技术和蚀刻技术形成一具有蚀刻窗口145的光阻图案140于四乙氧基硅化物层130上。
然后,请参照图1B,先以光阻图案140作蚀刻掩膜,利用干蚀刻法将蚀刻窗口145下的四乙氧基硅化物层130以及位于其下方的氮化硅层120和垫氧化层110蚀刻掉,定义出一硬掩膜150。接着,将光阻图案140去除后,再以硬掩膜150作为蚀刻掩膜,向下蚀刻去除未被硬掩膜150覆盖的半导体基底100,形成一具特定深度的沟渠160。其中,沟渠160的深度在此例为7~8μm。
接着,请参照图1C,形成一掺有N型杂质的硅玻璃层170,例如,砷硅玻璃(AsSG),顺应性地覆盖于四乙氧基硅化物层130表面和沟渠160的内壁。接着,利用光蚀刻工艺全面性地涂布一光阻层180于掺有N型杂质的硅玻璃层170表面,并且将沟渠160填满。
然后,请参照图1D,利用干蚀刻法和湿蚀刻法,回蚀刻光阻层180和掺有N型杂质的硅玻璃层170,于沟渠160底部留下厚度约4~6μm的光阻层180和掺有N型杂质的硅玻璃层170,定义出下电极预定区185。
最后,请参照图1E,先将光阻180剥除后,再覆盖一层厚度约100~300的TEOS的硅氧化物,再施一退火处理,使硅玻璃层170内的N型杂质扩散驱入下电极预定区185的P型硅基底100内,形成一N型杂质扩散区所构成的下电极190。最后,利用湿蚀刻法,例如以氢氟酸溶液、稀氢氟酸溶液或缓冲氢氟酸溶液等,将硅玻璃层170蚀刻去除。
不过,以湿蚀刻法定义下电极预定区185时,会有部分掺有N型杂质的硅玻璃170残留于下电极预定区185以外的位置,且特别是下电极预定区185上方的沟渠内壁。该些残留的硅玻璃170在退火处理时,其内所含的N型杂质同样会扩散驱入基底100内,形成非预定的N型杂质扩散区,并与下电极190电性连接,使得后续完成的电容器产生严重的漏电现象。
本发明的目的在于提供一种可改善上述漏电现象的埋入式电容器下电极的制造方法,其特征在于以液相沉积氧化层保护沟渠的非下电极预定区。
本发明的目的可以通过以下措施来达到:
一种埋入式电容器下电极的制造方法,其步骤包括:
a.提供一掺有第一型杂质的硅基底,并且在该硅基底内定义出一沟渠;
b.形成一第一氧化层适顺性地覆盖该沟渠的内壁;
c.利用光蚀刻工艺以及回蚀刻技术于该沟渠底部填入一定深度的光阻;
d.利用液相沉积法形成一第二氧化层适顺性地覆盖该第一氧化层表面;
e.去除位在该沟渠底部的该光阻;
f.去除该沟渠内未被该第二氧化层所覆盖的第一氧化层,使得该沟渠底部的硅基底侧壁裸露出来;
g.形成一掺有第二型杂质的硅玻璃层,适顺性地覆盖于该第二氧化层和该沟渠底部的硅基底侧壁上;
h.形成一保护层于该掺有杂质的硅玻璃层上;
i.施一退火处理,使得该掺有杂质的硅玻璃层内所含的杂质往该沟渠底部的硅基底侧壁内部扩散驱入,形成一掺杂区,作为埋入式电容器的下电极;以及
j.去除该保护层、该硅玻璃层、该第二氧化层和该第一氧化层。
本发明还提供一种埋入式电容器下电极的制造方法,其步骤包括:
a.提供一掺有第一型杂质的硅基底;
b.形成一包含有一露出该基底表面的开口的硬掩膜层于该基底上;
c.以该硬掩膜层作为蚀刻掩膜,蚀刻去除该开口下所裸露的基底,并且于该基底内形成一沟渠;
d.形成一第一氧化层适顺性地覆盖该硬掩膜层表面和该沟渠的内壁;
e.利用光蚀刻工艺形成一第一光阻于该第一氧化层上,并且将该沟渠填满;
f.回蚀刻去除位在该硬掩膜上方以及部分位在该沟渠内的该第一光阻,形成一沟填于该沟渠底部的第二光阻;
g,利用液相沉积法形成一第二氧化层适顺性地覆盖该硬掩膜层表面和该沟渠内的该第一氧化层表面;
h.去除位在该沟渠底部的该第二光阻;
i.去除该沟渠内未被该第二氧化层所覆盖的第一氧化层,使得该沟渠底部的硅基底侧壁裸露出来;
j.形成一掺有第二型杂质的硅玻璃层,适顺性地覆盖于该第二氧化层和该沟渠底部的硅基底侧壁上;
k.形成一保护层于该掺有杂质的硅玻璃层上;
l.施一退火处理,使得该掺有杂质的硅玻璃层内所含的杂质往该沟渠底部的硅基底侧壁内部扩散驱入,形成一掺杂区,作为埋入式电容器的下电极;以及
m.去除该保护层、该硅玻璃层、该第二氧化层和该第一氧化层。
换言之,本发明揭示一种埋入式电容器下电极的制造方法,其步骤乃由提供一掺有第一型杂质的硅基底开始。在该硅基底内定义出预备形成电容器于其内的沟渠,然后形成一第一氧化层,例如氧化硅层,适顺性地覆盖该沟渠的内壁。接着,利用光蚀刻工艺填入一光阻,以及回蚀刻技术于该沟渠定义光阻深度,然后再利用液相沉积法,以六氟硅酸和水反应所生成的二氧化硅( )作为原料,形成一第二氧化层(厚度例如100~300)适顺性地覆盖该第一氧化层表面。去除位在该沟渠底部的光阻后,将沟渠内未被第二氧化层所覆盖的第一氧化层去除,使得沟渠底部的硅基底侧壁裸露出来。沉积一掺有第二型杂质的硅玻璃层,适顺性地覆盖于该第二氧化层和该沟渠底部的硅基底侧壁上后,再沉积一保护层,例如一厚度100的四乙氧基硅化物层,于掺有第二型杂质的硅玻璃层上。接着,施一退火处理,使得掺有第二型杂质的硅玻璃层内所含的杂质往沟渠底部的硅基底侧壁内部扩散驱入,形成一由第二型杂质掺杂区所构成的下电极。去除多余的保护层、硅玻璃层、第二氧化层和该第一氧化层。
此外,如上所述的方法中,当第一型是P型时,第二型是N型,且掺有第二型杂质的硅玻璃层是砷硅玻璃(AsSG)或磷硅玻璃(PSG);相反地,第一型是N型时,第二型是P型,且掺有第二型杂质的硅玻璃层是硼硅玻璃(BSG)。
根据本发明上述的方法,由于本发明以液相沉积氧化层保护沟渠的非下电极预定区,故可避免掺有杂质的硅玻璃层残留于非下电极预定区,并且避免掺有杂质的硅玻璃层内所含的杂质在热退火处理过程中扩散驱入进到基底内,产生不想要的扩散区,并与下电极电性连接,而导致埋入式电容器产生漏电。因此,利用上述根据本发明的方法,便可制作出不会漏电的埋入式电容器,对于提高电容器的电荷储存量而言,有极高的助益。
本发明还揭示另一种埋入式电容器下电极的制造方法,其步骤是由提供一掺有第一型杂质的硅基底开始。其次,先形成一包含有一露出基底表面的开口的硬掩膜层于基底上,再以硬掩膜层作为蚀刻掩膜,蚀刻去除开口下所裸露的基底,并且于基底内形成一预备形成电容器于其内的沟渠。然后,利用干式氧化法,例如热氧化法或臭氧氧化法形成一第一氧化层,例如厚度10的氧化硅层,适顺性地覆盖硬掩膜层表面和沟渠的内壁。接着,先利用光蚀刻工艺形成一第一光阻于第一氧化层上,并且将沟渠填满,再回蚀刻去除位在硬掩膜上方以及部分位在该沟渠内的第一光阻,形成一沟填于沟渠底部的第二光阻。然后,利用液相沉积法,以六氟硅酸和水反应所生成的二氧化硅( )作为原料,形成一厚度100~300的第二氧化层适顺性地覆盖硬掩膜层表面和沟渠内的第一氧化层表面。去除位在沟渠底部的第二光阻后,再以湿浸渍法(wet dip)去除沟渠内未被第二氧化层所覆盖的第一氧化层,使得沟渠底部的硅基底侧壁裸露出来。然后,先沉积一掺有第二型杂质的硅玻璃层,适顺性地覆盖于该第二氧化层和该沟渠底部的硅基底侧壁上,然后再沉积一保护层,例如一厚度100的四乙氧基硅化物层,于掺有第二型杂质的硅玻璃层上。接着,于温度1050℃的氮气环境中,施一退火处理,为时20分,使得掺有第二型杂质的硅玻璃层内所含的杂质往沟渠底部的硅基底侧壁内部扩散驱入,形成一由第二型杂质掺杂区所构成的下电极。最后,利用湿蚀刻法,以氢氟酸溶液、稀氢氟酸溶液或缓冲氢氟酸溶液,去除多余的保护层、硅玻璃层、第二氧化层和该第一氧化层。
此外,如上所述的方法中,当第一型是P型时,第二型是N型,且掺有第二型杂质的硅玻璃层是砷硅玻璃(AsSG)或磷硅玻璃(PSG);相反地,第一型是N型时,第二型是P型,且,掺有第二型杂质的硅玻璃层是硼硅玻璃(BSG)。
根据本发明,以液相沉积氧化层保护沟渠的非下电极预定区,避免因掺有杂质的硅玻璃层残留于非下电极预定区,而于热退火处理过程中扩散驱入基底,产生不想要的扩散区,并与下电极电性连接,而导致埋入式电容器产生漏电。
为使本发明的优点和特征更清楚可见,兹将以根据本发明的较佳实施例,并配合所附图,详细说明如下:
附图简单说明
图1A~1E显示的是现有一种埋入式电容器的下电极板的剖面工艺。
图2A~2F显示的是根据本发明的一较佳实施例的埋入式电容器的下电极板的剖面工艺。
图号说明
100~P型硅基底;110~垫氧化层;120~氮化硅层;130~四乙氧基硅化物层;140~光阻图案;145~蚀刻窗口;150~硬掩膜;160~沟渠;170~掺有N型杂质的硅玻璃层;180~光阻层;185~下电极预定区;190~下电极;200~P型硅基底;210~垫氧化层;220~氮化硅层;230~四乙氧基硅化物层;240~光阻图案;245~蚀刻窗口;250~硬掩膜;260~沟渠;270~薄氧化层;280~光阻层;285~下电极预定区;290~液相沉积氧化层;300~砷硅玻璃层;310~四乙氧基硅化物层;320~下电极。
实施例:
首先,请参照图2A,提供一P型硅基底200。其次,利用热氧化法或化学气相沉积法形成一厚度约45的垫氧化层210于基底200上。然后,利用化学气相沉积法,依序形成一氮化硅层220和四乙氧基硅化物层(TEOS)230于垫氧化层210上。接着,利用光蚀刻工艺和蚀刻技术形成一具有蚀刻窗口245的光阻图案240于四乙氧基硅化物层230上。
然后,请参照图2B,先以光阻图案240作蚀刻掩膜,利用干蚀刻法将蚀刻窗口245下的四乙氧基硅化物层230以及位于其下方的氮化硅层220和垫氧化层210蚀刻掉,定义出一硬掩膜250。接着,先去除光阻图案240后,再以硬掩膜250作为蚀刻掩膜,向下蚀刻去除未被硬掩膜250覆盖的基底200,形成一具特定深度的沟渠260。其中,在此实施例中,沟渠260的深度例如为7~8μm。接着,利用干式热氧化法例如热氧化法或者臭氧氧化法(O3-oxidation)形成一厚度约10的薄氧化层270于四乙氧基硅化物层230表面和沟渠260的内壁。
接着,请参照图2C,利用光蚀刻工艺全面性地涂布一光阻层280于薄氧化层270表面,并且将沟渠260填满,然后再利用回蚀刻法,去除位在硬掩膜层250上方和沟渠260内的部分光阻层280,仅于沟渠260的下半部留下厚度约为4~6μm的光阻层280,用以定义出电容器的下电极预定区285。
然后,利用液相沉积法,形成一厚度约300的液相沉积氧化层,(LPO)290于薄氧化层270表面。值得注意的是,由于液相沉积氧化层仅会沉积于氧化层表面,因此上述的液相沉积氧化层290并不会沉积于氮化硅层220和光阻层280表面。
然后,请参照图2D,利用干式或湿式光阻剥除法将位在沟渠260下半部的光阻层280去除后,再以稀氢氟酸溶液将位在下电极板预定区域285且未被液相沉积氧化层290所覆盖的薄氧化层270去除,裸露出基底200。
然后,请参照图2E,利用化学气相沉积法,形成一砷掺杂的硅玻璃(AsSG)层300于液相沉积氧化层290和下电极板预定区域285的沟渠260的内壁表面。接着,再形成一四乙氧基硅化物层310于砷掺杂的硅玻璃层300上。
然后,请参照图2F,于温度1050℃的氮气环境中,施一退火处理,为时20分钟,使得该砷硅玻璃层300内所含的砷往下电极板预定区285内部扩散,形成一由砷杂质扩散区所构成的下电极320。最后,利用湿蚀刻法,例如以氢氟酸溶液、稀氢氟酸溶液或缓冲氢氟酸溶液等,将四乙氧基硅化物层310、砷掺杂的硅玻璃层300、液相沉积氧化层290和薄氧化层270蚀刻去除。
虽然本发明已以较佳实施例披露如上,然其并非用以限定本发明,任何熟知本领域技术者,在不脱离本发明的精神和范围内,所作的各种更动与润饰,均落在本发明的专利范围内。此外,本发明的保护范围当视权利要求并结合说明书与附图所界定者为准。
Claims (13)
1.一种埋入式电容器下电极的制造方法,其特征是:其步骤包括:
a.提供一掺有第一型杂质的硅基底,并且在该硅基底内定义出一沟渠;
b.形成一第一氧化层适顺性地覆盖该沟渠的内壁;
c.利用光蚀刻工艺以及回蚀刻技术于该沟渠底部填入一定深度的光阻;
d.利用液相沉积法形成一第二氧化层适顺性地覆盖该第一氧化层表面;
e.去除位在该沟渠底部的该光阻;
f.去除该沟渠内未被该第二氧化层所覆盖的第一氧化层,使得该沟渠底部的硅基底侧壁裸露出来;
g.形成一掺有第二型杂质的硅玻璃层,适顺性地覆盖于该第二氧化层和该沟渠底部的硅基底侧壁上;
h.形成一保护层于该掺有杂质的硅玻璃层上;
i.施一退火处理,使得该掺有杂质的硅玻璃层内所含的杂质往该沟渠底部的硅基底侧壁内部扩散驱入,形成一掺杂区,作为埋入式电容器的下电极;以及
j.去除该保护层、该硅玻璃层、该第二氧化层和该第一氧化层。
2.如权利要求1所述的埋入式电容器下电极的制造方法,其特征是:其中该第一氧化层是氧化硅。
3.如权利要求2所述的埋入式电容器下电极的制造方法,其特征是:其中该第一氧化层是利用干式氧化法形成。
4.如权利要求1所述的埋入式电容器下电极的制造方法,其特征是:其中该第二氧化层是利用液相沉积法形成,其厚度约为100~300。
5.如权利要求1所述的埋入式电容器下电极的制造方法,其特征是:其中该步骤f是以湿浸渍法将未被该第二氧化层所覆盖的该第一氧化层去除。
6.如权利要求1所述的埋入式电容器下电极的制造方法,其特征是:其中该保护层是四乙氧基硅化物层所构成。
7.如权利要求1所述的埋入式电容器下电极的制造方法,其特征是:其中该第一型是P型,第二型是N型。
8.如权利要求7所述的埋入式电容器下电极的制造方法,其特征是:其中该掺有第二型杂质的硅玻璃层是砷硅玻璃或磷硅玻璃。
9.如权利要求1所述的埋入式电容器下电极的制造方法,其特征是:其中该第一型是N型,第二型是P型。
10.如权利要求9所述的埋入式电容器下电极的制造方法,其特征是:其中该掺有第二型杂质的硅玻璃层是硼硅玻璃。
11.如权利要求1所述的埋入式电容器下电极的制造方法,其特征是:其中该退火处理是于氮气环境中进行,为时10分~50分。
12.如权利要求1所述的埋入式电容器下电极的制造方法,其特征是:其中该步骤j)是以湿蚀刻法将该保护层、该硅玻璃层、该第二氧化层和该第一氧化层去除。
13.如权利要求1所述的方法,其特征是:在硅基底内定义出一沟渠的方法还包括下列步骤:
形成一包含有一露出该基底表面的开口的硬罩幕层于该基底上;
以该硬罩幕层作为蚀刻罩幕,蚀刻去除该开口下所裸露的基底,并且于该基底内形成一沟渠。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB011101210A CN1181536C (zh) | 2001-03-27 | 2001-03-27 | 埋入式电容器下电极的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB011101210A CN1181536C (zh) | 2001-03-27 | 2001-03-27 | 埋入式电容器下电极的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1377058A CN1377058A (zh) | 2002-10-30 |
CN1181536C true CN1181536C (zh) | 2004-12-22 |
Family
ID=4658355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB011101210A Expired - Lifetime CN1181536C (zh) | 2001-03-27 | 2001-03-27 | 埋入式电容器下电极的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1181536C (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1325964C (zh) * | 2003-09-09 | 2007-07-11 | 高通Mems科技公司 | 光干涉式显示单元结构及制造方法 |
CN101207104B (zh) * | 2006-12-19 | 2011-08-24 | 成都锐华光电技术有限责任公司 | 埋入式电容超低电感设计 |
-
2001
- 2001-03-27 CN CNB011101210A patent/CN1181536C/zh not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CN1377058A (zh) | 2002-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1177353C (zh) | 在金属镶嵌栅极工艺中形成自对准接触焊盘的方法 | |
US6177696B1 (en) | Integration scheme enhancing deep trench capacitance in semiconductor integrated circuit devices | |
KR100645458B1 (ko) | 습식 세정에 의한 어택을 방지할 수 있는 반도체 장치제조 방법 | |
CN1474436A (zh) | 具有自对准节接触孔的半导体器件及其制造方法 | |
CN1725515A (zh) | 具有重叠栅电极的半导体器件及其制造方法 | |
EP0155699A2 (en) | Semiconductor device having improved multi-layer structure of insulating film and conductive film | |
CN1269202C (zh) | 电容器及其制造方法 | |
CN1577823A (zh) | 半导体器件及其制造方法 | |
CN100336170C (zh) | 形成半导体器件的电容器的方法 | |
CN1835208A (zh) | 制造半导体器件的方法 | |
US6245612B1 (en) | Method for making the bottom electrode of a capacitor | |
KR0171072B1 (ko) | 반도체 메모리 셀 제조방법 및 구조 | |
CN1181536C (zh) | 埋入式电容器下电极的制造方法 | |
US6979613B1 (en) | Method for fabricating a trench capacitor of DRAM | |
US20070022941A1 (en) | Method of forming a layer and method of manufacturing a semiconductor device using the same | |
KR101260945B1 (ko) | 실록산 폴리머 조성물 및 이를 이용한 커패시터 제조 방법 | |
JP2000164823A (ja) | 埋込みプレ―ト形成方法 | |
US6287982B1 (en) | Method of removing a portion of a silicon oxide form over stacked polysilicon and silicide layers by using hydrofluorine (HF) solution | |
CN1281259A (zh) | 提高半导体集成电路器件中深沟槽电容的集成方案 | |
CN1324650C (zh) | 制造半导体器件中的电容器的方法 | |
JPH0729971A (ja) | 半導体装置の製造方法 | |
KR100532770B1 (ko) | 반도체 소자의 제조 방법 | |
KR100266010B1 (ko) | 캐패시터형성방법 | |
KR0147490B1 (ko) | 스택 캐패시터의 제조방법 | |
KR100257062B1 (ko) | 플러그 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20041222 |