CN1134826C - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN1134826C
CN1134826C CNB991061039A CN99106103A CN1134826C CN 1134826 C CN1134826 C CN 1134826C CN B991061039 A CNB991061039 A CN B991061039A CN 99106103 A CN99106103 A CN 99106103A CN 1134826 C CN1134826 C CN 1134826C
Authority
CN
China
Prior art keywords
composite membrane
semiconductor device
nitrogen
film
described composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB991061039A
Other languages
English (en)
Other versions
CN1234602A (zh
Inventor
M
市川俊彦
小川博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1234602A publication Critical patent/CN1234602A/zh
Application granted granted Critical
Publication of CN1134826C publication Critical patent/CN1134826C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Materials For Photolithography (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

一种制造半导体器件的方法包括在基片上形成被蚀刻的复合膜。包含氮原子的复合膜在其表面部分基本不包含氮原子。本发明还包括步骤:在所述待蚀刻复合膜上形成化学放大光刻胶;按照预定的图形选择曝光所述化学放大光刻胶;使所述曝光的化学放大光刻胶显影并生成图形;以及通过使用所述生成图形的化学放大光刻胶作为掩膜对所述待蚀刻复合膜进行蚀刻;其中在形成所述复合膜的最后阶段,停止将氮原子引入到所述复合膜中以形成不含有氮原子的膜层部分。按照该方法,可避免降低生产量,即使在长时间保存或当需要重构时,也可抑制在光刻胶的曝光中产生的酸质子的减活化现象。

Description

制造半导体器件的方法
技术领域
本发明主要涉及一种制造半导体器件的方法,更具体地说,是一种包括使用化学放大的光刻胶进行图形处理的制造半导体器件的方法。
背景技术
随着诸如大规模集成电路(LSI)器件等的半导体器件的高度集成化,在这些LSI器件中越来越有必要形成精细的导线、电极等等。例如,在动态随机存取存储器(DRAM)中,64兆位DRAM使用0.35微米(micron)规格,下一代的256兆位DRAM使用0.25微米规格。为了处理这种小型化的需要,在用于形成LSI图形的光刻区域中要求具有更短波长的曝光光源。因此,最近,人们采用了KrF(248nm)、ArF(193nm)等的准分子激光器代替具有g谱线(436nm)、i谱线(365nm)及类似谱线的高能级发射光谱线的水银灯。
当使用这种准分子激光器时,由于透射率很低,不可能使用常规的用于I谱线曝光的光刻胶。因此,人们发展了诸如聚羟基苯乙烯(PHS)之类的新材料。也由于准分子激光器的照明度较低,人们又发展了化学放大光刻胶以实现具有高感光性的光刻胶。在化学放大光刻胶中,当它被曝光时,在光刻胶中由光酸发生器(photo acid generator)产生酸质子(H+)。在化学放大光刻胶为正类型时,当光刻胶在曝光后被加热时,酸扩散进光刻胶中并在显影剂中于可溶解的曝光部分中再现光刻胶树脂,由此使图形得以形成。在化学放大光刻胶为负类型时,酸作为用于交联反应的催化剂并在显影剂中再现未溶解的光刻胶的曝光部分。
另一方面,作为电子布线和电极的材料,主要使用诸如具有高反射比的铝(Al)及类似的金属材料。然而,当光刻胶被直接施加到这些材料上时,由于金属材料的光反射将发生形成的图形变形的问题。因此,通常通过在金属材料上形成氮化钛膜进行抗反射处理。当进行硅的局部氧化(LOCOS)以在元件之间形成绝缘区时,有必要仅在没有被氧化的区域沉积氮化硅膜或氮氧化硅膜。为此,在基片的整个表面上形成氮化硅膜或氮氧化硅膜,并且光刻胶被直接施加在这些氮化硅膜或氮氧化硅膜上并曝光。但是,在这些具有氮原子的材料中存在孤电子对。因此,当化学放大光刻胶被施加到这些材料上并通过KrF准分子激光器及类似物曝光时,产生的酸部分被孤电子对捕获或俘获并且发生酸减活作用,因此它不可能形成合适的所想要的图形。即,当使用正类型光刻胶时,产生所谓的“边缘拖迹(skirttrailing)”现象,其中开口底部的宽度比顶部的宽度变得更窄,或者变成开口的区域不完整渗入并且光刻胶图形不能分开并分解。相反,当使用负类型光刻胶时,侵蚀或向内生长现象发生,其中开口底部的截面在与底面接触的分界面处比开口的其它部分变得更宽。
为了在使用化学放大光刻胶时为解决这个问题,在1994年9月12日在日本提交的日本专利申请第6-217555号(在1996年3月26日公开,公开号为特开平8-83786)中公开了一种图形形成方法,其中,在氮化硅层上形成氧化硅层或氮氧化硅层后施加化学放大光刻胶,然后曝光并显影。在该公报中,也公开了一种通过使用氧等离子体氧化氮化硅层表面的方法,以便在氮化硅层表面上形成氧化硅层或氮氧化硅层。人们也公知一种通过使用酸性溶液在氮化硅层上进行湿法处理的方法。然而,在这种方法中,由于还需要通过单独的处理或单独的装置或湿法处理或其它的装置层叠新的层面,使得制造工艺变得很复杂并且生产量很低。
另一方面,在1996年3月21日在日本提交的日本专利申请第8-64360号(在1997年10月3日公开,公开号为特开平9-260246)中公开了一种工艺,其中,通过使用膜形成室和抛光室被靠近放置的膜形成装置在形成氮化膜后进行抛光以在表面质量得到改进或修复的氮化膜上形成化学放大光刻胶。在该公报中,公开了通过使用该工艺可消除或减少在氮化膜表面上的孤电子对,由此通过避免孤电子对的产生消除在曝光中产生酸质子的现象。
在常规制造工艺中,施加光刻胶和曝光的处理不总是在消除氮化膜后马上进行,而是经常在形成后一到几天进行,这是因为要对半导体晶片进行批量处理。如果在曝光处理前晶片被存放或保留一段时间,即使如在日本专利特开平9-260246号公报中所述的对氮化膜的表面质量进行了修复,表面修复效果也将降低。如果光刻胶图形一旦形成不能满足所允许的图形尺寸或图形位置的精度限制,有必要剥离光刻胶进行重新制作,向晶片施加另一个光刻胶,然后进行曝光和显影。但是,当剥离光刻胶时,通过等离子体质量改进的效果受到破坏,还由于如上所述的长时间存放进一步破坏了质量效果。
发明内容
因此,本发明的一个目的是提供一种制造半导体器件的方法,其中,当通过使用在被蚀刻并包含氮原子的层上形成的化学放大光刻胶形成图形时,可制作具有较好截面轮廓的光刻胶图形。
本发明的另一个目的是提供一种制造半导体器件的方法,其中,当通过使用在被蚀刻并包含氮原子的层上形成的化学放大光刻胶形成图形时,可避免在光刻处理中出现化学放大光刻胶的边缘拖迹现象或侵蚀现象。
本发明的又一个目的是提供一种制造半导体器件的方法,其中,当通过使用在被蚀刻并包含氮原子的层上形成的化学放大光刻胶形成图形时,可避免在光刻处理中出现化学放大光刻胶的边缘拖迹现象或侵蚀现象,且不会使制造工艺复杂,也不会降低生产量。
本发明的再一个目的是提供一种制造半导体器件的方法,其中,当通过使用在被蚀刻并包含氮原子的层上形成的化学放大光刻胶形成图形时,可抑制在化学放大光刻胶的曝光中产生的酸质子的减活化现象,且不会使制造工艺复杂,也不会降低生产量。
本发明的又一个目的是提供一种制造半导体器件的方法,其中,当通过使用在被蚀刻并包含氮原子的层上形成的化学放大光刻胶形成图形时,即使在处理光刻胶前存放时间变长或有必要重新制作晶片,也可抑制在化学放大光刻胶的曝光中产生的酸质子的减活化现象,并且可避免在光刻处理中出现化学放大光刻胶的边缘拖迹现象或侵蚀现象。
作为认真考虑上述问题的结果,本发明的发明者发现,当形成一被蚀刻的膜(如氮化钛膜或氮化硅膜)时,通过在膜形成的最后阶段的膜中基本不包含氮原子或当膜的部分表面形成时的条件下形成膜可解决上述问题。
按照本发明,所提供的制造半导体器件的方法包括步骤:提供一基片;形成待蚀刻复合膜,该复合膜包括形成于所述基片上的膜区,所述膜区由从氮化钛、氮化硅、氮氧化硅组成的组中选择的材料构成;在所述待蚀刻复合膜上形成化学放大光刻胶;按照预定的图形选择曝光所述化学放大光刻胶;使所述曝光的化学放大光刻胶显影并生成图形;以及通过使用所述生成图形的化学放大光刻胶作为掩膜对所述待蚀刻复合膜进行蚀刻;其中在形成所述复合膜的最后阶段,停止将氮原子引入到所述复合膜中以形成不含有氮原子的膜层部分。
附图说明
本发明的这些及其它特征和优点在下面结合附图的详细描述中将更易于理解,其中在所有图中,相同的参考序号表明相同的或相应的部件,并且其中:
图1A到1C是示出按照本发明的一实施例形成被蚀刻的并包含氮原子的复合膜的方法的半导体器件的基片部分的局部横截面图;
图2是示出在膜形成过程中从氮化钛膜(TiN)到钛(Ti)膜在复合膜中连续或逐步减少的氮复合率的特性的实例的图;
图3是示出本发明第二实施例的半导体器件的基片部分的局部横截面图;
图4是示出本发明第三实施例的半导体器件的基片部分的局部横截面图;
图5是示出本发明第四实施例的半导体器件的基片部分的局部横截面图;以及
图6是示出本发明第五实施例的半导体器件的基片部分的局部横截面图。
具体实施方式
在本发明中,当形成被蚀刻的并包含氮原子的复合膜时,膜以这样的方式形成,即在其后的蚀刻处理中将形成化学放大光刻胶的表面上基本不包含氮原子。因此,可抑制曝光时通过氮原子的孤电子对俘获或捕获在化学放大光刻胶中产生的酸质子。
尤其是,在本发明的一个实施例中,包含氮原子的区域和不包含氮原子的区域通过其膜中的氮原子复合率逐步减少的过渡区被连接起来,使得两区域之间的粘结力增加。因此,特别地,可形成具有较好重构特性的膜。当通过等离子体CVD方法及类似方法形成氮化膜时,通过逐步减少引入作为氮源的室中的诸如NH3或N2之类的氮化气的引入量,可形成包含氮原子的区域和不包含氮原子的区域以及其间的过渡区。因此,有可能在同样的室中形成这些区域并且可避免生产量的降低。
在本发明中,以如下方式控制在被蚀刻的复合膜中的氮含量,即在其上被施加化学放大光刻胶的表面上不包含氮原子。不包含氮原子的区域应当具有等于或大于5纳米的厚度以防止由于通过孤电子对俘获酸质子而发生的酸减活化并获得本发明的有利的效果。厚度的上限不受特别的限制,可以为任意合适的值。然而,当被蚀刻的复合膜被作为应获得其固有功能的膜使用时,比如作为抗反射膜使用时,不包含氮原子的区域的厚度可被形成大致接近抗反射效应不被破坏的厚度。当在复合膜中的氮的复合率逐渐被降低时,氮的复合率可被连续降低或逐步降低。在初始时刻,也可能不引入氮源便开始形成膜,然后逐渐增加氮引入量,其后降低氮引入量。
而且,按照本发明,也可能在氧化环境下热氧化基本不包含氮原子的光刻胶涂敷表面的区域并在表面上形成氧化膜。当降低氮原子的复合率时,氧化气体可被引入形成膜的环境中,以便氧原子被包括在膜中以在表面上形成氧化膜。
实施例:
下面将参照实施例具体地说明本发明。但是,应当注意,本发明并不局限于这些实施例。
实施例1:
参照图1A-1C的局部横截面图,将描述按照本实施例的工艺。制备诸如硅(Si)基片1之类的半导体基片。在硅基片1上,依次形成诸如二氧化硅(SiO2)及类似物的层间膜2和铝层3,由此提供一基片。应注意:基片并不局限于具有这种结构的基片,而可以是可在其上形成被蚀刻的且至少局部包含氮原子的复合膜的任意基片。在铝层3上,在下述条件下通过使用钛中间电极的直流磁电管溅蚀方法形成包含氮化钛(TiN)膜4(图1A)的被蚀刻的复合膜。
射频功率:5千瓦(KW)
真空度:4毫托
氩(Ar)气流率:20sccm
氮气(N2)流率:20-0sccm
形成的膜厚度:30纳米
在该工艺中,通过逐渐减少氮气的流率形成复合膜,并且在最后阶段不引入氮气。即,如图1B所示,调整氮气的流率使得氮化钛膜4由开始形成膜到形成10纳米的厚度,在氮化钛膜4上形成由氮化钛到钛的10纳米附加厚度的过渡区5,并且在过渡区5上余下的10纳米厚度中形成钛膜6。由此在形成膜时,通过调整气体流率在一种处理中可连续制作复合膜。因此,复合膜的制造工艺并不会变得很复杂。
然后,在将被蚀刻的并如上所述形成的复合膜上施加正类型化学放大光刻胶,并且通过KrF准分子激光器(248nm)的选择性辐射曝光进行构图曝光。其后,进行同领域技术熟练人员众所周知的热处理和显影过程以除去光刻胶的被曝光部分。应当注意到:从形成复合膜时起,把半导体基片放置或存储4-5天后可施加光刻胶。
当通过显微镜观察到如上所述的方法形成的光刻胶图形7的横截面形状时,几乎观察不到开口底部的宽度比顶部的宽度变得更窄的边缘拖迹现象,并且可形成如图1C所示的满意图形。
其后,去除如上所述形成的光刻胶图形,并再次进行施加光刻胶、曝光和显影。但是,不再发生边缘拖迹现象。而且,这种重新制作被重复几次,类似地形成满意的光刻胶图形。
通过使用具有这种较好截面轮廓的光刻胶图形以蚀刻复合膜(氮化钛膜4、过渡区5及钛膜6)和铝膜3,有可能以预定的位置和预定的尺寸精确地形成布线图形或电极图形。
在上述说明中,描述了在氮化钛膜和钛膜之间形成氮化钛到钛过渡区的结构。但是,通过使用没有形成这些过渡区而是氮化钛膜直接转换为钛膜的结构也可能获得同样的效果。例如,在形成20纳米厚的氮化钛膜后,停止供给氮气并再次把室中抽真空。其后,在氮化钛膜上形成10纳米厚的钛膜以获得类似的效果。
在该处理中,在向室中停止供应氮气之前可以减少施加的RF功率并在抽真空后恢复到预定的功率,以便不形成过渡区就可以进行从氮化钛膜到钛膜的膜形成的转换。此时,不进行上述的抽真空过程,在消耗掉室中的氮气后也可以连续进行膜的形成。该处理的结果是,稍微形成从氮化钛到钛的过渡区,并可获得同样的效果。
如上述的实施例中所述,当在铝导线上形成作为抗反射膜的复合膜时,复合膜的厚度大约为25-50纳米。例如,如图2中所示,当形成50纳米厚的复合膜时,从氮化钛膜形成开始到厚度为约20-30纳米形成氮化钛膜4,其后氮原子的复合率连续降低。最后,可以在上表面附近形成不包含氮原子的钛膜6(在图中约为5纳米)。
当不形成氮化钛-钛过渡区时,例如,当在形成氮化钛膜后停止供给氮气并把室中抽真空以在氩环境下形成钛膜时,有可能连续形成40纳米厚的氮化钛膜和10纳米厚的钛膜,如图2的虚线所示。
实施例2:
在实施例1中,在形成复合膜后,在电炉中通过使用热处理方法热氧化膜的表面。此时,在500摄氏度下进行5分钟的热处理。因此,如图3所示,从表面到5纳米厚度处热氧化氮化钛膜6并由此形成二氧化钛(TiO2)膜。如同领域技术人员所熟知的,当在室温下溅射后从膜形成室中取出钛膜并仅暴露在空气中时,钛膜被氧化几纳米厚,由此形成TiOx。于是形成的TiOx具有比化学当量值2小的氧成分并且易于分层。但是,当如上所述通过热氧化形成TiO2膜时,可形成加强膜,该膜在重新制作光刻胶中具有较好的特性。其后,类似地进行涂敷、曝光并显影化学放大光刻胶,如实施例1中所示形成满意的光刻胶图形。与实施例1中一样,光刻胶的重新制作也重复几次,几乎看不到光刻胶图形的质量下降。
实施例3:
类似于实施例1的处理,在复合膜形成的最后阶段,不引入氮气而是引入氧气到室中以形成复合膜。结果,在氮化钛膜4和过渡区5上形成TiO膜8,如图4所示。此时,以20sccm的流率引入氧气以形成膜。其后,类似地进行涂敷、曝光并显影化学放大光刻胶,如实施例1中所示形成满意的光刻胶图形。与实施例1中一样,光刻胶的重新制作也重复几次,几乎看不到光刻胶图形的质量下降现象。
实施例4:
参照图5,对为了形成用于LOCOS绝缘的氧化膜,在作为基片的实例的硅基片上形成被蚀刻的包含氮化硅膜的复合膜的实例进行说明。在该实施例中,通过使用等离子体CVD方法形成复合膜。其条件如下:
微波功率:1千瓦(KW)
真空度:5托
基片温度:400摄氏度
硅烷(SiH4)气流率:350sccm
氨(NH3)气流率:150sccm
氮(N2)气流率:5000sccm
形成的膜厚度:200纳米
当形成复合膜时,逐渐减少氨气和作为氮气源的氮气引入量,并且在最后阶段不引入氮气源。结果,形成160纳米厚的氮化硅膜9、30纳米厚的氮化硅-硅过渡区10以及10纳米厚的硅膜11。形成氮化硅膜到预定厚度后可以停止引入氮气源,其后,把室中抽真空并引入硅烷气,使得在形成氮化硅膜(190纳米)后形成硅膜(10纳米)。其后,类似地进行涂敷、曝光并显影化学放大光刻胶,如实施例1中所示形成满意的光刻胶图形。与实施例1中一样,光刻胶的重构也重复几次,几乎看不到光刻胶图形的质量下降。
通过使用具有这种较好截面轮廓的光刻胶图形以蚀刻复合膜(氮化硅膜9、过渡区10及硅膜11),有可能以预定的位置和预定的尺寸精确地形成复合膜图形。在通过抛光及类似方法去除光刻胶图形后,通过使用复合膜图形作为掩膜选择性氧化硅基片1,由此在硅基片1上以预定的位置和预定的尺寸精确地形成用于LOCOS绝缘的氧化膜。
当为制作用于LOCOS绝缘的氧化膜而形成氮化硅膜时,通常形成的膜厚度为100-300纳米。
实施例5:
参照图6说明本实施例。当以与实施例4类似的方式形成复合膜时,硅烷(SiH4)气流率被改变为200sccm。除了氨气和氮气外,也可使用流率为100sccm的氧化二氮气(N2O)以形成氮氧化硅膜。如实施例4中所述,当形成膜时,逐渐减少氨气和作为氮气源的氮气引入量,并且在最后阶段不引入这些气体。结果,如图6所示,形成160纳米厚的氮氧化硅(SiON)膜12、30纳米厚的氮氧化硅-二氧化硅过渡区13以及10纳米厚的二氧化硅膜14。形成氮氧化硅膜到预定厚度后可以停止引入氨气和氮气,其后,把室中抽真空并引入硅烷气,使得在形成氮氧化硅膜(190纳米)后形成二氧化硅膜(10纳米)。其后,类似地进行涂敷、曝光并显影化学放大光刻胶,如实施例1中所示形成满意的光刻胶图形。与实施例1中一样,光刻胶的重新制作也重复几次,几乎看不到光刻胶图形的质量下降。
在上述实施例中,通过使用比如磁电管溅射方法和等离子体CVD方法来形成复合膜。但是,本发明不限于使用这些方法,也可以使用单独控制氮气源引入的其它众所周知的方法来形成膜,比如热CVD方法、真空蒸发方法以及MBE(分子束外延)方法等等。
在上述说明中,也描述了使用正类型光刻胶的实例。但是,当使用负类型光刻胶时也可获得有利的效果。
如上所述,按照本发明,当通过使用在被蚀刻并包含氮原子的复合膜上形成的化学放大光刻胶形成图形时,可避免降低生产量,即使在从形成复合膜到光刻处理的时间变长时或当需要重新制作时,也可抑制在光刻胶的曝光中产生的酸质子的减活化现象。
在前述说明书中,已参照具体实施例描述了本发明。但是,同领域技术熟练人员可进行一些变化和修改,这些变化和修改都包含在如下述权利要求书中所述的本发明的范围之内。例如,上述复合膜可仅通过氮复合率从复合膜底部到顶表面逐渐增加的过渡区构成。因此,说明书和附图仅用于说明而不是限制,并且所有这些变化都包含在本发明的范围之内。因此,本发明包含了所附的权利要求书中的范围之内的所有的变化和修改。

Claims (12)

1.一种制造半导体器件的方法,其特征在于包括步骤:
提供一基片;
形成待蚀刻复合膜,该复合膜包括形成于所述基片上的膜区,所述膜区由从氮化钛、氮化硅、氧氮化硅组成的组中选择的材料构成;
在所述待蚀刻复合膜上形成化学放大光刻胶;
按照预定的图形选择曝光所述化学放大光刻胶;
使所述曝光的化学放大光刻胶显影并生成图形;以及
通过使用所述生成图形的化学放大光刻胶作为掩膜对所述待蚀刻复合膜进行蚀刻;
其中在形成所述复合膜的最后阶段,停止将氮原子引入到所述复合膜中以形成不含有氮原子的膜层部分。
2.如权利要求1所述的制造半导体器件的方法,其特征在于:
在所述形成复合膜过程中,从形成所述复合膜开始到形成所述复合膜的最后阶段,通过逐渐减少引入所述复合膜中的氮原子引入量形成所述复合膜。
3.如权利要求1所述的制造半导体器件的方法,其特征在于:
在所述形成复合膜过程中,通过向所述复合膜中引入预定数量的氮原子并且在形成所述复合膜的最后阶段停止向所述复合膜中引入氮原子形成所述复合膜。
4.如权利要求1所述的制造半导体器件的方法,其特征在于:
所述基片包括一金属材料膜区,在所述金属材料膜区上形成所述复合膜。
5.如权利要求1所述的制造半导体器件的方法,其特征在于所述复合膜包括一氮化钛膜区。
6.如权利要求5所述的制造半导体器件的方法,其特征在于:
在所述复合膜的上表面附近的区域包括一基本不包含氮原子的钛膜区。
7.如权利要求1所述的制造半导体器件的方法,其特征在于所述复合膜包括一氮化硅膜区。
8.如权利要求7所述的制造半导体器件的方法,其特征在于:
在所述复合膜的上表面附近的区域包括一基本不包含氮原子的硅膜区。
9.如权利要求1所述的制造半导体器件的方法,其特征在于所述复合膜包括一氮氧化硅膜区。
10.如权利要求9所述的制造半导体器件的方法,其特征在于:
在所述复合膜的上表面附近的区域包括一基本不包含氮原子的氧化硅膜区。
11.如权利要求1所述的制造半导体器件的方法,其特征在于所述方法还包括步骤:
在形成所述复合膜后于氧化环境下热处理所述复合膜,在通过所述热处理方法热处理的所述复合膜上形成所述化学放大光刻胶。
12.如权利要求1所述的制造半导体器件的方法,其特征在于:
在所述形成复合膜过程中,在形成所述复合膜的最后阶段,将氧气源引入到膜形成环境中。
CNB991061039A 1998-05-01 1999-04-26 制造半导体器件的方法 Expired - Fee Related CN1134826C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP122321/98 1998-05-01
JP122321/1998 1998-05-01
JP12232198A JP3185871B2 (ja) 1998-05-01 1998-05-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1234602A CN1234602A (zh) 1999-11-10
CN1134826C true CN1134826C (zh) 2004-01-14

Family

ID=14833080

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991061039A Expired - Fee Related CN1134826C (zh) 1998-05-01 1999-04-26 制造半导体器件的方法

Country Status (6)

Country Link
US (1) US6248669B1 (zh)
JP (1) JP3185871B2 (zh)
KR (1) KR100326954B1 (zh)
CN (1) CN1134826C (zh)
DE (1) DE19919958A1 (zh)
TW (1) TW423047B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3354901B2 (ja) 1999-06-21 2002-12-09 株式会社半導体先端テクノロジーズ 微細パターンの形成方法、半導体装置および半導体装置の製造方法
US6949448B2 (en) * 2003-04-01 2005-09-27 Taiwan Semiconductor Manufacturing Co., Ltd. Local oxidation of silicon (LOCOS) method employing graded oxidation mask
CN104241088B (zh) * 2013-06-09 2017-07-14 中芯国际集成电路制造(上海)有限公司 条形结构的形成方法
JP6909762B2 (ja) * 2018-07-23 2021-07-28 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010644A (ja) * 1983-06-30 1985-01-19 Toshiba Corp 半導体装置の製造方法
JPH0883786A (ja) 1994-09-12 1996-03-26 Fujitsu Ltd 半導体装置の製造方法
JPH08162460A (ja) 1994-12-09 1996-06-21 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP3422580B2 (ja) 1994-12-16 2003-06-30 三菱電機株式会社 半導体装置の製造方法
JP3796796B2 (ja) 1996-02-01 2006-07-12 ソニー株式会社 化学増幅レジストパターンの形成方法および装置
JPH09260246A (ja) 1996-03-21 1997-10-03 Sony Corp パターン形成方法および成膜装置
JPH09258454A (ja) 1996-03-22 1997-10-03 Sony Corp レジストパターンの形成方法
JPH1131650A (ja) 1997-07-14 1999-02-02 Kokusai Electric Co Ltd 反射防止膜、被処理基板、被処理基板の製造方法、微細パターンの製造方法、および半導体装置の製造方法
JPH1197442A (ja) 1997-09-24 1999-04-09 Sony Corp パターン形成方法およびそれを用いた半導体装置の製造方法並びに半導体装置

Also Published As

Publication number Publication date
US6248669B1 (en) 2001-06-19
KR19990087968A (ko) 1999-12-27
JP3185871B2 (ja) 2001-07-11
TW423047B (en) 2001-02-21
CN1234602A (zh) 1999-11-10
DE19919958A1 (de) 1999-11-04
JPH11317395A (ja) 1999-11-16
KR100326954B1 (ko) 2002-03-13

Similar Documents

Publication Publication Date Title
US5710067A (en) Silicon oxime film
KR100434560B1 (ko) 반도체 공정 방법 및 게이트 적층구조
CN1881078A (zh) 形成抗蚀刻保护层的方法
TW580733B (en) Dry etching process and a fabrication process of a semiconductor device using such a dry etching process
JPH0777809A (ja) シリレーションを利用したパターン形成方法
JP3422580B2 (ja) 半導体装置の製造方法
KR100333724B1 (ko) 티타늄알루미늄나이트라이드반사방지막을이용한반도체소자의금속배선형성방법
US6211078B1 (en) Method of improving resist adhesion for use in patterning conductive layers
TW202205020A (zh) 用以增強euv微影效能的曝光前光阻固化
US7057263B2 (en) Semiconductor wafer assemblies comprising photoresist over silicon nitride materials
JP2002543586A (ja) 反射防止コーティング及びそれに関連する方法
CN1134826C (zh) 制造半导体器件的方法
CN1797718A (zh) 在半导体基底的金属结构表面去除残余物的方法
KR100263645B1 (ko) 이중산화막형성방법
CN1080929C (zh) 形成半导体器件精细图形的方法
JP3258199B2 (ja) 半導体装置のパターン形成方法
JP3277414B2 (ja) ドライエッチング方法
JP2005268321A (ja) 半導体装置の製造方法
US20240045332A1 (en) Method of forming photosensitive organometallic oxides by chemical vapor polymerization
JPH0722396A (ja) ドライエッチング方法
CN1302338C (zh) 防止产生光阻残渣的方法
KR100445410B1 (ko) 반도체소자의비트라인제조방법
KR0144232B1 (ko) 반도체 소자의 미세 패턴 형성 방법
JPH10189410A (ja) 半導体装置の製造方法
US20040157168A1 (en) Method of improving pattern profile of thin photoresist layer

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee