JP2667360B2 - 半導体装置のコンタクトホール形成方法 - Google Patents

半導体装置のコンタクトホール形成方法

Info

Publication number
JP2667360B2
JP2667360B2 JP6032410A JP3241094A JP2667360B2 JP 2667360 B2 JP2667360 B2 JP 2667360B2 JP 6032410 A JP6032410 A JP 6032410A JP 3241094 A JP3241094 A JP 3241094A JP 2667360 B2 JP2667360 B2 JP 2667360B2
Authority
JP
Japan
Prior art keywords
contact hole
etching
forming
film
selective etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6032410A
Other languages
English (en)
Other versions
JPH06349789A (ja
Inventor
星▲ウック▼ 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JPH06349789A publication Critical patent/JPH06349789A/ja
Application granted granted Critical
Publication of JP2667360B2 publication Critical patent/JP2667360B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は多層配線構造を有する半
導体装置において、層間絶縁膜の上部及び下部に形成さ
れた金属配線層を電気的に接続されるための金属コンタ
クトを製造するための方法に関し、特にコンタクトホー
ルの大きさを最小化し半導体装置の集積度を向上させる
ことができる半導体装置のコンタクトホール形成方法に
関するものである。
【０００２】
【従来の技術】通常のＤＲＡＭ（Dynamic Random Acces
s Memory）、ＳＲＡＭ（Static Random Access Memory)
及びＡＳＩＣ（Application Specific Integraed Circu
it）等のような高集積半導体装置は多数の配線層と、さ
らに層間絶縁膜の上部及び下部に位置した配線層を電気
的に接続させるため層間絶縁膜に形成されたコンタクト
を備える。
【０００３】
【発明が解決しようとする課題】高集積半導体装置の集
積度はコンタクトの大きさが小さくなるほど大きくな
る。コンタクトの大きさはコンタクトホールの大きさに
より決定される。しかし、コンタクトホールの大きさは
露光装置のような半導体製造装置等の限界により一定の
大きさ以下にすることができなかった。このため、既存
の高集積半導体装置の集積度は限界値以上に向上され得
なかった。従って、本発明の目的は層間絶縁膜に形成す
るコンタクトホールを最小化し、半導体装置の集積度を
限界値以上に向上させ得る高集積半導体装置のコンタク
トホール形成方法を提供することにある。
【０００４】
【課題を解決するための手段および作用】このような目
的を達成するため、本発明の第１の半導体装置のコンタ
クトホール形成方法は、半導体装置のコンタクトホール
形成方法において、上部に配線層パターンを含む半導体
基板上に絶縁膜を形成する工程と、前記絶縁膜の上側に
選択エッチング膜を形成する工程と、前記選択エッチン
グ膜の上側に、前記選択エッチング膜よりも大きいエッ
チング比を有するエッチング補助物質層を形成する工程
と、前記選択エッチング膜が露出するよう、前記エッチ
ング補助物質層に疑似コンタクトホールを形成する工程
と、前記疑似コンタクトホールの側壁中央部が突出する
よう、前記疑似コンタクトホールの側壁を変形させる工
程と、前記疑似コンタクトホールの側壁中央部より下方
の領域で規定される隅部分に、前記選択エッチング膜と
同一材料からなる選択エッチング物質を埋め込む工程
と、前記選択エッチング物質が埋め込まれた前記疑似コ
ンタクトホールの下方に、前記絶縁膜及び前記選択エッ
チング膜を含む側壁を有するコンタクトホールを形成す
る工程と、を備えることを特徴とする。
【０００５】また、本発明の第２の方法においては、選
択エッチング物質の埋め込み工程が、前記疑似コンタク
トホールの側壁及び露出した前記選択エッチング膜の表
面を前記選択エッチング物質で覆う工程と、前記中央部
及びエッチングされた前記選択エッチング物質の表面
が、前記疑似コンタクトホールの深さ方向に沿って略直
線を成すように、前記選択エッチング物質をエッチング
する工程と、を含むことが好ましい。
【０００６】また、本発明の第３の方法においては、前
記絶縁膜及び前記選択エッチング膜を含む側壁を有する
コンタクトホールの形成工程は、前記エッチング補助物
質層が除去されるような、非等方性エッチングを行う工
程を含むことが好ましい。
【０００７】また、本発明の第４の方法においては、前
記エッチング補助物質層は、Ｐを含むことが好ましい。
また、本発明の第５の方法においては、前記エッチング
補助物質層が、Ｂをさらに含むことが好ましい。
【０００８】また、本発明の第６の方法においては、前
記選択エッチング膜は、窒化シリコン又はポリシリコン
であり、前記エッチング補助物質層は、ＰＳＧ又はＢＰ
ＳＧであることが好ましい。
【０００９】また、本発明の第７の半導体装置のコンタ
クトホール形成方法は、上部に配線層パターンを含む半
導体基板上に絶縁膜を形成する工程と、前記絶縁膜の上
側に選択エッチング膜を形成する工程と、前記選択エッ
チング膜の上側に、前記選択エッチング膜よりも大きい
エッチング比を有するエッチング補助物質層を形成する
工程と、前記選択エッチング膜が露出するよう、前記エ
ッチング補助物質層に疑似コンタクトホールを形成する
工程と、前記疑似コンタクトホールの側壁中央部が突出
するよう、前記疑似コンタクトホールの側壁を変形させ
る工程と、前記疑似コンタクトホールの側壁中央部より
下方の領域で規定される隅部分に、選択エッチング物質
を埋め込む工程と、前記エッチング補助物質層が除去さ
れ、且つ、前記選択エッチング物質が埋め込まれた前記
疑似コンタクトホールの下方に前記絶縁膜及び前記選択
エッチング膜を含む側壁を有するコンタクトホールが形
成されるよう、全面エッチング法を利用した非等方性エ
ッチングを行う工程と、を備えることを特徴とする。
【００１０】また、本発明の第８の方法においては、こ
の疑似コンタクトホールの側壁の変形が、高温急速熱処
理装置によって、前記エッチング補助物質層が熱処理さ
れることにより行われることが好ましい。
【００１１】また、本発明の第９の方法においては、前
記熱処理が、酸素気体内で行われることが好ましい。
【００１２】また、本発明の第１０の半導体装置のコン
タクトホール形成方法は、上部に配線層パターンを含む
半導体基板上に絶縁膜を形成する工程と、前記絶縁膜の
上側にポリシリコンからなる選択エッチング膜を形成す
る工程と、前記選択エッチング膜の上側に、前記選択エ
ッチング膜よりも大きいエッチング比を有するエッチン
グ補助物質層を形成する工程と、前記選択エッチング膜
が露出するよう、前記エッチング補助物質層に疑似コン
タクトホールを形成する工程と、前記疑似コンタクトホ
ールの側壁中央部が突出するよう、前記疑似コンタクト
ホールの側壁を変形させる工程と、前記疑似コンタクト
ホールの側壁中央部より下方の領域で規定される隅部分
に、選択エッチング物質を埋め込む工程と、前記選択エ
ッチング物質が埋め込まれた前記疑似コンタクトホール
の下方に、前記絶縁膜及び前記選択エッチング膜を含む
側壁を有するコンタクトホールを形成する工程と、を備
えることを特徴とする。
【００１３】本発明の半導体装置のコンタクトホール形
成方法によれば、エッチング比が異なる物質をエッチン
グして絶縁膜が形成される。従って、コンタクトホール
の大きさを半導体製造装置による限界値以下に減少させ
ることができる。
【００１４】
【実施例】図１には、素子分離絶縁膜１２により区分し
た素子領域に形成された不純物拡散領域等１４と、不純
物拡散領域等１４の間のチャネル領域の上部に積層され
たゲート酸化膜パターン１６及びゲート電極パターン１
８を有する半導体基板１０が示されている。そして、不
純物拡散領域等１４は、導電性を有しており、図中の２
つのゲート電極パターン１８により構成されるそれぞれ
のトランジスタのソース領域を共通領域として接続する
配線パターンを形成している。
【００１５】ゲート電極パターン１８を含む半導体基板
１０の全表面には酸化膜２０、層間絶縁膜２２、第１高
選択エッチング膜２４及びこの選択エッチング膜に対し
て非常に大きいエッチング比を有するエッチング補助物
質層であるオキサイド層２６（シリコン酸化膜）が順次
堆積される。層間絶縁膜２２は酸化膜で形成され、第１
高選択エッチング膜２４はオキサイド層２６に比べて非
常に低いエッチング比を有する（エッチングされにく
い）シリコン窒化膜又はポリシリコンで形成される。さ
らにオキサイド層２６はリン（Ｐ）又はホウ素（Ｂ）及
びリン（Ｐ）が不純物として含まれたオキサイド（ＰＳ
ＧまたはＢＰＳＧ）を堆積することにより形成される。
【００１６】図２にはオキサイド層２６の上部に形成さ
れたマスクパターン２８と、またマスクパターン２８の
間に露出したオキサイド層２６に形成された擬似コンタ
クトホール３０を備えた半導体装置が示されている。擬
似コンタクトホール３０は、マスクパターン２８の間で
露出したオキサイド層２６がエッチングされることによ
り形成される。さらに、擬似コンタクトホール３０は第
１高選択エッチング膜２４で成る底面を有する。マスク
パターン２８は、擬似コンタクトホール３０が形成され
た後に除去される。
【００１７】図３に示された半導体装置において、オキ
サイド層２６の穴で規定される擬似コンタクトホール３
０の側壁は中央部が突出されるよう半円状に変形されて
おり、さらに擬似コンタクトホール３０の側壁及び底面
とオキサイド層２６の表面には第２高選択エッチング膜
３２が堆積される。そして、擬似コンタクトホール３０
の側壁の中央部と下段部が直線を成すよう、コンタクト
ホール３０の半円形側壁と第１高選択エッチング膜２４
の上面とで規定される隅部分に選択エッチング物質とし
て第２高選択エッチング膜３２が埋め込まれる。
【００１８】擬似コンタクトホール３０の半円形側壁
は、マスクパターンが除去された後、窒素又は酸素雰囲
気を有する高温急速熱処理装置（即ち、窒素又は酸素気
体が充填された高温急速熱処理装置）の内部で熱処理さ
れることにより形成される。また、第２高選択エッチン
グ膜３２は第１高選択エッチング膜２４と同じくシリコ
ン窒化膜又はポリシリコンで形成される。
【００１９】図４には、擬似コンタクトホール３０の側
壁の下段部に残存する第２高選択エッチング膜３２の残
有物３２Ａを有する半導体装置が示されている。第２高
選択エッチング膜３２の残有物３２Ａは、第２高選択エ
ッチング膜３２が非等方性エッチング（異方性エッチン
グ）されることにより形成される。
【００２０】さらに、オキサイド層２６は非等方性エッ
チングを行うブランキットオキサイドエッチング法（全
面オキサイドエッチング法）により除去される。このブ
ランキットオキサイドエッチング工程の際、オキサイド
層２６の間で露出された第１高選択エッチング膜２４
と、また露出された第１高選択エッチング膜２４の下部
に位置した層間絶縁膜２２及び酸化膜２０がエッチング
され、図５に示されたようにコンタクトホール３４が形
成される。コンタクトホール３４は図２に示された擬似
コンタクトホール３０に比べて小さい径を有する。さら
に、コンタクトホール３４の大きさは、図１乃至図４に
示されたオキサイド層２６の厚さ又は熱処理工程での熱
処理温度により調節することができる。例えば、オキサ
イド層２６を厚くしたり又は熱処理温度を高めた場合、
オキサイド層２６の（メルト）フローが多く生じること
となりコンタクトホール３４の大きさは減少する。
【００２１】図６において、コンタクトホール３４に形
成された配線ライン３６、配線ライン３６及び層間絶縁
膜２２の間に形成された第１高選択エッチング膜パター
ン２４Ａを有する半導体装置が示されている。配線ライ
ン３６はコンタクトホール３４を含んだ半導体基板の全
表面に導電層を蒸着し、マスクパターンを利用してこの
導電層をエッチングすることにより形成される。また、
第１高選択エッチング膜パターン２４Ａは配線ライン３
６の形成課程の後、第１高選択エッチング膜２４がエッ
チングされることにより形成される。
【００２２】以上、説明したように、本実施例に係る半
導体装置のコンタクトホール形成方法は、上部に配線層
パターン１４を含む半導体基板１０上に絶縁膜２２を形
成する工程と、絶縁膜２２の上側に選択エッチング膜２
４を形成する工程と、選択エッチング膜２４の上側に、
選択エッチング膜２４よりも大きいエッチング比を有す
るエッチング補助物質層２６を形成する工程と、選択エ
ッチング膜２４が露出するよう、エッチング補助物質層
２６に疑似コンタクトホール３０を形成する工程と、疑
似コンタクトホール３０の側壁中央部が突出するよう、
疑似コンタクトホール３０の側壁を変形させる工程と、
疑似コンタクトホール３０の側壁中央部より下方の領域
で規定される隅部分に、選択エッチング膜２４と同一材
料からなる選択エッチング物質３２（３２Ａ）を埋め込
む工程と、選択エッチング物質３２Ａが埋め込まれた疑
似コンタクトホール３０の下方に、絶縁膜２２及び選択
エッチング膜２４を含む側壁を有するコンタクトホール
３４を形成する工程と、を備える。
【００２３】また、選択エッチング物質の埋め込み工程
は、疑似コンタクトホール３０の側壁及び露出した選択
エッチング膜２４の表面を選択エッチング物質３２で覆
う工程と、中央部及びエッチングされた選択エッチング
物質３２Ａの表面が、疑似コンタクトホール３０の深さ
方向に沿って略直線を成すように、選択エッチング物質
３２をエッチングする工程と、を含む。
【００２４】また、絶縁膜２２及び選択エッチング膜２
４を含む側壁を有するコンタクトホール３４の形成工程
は、エッチング補助物質層２６が除去されるような、非
等方性エッチングを行う工程を含む。
【００２５】
【発明の効果】上述したように、本発明の半導体装置の
コンタクトホール形成方法は、エッチング比の異なる物
質をエッチングし、コンタクトホールの大きさを半導体
製造装置による限界値以下に減少させることができる利
点を提供する。
【図面の簡単な説明】
【図１】本発明に係る高集積半導体装置のコンタクトホ
ールの形成方法により微細コンタクトホールが製造され
る工程を説明する半導体装置の断面図である。
【図２】本発明に係る高集積半導体装置のコンタクトホ
ールの形成方法により微細コンタクトホールが製造され
る工程を説明する半導体装置の断面図である。
【図３】本発明に係る高集積半導体装置のコンタクトホ
ールの形成方法により微細コンタクトホールが製造され
る工程を説明する半導体装置の断面図である。
【図４】本発明に係る高集積半導体装置のコンタクトホ
ールの形成方法により微細コンタクトホールが製造され
る工程を説明する半導体装置の断面図である。
【図５】本発明に係る高集積半導体装置のコンタクトホ
ールの形成方法により微細コンタクトホールが製造され
る工程を説明する半導体装置の断面図である。
【図６】本発明に係る高集積半導体装置のコンタクトホ
ールの形成方法により微細コンタクトホールが製造され
る工程を説明する半導体装置の断面図である。
【符号の説明】
１０…半導体基板、１２…素子分離絶縁膜、１４…不純
物拡散領域、１６…ゲート酸化膜パターン、１８…ゲー
ト電極パターン、２０…酸化膜、２２…層間絶縁膜、２
４…第１高選択エッチング膜、２４Ａ…第１高選択エッ
チング膜パターン、２６…オキサイド層、２８…マスク
パターン、３０…擬似コンタクトホール、３２…第２高
選択エッチング膜、３２Ａ…残有物、３４…コンタクト
ホール、３６…配線ライン。

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体装置のコンタクトホール形成方法
    において、 上部に配線層パターンを含む半導体基板上に絶縁膜を形
    成する工程と、 前記絶縁膜の上側に選択エッチング膜を形成する工程
    と、 前記選択エッチング膜の上側に、前記選択エッチング膜
    よりも大きいエッチング比を有するエッチング補助物質
    層を形成する工程と、 前記選択エッチング膜が露出するよう、前記エッチング
    補助物質層に疑似コンタクトホールを形成する工程と、 前記疑似コンタクトホールの側壁中央部が突出するよ
    う、前記疑似コンタクトホールの側壁を変形させる工程
    と、 前記疑似コンタクトホールの側壁中央部より下方の領域
    で規定される隅部分に、前記選択エッチング膜と同一材
    料からなる選択エッチング物質を埋め込む工程と、 前記選択エッチング物質が埋め込まれた前記疑似コンタ
    クトホールの下方に、前記絶縁膜及び前記選択エッチン
    グ膜を含む側壁を有するコンタクトホールを形成する工
    程と、 を備えることを特徴とする半導体装置のコンタクトホー
    ル形成方法。
  2. 【請求項２】 前記選択エッチング物質の埋め込み工程
    は、前記疑似コンタクトホールの側壁及び露出した前記
    選択エッチング膜の表面を前記選択エッチング物質で覆
    う工程と、前記中央部及びエッチングされた前記選択エ
    ッチング物質の表面が、前記疑似コンタクトホールの深
    さ方向に沿って略直線を成すように、前記選択エッチン
    グ物質をエッチングする工程と、を含むことを特徴とす
    る請求項１に記載の半導体装置のコンタクトホール形成
    方法。
  3. 【請求項３】 前記絶縁膜及び前記選択エッチング膜を
    含む側壁を有するコンタクトホールの形成工程は、前記
    エッチング補助物質層が除去されるような、非等方性エ
    ッチングを行う工程を含むことを特徴とする請求項２に
    記載の半導体装置のコンタクトホール形成方法。
  4. 【請求項４】 前記エッチング補助物質層が、Ｐを含む
    ことを特徴とする請求項１に記載の半導体装置のコンタ
    クトホール形成方法。
  5. 【請求項５】 前記エッチング補助物質層が、Ｂをさら
    に含むことを特徴とする請求項４に記載の半導体装置の
    コンタクトホール形成方法。
  6. 【請求項６】 前記選択エッチング膜は、窒化シリコン
    又はポリシリコンであり、前記エッチング補助物質層
    は、ＰＳＧ又はＢＰＳＧであることを特徴とする請求項
    １に記載の半導体装置のコンタクトホール形成方法。
  7. 【請求項７】 半導体装置のコンタクトホール形成方法
    において、 上部に配線層パターンを含む半導体基板上に絶縁膜を形
    成する工程と、 前記絶縁膜の上側に選択エッチング膜を形成する工程
    と、 前記選択エッチング膜の上側に、前記選択エッチング膜
    よりも大きいエッチング比を有するエッチング補助物質
    層を形成する工程と、 前記選択エッチング膜が露出するよう、前記エッチング
    補助物質層に疑似コンタクトホールを形成する工程と、 前記疑似コンタクトホールの側壁中央部が突出するよ
    う、前記疑似コンタクトホールの側壁を変形させる工程
    と、 前記疑似コンタクトホールの側壁中央部より下方の領域
    で規定される隅部分に、選択エッチング物質を埋め込む
    工程と、 前記エッチング補助物質層が除去され、且つ、前記選択
    エッチング物質が埋め込まれた前記疑似コンタクトホー
    ルの下方に前記絶縁膜及び前記選択エッチング膜を含む
    側壁を有するコンタクトホールが形成されるよう、全面
    エッチング法を利用した非等方性エッチングを行う工程
    と、 を備えることを特徴とする半導体装置のコンタクトホー
    ル形成方法。
  8. 【請求項８】 前記疑似コンタクトホールの側壁の変形
    は、高温急速熱処理装置によって、前記エッチング補助
    物質層が熱処理されることにより行われることを特徴と
    する請求項７に記載の半導体装置のコンタクトホール形
    成方法。
  9. 【請求項９】 前記熱処理は、酸素気体内で行われるこ
    とを特徴とする請求項８に記載の半導体装置のコンタク
    トホール形成方法。
  10. 【請求項１０】 半導体装置のコンタクトホール形成方
    法において、 上部に配線層パターンを含む半導体基板上に絶縁膜を形
    成する工程と、 前記絶縁膜の上側にポリシリコンからなる選択エッチン
    グ膜を形成する工程と、 前記選択エッチング膜の上側に、前記選択エッチング膜
    よりも大きいエッチング比を有するエッチング補助物質
    層を形成する工程と、 前記選択エッチング膜が露出するよう、前記エッチング
    補助物質層に疑似コンタクトホールを形成する工程と、 前記疑似コンタクトホールの側壁中央部が突出するよ
    う、前記疑似コンタクトホールの側壁を変形させる工程
    と、 前記疑似コンタクトホールの側壁中央部より下方の領域
    で規定される隅部分に、選択エッチング物質を埋め込む
    工程と、 前記選択エッチング物質が埋め込まれた前記疑似コンタ
    クトホールの下方に、前記絶縁膜及び前記選択エッチン
    グ膜を含む側壁を有するコンタクトホールを形成する工
    程と、 を備えることを特徴とする半導体装置のコンタクトホー
    ル形成方法。
JP6032410A 1993-03-02 1994-03-02 半導体装置のコンタクトホール形成方法 Expired - Fee Related JP2667360B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR93002955A KR960009100B1 (en) 1993-03-02 1993-03-02 Manufacturing method of minute contact hole for highly integrated device
KR93-02955 1993-03-02

Publications (2)

Publication Number Publication Date
JPH06349789A JPH06349789A (ja) 1994-12-22
JP2667360B2 true JP2667360B2 (ja) 1997-10-27

Family

ID=19351432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6032410A Expired - Fee Related JP2667360B2 (ja) 1993-03-02 1994-03-02 半導体装置のコンタクトホール形成方法

Country Status (3)

Country Link
US (1) US5368682A (ja)
JP (1) JP2667360B2 (ja)
KR (1) KR960009100B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5464794A (en) * 1994-05-11 1995-11-07 United Microelectronics Corporation Method of forming contact openings having concavo-concave shape
US5874359A (en) * 1995-04-27 1999-02-23 Industrial Technology Research Institute Small contacts for ultra large scale integration semiconductor devices without separation ground rule
US5851923A (en) * 1996-01-18 1998-12-22 Micron Technology, Inc. Integrated circuit and method for forming and integrated circuit
US5795822A (en) * 1996-08-07 1998-08-18 Vanguard International Semiconductor Corporation Method for manufacturing an aligned opening in an integrated circuit
JP3430091B2 (ja) 1999-12-01 2003-07-28 Ｎｅｃエレクトロニクス株式会社 エッチングマスク及びエッチングマスクを用いたコンタクトホールの形成方法並びにその方法で形成した半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4654113A (en) * 1984-02-10 1987-03-31 Fujitsu Limited Process for fabricating a semiconductor device
JPS6184024A (ja) * 1984-10-02 1986-04-28 Nec Corp 半導体装置の製造方法
JPS6236827A (ja) * 1985-08-10 1987-02-17 Nippon Gakki Seizo Kk 選択エツチング方法
JPS6255938A (ja) * 1985-09-05 1987-03-11 Matsushita Electronics Corp 半導体装置の製造方法
JPS63177523A (ja) * 1987-01-19 1988-07-21 Matsushita Electric Ind Co Ltd コンタクトホ−ル形成方法
JPH01274452A (ja) * 1988-04-26 1989-11-02 Fujitsu Ltd 半導体装置の製造方法
KR920004541B1 (ko) * 1989-05-30 1992-06-08 현대전자산업 주식회사 반도체 소자에서 식각베리어층을 사용한 콘택홀 형성방법
US5275972A (en) * 1990-02-19 1994-01-04 Matsushita Electric Industrial Co., Ltd. Method for fabricating a semiconductor integrated circuit device including the self-aligned formation of a contact window
JP2545154B2 (ja) * 1990-06-04 1996-10-16 松下電器産業株式会社 コンタクト構造の形成方法
US5166088A (en) * 1990-07-03 1992-11-24 Sharp Kabushiki Kaisha Method of manufacturing semiconductor device contact vias in layers comprising silicon nitride and glass
KR950000660B1 (ko) * 1992-02-29 1995-01-27 현대전자산업 주식회사 고집적 소자용 미세콘택 형성방법
US5269880A (en) * 1992-04-03 1993-12-14 Northern Telecom Limited Tapering sidewalls of via holes

Also Published As

Publication number Publication date
JPH06349789A (ja) 1994-12-22
US5368682A (en) 1994-11-29
KR960009100B1 (en) 1996-07-10
KR940022786A (ko) 1994-10-21

Similar Documents

Publication Publication Date Title
US8026542B2 (en) Low resistance peripheral local interconnect contacts with selective wet strip of titanium
US7179706B2 (en) Permeable capacitor electrode
US5464791A (en) Method of fabricating a micro-trench storage capacitor
JPS6273772A (ja) 半導体デバイスの製作方法
KR940012506A (ko) 반도체 장치 및 그 제조방법
US6852579B2 (en) Method of manufacturing a semiconductor integrated circuit device
JP2667360B2 (ja) 半導体装置のコンタクトホール形成方法
JPH06112152A (ja) 半導体デバイスの接触部形成方法
TWI222704B (en) Method for forming interlayer dielectric layer and method of preventing contact defects
KR100474953B1 (ko) 반도체장치및그제조방법
JPH0254960A (ja) 半導体装置の製造方法
KR100357189B1 (ko) 반도체 소자 및 그 제조 방법
TW200908155A (en) Method for fabricating line type recess channel MOS transistor device
TWI343625B (en) A semiconductor device and manufacturing method of the same
JP3996510B2 (ja) 半導体装置の製造方法
JP2621607B2 (ja) 半導体装置の製造方法
JP2686815B2 (ja) 半導体メモリ装置の製造方法
JPH0429327A (ja) 半導体装置およびその製造方法
JPH01192165A (ja) ダイナミック・メモリセル及びその製造方法
JP2705616B2 (ja) 半導体装置及びその製造方法
JPH11238859A (ja) 半導体装置の製造方法
US20040079981A1 (en) Semiconductor device having capacitor
JPH08316312A (ja) 半導体装置の製造方法
JPH07283326A (ja) コンタクト構造およびその製造方法
JPH06338596A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080627

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100627

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120627

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130627

Year of fee payment: 16

LAPS Cancellation because of no payment of annual fees