CN114175274B - 半导体结构及其制备方法 - Google Patents

半导体结构及其制备方法 Download PDF

Info

Publication number
CN114175274B
CN114175274B CN201980098556.XA CN201980098556A CN114175274B CN 114175274 B CN114175274 B CN 114175274B CN 201980098556 A CN201980098556 A CN 201980098556A CN 114175274 B CN114175274 B CN 114175274B
Authority
CN
China
Prior art keywords
type semiconductor
semiconductor layer
layer
groove
buried
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980098556.XA
Other languages
English (en)
Other versions
CN114175274A (zh
Inventor
程凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Enkris Semiconductor Inc
Original Assignee
Enkris Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Enkris Semiconductor Inc filed Critical Enkris Semiconductor Inc
Publication of CN114175274A publication Critical patent/CN114175274A/zh
Application granted granted Critical
Publication of CN114175274B publication Critical patent/CN114175274B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8122—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

本申请提供一种半导体结构及其制备方法。所述半导体结构包括：层叠设置的第一n型半导体层、p型半导体层以及第二n型半导体层，所述第一n型半导体层中设有掩埋层；凹槽，所述凹槽至少贯穿所述第二n型半导体层以及所述p型半导体层，且所述凹槽的下方至少留有部分所述掩埋层；设于凹槽内的栅极。所述制备方法用于制备所述半导体结构。本申请通过设置具有AlGaN的掩埋层，在接续高温生长其他半导体层的过程中，由于AlGaN在高温下不易分解，因此凹槽不会贯穿掩埋层，从而凹槽的深度不会低于具有AlGaN的掩埋层，而能够精确控制凹槽的深度。

Description

半导体结构及其制备方法
技术领域
本申请涉及半导体领域，尤其涉及一种半导体结构及其制备方法。
背景技术
现有技术中，在制备半导体结构的过程中，需要刻蚀凹槽来沉积金属，从而形成栅极。对于半导体结构而言，栅极的深度会影响整体器件的性能，但是在传统的制备过程中，凹槽的具体刻蚀深度不可精确控制，从而导致栅极的具体深度不可精确控制。比如说在已经刻蚀凹槽之后，升温再生长其它半导体层时，凹槽下方的层结构一般为GaN材料，而GaN材料会因为升温而分解挥发，使得凹槽变得更深，从而造成凹槽的最终深度不可控制，而影响了整个半导体器件的性能。
发明内容
本发明提供一种半导体结构及其制备方法，解决了凹槽的最终深度不可控制的问题。
为实现上述目的，根据本发明实施例的第一方面，提供一种半导体结构。所述半导体结构包括：
层叠设置的第一n型半导体层、p型半导体层以及第二n型半导体层，所述第一n型半导体层中设有掩埋层；
凹槽，所述凹槽至少贯穿所述第二n型半导体层以及所述p型半导体层，且所述凹槽的下方至少留有部分所述掩埋层；
设于凹槽内的栅极。
可选的，所述掩埋层包含Al组分，所述掩埋层中的Al组分沿着所述掩埋层的生长方向由下至上增大。
可选的，所述掩埋层中的Al组分沿着所述掩埋层的生长方向由下至上线性增大、或阶梯增大、或弧形增大。
可选的，所述掩埋层的厚度不小于0.05微米。
可选的，所述第一n型半导体层包括层叠设置的第一子n型半导体层、所述掩埋层以及第二子n型半导体层。
可选的，所述半导体结构还包括冒层和介质层，所述冒层位于所述凹槽内、以及所述第二n型半导体层上；所述介质层位于所述冒层上，所述栅极位于所述介质层上。
可选的，所述第一n型半导体层为轻掺杂的n型半导体层。
可选的，所述半导体结构还包括设于第一n型半导体层下侧的重掺杂n型半导体层。
可选的，所述半导体结构还包括源极和漏极，所述源极设于所述栅极的两侧，且与第二n型半导体层接触；所述漏极设于所述第一n型半导体层的底部，与所述第一n型半导体层接触，或，所述漏极设于所述栅极的另一侧，且与所述第一n型半导体层接触。
根据本发明实施例的第二方面，提供一种半导体结构的制备方法，所述制备方法包括：
依次形成第一n型半导体层、p型半导体层和第二n型半导体层，所述第一n型半导体层中设有掩埋层，所述掩埋层为AlGaN；
形成凹槽，所述凹槽至少贯穿所述第二n型半导体层以及所述p型半导体层，且所述凹槽的下方至少留有部分所述掩埋层；
在所述凹槽内形成栅极。
上述实施例的半导体结构及其制备方法中，通过设置具有AlGaN的掩埋层，在接续高温生长其它半导体层的过程中，由于AlGaN在高温下不易分解，因此凹槽不会贯穿掩埋层，从而凹槽的深度不会低于具有AlGaN的掩埋层，而能够精确控制凹槽的深度。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一示例性实施例的半导体结构的剖面结构示意图。
图2是本发明一示例性实施例的半导体结构的制备方法的流程图。
图3(a)-图3(f)是是本发明一示例性实施例的半导体封装方法的工艺流程图。
图4是本发明一示例性实施例的半导体结构的剖面结构示意图。
图5是本发明其他示例性实施例的半导体结构的剖面结构示意图。
图6是本发明其他示例性实施例的半导体结构的剖面结构示意图。
图7是本发明其他示例性实施例的半导体结构的剖面结构示意图。
图8是本发明一示例性实施例的另一实施方式的半导体结构的剖面结构示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。除非另作定义，本申请使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本申请说明书以及权利要求书中使用的“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。“多个”包括两个，相当于至少两个。在本申请说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
本发明实施例提供一种半导体结构。如图1所示，所述半导体结构包括第一n型半导体层21、p型半导体层22、第二n型半导体层23、冒层28、介质层29、栅极25、源极26和漏极27。其中，所述第一n型半导体层21、所述第二n型半导体层23、所述p型半导体层22以及冒层28均包括GaN基材料。所述GaN基材料为至少包括Ga原子、N原子的材料，本实施例中，所述GaN基材料包括GaN、AlGaN、AlInGaN。
所述第一n型半导体层21是轻掺杂的n型半导体层，所谓轻掺杂即所述第一n型半导体层21中的n型杂质的掺杂浓度不超过2e17cm-3。
所述p型半导体层22以及所述第二n型半导体层23沿生长方向F层叠设置于所述第一n型半导体层21上。从所述第二n型半导体层23远离所述p型半导体层22的一侧开设有凹槽24，所述凹槽24至少贯穿所述第二n型半导体层23以及所述p型半导体层22，具体地，可以通过刻蚀的方式形成所述凹槽24，其它实施例中，也可以通过选择性生长形成所述凹槽24，对于所述凹槽24的形成方式，本案对此不做限制。刻蚀形成所述凹槽24的具体方式可为干法刻蚀。
在本实施例中，所述冒层28位于所述凹槽24内、以及所述第二n型半导体层23上；所述介质层29位于所述冒层28上，所述栅极25位于所述介质层29上。进一步的，所述栅极25还可以暴露在外形成所述T型栅极25。但不限于此，本实施例的另一种实施方式如图8所示，所述半导体结构可以不包括所述冒层28以及所述介质层29，所述栅极25可直接形成于所述凹槽24之中。
在本实施例中，所述源极26设于所述栅极25的两侧，且与所述第二n型半导体层23接触。所述漏极27设于所述第一n型半导体层21的底部，与所述第一n型半导体层21接触，形成垂直型半导体结构。其它实施例中，如图5所示，所述源极26设于所述栅极25的一侧，且与所述第二n型半导体层23接触。所述漏极27设于所述栅极25的另一侧，且与所述第一n型半导体层21接触，形成半垂直型半导体结构。
所述第一n型半导体层21包括沿生长方向F层叠设置的第一子n型半导体层211、所述掩埋层212以及第二子n型半导体层213，所述掩埋层212为AlGaN。
所述凹槽24至少贯穿所述第二n型半导体层23以及所述p型半导体层22，且所述凹槽24的下方至少留有部分所述掩埋层212。具体来说有以下几种情况：所述凹槽的底部241可以停止于所述第二子n型半导体层213的上表面2131；或者，所述凹槽的底部241可以部分贯穿所述第二子n型半导体层213；或者，所述凹槽的底部241可以停止于所述掩埋层212的上表面2121；或者，所述凹槽的底部241可以部分贯穿所述掩埋层212。综上几种情况中，所述凹槽的底部241均未贯穿所述掩埋层212，也就是说，所述凹槽24的下方始终留有部分所述掩埋层212。这样，通过设置具有AlGaN的所述掩埋层212，在接续高温生长冒层28或者其它半导体层的过程中，由于AlGaN在高温下不易分解，因此所述凹槽24不会贯穿所述掩埋层212，从而所述凹槽24的深度不会低于所述掩埋层212，而能够精确控制所述凹槽24的深度。进一步，当对所述凹槽24的深度有具体设计要求时，可以通过设置所述掩埋层212在所述第一n型半导体层21的具体位置，而控制所述凹槽24的精确深度而满足设计要求。
本实施例中，所述AlGaN的组分保持不变；在其它实施例中，较佳地，所述掩埋层212中的Al组分沿着所述掩埋层212的生长方向F由下至上增大。具体地，所述掩埋层212中的Al组分沿着所述掩埋层212的生长方向F由下至上线性增大、或阶梯增大、或弧形增大。这样，所述掩埋层212中的Al组分在最靠近所述第二子n型半导体层213的位置最大，而最不易在高温下分解，从而能够更好地防止所述掩埋层212在高温下分解，从而能够精确控制所述凹槽24的深度。
在本实施例中，所述掩埋层212的厚度不小于0.05微米。
进一步的，如图6所示，所述第一n型半导体层21下侧还可以设置重掺杂n型半导体层30，用于减少压降，所述重掺杂n型半导体层30中的n型杂质的掺杂浓度不小于5e17 cm-3。
进一步的，如图7所示，所述半导体结构还可以包括衬底20，所述衬底20设于第一n型半导体层21的下侧，用于在其上侧形成第一n型半导体层21。
如图2所示，本实施例还提供一种半导体结构的制备方法，所述制备方法包括：
步骤100：依次形成第一n型半导体层、p型半导体层和第二n型半导体层，所述第一n型半导体层中设有掩埋层，所述掩埋层为AlGaN；
步骤200：形成凹槽，所述凹槽至少贯穿所述第二n型半导体层以及所述p型半导体层，且所述凹槽的下方至少留有部分所述掩埋层；
步骤300：形成冒层，所述冒层形成于所述凹槽内、以及所述第二n型半导体层上；
步骤400：形成介质层，所述介质层形成于所述冒层上；
步骤500：形成电极，在所述凹槽内形成栅极，所述栅极形成于所述介质层上。
在步骤100中，如图3(a)所示，沿生长方向F依次形成第一n型半导体层21、p型半导体层22和第二n型半导体层23。其中，所述第一n型半导体层21包括沿生长方向F层叠设置的第一子n型半导体层211、掩埋层212以及第二子n型半导体层213，所述掩埋层212为AlGaN。
在步骤200中，如图3(b)和图3(c)所示，从所述第二n型半导体层23远离所述p型半导体层22的一侧形成所述凹槽24。可以通过刻蚀的方式形成所述凹槽24，但不限于此，选择性生长也可以形成所述凹槽24，对于所述凹槽24的形成方式，本案对此不做限制。刻蚀形成所述凹槽24的具体方式可为干法刻蚀。
所述凹槽24至少贯穿所述第二n型半导体层23以及所述p型半导体层22，且所述凹槽24的下方至少留有部分所述掩埋层212。具体来说有以下几种情况：所述凹槽的底部241可以停止于所述第二子n型半导体层的上表面2131；或者，所述凹槽的底部241可以部分贯穿所述第二子n型半导体层213，如图3(b)所示；或者，所述凹槽的底部241可以停止于所述掩埋层的上表面2121，如3(c)；或者，所述凹槽的底部241可以部分贯穿所述掩埋层212。综上几种情况中，所述凹槽的底部241均未贯穿所述掩埋层212，也就是说，所述凹槽24的下方始终留有部分所述掩埋层212。这样，通过设置具有AlGaN的所述掩埋层212，在接续高温生长冒层28的过程中，由于AlGaN在高温下不易分解，因此所述凹槽24不会贯穿所述掩埋层212，从而所述凹槽24的深度不会低于所述掩埋层212，而能够精确控制所述凹槽24的深度。进一步，当对所述凹槽24的深度有具体设计要求时，可以通过设置所述掩埋层212在所述第一n型半导体层21的具体位置，而控制所述凹槽24的精确深度而满足设计要求。
在步骤300中，如图3(d)所示，形成冒层28，所述冒层28形成于所述凹槽24内、以及所述第二n型半导体层23上。在形成所述冒层28中，可以采用高温生长形成所述冒层28。
在步骤400中，如图3(e)所示，形成介质层29，所述介质层29形成于所述冒层28上，同样所述介质层29也有部分位于所述凹槽24内。
在步骤500中，如图3(f)所示，形成电极，在所述凹槽24内形成栅极25，所述栅极25形成于所述介质层29上。
在形成电极中包括：如图4所示，在所述第二n型半导体层23上形成所述源极26，所述源极26设于所述栅极25的两侧，且与所述第二n型半导体层23接触；在所述第一n型半导体层21底部形成所述漏极27，所述漏极27与所述第一n型半导体层21接触，形成垂直型半导体结构。可以理解的是，当在第一n型半导体层21下侧设置重掺杂n型半导体层30时，所述漏极27还可与所述重掺杂n型半导体层30接触形成垂直型半导体结构，如图6所示。
在其它实施例中，所述电极还可以如图5所示，所述源极26设于所述栅极25的一侧，与所述第二n型半导体层23接触。所述漏极27设于所述栅极25的另一侧，与所述第一n型半导体层21接触，形成半垂直型半导体结构，具体的，可以先在栅极25一侧采用正面刻蚀方法刻蚀至露出第二n型半导体层23，形成源极26，使得源极26与所述第二n型半导体层23接触；再在栅极25另一侧采用正面刻蚀方法刻蚀至露出第一n型半导体层21，形成漏极27，使得漏极27与所述第一n型半导体层21接触。
在其它实施例中，如图6所示，所述第一n型半导体层21下侧还可以设置重掺杂n型半导体层30，可以减少压降，其中所述重掺杂n型半导体层30中的n型杂质的掺杂浓度不小于5e17 cm-3。
在其他实施例中，所述制备方法还包括：在衬底20上依次形成所述第一n型半导体层21、所述p型半导体层22和所述第二n型半导体层23，如图7所示，以及，在形成所述漏极27之前，去除所述衬底20，形成如图4所述的垂直型半导体结构。可以理解的是，也可以形成如图5所示的半垂直半导体结构。在本实施例的另一实施方式中，该半导体结构的制备方法可以不包括步骤300和步骤400，即，在完成步骤200后可以直接进行步骤500的制备：形成电极，在所述凹槽内形成栅极。而通过该制备方法而得到的半导体结构如图8所示。
上述实施例的半导体结构及其制备方法中，通过设置具有AlGaN的掩埋层，在接续高温生长其他半导体层的过程中，由于AlGaN在高温下不易分解，因此凹槽不会贯穿掩埋层，从而凹槽的深度不会低于具有AlGaN的掩埋层，而能够精确控制凹槽的深度。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (9)

1.一种半导体结构，其特征在于，所述半导体结构包括：
层叠设置的第一n型半导体层、p型半导体层以及第二n型半导体层，所述第一n型半导体层包括层叠设置的第一n型子半导体层、具有AlGaN的掩埋层以及第二n型子半导体层；
凹槽，所述凹槽至少贯穿所述第二n型半导体层以及所述p型半导体层，且所述凹槽的下方至少留有部分所述掩埋层；
设于凹槽内的栅极。
2.如权利要求1所述的半导体结构，其特征在于，所述掩埋层包含Al组分，所述掩埋层中的Al组分沿着所述掩埋层的生长方向由下至上增大。
3.如权利要求2所述的半导体结构，其特征在于，所述掩埋层中的Al组分沿着所述掩埋层的生长方向由下至上线性增大、或阶梯增大、或弧形增大。
4.如权利要求1所述的半导体结构，其特征在于，所述掩埋层的厚度不小于0.05微米。
5.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括冒层和介质层，所述冒层位于所述凹槽内、以及所述第二n型半导体层上；所述介质层位于所述冒层上，所述栅极位于所述介质层上。
6.如权利要求1所述的半导体结构，其特征在于，所述第一n型半导体层为轻掺杂的n型半导体层。
7.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括设于第一n型半导体层下侧的重掺杂n型半导体层。
8.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括源极和漏极，所述源极设于所述栅极的两侧，且与第二n型半导体层接触；
所述漏极设于所述第一n型半导体层的底部，与所述第一n型半导体层接触，或，所述漏极设于所述栅极的另一侧，且与所述第一n型半导体层接触。
9.一种半导体结构的制备方法，其特征在于，所述制备方法包括：
依次形成第一n型半导体层、p型半导体层和第二n型半导体层，所述第一n型半导体层包括层叠设置的第一n型自半导体层、具有AlGaN的掩埋层以及第二n型子半导体层；
形成凹槽，所述凹槽至少贯穿所述第二n型半导体层以及所述p型半导体层，且所述凹槽的下方至少留有部分所述掩埋层；
在所述凹槽内形成栅极。
CN201980098556.XA 2019-07-29 2019-07-29 半导体结构及其制备方法 Active CN114175274B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/098165 WO2021016800A1 (zh) 2019-07-29 2019-07-29 半导体结构及其制备方法

Publications (2)

Publication Number Publication Date
CN114175274A CN114175274A (zh) 2022-03-11
CN114175274B true CN114175274B (zh) 2022-11-18

Family

ID=74229366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980098556.XA Active CN114175274B (zh) 2019-07-29 2019-07-29 半导体结构及其制备方法

Country Status (4)

Country Link
US (1) US20220246752A1 (zh)
CN (1) CN114175274B (zh)
TW (1) TWI768410B (zh)
WO (1) WO2021016800A1 (zh)

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7791162B2 (en) * 2003-01-31 2010-09-07 Nxp B.V. Trench isolation structure, semiconductor assembly comprising such a trench isolation, and method for forming such a trench isolation
JP2007311574A (ja) * 2006-05-18 2007-11-29 Nec Electronics Corp 半導体装置及びその製造方法
JP2007311684A (ja) * 2006-05-22 2007-11-29 Mitsubishi Electric Corp 電界効果型トランジスタ
US7678654B2 (en) * 2006-06-30 2010-03-16 Qimonda Ag Buried bitline with reduced resistance
JP2009212386A (ja) * 2008-03-05 2009-09-17 Mitsubishi Electric Corp 半導体光素子の製造方法
JP5566618B2 (ja) * 2008-03-07 2014-08-06 古河電気工業株式会社 ＧａＮ系半導体素子
JP2010232610A (ja) * 2009-03-30 2010-10-14 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US8558276B2 (en) * 2009-06-17 2013-10-15 Alpha And Omega Semiconductor, Inc. Bottom source NMOS triggered zener clamp for configuring an ultra-low voltage transient voltage suppressor (TVS)
CN102208506B (zh) * 2010-03-30 2013-06-12 厦门乾照光电股份有限公司 掩埋式高亮度发光二极管结构
US8614478B2 (en) * 2010-07-26 2013-12-24 Infineon Technologies Austria Ag Method for protecting a semiconductor device against degradation, a semiconductor device protected against hot charge carriers and a manufacturing method therefor
US9224860B2 (en) * 2010-12-10 2015-12-29 Mitsubishi Electric Corporation Trench-gate type semiconductor device and manufacturing method therefor
US8912570B2 (en) * 2012-08-09 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US9449669B2 (en) * 2014-09-25 2016-09-20 Kilopass Technology, Inc. Cross-coupled thyristor SRAM circuits and methods of operation
US9412744B1 (en) * 2015-01-30 2016-08-09 International Business Machines Corporation III-V CMOS integration on silicon substrate via embedded germanium-containing layer
DE102017210711A1 (de) * 2016-06-27 2017-12-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement
CN106206711B (zh) * 2016-08-22 2019-04-30 东南大学 一种P型埋层AlGaN-GaN高电子迁移率晶体管
TWI722166B (zh) * 2017-04-10 2021-03-21 聯穎光電股份有限公司 高電子遷移率電晶體
CN107623032A (zh) * 2017-10-24 2018-01-23 电子科技大学 一种新型的GaN异质结场效应晶体管
CN108493242B (zh) * 2018-05-31 2020-08-28 电子科技大学 一种优化体内电场的载流子增强型igbt器件
CN109728084B (zh) * 2018-12-04 2021-02-02 电子科技大学 一种具有深槽电场屏蔽结构的平面栅igbt器件
CN110034176B (zh) * 2019-04-22 2022-02-11 东南大学 解决反向恢复失效的逆导型横向绝缘栅双极型晶体管

Also Published As

Publication number Publication date
TW202119637A (zh) 2021-05-16
WO2021016800A1 (zh) 2021-02-04
CN114175274A (zh) 2022-03-11
US20220246752A1 (en) 2022-08-04
TWI768410B (zh) 2022-06-21

Similar Documents

Publication Publication Date Title
DE102014101937B4 (de) Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung und Halbleitervorrichtung
CN104011865A (zh) 在GaN材料中制造浮置保护环的方法及系统
KR20130139738A (ko) 탄화규소 반도체 장치의 제조방법
EP2741319B1 (en) Field effect transistor
CN104067384A (zh) 用于具有自对准源极和栅极的氮化镓垂直jfet的方法和系统
DE102016109165B4 (de) Ein halbleiterbauelement und verfahren zum bilden einer mehrzahl von halbleiterbauelementen
CN111710729B (zh) 齐纳二极管及其制造方法
CN104347696A (zh) 半导体装置以及其制造方法
KR20230002876A (ko) 노멀리 오프형 소자 및 이의 제조 방법
KR20150126310A (ko) 핀 전계 효과 트랜지스터 형성 방법 및 집적 회로 소자
CN108231880B (zh) 一种增强型GaN基HEMT器件及其制备方法
US9941416B2 (en) MOS transistor and method of manufacturing the same
CN105762180A (zh) 包括双极型晶体管的半导体器件
CN114175274B (zh) 半导体结构及其制备方法
US20130168696A1 (en) Silicon Carbide Schottky Diode Device with Mesa Termination and Manufacturing Method Thereof
CN115084236B (zh) 沟槽栅功率mosfet及其制造方法
US20160005736A1 (en) Ingaas finfet on patterned silicon substrate with inp as a buffer layer
CN105225946A (zh) 逆导型igbt结构及其形成方法
US9818858B1 (en) Multi-layer active layer having a partial recess
CN115810663A (zh) 高电子迁移率晶体管及其制作方法
CN106611790B (zh) 垂直晶体管及其制备方法
CN114975101B (zh) 一种GaN器件及其制备方法
EP4239687A1 (en) Semiconductor device and manufacturing method therefor
KR100789112B1 (ko) 화합물 반도체 발광 소자의 제조 방법
JP7115145B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant