TW202119637A - 半導體結構及其製備方法 - Google Patents

半導體結構及其製備方法 Download PDF

Info

Publication number
TW202119637A
TW202119637A TW109124905A TW109124905A TW202119637A TW 202119637 A TW202119637 A TW 202119637A TW 109124905 A TW109124905 A TW 109124905A TW 109124905 A TW109124905 A TW 109124905A TW 202119637 A TW202119637 A TW 202119637A
Authority
TW
Taiwan
Prior art keywords
type semiconductor
layer
semiconductor layer
groove
buried
Prior art date
Application number
TW109124905A
Other languages
English (en)
Other versions
TWI768410B (zh
Inventor
程凱
Original Assignee
中國商蘇州晶湛半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中國商蘇州晶湛半導體有限公司 filed Critical 中國商蘇州晶湛半導體有限公司
Publication of TW202119637A publication Critical patent/TW202119637A/zh
Application granted granted Critical
Publication of TWI768410B publication Critical patent/TWI768410B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8122—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

本申請提供一種半導體結構及其製備方法。上述半導體結構包括：層疊設置的第一n型半導體層、p型半導體層以及第二n型半導體層，上述第一n型半導體層中設有埋置層，上述埋置層為AlGaN；凹槽，上述凹槽至少貫穿上述第二n型半導體層以及上述p型半導體層，且上述凹槽的下方至少留有部分上述埋置層；設於凹槽內的閘極。上述製備方法用於製備上述半導體結構。本申請藉由設置具有AlGaN的埋置層，在接續高溫生長其他半導體層的過程中，由於AlGaN在高溫下不易分解，因此凹槽不會貫穿埋置層，從而凹槽的深度不會低於具有AlGaN的埋置層，而能夠精確控制凹槽的深度。

Description

半導體結構及其製備方法
本申請涉及半導體領域，尤其涉及一種半導體結構及其製備方法。
現有技術中，在製備半導體結構的過程中，需要蝕刻凹槽來沉積金屬，從而形成閘極。對於半導體結構而言，閘極的深度會影響整體裝置的性能，但是在傳統的製備過程中，凹槽的具體蝕刻深度不可精確控制，從而導致閘極的具體深度不可精確控制。比如說在已經蝕刻凹槽之後，升溫再生長其它半導體層時，凹槽下方的層結構一般為GaN材料，而GaN材料會因為升溫而分解揮發，使得凹槽變得更深，從而造成凹槽的最終深度不可控制，而影響了整個半導體裝置的性能。
本發明提供一種半導體結構及其製備方法，解決了凹槽的最終深度不可控制的問題。
為實現上述目的，根據本發明實施例的第一態樣，提供一種半導體結構。上述半導體結構包括：
層疊設置的第一n型半導體層、p型半導體層以及第二n型半導體層，上述第一n型半導體層中設有埋置層，上述埋置層為AlGaN；
凹槽，上述凹槽至少貫穿上述第二n型半導體層以及上述p型半導體層，且上述凹槽的下方至少留有部分上述埋置層；
設於凹槽內的閘極。
可選的，上述埋置層中的Al組分配比沿著上述埋置層的生長方向由下至上增大。
可選的，上述埋置層中的Al組分配比沿著上述埋置層的生長方向由下至上線性增大、或階梯增大、或弧形增大。
可選的，上述埋置層的厚度不小於0.05微米。
可選的，上述第一n型半導體層包括層疊設置的第一子n型半導體層、上述埋置層以及第二子n型半導體層。
可選的，上述第一n型半導體層、上述第二n型半導體層、以及上述p型半導體層均包括GaN類材料。
可選的，上述半導體結構還包括覆蓋層和介電層，上述覆蓋層位於上述凹槽內、以及上述第二n型半導體層上；上述介電層位於上述覆蓋層上，上述閘極位於上述介電層上。
可選的，上述覆蓋層的材料包括GaN類材料。
可選的，上述第一n型半導體層為輕摻雜的n型半導體層。
可選的，上述半導體結構還包括設於第一n型半導體層下側的重摻雜n型半導體層。
可選的，上述半導體結構還包括源極和汲極，上述源極設於上述閘極的兩側，且與第二n型半導體層接觸；上述汲極設於上述第一n型半導體層的底部，與上述第一n型半導體層接觸。
可選的，上述半導體結構還包括源極和汲極，上述源極設於上述閘極的一側，且與第二n型半導體層接觸；上述汲極設於上述閘極的另一側，且與上述第一n型半導體層接觸。
根據本發明實施例的第二態樣，提供一種半導體結構的製備方法，上述製備方法包括：
依序形成第一n型半導體層、p型半導體層和第二n型半導體層，上述第一n型半導體層中設有埋置層，上述埋置層為AlGaN；
形成凹槽，上述凹槽至少貫穿上述第二n型半導體層以及上述p型半導體層，且上述凹槽的下方至少留有部分上述埋置層；
在上述凹槽內形成閘極。
可選的，在形成閘極之前，上述製備方法還包括：
形成覆蓋層，上述覆蓋層形成於上述凹槽內、以及上述第二n型半導體層上；
形成介電層，上述介電層形成於上述覆蓋層上。
上述實施例的半導體結構及其製備方法中，藉由設置具有AlGaN的埋置層，在接續高溫生長其它半導體層的過程中，由於AlGaN在高溫下不易分解，因此凹槽不會貫穿埋置層，從而凹槽的深度不會低於具有AlGaN的埋置層，而能夠精確控制凹槽的深度。
這裡將詳細地對示例性實施例進行說明，其示例表示在附圖中。下面的描述涉及附圖時，除非另有表示，不同附圖中的相同數字表示相同或相似的元件。以下示例性實施例中所描述的實施方式並不代表與本申請相一致的所有實施方式。相反，它們僅是與如所附申請專利範圍中所詳述的、本申請的一些態樣相一致的裝置和方法的例子。
在本申請使用的術語是僅僅出於描述特定實施例的目的，而非旨在限制本申請。除非另作定義，本申請使用的技術術語或者科學術語應當為本發明所屬領域中具有通常本領域知識者所理解的通常意義。本申請說明書以及申請專利範圍中使用的“一個”或者“一”等類似詞語也不表示數量限制，而是表示存在至少一個。“包括”或者“包含”等類似詞語意指出現在“包括”或者“包含”前面的元件或者物件涵蓋出現在“包括”或者“包含”後面列舉的元件或者物件及其等同物，並不排除其他元件或者物件。“連接”或者“相連”等類似的詞語並非限定於物理的或者機械的連接，而且可以包括電性的連接，不管是直接的還是間接的。“多個”包括兩個，相當於至少兩個。在本申請說明書和所附申請專利範圍中所使用的單數形式的“一種”、“所述”和“上述”也旨在包括多數形式，除非上下文清楚地表示其他含義。還應當理解，本文中使用的術語“及/或”是指並包含一個或多個相關聯的列出專案的任何或所有可能組合。
本發明實施例提供一種半導體結構。如第1圖所示，上述半導體結構包括第一n型半導體層21、p型半導體層22、第二n型半導體層23、覆蓋層28、介電層29、閘極25、源極26和汲極27。其中，上述第一n型半導體層21、上述第二n型半導體層23、上述p型半導體層22以及覆蓋層28均包括GaN類材料。上述GaN類材料為至少包括Ga原子、N原子的材料，本實施例中，上述GaN類材料包括GaN、AlGaN、AlInGaN。
上述第一n型半導體層21是輕摻雜的n型半導體層，所謂輕摻雜即上述第一n型半導體層21中的n型雜質的摻雜濃度不超過2e17cm-3 。
上述p型半導體層22以及上述第二n型半導體層23沿生長方向F層疊設置於上述第一n型半導體層21上。從上述第二n型半導體層23遠離上述p型半導體層22的一側開設有凹槽24，上述凹槽24至少貫穿上述第二n型半導體層23以及上述p型半導體層22，具體地，可以藉由蝕刻的方式形成上述凹槽24，其它實施例中，也可以藉由選擇性形成上述凹槽24，對於上述凹槽24的形成方式，本案對此不做限制。蝕刻形成上述凹槽24的具體方式可為乾式蝕刻。
在本實施例中，上述覆蓋層28位於上述凹槽24內、以及上述第二n型半導體層23上；上述介電層29位於上述覆蓋層28上，上述閘極25位於上述介電層29上。進一步的，上述閘極25還可以暴露在凹槽24外形成上述T型閘極25。但不限於此，本實施例的另一種實施方式如第8圖所示，上述半導體結構可以不包括上述覆蓋層28以及上述介電層29，上述閘極26可直接形成於上述凹槽24之中。
在本實施例中，上述源極26設於上述閘極25的兩側，且與上述第二n型半導體層23接觸。上述汲極27設於上述第一n型半導體層21的底部，與上述第一n型半導體層21接觸，形成垂直型半導體結構。其它實施例中，如第5圖所示，上述源極26設於上述閘極25的一側，且與上述第二n型半導體層23接觸。上述汲極27設於上述閘極25的另一側，且與上述第一n型半導體層21接觸，形成半垂直型半導體結構。
上述第一n型半導體層21包括沿生長方向F層疊設置的第一子n型半導體層211、上述埋置層212以及第二子n型半導體層213，上述埋置層212為AlGaN。
上述凹槽24至少貫穿上述第二n型半導體層23以及上述p型半導體層22，且上述凹槽24的下方至少留有部分上述埋置層212。具體來說有以下幾種情況：上述凹槽的底部241可以停止於上述第二子n型半導體層213的上表面2131；或者，上述凹槽的底部241可以部分貫穿上述第二子n型半導體層213；或者，上述凹槽的底部241可以停止於上述埋置層212的上表面2121；或者，上述凹槽的底部241可以部分貫穿上述埋置層212。綜上幾種情況中，上述凹槽的底部241均未貫穿上述埋置層212，也就是說，上述凹槽24的下方始終留有部分上述埋置層212。這樣，藉由設置具有AlGaN的上述埋置層212，在接續高溫生長覆蓋層28或者其它半導體層的過程中，由於AlGaN在高溫下不易分解，因此上述凹槽24不會貫穿上述埋置層212，從而上述凹槽24的深度不會低於上述埋置層212，而能夠精確控制上述凹槽24的深度。進一步，當對上述凹槽24的深度有具體設計要求時，可以藉由設置上述埋置層212在上述第一n型半導體層21的具體位置，而控制上述凹槽24的精確深度而滿足設計要求。
本實施例中，上述AlGaN的組分配比保持不變；在其它實施例中，較佳地，上述埋置層212中的Al組分配比沿著上述埋置層212的生長方向F由下至上增大。具體地，上述埋置層212中的Al組分配比沿著上述埋置層212的生長方向F由下至上線性增大、或階梯增大、或弧形增大。這樣，上述埋置層212中的Al組分配比在最靠近上述第二子n型半導體層213的位置最大，而最不易在高溫下分解，從而能夠更好地防止上述埋置層212在高溫下分解，從而能夠精確控制上述凹槽24的深度。
在本實施例中，上述埋置層212的厚度不小於0.05微米。
進一步的，如第6圖所示，上述第一n型半導體層21下側還可以設置重摻雜n型半導體層30，用於減少壓降，上述重摻雜n型半導體層30中的n型雜質的摻雜濃度不小於5e17 cm-3 。
進一步的，如第7圖所示，上述半導體結構還可以包括基板20，上述基板20設於第一n型半導體層21的下側，用於在其上側形成第一n型半導體層21。
如第2圖所示，本實施例還提供一種半導體結構的製備方法，上述製備方法包括：
步驟S100：依序形成第一n型半導體層、p型半導體層和第二n型半導體層，上述第一n型半導體層中設有埋置層，上述埋置層為AlGaN；
步驟S200：形成凹槽，上述凹槽至少貫穿上述第二n型半導體層以及上述p型半導體層，且上述凹槽的下方至少留有部分上述埋置層；
步驟S300：形成覆蓋層，上述覆蓋層形成於上述凹槽內、以及上述第二n型半導體層上；
步驟S400：形成介電層，上述介電層形成於上述覆蓋層上；
步驟S500：形成電極，在上述凹槽內形成閘極，上述閘極形成於上述介電層上。
在步驟S100中，如第3a圖所示，沿生長方向F依序形成第一n型半導體層21、p型半導體層22和第二n型半導體層23。其中，上述第一n型半導體層21包括沿生長方向F層疊設置的第一子n型半導體層211、埋置層212以及第二子n型半導體層213，上述埋置層212為AlGaN。
在步驟S200中，如第3b圖至第3c圖所示，從上述第二n型半導體層23遠離上述p型半導體層22的一側形成上述凹槽24。可以藉由蝕刻的方式形成上述凹槽24，但不限於此，選擇性生長也可以形成上述凹槽24，對於上述凹槽24的形成方式，本案對此不做限制。蝕刻形成上述凹槽24的具體方式可為乾式蝕刻。
上述凹槽24至少貫穿上述第二n型半導體層23以及上述p型半導體層22，且上述凹槽24的下方至少留有部分上述埋置層212。具體來說有以下幾種情況：上述凹槽的底部241可以停止於上述第二子n型半導體層的上表面2131；或者，上述凹槽的底部241可以部分貫穿上述第二子n型半導體層213，如第3b圖所示；或者，上述凹槽的底部241可以停止於上述埋置層的上表面2121，如第3c圖；或者，上述凹槽的底部241可以部分貫穿上述埋置層212。綜上幾種情況中，上述凹槽的底部241均未貫穿上述埋置層212，也就是說，上述凹槽24的下方始終留有部分上述埋置層212。這樣，藉由設置具有AlGaN的上述埋置層212，在接續高溫生長覆蓋層28的過程中，由於AlGaN在高溫下不易分解，因此上述凹槽24不會貫穿上述埋置層212，從而上述凹槽24的深度不會低於上述埋置層212，而能夠精確控制上述凹槽24的深度。進一步，當對上述凹槽24的深度有具體設計要求時，可以藉由設置上述埋置層212在上述第一n型半導體層21的具體位置，而控制上述凹槽24的精確深度而滿足設計要求。
在步驟S300中，如第3d圖所示，形成覆蓋層28，上述覆蓋層28形成於上述凹槽24內、以及上述第二n型半導體層23上。在形成上述覆蓋層28中，可以採用高溫生長形成上述覆蓋層28。
在步驟S400中，如第3e圖所示，形成介電層29，上述介電層29形成於上述覆蓋層28上，同樣上述介電層29也有部分位於上述凹槽24內。
在步驟S500中，如第3f圖所示，形成電極，在上述凹槽24內形成閘極25，上述閘極25形成於上述介電層29上。
在形成電極中包括：如第4圖所示，在上述第二n型半導體層23上形成上述源極26，上述源極26設於上述閘極25的兩側，且與上述第二n型半導體層23接觸；在上述第一n型半導體層21底部形成上述汲極27，上述汲極27與上述第一n型半導體層21接觸，形成垂直型半導體結構。可以理解的是，當在第一n型半導體層21下側設置重摻雜n型半導體層30時，上述汲極27還可與上述重摻雜n型半導體層30接觸形成垂直型半導體結構，如第6圖所示。
在其它實施例中，上述電極還可以如第5圖所示，上述源極26設於上述閘極25的一側，與上述第二n型半導體層23接觸。上述汲極27設於上述閘極25的另一側，與上述第一n型半導體層21接觸，形成半垂直型半導體結構，具體的，可以先在閘極25一側採用正面蝕刻方法蝕刻至露出第二n型半導體層23，形成源極26，使得源極26與上述第二n型半導體層23接觸；再在閘極25另一側採用正面蝕刻方法蝕刻至露出第一n型半導體層21，形成汲極27，使得汲極27與上述第一n型半導體層21接觸。
在其它實施例中，如第6圖所示，上述第一n型半導體層21下側還可以設置重摻雜n型半導體層30，可以減少壓降，其中上述重摻雜n型半導體層30中的n型雜質的摻雜濃度不小於5e17 cm-3 。
在其他實施例中，上述製備方法還包括：在基板20上依序形成上述第一n型半導體層21、上述p型半導體層22和上述第二n型半導體層23，如第7圖所示，以及，在形成上述汲極27之前，去除上述基板20，形成如第4圖上述的垂直型半導體結構。可以理解的是，也可以形成如第5圖所示的半垂直半導體結構。在本實施例的另一實施方式中，上述半導體結構的製備方法可以不包括步驟S300和步驟S400，即，在完成步驟S200後可以直接進行步驟S500的製備：形成電極，在凹槽24內形成閘極25。而藉由上述製備方法而得到的半導體結構如第8圖所示。
上述實施例的半導體結構及其製備方法中，藉由設置具有AlGaN的埋置層，在接續高溫生長其他半導體層的過程中，由於AlGaN在高溫下不易分解，因此凹槽不會貫穿埋置層，從而凹槽的深度不會低於具有AlGaN的埋置層，而能夠精確控制凹槽的深度。
以上上述僅為本申請的較佳實施例而已，並不用以限制本申請，凡在本申請的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本申請保護的範圍之內。
20:基板 21:第一n型半導體層 211:第一子n型半導體層 212:埋置層 2121:上表面 213:第二子n型半導體層 2131:上表面 22:p型半導體層 23:第二n型半導體層 24:凹槽 241:底部 25:閘極 26:源極 27:汲極 28:覆蓋層 29:介電層 F:生長方向 S100,S200,S300,S400,S500:步驟
為了更清楚地說明本發明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對於所屬技術領域中具有通常知識者來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。 第1圖是本發明一示例性實施例的半導體結構的剖面結構示意圖。 第2圖是本發明一示例性實施例的半導體結構的製備方法的流程圖。 第3a圖-第3f圖是本發明一示例性實施例的半導體封裝方法的製程流程圖。 第4圖是本發明一示例性實施例的半導體結構的剖面結構示意圖。 第5圖是本發明其他示例性實施例的半導體結構的剖面結構示意圖。 第6圖是本發明其他示例性實施例的半導體結構的剖面結構示意圖。 第7圖是本發明其他示例性實施例的半導體結構的剖面結構示意圖。 第8圖是本發明一示例性實施例的另一實施方式的半導體結構的剖面結構示意圖。
21:第一n型半導體層
211:第一子n型半導體層
212:埋置層
2121:上表面
213:第二子n型半導體層
2131:上表面
22:p型半導體層
23:第二n型半導體層
24:凹槽
241:底部
25:閘極
26:源極
27:汲極
28:覆蓋層
29:介電層
F:生長方向

Claims (14)

  1. 一種半導體結構，其特徵在於，所述半導體結構包括： 層疊設置的第一n型半導體層、p型半導體層以及第二n型半導體層，上述第一n型半導體層中設有埋置層，上述埋置層為AlGaN； 凹槽，上述凹槽至少貫穿上述第二n型半導體層以及上述p型半導體層，且上述凹槽的下方至少留有部分的上述埋置層；以及 閘極，設於上述凹槽內。
  2. 如請求項1所述的半導體結構，其中上述埋置層中的Al組分配比沿著上述埋置層的成長方向由下至上增大。
  3. 如請求項2所述的半導體結構，其中上述埋置層中的Al組分配比沿著上述埋置層的成長方向由下至上線性增大、或階梯增大、或弧形增大。
  4. 如請求項1所述的半導體結構，其中上述埋置層的厚度不小於0.05微米。
  5. 如請求項1所述的半導體結構，其中上述第一n型半導體層包括層疊設置的第一子n型半導體層、上述埋置層以及第二子n型半導體層。
  6. 如請求項1所述的半導體結構，其中上述第一n型半導體層、上述第二n型半導體層、以及上述p型半導體層均包括GaN類材料。
  7. 如請求項1所述的半導體結構，其還包括覆蓋層和介電層，上述覆蓋層位於上述凹槽內、以及上述第二n型半導體層上；上述介電層位於上述覆蓋層上，上述閘極位於上述介電層上。
  8. 如請求項7所述的半導體結構，其中上述覆蓋層的材料包括GaN類材料。
  9. 如請求項1所述的半導體結構，其中上述第一n型半導體層為輕摻雜的n型半導體層。
  10. 如請求項1所述的半導體結構，其還包括設於上述第一n型半導體層下側的重摻雜n型半導體層。
  11. 如請求項1所述的半導體結構，其還包括源極和汲極，上述源極設於上述閘極的兩側，且與上述第二n型半導體層接觸；上述汲極設於上述第一n型半導體層的底部，與上述第一n型半導體層接觸。
  12. 如請求項1所述的半導體結構，其還包括源極和汲極，上述源極設於上述閘極的一側，且與上述第二n型半導體層接觸；上述汲極設於上述閘極的另一側，且與上述第一n型半導體層接觸。
  13. 一種半導體結構的製備方法，其特徵在於，所述製備方法包括： 依序形成第一n型半導體層、p型半導體層和第二n型半導體層，上述第一n型半導體層中設有埋置層，上述埋置層為AlGaN； 形成凹槽，上述凹槽至少貫穿上述第二n型半導體層以及上述p型半導體層，且上述凹槽的下方至少留有部分的上述埋置層； 在上述凹槽內形成閘極。
  14. 如請求項13所述的半導體結構的製備方法，其中在形成上述閘極之前，上述製備方法還包括： 形成覆蓋層，上述覆蓋層形成於上述凹槽內、以及上述第二n型半導體層上； 形成介電層，上述介電層形成於覆蓋層上。
TW109124905A 2019-07-29 2020-07-23 半導體結構及其製備方法 TWI768410B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2019/098165 2019-07-29
PCT/CN2019/098165 WO2021016800A1 (zh) 2019-07-29 2019-07-29 半导体结构及其制备方法

Publications (2)

Publication Number Publication Date
TW202119637A true TW202119637A (zh) 2021-05-16
TWI768410B TWI768410B (zh) 2022-06-21

Family

ID=74229366

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109124905A TWI768410B (zh) 2019-07-29 2020-07-23 半導體結構及其製備方法

Country Status (4)

Country Link
US (1) US20220246752A1 (zh)
CN (1) CN114175274B (zh)
TW (1) TWI768410B (zh)
WO (1) WO2021016800A1 (zh)

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7791162B2 (en) * 2003-01-31 2010-09-07 Nxp B.V. Trench isolation structure, semiconductor assembly comprising such a trench isolation, and method for forming such a trench isolation
JP2007311574A (ja) * 2006-05-18 2007-11-29 Nec Electronics Corp 半導体装置及びその製造方法
JP2007311684A (ja) * 2006-05-22 2007-11-29 Mitsubishi Electric Corp 電界効果型トランジスタ
US7678654B2 (en) * 2006-06-30 2010-03-16 Qimonda Ag Buried bitline with reduced resistance
JP2009212386A (ja) * 2008-03-05 2009-09-17 Mitsubishi Electric Corp 半導体光素子の製造方法
JP5566618B2 (ja) * 2008-03-07 2014-08-06 古河電気工業株式会社 ＧａＮ系半導体素子
JP2010232610A (ja) * 2009-03-30 2010-10-14 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US8558276B2 (en) * 2009-06-17 2013-10-15 Alpha And Omega Semiconductor, Inc. Bottom source NMOS triggered zener clamp for configuring an ultra-low voltage transient voltage suppressor (TVS)
CN102208506B (zh) * 2010-03-30 2013-06-12 厦门乾照光电股份有限公司 掩埋式高亮度发光二极管结构
US8614478B2 (en) * 2010-07-26 2013-12-24 Infineon Technologies Austria Ag Method for protecting a semiconductor device against degradation, a semiconductor device protected against hot charge carriers and a manufacturing method therefor
US9224860B2 (en) * 2010-12-10 2015-12-29 Mitsubishi Electric Corporation Trench-gate type semiconductor device and manufacturing method therefor
US8912570B2 (en) * 2012-08-09 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US9449669B2 (en) * 2014-09-25 2016-09-20 Kilopass Technology, Inc. Cross-coupled thyristor SRAM circuits and methods of operation
US9412744B1 (en) * 2015-01-30 2016-08-09 International Business Machines Corporation III-V CMOS integration on silicon substrate via embedded germanium-containing layer
DE102017210711A1 (de) * 2016-06-27 2017-12-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement
CN106206711B (zh) * 2016-08-22 2019-04-30 东南大学 一种P型埋层AlGaN-GaN高电子迁移率晶体管
TWI722166B (zh) * 2017-04-10 2021-03-21 聯穎光電股份有限公司 高電子遷移率電晶體
CN107623032A (zh) * 2017-10-24 2018-01-23 电子科技大学 一种新型的GaN异质结场效应晶体管
CN108493242B (zh) * 2018-05-31 2020-08-28 电子科技大学 一种优化体内电场的载流子增强型igbt器件
CN109728084B (zh) * 2018-12-04 2021-02-02 电子科技大学 一种具有深槽电场屏蔽结构的平面栅igbt器件
CN110034176B (zh) * 2019-04-22 2022-02-11 东南大学 解决反向恢复失效的逆导型横向绝缘栅双极型晶体管

Also Published As

Publication number Publication date
WO2021016800A1 (zh) 2021-02-04
CN114175274A (zh) 2022-03-11
US20220246752A1 (en) 2022-08-04
CN114175274B (zh) 2022-11-18
TWI768410B (zh) 2022-06-21

Similar Documents

Publication Publication Date Title
US10580879B2 (en) Enhancement-mode GaN-based HEMT device on Si substrate and manufacturing method thereof
CN104835744B (zh) 具有松弛硅/锗鳍片的集成电路
CN108198855A (zh) 半导体元件、半导体基底及其形成方法
TW202008433A (zh) 半導體裝置的形成方法
JP2008535213A (ja) 埋込みドープ領域を有する半導体デバイスの製造方法
JP2014130986A (ja) 半導体素子の製造方法
CN104919594B (zh) 制造半导体器件的方法
CN105977293A (zh) 半导体装置及其制造方法
CN104617045B (zh) 沟槽栅功率器件的制造方法
JP2013187291A (ja) トンネル電界効果トランジスタの製造方法及びトンネル電界効果トランジスタ
JP2001168323A5 (zh)
CN105762180A (zh) 包括双极型晶体管的半导体器件
WO2020134669A1 (zh) 晶体管的制作方法及全包围栅极器件结构
TW201916121A (zh) 半導體裝置的形成方法
CN211238262U (zh) 半导体器件结构
TWI686850B (zh) 半導體裝置及其製作方法
TW202119637A (zh) 半導體結構及其製備方法
CN108649065A (zh) 一种常关型氮化镓hemt器件及其制备方法
CN109817523A (zh) 电荷平衡结构、具有电荷平衡结构的功率器件及制作方法
CN111128745B (zh) 一种SiC基MOS器件的制作方法
CN114883407A (zh) 基于Fin-FET栅结构HEMT及其制作方法
JP7047578B2 (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
CN103928346A (zh) 外延生长形成n型重掺杂漂移层台面的umosfet器件制备方法
CN113394097B (zh) 半导体器件结构的制备方法
CN115274845B (zh) 一种凹陷式Fin-MESFET栅结构HEMT及制作方法