CN105762180A - 包括双极型晶体管的半导体器件 - Google Patents

包括双极型晶体管的半导体器件 Download PDF

Info

Publication number
CN105762180A
CN105762180A CN201610007114.8A CN201610007114A CN105762180A CN 105762180 A CN105762180 A CN 105762180A CN 201610007114 A CN201610007114 A CN 201610007114A CN 105762180 A CN105762180 A CN 105762180A
Authority
CN
China
Prior art keywords
gap
base stage
colelctor electrode
grid
surface field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610007114.8A
Other languages
English (en)
Other versions
CN105762180B (zh
Inventor
帕图斯·胡贝图斯·柯奈利斯·马尼
约斯特·梅莱
维特·桑迪斯
托尼·范胡克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Samba Holdco Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samba Holdco Netherlands BV filed Critical Samba Holdco Netherlands BV
Publication of CN105762180A publication Critical patent/CN105762180A/zh
Application granted granted Critical
Publication of CN105762180B publication Critical patent/CN105762180B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种包括双极型晶体管的半导体器件及制造该器件的方法，双极型晶体管包括具有横向延伸漂移区的集电极。双极型晶体管还包括位于该集电极之上的基极。双极型晶体管还包括位于基极之上的发射极。双极型晶体管还包括位于横向延伸漂移区的上表面之上的、用于塑形集电极内的电场的减小的表面场(RESURF)栅极。双极型晶体管还包括位于减小的表面场栅极与器件的基极的非本征区之间、用于将减小的表面场栅极与基极电隔离的间隙。该间隙的横向尺寸L间隙的范围为0.1μm≤L间隙≤1.0μm。

Description

包括双极型晶体管的半导体器件
技术领域
本发明涉及一种包括双极型晶体管的半导体器件。
背景技术
RF功率放大器是任何高频系统和应用中的关键组件。关于多媒体应用的高带宽和高速度的需求对这些放大器提出了严格的要求，如高输出功率、高线性和高效性。包括双极型晶体管(如异质结双极晶体管(HBT))的放大器由于其高频方面的优异性能通常被优先使用在用于RF功率放大器的基于CMOS的器件中。
R.Sorge等人在2012年SiRF会议上的论文“Conceptofverticalbipolartransistorwithlateraldriftregion，appliedtohighvoltageSiGeHBT”描述了一种具有在子集电极和集电极接触区之间引入的附加横向漂移区的垂直双极型晶体管。
发明内容
在所附的独立权利要求和从属权利要求中阐述了本发明的各个方面。可以将从属权利要求的特征的组合与独立权利要求的特征进行适当地结合，而不仅像权利要求中明确阐述的那样。
根据本发明的一个方面，提供了一种包括双极型晶体管的半导体器件及制造该器件的方法。双极型晶体管包括具有横向延伸漂移区的集电极。双极型晶体管还包括位于该集电极之上的基极。双极型晶体管还包括位于基极之上的发射极。双极型晶体管还包括位于横向延伸漂移区的上表面之上的、用于塑形集电极内的电场的减小的表面场(RESURF)栅极。双极型晶体管还包括位于减小的表面场栅极与器件的基极的非本征区之间、用于将减小的表面场栅极与基极电隔离的间隙。该间隙的横向尺寸L间隙的范围为0.1μm≤L间隙≤1.0μm。
根据本发明的另一方面，提供了一种用于制作包括双极型晶体管的半导体器件的方法。该方法包括提供半导体衬底。该方法还包括在衬底上形成集电极，该集电极具有横向延伸漂移区。该方法还包括在集电极之上形成基极。该方法还包括在基极之上形成发射极。该方法还包括在横向延伸漂移区的上表面之上形成用于塑形所述集电极内的电场的减小的表面场(RESURF)栅极。该方法还包括在减小的表面场栅极与器件的基极的非本征区之间蚀刻用于将减小的表面场栅极与基极电隔离的间隙。该间隙的横向尺寸L间隙的范围为0.1μm≤L间隙≤1.0μm。
本发明的实施例可以使用减小的表面场(RESURF)效应以能够避免器件的基极与集电极之间电容的不期望地增加的方式来使得能够塑形双极型晶体管的集电极内的场(例如，在器件的垂直基极-集电极结附近和/或集电极的横向延伸漂移区中)。这可以通过在器件的减小的表面场(RESURF)栅极与基极的非本征区之间设置用于将减小的表面场与基极电隔离的间隙来实现。减小的表面场栅极与基极的电隔离还可以使得基极和栅极能够独立偏置，从而优化器件的操作。间隙的横向尺寸保持较低(0.1μm≤L间隙≤1.0μm)，以使得减小的表面场栅极与器件的有源区(例如，器件的接近于该器件的发射极窗口的区)之间的距离最小化，从而使得场接近有源区。
根据本发明一个实施例，减小的表面场(RESURF)栅极与器件的发射极窗口之间的横向距离Ld的范围为0.2μm≤Ld≤1.2μm。横向尺寸Ld至少部分地受间隙的横向尺寸L间隙的影响，从而使L间隙最小化会得到更小的Ld。减小Ld可以对器件的基极＝集电极结附近的电场进行更精细的控制，因为减小的表面场栅极可以更接近于该结。
在一个实施例中，可以通过如下方法形成间隙，该方法包括在发射极上沉积介电层，其中，介电层的边缘限定间隙的第一边缘。该实施例中的方法还可以包括沉积光刻胶层，其中该光刻胶层包括开口，介电层的用于限定间隙的第一边缘的边缘通过该开口被露出，并且，其中，开口的、与介电层的边缘相对的边缘限定了间隙的第二边缘。
然后，可以使用光刻胶层中的开口来刻蚀间隙，并且使用介电层的边缘和光刻胶层的边缘来形成间隙的边缘。通过这种方式，已经表明可以蚀刻具有小到L间隙<0.5μm或L间隙<0.2μm(或者甚至L间隙＝0.1μm)的横向尺寸的间隙。在间隙被蚀刻之后，作为上述掩蔽和蚀刻步骤的结果，发射极的、靠近间隙的边缘可以与基极的非本征区的、靠近间隙的边缘垂直对齐。
在一个这样的实施例中，当L间隙<0.5μm时，减小的表面场(RESURF)栅极与器件的发射极窗口之间的横向距离Ld的范围为0.2μm≤Ld<0.6μm。当L间 隙<0.2μm时，减小的表面场(RESURF)栅极与器件的发射极窗口之间的横向距离Ld可以小到0.2μm≤Ld<0.3μm。当L间隙＝0.1μm时，减小的表面场(RESURF)栅极与器件的发射极窗口之间的横向距离Ld可以小到0.2μm。
减小的表面场(RESURF)栅极可以包括通过电介质与横向延伸漂移区的上表面隔开的场板。
在其他示例中，减小的表面场(RESURF)栅极可以包括与横向延伸漂移区的上表面接触的单晶掺杂半导体部分。单晶掺杂半导体部分可以具有与集电极的导电类型不同的导电类型，从而在集电极的单晶掺杂半导体部分与横向延伸漂移区之间的界面处形成结(如p-n结)。器件还包括位于单晶掺杂半导体部分之上的掺杂多晶硅层。掺杂多晶硅层可以与基极的非本征区相对应(例如，在制造过程中通过同一层形成)。可在掺杂多晶硅层与单晶掺杂半导体部分之间设置层。这可以例如在制造期间所采用的任何退火步骤中防止来自掺杂多晶硅层的掺杂物进入单晶掺杂半导体部分。
在一个实施例中，器件还可以具有导电类型不同于集电极的导电类型的另一掺杂区，该另一掺杂区在集电极下方横向延伸以在该另一掺杂区与集电极之间的接触区处形成结。通过这种方式，减小的表面场(RESURF)效应可以用于集电极的横向延伸漂移区的上方或下方，用于塑形其中的场。
根据本发明的另一方面，提供了包括上述类型的半导体器件的功率放大器。
附图说明
下面将参考附图仅通过示例的方式对本发明的实施例进行描述，附图中相同的附图标记涉及相同的元件，在附图中：
图1示出了根据本发明的一个实施例的包括双极型晶体管的半导体器件；
图2示出了根据本发明的另一实施例的包括双极型晶体管的半导体器件；
图3示出了根据本发明的又一实施例的包括双极型晶体管的半导体器件；
图4和图5示出了制作根据本发明实施例的双极型晶体管的方法中所使用的示例性步骤；以及
图6示出了根据本发明的另一实施例的包括双极型晶体管的半导体器件。
具体实施方式
随后参考附图对本发明的实施例进行描述。
本发明的实施例可以提供一种包括双极型晶体管的半导体器件。本发明的实施例还可以提供一种制作包括双极型晶体管的半导体器件的方法。双极型晶体管具有：具有横向延伸漂移区的集电极，位于集电极之上的基极，以及位于基极之上的发射极。因此，双极型晶体管可以是垂直取向的器件。
为了进行集电极内的场塑形，双极型晶体管可以设置有位于横向延伸漂移区的上表面上的减小的表面场(RESURF)栅极。如下面更详细说明的，减小的表面场栅极包括例如RESURF场板(field-plate)或RESURF结。根据本发明的实施例，减小的表面场栅极与基极的非本征区之间有间隙。该间隙可以在横向延伸漂移区之上沿着器件横向延伸。该间隙使得减小的表面场栅极与基极电隔离，这可以具有减小双极型晶体管的基极与集电极之间不期望的电容的效果。减小的表面场栅极与基极的电隔离还可以使得基极与栅极能够独立偏置，从而优化器件的操作。
考虑到减小的表面场栅极与基极的非本征区之间有间隙，应当理解的是，减小的表面场栅极通常与器件的有源区分离(例如，有源区由器件的发射极窗口的横向长度来限定，发射极通过发射极窗口与基极接触)。为了确保减小的表面场栅极与器件的有源区之间的距离保持相对小(例如，为了使得接近有源区)，间隙的横向尺寸L间隙根据本发明的实施例相对较小。具体地，可以设想间隙的横向尺寸的范围可以是0.1μm至1.0μm。下面将对制作具有这种尺寸的间隙的器件的方法进行描述。
图1示出了根据本发明第一实施例的包括双极型晶体管的半导体器件10。
双极型晶体管可设置在半导体衬底(例如，硅衬底)中。衬底可包括可以将双极型晶体管与衬底的其他区隔开的隔离区30。双极型晶体管包括集电极2、位于集电极2之上的基极4以及位于基极4之上的发射极6。集电极2包括位于器件的基极4的正下方的第一区2A。集电极2还包括横向地远离第一区2A延伸的横向延伸漂移区2B。集电极2可包括具有第一导电类型(例如，n型和p型)的外延生长掺杂层。基极4也可包括半导体材料的外延生长层。基极4具有第二导电类型，第二导电类型不同于第一导电类型(例如，集电极2是p型，而基极4是n型)。发射极6也可包括半导体材料的外延生长层。发射极6与集电极2具有相同的导电类型。应当注意的是，在该示例中，形成基极4的层和形成发射极6的层被设置成集电极2的第一区2A之上的垂直堆叠(verticalstack)。
基极4可以包括单晶的本征区(位于集电极2的第一区2A的正之上和发射极6的正下方，其中，发射极与基极4接触)。基极4还可以包括位于本征区的任意侧上的非本征区。在图1中，使用附图标记50和52标记非本征区。非本征区50和52由与基极4的本征单晶区的材料相同的材料组成，但其通常是非晶质的而不是结晶质的。例如，基极4的非本征区50和52可以包括多晶硅。
在该示例中，位于基极的非本征区52之上的是介电部分28。介电部分28例如可以包括氧化物。介电部分28中具有开口，发射极6通过该开口延伸以与基极4的本征区的上表面接触。介电部分28中的开口在下面中被称为“发射极窗口”。
发射极6与基极4的本征区接触的部分本身也是单晶质的，而发射极6与介电部分28接触的部分通常是非晶质的并且也可包括例如掺杂多晶硅。应当注意的是，不可能或者至少非常难以外延生长与电介质接触的单晶层。出于此原因，发射极6与介电部分28接触的一部分以及基极的非本征区50，52(位于隔离区30和/或下文更详细描述的介电层18之上)是非晶质的。
该器件还包括在横向延伸漂移区2B的远端处(横向延伸漂移区2B的近端位于第一区2A附近)与集电极2接触的集电极触点12。可设置一形成集电极沉块(collectorsinker)的掺杂部分32以使得在横向延伸漂移区2B与集电极触点12之间能够形成欧姆连接。器件还可以包括发射极触点16和基极触点14。集电极触点12、发射极触点16和基极触点14可以包括穿过介电层11延伸的导电部分，介电层11在其中设置有所述器件的半导体衬底的表面上延伸。可以在一个或更多个金属化层(metallisationlayers)中设置互连例如金属互连以便于与上述触点接触。例如，互连22可以连接至集电极触点12，互连24可以连接至基极触点14，以及互连26可以连接至发射极触点16。
在一些实施例中，另一掺杂区34可以设置在集电极2的下方。该另一掺杂区具有第一部分34A和第二部分34B。第一部分34A大体上位于发射极窗口下方，而第二部分34B在集电极2的横向延伸漂移区2B的下方横向延伸。掺杂区34在该另一掺杂区34与集电极2之间的接触区处形成结。该另一掺杂区34的导电类型不同于集电极2的导电类型。该另一掺杂区34是可选的并且不是必须提供。然而，在存在该另一掺杂区34的示例中，(例如通过使用衬底触点)施加至另一掺杂区34的电势可以用于进一步塑形集电极2内的电场。第一部分34A的掺杂水平大于第二部分34B的掺杂水平，这可以例如使得能够有效塑形更接近集电极2的第一区2A的场而不会在器件的集电极沉块部分32附近引起不想要的击穿。
双极型晶体管还包括位于集电极2的横向延伸漂移区2B的上表面之上的减小的表面场栅极。通过施加电势至减小的表面场栅极，该减小的表面场栅极使得能够塑形集电极2内的电场。例如，通过施加电势至减小的表面场栅极，可塑形器件的基极-集电极结附近的电场和/或集电极2的横向延伸漂移区2B中的电场。与集电极2、基极4和发射极6一样，减小的表面场栅极可设置有触点44以便于使得能够施加上述电势。导电互连46使得能够产生对触点44的适当连接。
在本示例中，减小的表面场(RESURF)栅极是结型RESURF栅极，该结型RESURF栅极包括与横向延伸漂移区2B的上表面接触的单晶掺杂半导体部分40。单晶掺杂半导体部分40具有与集电极2的导电类型不同的导电类型(例如，集电极2是p型，单晶掺杂半导体部分40是n型，反之亦然)。在这个示例中,减小的表面场栅极还具有位于单晶掺杂半导体部分40之上的非晶部分42。触点44通过非晶部分42连接至减小的表面场栅极。
如图1所示，单晶掺杂半导体部分40可以延伸穿过设置于集电极2的上表面上的介电层18(例如，二氧化硅)中的开口以与横向延伸漂移区2B接触。如上所述，由于难以在电介质上生长单晶半导体材料，因此应当理解的是，图1所示的单晶部分40的最边缘，即位于介电层18正之上的那些部分可能是非晶质的。
如图1所示，减小的表面场栅极与基极的非本征区50、52的边缘之间存在间隙70。间隙70的横向尺寸标记为L间隙。在本示例中，间隙70可填充上面所提到的介电材料11。如下面更加详细描述的，在制造期间，减小的表面场栅极的单晶掺杂半导体部分40可以由与用于形成基极4的本征区的沉积层相同的沉积层形成。减小的表面场栅极的非晶部分42可对应于制造期间用于形成基极4的非本征区52的层。正如下面所说明的，间隙70可以通过蚀刻去除用于形成基极4和减小的表面场栅极的层的、位于双极型晶体管的有源部分与该减小的表面场栅极之间的部分来形成。
在一些实施例中，上述蚀刻步骤可以使用传统的硬掩模来实现，该硬掩模限定了可用以蚀刻间隙70的窗口。然而，正如将结合图4和图5进行描述的，可替代的方法可以使得间隙70的尺寸L间隙大体上小于使用传统硬掩模(例如，i线掩模)所实现的尺寸。根据本发明的实施例，无论使用硬掩模还是使用下面结合图4和图5所描述的方法，应该想到的是，横向尺寸L间隙介于0.1μm至1.0μm范围内。应当理解的是，在一些实施例中，可能期望提供一种具有尽可能小的横向尺寸L间隙的间隙70的器件。这样，减小的表面场栅极可以用于控制集电极2的横向延伸漂移区2B的尽可能接近器件的有源区的部分(有源区可以对应于介电部分28所限定的发射极窗口)。
在图1中，标记为Ld的尺寸对应于减小的表面场栅极的边缘与由介电层28中的开口所限定的器件的发射极窗口的最近边缘之间的横向距离。应当注意的是，由于介电部分28与基极4的非本征区50、52的横向长度(lateralextent)，Ld通常略大于L间隙。应当理解的是，由于通常使用大量沉积、掩蔽和蚀刻步骤来形成器件的各个部分，Ld与L间隙之间的横向长度的差异通常由与所使用的光刻工艺相关联的最小覆盖容差来限定。例如，使用目前的光刻技术，可以设想介电部分28的最小横向尺寸可以为大约0.1μm，而基极4的非本征区52从发射极6和介电部分28下方朝向间隙70向外延伸的部分的最小横向长度可以为大约0.1μm。该值0.1是根据用于限定发射极6的掩模与用于限定基极4的掩模之间的最小覆盖容差而产生的。因此，在该示例中，Ld的横向长度通常比间隙70由L间隙所给定的横向长度大大约0.2μm(＝0.1μm+0.1μm)(即，Ld＝L间 隙+0.2μm)。应当注意的是，在图1所示的特定示例中，介电部分28的横向尺寸(即，大约0.2μm)略大于基极4的非本征区52从发射极6和介电部分28下方朝向间隙70向外延伸的部分的横向长度(大约0.1μm)，因而Ld的值给定为Ld＝0.2μm+0.1μm+L间隙＝L间隙+0.3μm。因此，Ld＝L间隙+0.2μm表示使用本方法的最小Ld值，但在一些示例中，Ld可以略大于该最小值。
应当理解的是，在一些示例中，最小覆盖容差(例如，上面所指出为0.1μm的最小覆盖容差)也可适用于减小的表面场栅极，并且尤其适用于单晶掺杂半导体部分40所延伸穿过的处于介电层18中的开口。如上面所指出的，单晶掺杂半导体部分40的最边缘实际上是非晶质的，因为这些最边缘位于介电层18之上。在介电层18中的开口的边缘处，单晶掺杂半导体部分40与介电层18之间的覆盖量也由最小覆盖容差限定并且在本示例中也为大约0.1μm。
根据所适用的光刻技术，上面所指出的最小覆盖容差会不同。
使用传统的i线掩模(365nm)，已经发现可产生的L间隙的最小值为大约0.5μm。尽管在一些实施例中L间隙的值可能大于0.5μm，但是为了保证在接近有源区的集电极2中能够有效地进行场塑形，可以想到的是，L间隙的值最多为大约1.0μm。由于在本示例中上面所指出的Ld的值通常比L间隙的值大大约0.3μm，由此在本实施例中Ld的值的范围为0.7μm至1.2μm。
图2示出了根据本发明的另一实施例的半导体器件。图2中所示的示例在很多方面类似于与图1相关的上述示例。在讲述图2的示例与图1的示例的主要不同之处之前，应当注意的是，图2示出了集电极沉块32的垂直范围可以因设计需求而异(位于集电极沉块32下方的虚线表示在其垂直范围内的变化)。此外，图2示意性地示出了另一掺杂部分34的第一区34A的横向长度可以随着设计需求而变化。例如，第一部分34A可以具有使得其能够在非本征区与减小的表面场栅极之间的间隙70的下方完全延伸的横向长度。在该示例中，在间隙70下方延伸另一掺杂区34的更高掺杂部分34A是有利的，只要由集电极2的横向延伸漂移区2B之上的减小的表面场栅极所提供的场控制量在该区域内是受限的。
在图2中，没有示出(但是，当然，也可以示出)各种触点(例如，触点12、14、16和44)以及导电互连和介电层11。
图2的示例与图1的示例的主要区别是，图2的示例中的间隙70的横向尺寸L间隙大体上小于图1中所示的间隙70的横向尺寸L间隙。减小的表面场栅极与发射极窗口之间的横向尺寸(Ld)因此也更小。如下面将要描述的，根据本发明的实施例，L间隙的值可能会比在使用正常硬掩模的情况下的最小尺寸要小。在图1的示例中，i线掩模用于蚀刻间隙70，从而使得间隙的最小尺寸大约为0.5μm。在图2的例子中，L间隙的值小于0.5μm。
使用下面结合例如图4和图5描述的方法论，可以想到的是，L间隙的值可能小到0.2μm甚至0.1μm。正如上面已经讨论过的，尺寸相对小的间隙70可以提供优点，例如使得能够(使用减小的表面场栅极)将集电极2内的场控制成尽可能接近器件的由发射极窗口限定的有源区。
在图2(和下面的图3)的示例中，应当注意的是，基极4的与间隙70相邻的非本征区的横向长度与介电部分28的横向长度匹配。正如下面将更详细进行描述的，因间隙70的蚀刻方式的不同而出现该结构差异。
可以想到的是，介电部分28的最小横向尺寸以及非本征区52的与间隙70相邻的部分的最小横向长度可以为大约0.1μm。这种结构差异意味着减小的表面场栅极可被定位为稍微接近器件的有源区(与图1的示例相比，更近了0.1μm)。因此，在这个示例中，Ld的横向长度通常可比L间隙所给定的间隙70的横向长度大大约0.1μm。因此，Ld的值可以小到0.3μm甚至0.2μm(对应地，L间隙值分别为0.2μm和0.1μm)。
图3示出了根据本发明的一个实施例的器件的另一示例。除图3的示例中的减小的表面场栅极包括RESURF板之外，图3中所示的器件基本上类似于图2中所示的器件。具体地，在该示例中，减小的表面场栅极包括穿过集电极2的上表面延伸，具体地穿过集电极的横向延伸漂移区2B的表面延伸的介电层18。一个或更多个半导体层42、43被设置在介电层18之上并且使用上述与图1和图2中的减小的表面场栅极相关联的类型的触点将电势施加至上述层以便于进行横向延伸漂移区2B位于半导体层42、43正下方的区中的场塑形。与前述示例相同，间隙70位于包括一个或更多个层42、42的减小的表面场栅极和基极2的非本征区52之间。间隙70的横向尺寸L间隙具有类似于上述与图1和图2相关的尺寸。在图3所示的具体示例中，间隙70的尺寸大约与图2所示的示例中所示的间隙70的尺寸相同，并且可以通过类似的方式进行蚀刻。
图4和图5示意性地示出了用于形成上述类型的器件的步骤。具体地，图4和图5中所示的示例性步骤可以用于产生具有小到0.2μm甚至0.1μm的横向尺寸的间隙70。
]图4示出了部分地制造并且准备用于执行用于形成所描述的与前述实施例相关的类型的间隙70的蚀刻步骤的器件的布局。如上所述，在一些示例中，包括图4中的示例，用于形成基极的特征的层(具体地是本征区和非本征区)也可以用于形成减小的表面场栅极。这在图4中被示出，在图4中可以看出，层50和层52限定了后面所要形成的基极4的非本征区和本征区，以及上述减小的表面场栅极的单晶掺杂半导体部分40和非晶部分42。还如上面所提到的，在这些层中形成的间隙70可以用于将基极与减小的表面场栅极隔开从而减小基极与集电极之间的电容。
在该第一步骤，硬掩模62(例如，(TEOS)层)被TEOS沉积于发射极6之上。TEOS是硅技术中的低压化学蒸汽沉积(LPCVD)二氧化硅层。这种硬掩模62可以使用标准的沉积过程形成。在后续用于形成间隙70的蚀刻过程中，硬掩模62将形成间隙70的第一边缘并且将保护发射极6。硬掩模62的厚度应该被选取为保证后续的蚀刻过程中硬掩模62底层的发射极不会被露出。试验表明，横向下方蚀刻的发射极6的是最小的。
在图5所示的下一步骤中，光刻胶层60被沉积。然后光刻胶层60被图形化以产生开口，硬掩模62用于限定间隙70的第一边缘的边缘通过该开口露出。应当注意的是，光刻胶层60中的开口的横向尺寸通常大于间隙70的最终尺寸，因为光刻胶层60中的开口的至少部分由介电层28、发射极6和硬掩模62占据。间隙70的第二边缘由光刻胶层60中的开口的与硬掩模62面向横向延伸漂移区2A的边缘相对的边缘限定。为了形成尽可能小的间隙70，可以想到的是，光刻胶60中的开口应当被设置成使得光刻胶60中的开口的与硬掩模62的边缘相对的边缘尽可能接近硬掩模62的边缘。已经发现该横向尺寸可以制作小到0.1μm(这由所使用的光刻技术的最小覆盖容差限定)，因而L间隙＝0.1μm是可以产生的间隙70的最小的横向尺寸。L间隙＝0.1μm大致上小于图1中所示的L间隙的值。
在光刻胶层60中的开口形成之后，可以完成蚀刻步骤以形成间隙70，这会形成例如图2所示的类型的结构。随后，可以将光刻胶层60移除。
应当注意的是，发射极6、介电层28和基极4的非本征部分52的通过该蚀刻技术产生的边缘都如图2和图3所示垂直对齐。这不同于图1中的示例，在图1中，使用独立的掩模装饰发射极6和基极4使得基极4的非本征区50、52从发射极6的下方延伸出。可以想到的是，观察到器件的这些部件的垂直对齐的边缘可以表示结合图4和图5描述的类型的方法论已经用于产生间隙70。
由于横向尺寸L间隙由图5所示的类型的硬掩模(硬掩模62)各个边缘和分别沉积并且被图形化的光刻胶层限定，因此，相对于通常传统掩模和蚀刻过程所实现的横向尺寸，该横向尺寸L间隙会更小。例如，后者过程使得待产生的间隙不小于大约0.5μm，而图4和图5所示的方法可以使得间隙小到0.1μm。
在图4和图5中，减小的表面场栅极包括如2所示的类型的RESURF结。然而，应当理解的是，结合图4和图5描述的蚀刻步骤也可以用来在实施例中形成间隙70，在该实施例中，减小的表面场栅极包括RESURF场板(例如，如图5所示)。
图6示出了根据本发明的一个实施例的器件的另一示例。在图6中，再次忽略了图1中所示的触点和连接件的特征，然而，这些特征必然存在。在一些示例中，基极的非本征区可以包括两个层50、52。上层52可以被掺杂并且这些掺杂物在制造过程中的加热步骤中可以扩散到下面的层50中(并且进入基极4的本征区)。尽管这些层的掺杂对于形成基极4很有用，但是，如上所述，在一些示例中，这些相同的层可以用于形成减小的表面场栅极。
已经发现，为了进行集电极2内的最佳场塑形，可以仔细地选择单晶掺杂半导体部分40内的掺杂水平。例如，已经发现单晶掺杂半导体部分40内的掺杂水平可以有利地与上述另一掺杂区34B内的掺杂水平大约相同。在层52(可对应于单晶掺杂半导体部分40之上的层42)中设置掺杂物以及这些掺杂物后续在单晶掺杂半导体部分40中的扩散会阻止对单晶掺杂半导体部分40内的掺杂物的水平进行恰当地控制。为了缓解这个问题，在图6的实施例中，在层42和单晶掺杂半导体部分40之间设置有干预层45，该干预层45充当防止层42中的任何掺杂物进入单晶掺杂半导体部分40内的屏障。层45还可以包括电介质例如TEOS、氮化硅或其组合物。应当理解的是，位于掺杂多晶硅层42与单晶层40之间的层45没有完全穿过两层之间的界面延伸。而是，如图6所示，层40和42之间仍然有至少一定接触区域使得通过多晶硅层42能够对单晶掺杂半导体部分40进行恰当的电连接。
根据本发明的一种实施例，可以在功率放大器中设置本文所描述的这种类型的半导体器件。
因此，已经描述了一种包括双极型晶体管的半导体器件以及制作所述器件的方法。双极型晶体管包括具有横向延伸漂移区的集电极。双极型晶体管还包括位于集电极之上的基极。双极型晶体管还包括位于基极之上的发射极。双极型晶体管还包括位于横向延伸漂移区的上表面之上、用于塑形集电极内的电场的减小的表面场(RESURF)栅极。双极型晶体管还包括位于减小的表面场栅极与器件的基极的非本征区之间、用于将减小的表面场栅极与基极电隔离的间隙。间隙的横向尺寸L间隙的范围为0.1μm≤L间隙≤1.0μm。
尽管已经描述了本发明的特定实施例，但是，应当理解的是，可以在本发明要求保护的范围内形成多种修改/添加和/或替换。

Claims (15)

1.一种包括双极型晶体管的半导体器件，所述双极型晶体管包括：
具有横向延伸漂移区的集电极；
位于所述集电极之上的基极；
位于所述基极之上的发射极；
位于所述横向延伸漂移区的上表面之上、用于塑形所述集电极内的电场的减小的表面场(RESURF)栅极；以及
位于所述减小的表面场栅极与所述器件的所述基极的非本征区之间、用于将所述减小的表面场栅极与所述基极电隔离的间隙，
其中，所述间隙的横向尺寸L间隙的范围为0.1μm≤L间隙≤1.0μm。
2.根据权利要求1所述的半导体器件，其中，所述减小的表面场(RESURF)栅极与所述器件的发射极窗口之间的横向距离Ld的范围为0.2μm≤Ld≤1.2μm。
3.根据权利要求1所述的半导体器件，其中，L间隙<0.5μm。
4.根据权利要求3所述的半导体器件，其中，所述减小的表面场(RESURF)栅极与所述器件的发射极窗口之间的横向距离Ld的范围为0.2μm≤Ld<0.6μm。
5.根据权利要求3所述的半导体器件，其中，L间隙≤0.2μm。
6.根据权利要求5所述的半导体器件，所述减小的表面场(RESURF)栅极与所述器件的发射极窗口之间的横向距离Ld的范围为0.2μm≤Ld≤0.3μm。
7.根据前述权利要求中任一项所述的半导体器件，其中，所述减小的表面场栅极包括与所述横向延伸漂移区的所述上表面接触的单晶掺杂半导体部分，其中，所述单晶掺杂半导体部分具有与所述集电极的导电类型不同的导电类型，从而在所述单晶掺杂半导体部分与所述横向延伸漂移区之间的界面处形成结。
8.根据权利要求7所述的半导体器件，还包括：
位于所述单晶掺杂半导体部分之上的掺杂多晶硅层，其中，所述掺杂多晶硅层与所述基极的所述非本征区相对应，以及
位于所述掺杂多晶硅层与所述单晶掺杂半导体部分之间、用于防止来自所述掺杂多晶硅层的掺杂物进入所述单晶掺杂半导体部分的层。
9.根据权利要求1至6中任一项所述的半导体器件，其中，所述减小的表面场栅极包括通过电介质与所述横向延伸漂移区的所述上表面隔开的场板。
10.根据前述权利要求中任一项所述的半导体器件，包括导电类型不同于所述集电极的导电类型的另一掺杂区，所述另一掺杂区在所述集电极下方横向延伸以在该另一掺杂区与该集电极之间的接触区处形成结。
11.一种功率放大器，包括前述任一项权利要求所述的半导体器件。
12.一种用于制作包括双极型晶体管的半导体器件的方法，所述方法包括：
提供半导体衬底；
在所述衬底上形成集电极，所述集电极具有横向延伸漂移区；
在所述集电极之上形成基极；
在所述基极之上形成发射极；
在所述横向延伸漂移区的上表面之上形成用于塑形所述集电极内的电场的减小的表面场(RESURF)栅极；以及
在所述减小的表面场栅极与所述器件的所述基极的非本征区之间蚀刻用于将所述减小的表面场栅极与所述基极电隔离的间隙，
其中，所述间隙的横向尺寸L间隙的范围为0.1μm≤L间隙≤1.0μm。
13.根据权利要求12所述的方法，其中，所述减小的表面场(RESURF)栅极与所述器件的发射极窗口之间的横向距离Ld的范围为0.2μm≤Ld≤1.2μm。
14.根据权利要求12所述的方法，其中，L间隙<0.5μm，并且，其中，所述方法还包括：
在所述发射极上沉积介电层，其中，所述介电层的边缘限定所述间隙的第一边缘；
沉积光刻胶层，其中所述光刻胶层包括开口，所述介电层的用于限定所述间隙的所述第一边缘的所述边缘通过所述开口被露出，并且，其中，所述开口的、与所述介电层的所述边缘相对的边缘限定所述间隙的第二边缘；以及
蚀刻所述间隙。
15.根据权利要求14所述的方法，其中，在所述间隙被蚀刻之后，所述发射极的、靠近所述间隙的边缘与所述基极的所述非本征区的、靠近所述间隙的边缘垂直对齐。
CN201610007114.8A 2015-01-05 2016-01-05 包括双极型晶体管的半导体器件 Active CN105762180B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP15150069.1A EP3041052A1 (en) 2015-01-05 2015-01-05 Semiconductor device comprising a lateral drift vertical bipolar transistor
EP15150069.1 2015-01-05

Publications (2)

Publication Number Publication Date
CN105762180A true CN105762180A (zh) 2016-07-13
CN105762180B CN105762180B (zh) 2021-03-09

Family

ID=52232082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610007114.8A Active CN105762180B (zh) 2015-01-05 2016-01-05 包括双极型晶体管的半导体器件

Country Status (3)

Country Link
US (1) US9905679B2 (zh)
EP (1) EP3041052A1 (zh)
CN (1) CN105762180B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10205024B2 (en) * 2016-02-05 2019-02-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having field plate and associated fabricating method
US10580906B1 (en) 2018-10-01 2020-03-03 Nxp B.V. Semiconductor device comprising a PN junction diode
CN111463257B (zh) * 2019-01-22 2023-09-08 上海睿驱微电子科技有限公司 Mos栅晶体管及其构建方法
US10749017B1 (en) 2019-02-12 2020-08-18 Qualcomm Incorporated Heterojunction bipolar transistors with field plates
US11217665B2 (en) 2020-02-04 2022-01-04 Texas Instruments Incorporated Bipolar junction transistor with constricted collector region having high gain and early voltage product

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4494134A (en) * 1982-07-01 1985-01-15 General Electric Company High voltage semiconductor devices comprising integral JFET
CN102437180A (zh) * 2011-11-21 2012-05-02 上海华虹Nec电子有限公司 超高压锗硅hbt器件及其制造方法
WO2012175716A1 (de) * 2011-06-24 2012-12-27 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Vertikaler bipolartransistor mit lateralem kollektor-driftgebiet
US8377788B2 (en) * 2010-11-15 2013-02-19 National Semiconductor Corporation SiGe heterojunction bipolar transistor and method of forming a SiGe heterojunction bipolar transistor
WO2013139164A1 (zh) * 2012-03-22 2013-09-26 中国科学院上海微系统与信息技术研究所 一种基于SOI的纵向SiGe双极晶体管及其制备方法
CN103855196A (zh) * 2012-11-30 2014-06-11 国际商业机器公司 异质结双极晶体管装置及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3510381C2 (de) * 1985-03-22 1989-10-12 Oxytechnik Gesellschaft für Systemtechnik mbH, 6236 Eschborn Vorrichtung und Verfahren zum Bearbeiten von Werkstücken, insbesondere zum thermischen Trennen von Profilen
US4661838A (en) * 1985-10-24 1987-04-28 General Electric Company High voltage semiconductor devices electrically isolated from an integrated circuit substrate
US4868921A (en) * 1986-09-05 1989-09-19 General Electric Company High voltage integrated circuit devices electrically isolated from an integrated circuit substrate
DE69230019T2 (de) * 1991-07-18 2000-01-05 Fujitsu Ltd., Kawasaki Anordnung von Transistoren zur Fertigung einer Basiszelle für eine integrierte Masterslice-Halbleiteranordnung und integrierte Masterslice-Halbleiteranordnung
EP0645821B1 (en) * 1993-09-27 2001-09-26 STMicroelectronics S.r.l. Low noise bipolar transistor
US5745990A (en) * 1995-06-06 1998-05-05 Vlsi Technology, Inc. Titanium boride and titanium silicide contact barrier formation for integrated circuits
US7132344B1 (en) 2004-12-03 2006-11-07 National Semiconductor Corporation Super self-aligned BJT with base shorted field plate and method of fabricating
US20090212394A1 (en) 2005-04-28 2009-08-27 Nxp B.V. Bipolar transistor and method of fabricating the same
ITTO20060525A1 (it) * 2006-07-18 2008-01-19 St Microelectronics Srl Dispositivo bipolare integrato di tipo verticale e relativo procedimento per la sua fabbricazione
ATE532211T1 (de) * 2006-08-31 2011-11-15 Nxp Bv Verfahren zur herstellung eines bipolaren transistors
DE102007020659B4 (de) 2007-04-30 2012-02-23 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
US8299578B1 (en) * 2009-11-12 2012-10-30 National Semiconductor Corporation High voltage bipolar transistor with bias shield
US8319282B2 (en) 2010-07-09 2012-11-27 Infineon Technologies Austria Ag High-voltage bipolar transistor with trench field plate
EP2466628A1 (en) 2010-12-16 2012-06-20 Nxp B.V. Bipolar transistor manufacturing method and bipolar transistor
EP2581930B1 (en) 2011-10-11 2014-06-04 Nxp B.V. Bipolar transistor manufacturing method, bipolar transistor and integrated circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4494134A (en) * 1982-07-01 1985-01-15 General Electric Company High voltage semiconductor devices comprising integral JFET
US8377788B2 (en) * 2010-11-15 2013-02-19 National Semiconductor Corporation SiGe heterojunction bipolar transistor and method of forming a SiGe heterojunction bipolar transistor
WO2012175716A1 (de) * 2011-06-24 2012-12-27 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Vertikaler bipolartransistor mit lateralem kollektor-driftgebiet
CN102437180A (zh) * 2011-11-21 2012-05-02 上海华虹Nec电子有限公司 超高压锗硅hbt器件及其制造方法
WO2013139164A1 (zh) * 2012-03-22 2013-09-26 中国科学院上海微系统与信息技术研究所 一种基于SOI的纵向SiGe双极晶体管及其制备方法
CN103855196A (zh) * 2012-11-30 2014-06-11 国际商业机器公司 异质结双极晶体管装置及其制造方法

Also Published As

Publication number Publication date
US20160197168A1 (en) 2016-07-07
CN105762180B (zh) 2021-03-09
EP3041052A1 (en) 2016-07-06
US9905679B2 (en) 2018-02-27

Similar Documents

Publication Publication Date Title
US8067290B2 (en) Bipolar transistor with base-collector-isolation without dielectric
JP3186691B2 (ja) 半導体装置及びその形成方法
DE102015108832B4 (de) Verfahren zum Herstellen einer bipolaren Transistorstruktur
CN105762180A (zh) 包括双极型晶体管的半导体器件
CN102479703B (zh) 异质结双极晶体管制造方法和包括异质结双极晶体管的集成电路
US10128358B2 (en) Transistor having a monocrystalline connection
US20120168908A1 (en) Spacer formation in the fabrication of planar bipolar transistors
JPH02272758A (ja) トランジスタ及びその製造方法
US8431966B2 (en) Method of manufacturing a bipolar transistor semiconductor device and semiconductor devices obtained thereby
KR100474867B1 (ko) 반도체장치 및 그 제조방법
CN103208419A (zh) 具有沟槽触点的半导体晶体管及其形成方法
US8268688B2 (en) Production of VDMOS-transistors having optimized gate contact
KR100321889B1 (ko) 반도체 장치 및 그 제조 방법
CN102790080B (zh) 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
DE102011054372B4 (de) Verfahren zur Herstellung einer Halbleitertransistorstruktur
JP2001118857A (ja) 横型バイポーラトランジスタ及びその製造方法
US9209264B2 (en) Heterojunction bipolar transistor having a germanium raised extrinsic base
CN103066101A (zh) 锗硅hbt器件及制造方法
CN102683400B (zh) 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
JP2001196382A (ja) 半導体装置及びその製造方法
JP2006202862A (ja) ヘテロ接合半導体装置及びその製造方法
US7741693B1 (en) Method for integrating trench MOS Schottky barrier devices into integrated circuits and related semiconductor devices
JP3082800B2 (ja) 半導体装置およびその製造方法
JPH04269835A (ja) トレンチ形電極を有する半導体装置の製造方法
KR20180041978A (ko) 초정렬 바이폴라 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C41 Transfer of patent application or patent right or utility model
CB02 Change of applicant information

Address after: Nijmegen

Applicant after: AMPLEON NETHERLANDS B.V.

Address before: Eindhoven

Applicant before: AMPLEON NETHERLANDS B.V.

COR Change of bibliographic data
TA01 Transfer of patent application right

Effective date of registration: 20160711

Address after: Eindhoven

Applicant after: NXP B.V.

Address before: Nijmegen

Applicant before: AMPLEON NETHERLANDS B.V.

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant