CN113812217A - 布线电路基板 - Google Patents

布线电路基板 Download PDF

Info

Publication number
CN113812217A
CN113812217A CN202080034913.9A CN202080034913A CN113812217A CN 113812217 A CN113812217 A CN 113812217A CN 202080034913 A CN202080034913 A CN 202080034913A CN 113812217 A CN113812217 A CN 113812217A
Authority
CN
China
Prior art keywords
layer
terminal
forming
circuit board
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080034913.9A
Other languages
English (en)
Inventor
滝本显也
柴田直树
高仓隼人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN113812217A publication Critical patent/CN113812217A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/117Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/118Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067Etchants
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/072Electroless plating, e.g. finish plating or initial plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

布线电路基板(1)具有:金属支承层(2);基底绝缘层(3),其配置于金属支承层(2)的厚度方向的一侧;以及导体层(4),其配置于基底绝缘层(3)的厚度方向的一侧,具有第1端子(15)和与第1端子(15)电连接的接地导线残余部分(18)。接地导线残余部分(18)的厚度比第1端子(15)的厚度薄。

Description

布线电路基板
技术领域
本发明涉及布线电路基板。
背景技术
以往公知一种布线电路基板,其具有金属支承基板、配置于金属支承基板上的基底绝缘层以及配置于基底绝缘层上的导体图案,导体图案包括将两个端子电连接的布线图案以及将端子和金属支承基板电连接的接地图案。
在这样的布线电路基板中,有时在导体图案的表面形成化学镀层。但是,布线图案中的化学镀的析出速度和接地图案中的化学镀的析出速度因这些图案是否与金属支承基板电连接而不同,难以在导体图案中形成均匀的化学镀层。
因此,提出了如下的布线电路基板的制造方法:与布线图案和接地图案一起形成用于将布线图案的端子和金属支承基板电连接的延长图案,在布线图案的表面和接地图案的表面设置化学镀层之后,去除延长图案,使布线图案和金属支承基板绝缘(例如参照专利文献1)。
现有技术文献
专利文献
专利文献1:日本特开2010-171040号公报
发明内容
发明要解决的问题
然而,在专利文献1所述的布线电路基板的制造方法中,由于延长图案具有与布线图案的端子相同的厚度,因此,存在需要花费时间来去除延长图案这样的不良。另外,在通过蚀刻等去除延长图案的情况下,有时因过蚀刻导致端子被浸蚀,端子的连接可靠性降低。
本发明提供能够在导体层形成均匀的化学镀层并且能够实现端子部的连接可靠性的提高的布线电路基板以及制造效率较高的布线电路基板的制造方法。
用于解决问题的方案
本发明[1]包含一种布线电路基板,该布线电路基板具有:金属支承层;绝缘层,该绝缘层配置于所述金属支承层的厚度方向的一侧;以及导体层,该导体层配置于所述绝缘层的所述厚度方向的一侧,具有端子部和与所述端子部电连接的接地导线残余部分,所述接地导线残余部分的厚度比所述端子部的厚度薄。
然而,接地导线残余部分是在布线电路基板的制造中通过去除将端子部和金属支承层电连接的接地导线的局部而形成的。因此,在去除接地导线之前,端子部和金属支承层电连接,因此,能够在导体层均匀地形成化学镀层。
另外,根据上述的结构,接地导线残余部分的厚度比端子部的厚度薄。因此,与接地导线残余部分的厚度与端子部的厚度相同的情况相比,能够顺利地去除接地导线。另外,在通过蚀刻等去除接地导线时,能够抑制因过蚀刻导致端子部被浸蚀,能够实现端子部的连接可靠性的提高。
本发明[2]包含上述[1]所述的布线电路基板,其中,所述端子部具有在所述厚度方向上层叠的多个端子形成层,所述接地导线残余部分具有与所述多个端子形成层的至少一者连续的导线形成层。
根据这样的结构,由于端子部具有多个端子形成层,接地导线残余部分具有与端子形成层连续的导线形成层,因此,能够可靠地将接地导线残余部分的厚度设为比端子部的厚度薄。
本发明[3]包含上述[1]或者[2]所述的布线电路基板,其中,所述接地导线残余部分位于布线电路基板的端部。
根据这样的结构,由于接地导线残余部分位于布线电路基板的端部,因此,在布线电路基板的制造中,能够更顺利地去除接地导线的局部,能够形成接地导线残余部分。
本发明[4]包含上述[1]~[3]中任一项所述的布线电路基板,其中,所述绝缘层的局部在所述接地导线残余部分所延伸的方向上,相对于所述接地导线残余部分和所述金属支承层,向与所述端子部相反的一侧突出。
根据这样的结构,由于绝缘层的局部相对于接地导线残余部分和金属支承层向与端子部相反的一侧突出,因此,能够可靠地使接地导线残余部分和金属支承层绝缘。
本发明[5]包含上述[1]~[4]中任一项所述的布线电路基板,其中,所述接地导线残余部分配置于所述绝缘层的所述厚度方向的一面。
根据这样的结构,由于接地导线残余部分配置于绝缘层上,因此,能够更可靠地使接地导线残余部分和金属支承层绝缘。
本发明[6]包含一种布线电路基板的制造方法,其中,该布线电路基板的制造方法包括:准备金属支承层的工序;在所述金属支承层的厚度方向的一侧形成绝缘层的工序;形成导体层的工序,该导体层具有配置于所述绝缘层的所述厚度方向的一侧的端子部以及将所述端子部和所述金属支承层电连接的接地导线;对所述导体层进行化学镀的工序;以及去除所述接地导线的局部而形成接地导线残余部分,以使所述端子部和所述金属支承层绝缘的工序,所述接地导线残余部分的厚度比所述端子部的厚度薄。
根据这样的方法,在形成具有端子部以及将端子部和金属支承层电连接的接地导线的导体层之后,对导体层进行化学镀,接着,去除接地导线的局部而形成接地导线残余部分,以使端子部和金属支承层绝缘。
即,在对导体层进行化学镀时,接地导线将端子部和金属支承层电连接,因此,能够在导体层形成均匀的化学镀层。另外,由于接地导线残余部分的厚度比端子部的厚度薄,因此,能够顺利地去除接地导线,并且能够实现端子的连接可靠性的提高。
本发明[7]包含上述[6]所述的布线电路基板的制造方法,其中,形成所述导体层的工序包括:同时形成导线形成层和端子形成层的工序,该导线形成层构成所述接地导线,该端子形成层构成所述端子部并且与所述导线形成层连续;以及不形成构成所述接地导线的导线形成层而形成构成所述端子部的端子形成层的工序。
根据这样的方法,由于形成导体层的工序包括同时形成导线形成层和端子形成层的工序以及不形成导线形成层而形成端子形成层的工序,因此,端子部由多个端子形成层构成,接地导线由比多个端子形成层少的导线形成层构成。因此,能够可靠地将接地导线的厚度设为比端子部的厚度薄,进而能够可靠地将接地导线残余部分的厚度设为比端子部的厚度薄。
本发明[8]包含上述[6]或者[7]所述的布线电路基板的制造方法,其中,在去除所述接地导线的局部的工序中,对所述金属支承层的局部和所述接地导线的局部同时进行蚀刻。
根据这样的方法,由于对金属支承层的局部和接地导线的局部同时进行蚀刻,因此,能够顺利地去除接地导线的局部,能够将接地导线残余部分配置于布线电路基板的端部。另外,由于对金属支承层的局部和接地导线的局部同时进行蚀刻,因此,与分别对金属支承层的局部和接地导线的局部进行蚀刻的情况相比,能够实现制造工序数的减少。
本发明[9]包含上述[6]~[8]中任一项所述的布线电路基板的制造方法,其中,该布线电路基板的制造方法还包括:在形成所述绝缘层的工序之后且在形成所述导体层的工序之前,在所述绝缘层的所述厚度方向的一面和金属支承层的从所述绝缘层暴露的所述厚度方向的一面形成种膜的工序;在形成所述导体层的工序之后且在进行所述化学镀的工序之前,去除从所述导体层暴露的种膜的工序;以及在去除所述接地导线的局部的工序之后,去除通过所述接地导线的去除而暴露的种膜的工序。
根据这样的方法,在绝缘层上以及从绝缘层暴露的金属支承层上形成种膜之后,在种膜上形成导体层,接着,在对导体层进行化学镀之后,去除接地导线的局部来形成接地导线残余部分,然后,去除通过接地导线的去除而暴露的种膜。
然而,若残存通过接地导线的去除而暴露的种膜,则接地导线残余部分和金属支承层有可能借助种膜电连接。另一方面,根据上述的方法,去除通过接地导线的去除而暴露的种膜,因此,能够进一步可靠地使接地导线残余部分和金属支承层绝缘。
发明的效果
根据本发明的布线电路基板,能够在导体层形成均匀的化学镀层,并且能够实现端子部的连接可靠性的提高。
另外,根据本发明的布线电路基板的制造方法,能够高效地制造上述的布线电路基板。
附图说明
[图1]图1表示本发明的布线电路基板的第1实施方式的俯视图。
[图2]图2表示图1所示的布线电路基板的A-A剖视图。
[图3]图3A~图3E是图2所示的布线电路基板的制造工序图,图3A表示准备金属支承层的工序。图3B表示形成基底绝缘层的工序。图3C表示形成种膜的工序。图3D表示形成第1导体层的工序。图3E表示形成第2导体层的工序。
[图4]图4F~图4G是接着图3E的布线电路基板的制造工序图,图4F表示去除从导体层暴露的种膜的工序。图4G表示形成第1镀层的工序。图4H表示形成覆盖绝缘层的工序。图4I表示去除从覆盖绝缘层暴露的第1镀层的工序。
[图5]图5J~图5L是接着图4I的布线电路基板的制造工序图,图5J表示形成接地导线残余部分的工序。图5K表示去除通过接地导线残余部分的形成而暴露的种膜的工序。图5L表示形成第2镀层的工序。
[图6]图6是具有图3E所示的接地导线的导体层的俯视图。
[图7]图7表示本发明的布线电路基板的第2实施方式的侧剖视图。
[图8]图8表示本发明的布线电路基板的第3实施方式的俯视图。
[图9]图9表示图8所示的布线电路基板的B-B剖视图。
[图10]图10是具有与图8所示的接地导线残余部分对应的接地导线的导体层的俯视图。
具体实施方式
<第1实施方式>
1.布线电路基板
参照图1和图2说明作为本发明的布线电路基板的第1实施方式的布线电路基板1。
如图1和图2所示,布线电路基板1呈具有厚度的片形状。布线电路基板1例如在俯视时具有矩形形状。作为布线电路基板1,例如举出具有金属支承层2作为加强层的带加强层的挠性印刷布线板、以及具有金属支承层2作为悬挂(弹簧)层的带电路的悬挂基板等。
具体而言,如图2所示,布线电路基板1具有金属支承层2、作为绝缘层的一个例子的基底绝缘层3、种膜6、导体层4、第1镀层7、覆盖绝缘层5以及第2镀层8。
金属支承层2具有平板形状。金属支承层2的厚度没有特别限定。
金属支承层2的材料例如能够从公知或惯用的金属系材料(具体为金属材料)中适当地选择并使用。作为金属系材料,具体而言,能够举出在元素周期表中被分类为第1族~第16族的金属元素、含有两种以上这些金属元素的合金等。此外,金属元素也可以是过渡金属、典型金属中的任一者。
更详细地说,作为金属元素,能够举出钙等第2主族金属元素、钛、锆等第4副族金属元素、钒等第5副族金属元素、铬、钼、钨等第6副族金属元素、锰等第7副族金属元素、铁等第8副族(第8列)金属元素、钴等第8副族(第9列)金属元素、镍、铂等第8副族(第10列)金属元素、铜、银、金等第1副族金属元素、锌等第2副族金属元素、铝、镓等第3主族金属元素、锗、锡等第4主族金属元素。
这样的金属系材料能够单独使用或者同时采用两种以上。在金属系材料中,优选地举出含有两种以上的金属元素的合金,进一步优选地举出能够与导体层4同时蚀刻的合金,尤其优选地举出不锈钢、含有铜的合金。
基底绝缘层3配置于金属支承层2的厚度方向的一侧,具体而言,配置于金属支承层2的厚度方向的一面。基底绝缘层3具有与布线电路基板1相同的外形形状。基底绝缘层3具有厚度,具有平坦的厚度方向一面和另一面。
如图1所示,基底绝缘层3具有第1端子配置部分30、第2端子配置部分31以及布线配置部分32。第1端子配置部分30和第2端子配置部分31以夹着布线配置部分32的方式位于彼此隔有间隔的位置。第1端子配置部分30与布线配置部分32连续。第1端子配置部分30具有位于与布线配置部分32相反的一侧的自由端部30A。自由端部30A相对于金属支承层2的端面2A向与布线配置部分32相反的一侧突出(参照图2)。
第2端子配置部分31位于相对于布线配置部分32而言与第1端子配置部分30相反的一侧。第2端子配置部分31与布线配置部分32连续。第1端子配置部分30和第2端子配置部分31均未被覆盖绝缘层5覆盖而从覆盖绝缘层5暴露。布线配置部分32C位于第1端子配置部分30与第2端子配置部分31之间。布线配置部分32C由覆盖绝缘层5覆盖。
作为基底绝缘层3的材料,能够举出例如聚酰亚胺等树脂(绝缘性树脂材料)等。基底绝缘层3的厚度没有特别限定,例如是1μm以上且1000μm以下。
如图2所示,种膜6配置于基底绝缘层3的厚度方向的一面。种膜6具有与导体层4对应的图案。作为种膜6的材料,能够举出例如铜、铬、镍等金属以及它们的合金等。种膜6既可以由一层形成,也可以由两层以上形成。种膜6的厚度例如是0.01μm以上,例如是1μm以下,优选为0.1μm以下。
导体层4配置于基底绝缘层3的厚度方向的一侧,具体而言,配置于种膜6的厚度方向的一面。如图1所示,导体层4包含接地图案10和多个布线图案11。
接地图案10具有接地端子12和接地布线13。
接地端子12配置于第1端子配置部分30的厚度方向的一侧。详细地说,接地端子12隔着种膜6配置于第1端子配置部分30的厚度方向的一面。接地端子12沿预定方向延伸且在俯视时具有矩形形状(方形焊盘状)。
接地布线13将接地端子12和金属支承层2电连接。接地布线13从接地端子12连续,并从第1端子配置部分30上延伸至布线配置部分32C上。详细地说,接地布线13隔着种膜6,跨第1端子配置部分30的厚度方向的一面和布线配置部分32的厚度方向的一面地配置。接地布线13在厚度方向上贯通布线配置部分32C并在金属支承层2接地。接地布线13的宽度方向(与长度方向正交的方向)的尺寸小于接地端子12的宽度方向(与长度方向正交的方向)的尺寸。
多个布线图案11各自均具有作为端子部的一个例子的第1端子15、第2端子16、连接布线17以及接地导线残余部分18。即,导体层4具有多个第1端子15和多个接地导线残余部分18。
第1端子15配置于第1端子配置部分30的厚度方向的一侧。详细地说,第1端子15隔着种膜6配置于第1端子配置部分30的厚度方向的一面(参照图2)。第1端子15沿预定方向延伸且在俯视时具有矩形形状(方形焊盘状)。接地端子12和多个第1端子15在第1端子15的宽度方向(与长度方向正交的方向)上彼此隔有间隔地配置。
第2端子16配置于第2端子配置部分31的厚度方向的一侧。详细地说,第2端子16隔着种膜6配置于第2端子配置部分31的厚度方向的一面。第2端子16沿预定方向延伸且在俯视时具有矩形形状(方形焊盘状)。多个第2端子16在第2端子16的宽度方向(与长度方向正交的方向)上彼此隔有间隔地配置。
连接布线17将第1端子15和第2端子16电连接。连接布线17从第1端子15连续地在第1端子配置部分30上延伸之后,在布线配置部分32C上经过,在第2端子配置部分31上与第2端子16连接。详细地说,连接布线17隔着种膜6跨第1端子配置部分30的厚度方向的一面、布线配置部分32的厚度方向的一面以及第2端子配置部分31的厚度方向的一面地配置。连接布线17的宽度方向(与长度方向正交的方向)的尺寸小于第1端子15的宽度方向(与长度方向正交的方向)的尺寸。
接地导线残余部分18是在后述的布线电路基板1的制造方法中将接地导线19的局部去除后的接地导线19的剩余部分(参照图5)。接地导线残余部分18配置于第1端子配置部分30的厚度方向的一侧(参照图2)。详细地说,接地导线残余部分18隔着种膜6配置于第1端子配置部分30的厚度方向的一面。接地导线残余部分18与第1端子15电连接。接地导线残余部分18从第1端子15连续地向与连接布线17相反的一侧延伸。接地导线残余部分18位于布线电路基板1的端部。接地导线残余部分18相对于第1端子配置部分30的自由端部30A的端面隔有间隔地配置于第1端子15侧。即,第1端子配置部分30的自由端部30A在接地导线残余部分18所延伸的方向上,相对于接地导线残余部分18和金属支承层2向与第1端子15相反的一侧突出。
这样的接地导线残余部分18的厚度比第1端子15的厚度薄。在将第1端子15的厚度设为100时,接地导线残余部分18的厚度例如为1以上,优选为5以上,例如为90以下,优选为80以下。
具体而言,接地导线残余部分18的厚度例如为1μm以上,例如为200μm以下,优选为100μm以下,进一步优选为50μm以下。第1端子15的厚度例如为10μm以上,优选为20μm以上,例如为300μm以下,优选为200μm以下。
如图2所示,这样的导体层4由多个层构成。在本实施方式中,导体层4具有第1导体层40和第2导体层41。此外,构成导体层4的层数没有特别限制,也可以是3层以上。
第1导体层40配置于种膜6的厚度方向的一面。第1导体层40具有作为端子形成层的一个例子的多个第1端子形成层42、多个导线形成层43以及多个布线形成层44。
第1端子形成层42构成第1端子15。导线形成层43与第1端子形成层42连续,构成接地导线残余部分18。布线形成层44与第1端子形成层42连续,构成连接布线17。
第1导体层40的厚度例如与上述的接地导线残余部分18的厚度相同。
第2导体层41配置于第1导体层40的厚度方向的一面。第2导体层41具有作为端子形成层的一个例子的多个第2端子形成层45。
第2端子形成层45构成第1端子15。第2端子形成层45配置于第1端子形成层42的厚度方向的一面。即,第1端子形成层42和第2端子形成层45在厚度方向上层叠。
在将第1导体层40的厚度设为100时,第2导体层41的厚度例如为1以上,优选为5以上,例如为1000以下,优选为500以下。具体而言,第2导体层41的厚度例如为1μm以上,例如为200μm以下,优选为100μm以下。
此外,第1导体层40还具有构成接地端子12的接地端子形成层、构成接地布线13的接地布线形成层以及构成多个第2端子16的第3端子形成层,对此未图示。
在本实施方式中,如上所述,第1端子15具有在厚度方向上层叠的多个第1端子形成层(第1端子形成层42和第2端子形成层45),优选为由第1端子形成层42和第2端子形成层45构成。此外,第1端子15所具有的端子形成层的层数没有特别限制,也可以是3层以上。
另外,接地导线残余部分18具有与第1端子形成层42连续的导线形成层43,优选为由导线形成层43构成。此外,接地导线残余部分18所具有的导线形成层的层数只要小于第1端子15所具有的端子形成层的层数,则没有特别限制,也可以是两层以上。
另外,连接布线17具有与第1端子形成层42连续的布线形成层44,优选为由布线形成层44构成。此外,连接布线17所具有的布线形成层的层数没有特别限制,也可以是两层以上。
作为这样的导体层4(第1导体层40和第2导体层41)的材料,能够举出例如铜、银、金、铁、铝、铬等金属元素以及含有两种以上这些金属元素的合金等金属,优选地举出铜、铜合金等含有铜的金属。
第1镀层7提高导体层4和覆盖绝缘层5的紧贴性。第1镀层7为化学镀层,位于导体层4与覆盖绝缘层5之间。具体而言,第1镀层7设为覆盖位于布线配置部分32上的接地布线13和连接布线17的表面。作为第1镀层7的材料,能够举出例如镍、锡、银、钯等金属元素、以及含有两种以上这些金属元素的合金等金属,优选地举出镍。第1镀层7既可以由一层形成,也可以由两层以上形成。第1镀层7的厚度例如为0.01μm以上,优选为0.02μm以上,例如为1μm以下,优选为0.5μm以下。
覆盖绝缘层5以覆盖接地布线13和连接布线17的方式配置于布线配置部分32的厚度方向一面。另外,覆盖绝缘层5使接地端子12、多个第1端子15、多个接地导线残余部分18以及多个第2端子16暴露(参照图1)。作为覆盖绝缘层5的材料,例如举出与基底绝缘层3的材料相同的材料。覆盖绝缘层5的厚度没有特别限定,例如是1μm以上且1000μm以下。
第2镀层8为化学镀层,设为将导体层4的从覆盖绝缘层5暴露的部分(具体为接地端子12、多个第1端子15、多个接地导线残余部分18以及多个第2端子16)的表面和金属支承层2的表面覆盖。第2镀层8的材料能够举出例如镍、金等金属元素、以及含有这些金属元素的合金等。第2镀层8既可以由一层形成,也可以由两层以上形成。例如,第2镀层8也可以通过含有镍的第1层和含有金的第2层层叠而形成。第2镀层8的厚度例如为0.1μm以上,优选为0.25μm以上,例如为5μm以下,优选为2.5μm以下。
2.布线电路基板的制造方法
接下来,参照图3A~图6来说明布线电路基板1的制造方法。
布线电路基板1的制造方法包括准备金属支承层2的工序(参照图3A)、形成基底绝缘层3的工序(参照图3B)、形成种膜6的工序(参照图3C)、形成导体层4A的工序(参照图3D和图3E)、去除从导体层4A暴露的种膜6的工序(参照图4F)、形成第1镀层7的工序(参照图4G)、形成覆盖绝缘层5的工序(参照图4H)、去除从覆盖绝缘层5暴露的第1镀层7的工序(参照图4I)、形成接地导线残余部分18的工序(参照图5J)、去除通过接地导线残余部分18的形成而暴露的种膜6的工序(参照图5K)以及形成第2镀层8的工序(参照图5L)。
如图3A所示,首先,准备金属支承层2。
接着,如图3B所示,在金属支承层2的厚度方向的一侧形成基底绝缘层3。具体而言,将含有上述的树脂的清漆涂布于金属支承层2的厚度方向的一面使之干燥,形成基底皮膜。然后,借助未图示的光掩模对基底皮膜进行曝光和显影,根据需要进行加热而使之固化,使基底绝缘层3形成为上述的图案。
在这样的基底绝缘层3中,第1端子配置部分30的自由端部30A位于比金属支承层2的周端面靠布线电路基板1的内侧的位置。因此,金属支承层2的厚度方向的一面的局部从基底绝缘层3暴露。此外,以下将金属支承层2的从基底绝缘层3暴露的部分设为接地部分20。
接着,如图3C所示,在基底绝缘层3的厚度方向的一面和接地部分20(金属支承层2的从基底绝缘层3暴露的部分)的厚度方向的一面形成种膜6。作为种膜6的形成方法,能够举出例如溅镀、电镀或者化学镀等,优选地举出溅镀。
接着,如图3D和图3E所示,在种膜6的厚度方向的一面形成导体层4A。如图6所示,导体层4A具有多个接地导线19来替代多个接地导线残余部分18,除此以外,具有与导体层4相同的结构。此外,以下将具有接地导线19的导体层4A作为预导体层4A,使之区别于具有接地导线残余部分18的导体层4。
接地导线19将第1端子15和接地部分20电连接。接地导线19从第1端子15连续地向与连接布线17相反的一侧延伸,超过第1端子配置部分30的自由端部30A并位于接地部分20上。接地导线19位于预导体层4A的端部。接地导线19具有第1部分19A和第2部分19B。
第1部分19A位于第1端子配置部分30的厚度方向的一侧,详细地说,隔着种膜6配置于第1端子配置部分30的厚度方向的一面(参照图3E)。第1部分19A与第1端子15连续。第2部分19B将第1部分19A和接地部分20电连接。第2部分19B与第1部分19A连续,位于接地部分20的厚度方向的一侧。详细地说,第2部分19B隔着种膜6与接地部分20的厚度方向的一面接触(参照图3E)。
为了形成这样的预导体层4A,如图3D和图3E所示,在种膜6的厚度方向的一面形成第1导体层40A之后,在第1导体层40A的厚度方向的一面形成第2导体层41。
为了形成第1导体层40A,将具有与第1导体层40A互补的图案的抗蚀剂配置于种膜6上,例如进行电镀(优选为电镀铜),对此未图示。然后,去除抗蚀剂。
第1导体层40A具有多个导线形成层46来替代多个导线形成层43,除此以外,具有与第1导体层40相同的结构。导线形成层46与第1端子形成层42连续,且构成接地导线19。即,在第1导体层40A的形成中,同时形成构成接地导线19的导线形成层46和构成第1端子15并且与导线形成层46连续的第1端子形成层42。
接着,如图3E所示,形成第2导体层41。为了形成第2导体层41,将具有与第2导体层41互补的图案的抗蚀剂配置于第1导体层40A上,例如进行电镀(优选为电镀铜),对此未图示。然后,去除抗蚀剂。
由此,不形成构成接地导线19的导线形成层而形成构成第1端子15的第2端子形成层45。第2端子形成层45形成于第1端子形成层42的厚度方向的一面,该第2端子形成层45形成第1端子15。
根据以上所述,形成具有第1端子15和接地导线19的预导体层4A。
接着,如图4F所示,通过公知的蚀刻(例如湿式蚀刻等)去除从预导体层4A暴露的种膜6。作为种膜6的蚀刻液,能够举出例如氢氧化钠水溶液、高锰酸钾溶液、偏硅酸钠溶液等。
接着,如图4G所示,使用含有上述的第1镀层7的材料的金属离子(例如镍离子)的第1化学镀液,对预导体层4A进行化学镀。
由此,以覆盖暴露的预导体层4A(接地端子12、接地布线13、第1端子15、第2端子16、连接布线17以及接地导线19)的方式形成第1镀层7。
接着,如图4H所示,使覆盖绝缘层5以覆盖接地布线13和连接布线17的方式形成于基底绝缘层3的厚度方向的一侧,具体而言,形成于布线配置部分32的厚度方向的一面。此外,覆盖绝缘层5形成为上述的图案。
具体而言,将含有上述的树脂的清漆涂布于基底绝缘层3的厚度方向的一面使之干燥,形成覆盖皮膜。然后,借助未图示的光掩模对覆盖皮膜进行曝光和显影,根据需要进行加热固化,使覆盖绝缘层5形成为上述的图案。
接着,如图4I所示,通过公知的蚀刻(例如湿式蚀刻等)去除从覆盖绝缘层5暴露的第1镀层7。作为第1镀层7的蚀刻液,能够举出例如硫酸过氧化氢、硝酸过氧化氢等。
接着,如图5J所示,对金属支承层2的接地部分20和接地导线19的第2部分19B同时进行蚀刻,去除接地导线19的局部,以使第1端子15和金属支承层2绝缘。具体而言,通过湿式蚀刻对接地部分20和第2部分19B同时进行去除。作为这样的蚀刻液,能够举出例如氯化铁溶液等。
此时,蚀刻液在去除接地部分20之后,进一步对金属支承层2进行蚀刻,以使金属支承层2的端面2A位于比第1端子配置部分30的自由端部30A靠第1端子15侧的位置。另外,蚀刻液在去除第2部分19B之后,进一步对接地导线19进行蚀刻,直到使第1部分19A的端面位于比自由端部30A靠第1端子15侧的位置。
由此,形成接地导线残余部分18,第1端子配置部分30的自由端部30A相对于接地导线残余部分18和金属支承层2,向与第1端子15相反的一侧突出。
接着,如图5K所示,去除通过接地导线19的去除而暴露的种膜6。具体而言,通过公知的蚀刻(例如湿式蚀刻等)去除位于自由端部30A上的种膜6。
接着,如图5L所示,使用含有上述的第2镀层8的材料的金属离子的第2化学镀液,对导体层4的从覆盖绝缘层5暴露的部分(具体为接地端子12、第1端子15、接地导线残余部分18以及第2端子16)和金属支承层2进行化学镀。此外,在第2镀层8由多个层形成的情况下,重复进行化学镀。例如,在使用含有第1金属离子(例如镍离子)的第2化学镀液进行化学镀之后,使用含有第2金属离子(例如金离子)的第2化学镀液进行化学镀。
由此,以覆盖暴露的导体层4(具体为接地端子12、第1端子15、接地导线残余部分18以及第2端子16)和金属支承层2的方式形成第2镀层8。
根据以上所述,制造布线电路基板1。
这样的布线电路基板1的用途没有特别限定,能够应用于各种领域。布线电路基板1在例如电子设备用布线电路基板(电子零部件用布线电路基板)、电气设备用布线电路基板(电气零部件用布线电路基板)等各种用途中使用。作为电子设备用布线电路基板和电气设备用布线电路基板,能够举出例如在位置信息传感器、障碍物检测传感器、温度传感器等传感器中使用的传感器用布线电路基板、例如在汽车、电车、飞机、作业车辆等输送车辆中使用的输送车辆用布线电路基板、例如在平板显示器、柔性显示器、投影型视频设备等视频设备中使用的视频设备用布线电路基板、例如在网络设备、大型通信设备等通信中继设备中使用的通信中继设备用布线电路基板、例如在计算机、平板电脑、智能手机、家庭用游戏机等信息处理终端中使用的信息处理终端用布线电路基板、例如在无人机、机器人等可动型设备中使用的可动型设备用布线电路基板、例如在可穿戴型医疗用装置、医疗诊断用装置等医疗设备中使用的医疗设备用布线电路基板、例如在冰箱、洗衣机、吸尘器、空调设备等电气设备中使用的电气设备用布线电路基板、例如在数码相机、DVD录像装置等录像电子设备中使用的录像电子设备用布线电路基板等。
如图1所示,接地导线残余部分18在布线电路基板1的制造中,通过去除将第1端子15和金属支承层2电连接的接地导线19的局部而形成(参照图5J)。因此,在去除接地导线19之前,第1端子15和金属支承层2电连接,能够在导体层4均匀地形成第1镀层7。
另外,如图2所示,接地导线残余部分18的厚度比第1端子15的厚度薄。因此,能够顺利地去除接地导线19。
此外,对接地导线19的局部进行蚀刻的方法没有特别限制,既可以是湿式蚀刻,也可以是干式蚀刻。但是,在通过湿式蚀刻去除接地导线19的局部的情况下,若接地导线残余部分18的厚度为第1端子15的厚度以上,则有时无法充分去除接地导线19的局部。
关于这一点,在布线电路基板1中,由于接地导线残余部分18的厚度比第1端子15的厚度薄,因此,利用湿式蚀刻也能够可靠地去除接地导线19的局部,并且能够抑制因过蚀刻导致第1端子15被浸蚀,能够实现第1端子15的连接可靠性的提高。
如图2所示,第1端子15具有第1端子形成层42和第2端子形成层45,接地导线残余部分18具有与第1端子形成层42连续的导线形成层43。因此,能够可靠地将接地导线残余部分18的厚度设为比第1端子15的厚度薄。另外,由于第1端子形成层42和导线形成层43彼此连续,因此,能够实现第1端子形成层42和导线形成层43的导通的可靠性的提高。
如图1所示,接地导线残余部分18位于布线电路基板1的端部。因此,在布线电路基板1的制造中,能够更顺利地去除接地导线19的局部,能够形成接地导线残余部分18。
如图2所示,接地导线残余部分18配置于第1端子配置部分30上,第1端子配置部分30的自由端部30A在接地导线残余部分18所延伸的方向上,相对于接地导线残余部分18和金属支承层2向与第1端子15相反的一侧突出。因此,能够使接地导线残余部分18和金属支承层2可靠地绝缘。
另外,如图4F~图5J所示,在布线电路基板1的制造方法中,在形成具有第1端子15和接地导线19的预导体层4A之后(参照图4F),对预导体层4A进行化学镀(参照图4G),然后,去除接地导线19的第2部分19B,形成接地导线残余部分18,以使第1端子15和金属支承层2绝缘(参照图5J)。
即,在对预导体层4A进行化学镀时,接地导线19将第1端子15和金属支承层2电连接,因此,能够在预导体层4A形成均匀的第1镀层7。另外,由于接地导线残余部分18的厚度比第1端子15的厚度薄,因此,能够顺利地去除接地导线19,并且能够实现第1端子15的连接可靠性的提高。
另外,如图3D和图3E所示,形成导体层4的工序包括同时形成导线形成层46和第1端子形成层42的工序、以及不形成导线形成层而形成第2端子形成层45的工序。因此,第1端子15由多个端子形成层构成,接地导线19由比多个端子形成层少的导线形成层构成。因此,能够可靠地将接地导线19的厚度设为比第1端子15的厚度薄,进而能够可靠地将接地导线残余部分18的厚度设为比第1端子15的厚度薄。
另外,如图5J所示,能够对金属支承层2的接地部分20和接地导线19的第2部分19B同时进行蚀刻。因此,能够顺利地去除接地导线19的第2部分19B,能够使接地导线残余部分18配置于布线电路基板1的端部,并且能够实现制造工序数的减少。此外,也能够分别实施金属支承层2的蚀刻和接地导线19的蚀刻。
另外,如图5K所示,去除通过接地导线19的去除而暴露的种膜6。因此,能够更可靠地使接地导线残余部分18和金属支承层2绝缘。
<第2实施方式>
接下来,参照图7,说明本发明的布线电路基板的第2实施方式。此外,在第2实施方式中,对于与上述的第1实施方式相同的构件,标注相同的附图标记,省略其说明。
在上述的第1实施方式中,如图2所示,第1导体层40具有第1端子形成层42、导线形成层43以及布线形成层44,第2导体层41具有第2端子形成层45,但导体层4的结构并不限于此。
在第2实施方式中,如图7所示,第1导体层40具有第1端子形成层42,第2导体层41具有第2端子形成层45、导线形成层43以及布线形成层44。在该情况下,导线形成层43不与第1端子形成层42连续而与第2端子形成层45连续。布线形成层44不与第1端子形成层42连续而与第2端子形成层45连续。
利用这样的第2实施方式也能够起到与上述的第1实施方式同样的作用效果。
<第3实施方式>
接下来,参照图8和图9,说明本发明的布线电路基板的第3实施方式。此外,在第3实施方式中,对于与上述的第1实施方式相同的构件,标注相同的附图标记,省略其说明。
在上述的第1实施方式中,如图2所示,接地导线残余部分18仅由与第1端子15连续的部分构成,但接地导线残余部分的结构并不限于此。
在第3实施方式中,如图8所示,接地导线残余部分22具有第1残余部分22A和第2残余部分22B。
如图9所示,第1残余部分22A配置于第1端子配置部分30的厚度方向的一侧。详细地说,第1残余部分22A隔着种膜6配置于第1端子配置部分30的厚度方向的一面。第1残余部分22A与第1端子15电连接。第1残余部分22A从第1端子15连续地向与连接布线17相反的一侧延伸。
第2残余部分22B相对于第1残余部分22A隔有间隔地位于与第1端子15相反的一侧。第2残余部分22B经由第1端子配置部分30所具有的贯通孔33与金属支承层2电连接。详细地说,第2残余部分22B填充于贯通孔33中,隔着种膜6与金属支承层2的厚度方向的一面接触。
为了制造第3实施方式的布线电路基板1,与第1实施方式同样地,形成具有第1端子15和接地导线21的预导体层4B。如图10所示,接地导线21具有与第1残余部分22A对应的第1部分21A和与第2残余部分22B对应的第2部分21B。第1部分21A将第1端子15和第2部分21B连接。
然后,与第1实施方式同样地,在对预导体层4B进行化学镀并形成第1镀层7之后(参照图4G),形成覆盖绝缘层5(参照图4H),接着,去除从覆盖绝缘层5暴露的第1镀层7(参照图4I),然后,如图8所示,去除接地导线21中的第1部分21A的连续部分与第2部分21B之间的部分,形成接地导线残余部分22,以使第1端子15和金属支承层2绝缘。因此,与第1端子15连续的第1残余部分22A不位于布线电路基板1的端部。然后,如图9所示,去除通过接地导线21的去除而暴露的种膜6,接着,在暴露的导体层4形成第2镀层8。
根据以上制造出第3实施方式的布线电路基板1。
根据这样的第3实施方式,也能够起到与上述的第1实施方式同样的作用效果。另一方面,在第3实施方式中,在第1残余部分22A与第2残余部分22B之间,有可能残存种膜6的局部。因此,从确保第1端子15和金属支承层2之间的绝缘性的观点来看,相较于第3实施方式,优选第1实施方式和第2实施方式。
<变形例>
在上述的第1实施方式~第3实施方式中,如图4I和图5J所示,在去除从覆盖绝缘层5暴露的第1镀层7之后,接地导线19的局部被去除,但第1镀层的去除和接地导线的去除的顺序并不限于此。也可以是,在去除接地导线的局部之后,去除从覆盖绝缘层暴露的第1镀层。
另外,在上述的第1实施方式~第3实施方式中,如图5L所示,第2镀层8通过化学镀形成,但第2镀层的形成方法并不限于此。例如,在去除第1镀层之后,且在去除接地导线的局部之前,也能够使用接地导线作为电镀导线,通过电镀形成第2镀层(参照图4I)。
另外,在上述的第1实施方式~第3实施方式中,第1端子由多个端子形成层构成,接地导线残余部分由比多个端子形成层少的导线形成层构成,但也可以是,第1端子由一个端子形成层构成,接地导线残余部分由与该端子形成层连续的一个导线形成层构成。在该情况下,接地导线残余部分例如通过蚀刻形成为比第1端子薄。
另外,在上述的第1实施方式~第3实施方式中,在形成种膜之后,通过在种膜上形成导体层的加成法形成导体层,但导体层的形成方法并不限于此。也能够通过减成法形成导体层。
利用这样的变形例也能够起到与上述的第1实施方式同样的作用效果。另外,第1实施方式~第3实施方式以及变形例能够适当地组合。
此外,上述发明是作为本发明的例示的实施方式而提供的,但这仅仅是例示,不能进行限定性的解释。该技术领域的技术人员所明确的本发明的变形例包含在上述权利要求书中。
产业上的可利用性
本发明的布线电路基板应用于例如电子设备用布线电路基板(电子零部件用布线电路基板)、电气设备用布线电路基板(电气零部件用布线电路基板)等各种用途。
附图标记说明
1、布线电路基板;2、金属支承层;3、基底绝缘层;4、导体层;4A、预导体层;4B、预导体层;6、种膜;15、第1端子;18、接地导线残余部分;19、接地导线;21、接地导线;22、接地导线残余部分;40、第1导体层;41、第2导体层;42、第1端子形成层;43、导线形成层;45、第2端子形成层;46、导线形成层。

Claims (9)

1.一种布线电路基板,其特征在于,
该布线电路基板具有:
金属支承层;
绝缘层,该绝缘层配置于所述金属支承层的厚度方向的一侧;以及
导体层,该导体层配置于所述绝缘层的所述厚度方向的一侧,具有端子部和与所述端子部电连接的接地导线残余部分,
所述接地导线残余部分的厚度比所述端子部的厚度薄。
2.根据权利要求1所述的布线电路基板,其特征在于,
所述端子部具有在所述厚度方向上层叠的多个端子形成层,
所述接地导线残余部分具有与所述多个端子形成层的至少一者连续的导线形成层。
3.根据权利要求1所述的布线电路基板,其特征在于,
所述接地导线残余部分位于布线电路基板的端部。
4.根据权利要求1所述的布线电路基板,其特征在于,
所述绝缘层的局部在所述接地导线残余部分所延伸的方向上,相对于所述接地导线残余部分和所述金属支承层,向与所述端子部相反的一侧突出。
5.根据权利要求1所述的布线电路基板,其特征在于,
所述接地导线残余部分配置于所述绝缘层的所述厚度方向的一面。
6.一种布线电路基板的制造方法,其特征在于,
该布线电路基板的制造方法包括:
准备金属支承层的工序;
在所述金属支承层的厚度方向的一侧形成绝缘层的工序;
形成导体层的工序,该导体层具有配置于所述绝缘层的所述厚度方向的一侧的端子部以及将所述端子部和所述金属支承层电连接的接地导线;
对所述导体层进行化学镀的工序;以及
去除所述接地导线的局部而形成接地导线残余部分,以使所述端子部和所述金属支承层绝缘的工序,
所述接地导线残余部分的厚度比所述端子部的厚度薄。
7.根据权利要求6所述的布线电路基板的制造方法,其特征在于,
形成所述导体层的工序包括:
同时形成导线形成层和端子形成层的工序,该导线形成层构成所述接地导线,该端子形成层构成所述端子部并且与所述导线形成层连续;以及
不形成构成所述接地导线的导线形成层而形成构成所述端子部的端子形成层的工序。
8.根据权利要求6所述的布线电路基板的制造方法,其特征在于,
在去除所述接地导线的局部的工序中,对所述金属支承层的局部和所述接地导线的局部同时进行蚀刻。
9.根据权利要求6所述的布线电路基板的制造方法,其特征在于,
该布线电路基板的制造方法还包括:
在形成所述绝缘层的工序之后且在形成所述导体层的工序之前,在所述绝缘层的所述厚度方向的一面和金属支承层的从所述绝缘层暴露的所述厚度方向的一面形成种膜的工序;
在形成所述导体层的工序之后且在进行所述化学镀的工序之前,去除从所述导体层暴露的种膜的工序;以及
在去除所述接地导线的局部的工序之后,去除通过所述接地导线的去除而暴露的种膜的工序。
CN202080034913.9A 2019-05-16 2020-04-08 布线电路基板 Pending CN113812217A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019092725A JP6944971B2 (ja) 2019-05-16 2019-05-16 配線回路基板
JP2019-092725 2019-05-16
PCT/JP2020/015871 WO2020230487A1 (ja) 2019-05-16 2020-04-08 配線回路基板

Publications (1)

Publication Number Publication Date
CN113812217A true CN113812217A (zh) 2021-12-17

Family

ID=73222089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080034913.9A Pending CN113812217A (zh) 2019-05-16 2020-04-08 布线电路基板

Country Status (6)

Country Link
US (1) US20220256712A1 (zh)
JP (2) JP6944971B2 (zh)
KR (1) KR20220008267A (zh)
CN (1) CN113812217A (zh)
TW (1) TW202044940A (zh)
WO (1) WO2020230487A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230110735A (ko) * 2020-11-25 2023-07-25 닛토덴코 가부시키가이샤 배선 회로 기판
US11653455B2 (en) * 2021-02-26 2023-05-16 Nvidia Corporation Electroplating edge connector pins of printed circuit boards without using tie bars
TWI833405B (zh) * 2022-10-27 2024-02-21 先豐通訊股份有限公司 具有差厚線路層之電路板及其製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001209918A (ja) * 1999-11-19 2001-08-03 Nitto Denko Corp 回路付サスペンション基板
JP4339834B2 (ja) * 2005-08-23 2009-10-07 日東電工株式会社 回路付サスペンション基板の製造方法
JP5239299B2 (ja) * 2007-11-06 2013-07-17 大日本印刷株式会社 サスペンション基板およびその製造方法
JP2009259315A (ja) * 2008-04-14 2009-11-05 Nitto Denko Corp 回路付サスペンション基板およびその製造方法
JP2010171040A (ja) * 2009-01-20 2010-08-05 Nitto Denko Corp 配線回路基板およびその製造方法
JP5273271B1 (ja) * 2012-03-12 2013-08-28 大日本印刷株式会社 支持枠付サスペンション用基板
JP2013206488A (ja) * 2012-03-27 2013-10-07 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブ、およびサスペンション用基板の製造方法
JP5717795B2 (ja) * 2013-06-21 2015-05-13 日東電工株式会社 配線回路基板
JP6355984B2 (ja) * 2014-06-20 2018-07-11 日東電工株式会社 回路付サスペンション基板

Also Published As

Publication number Publication date
WO2020230487A1 (ja) 2020-11-19
US20220256712A1 (en) 2022-08-11
TW202044940A (zh) 2020-12-01
JP6944971B2 (ja) 2021-10-06
KR20220008267A (ko) 2022-01-20
JP2020188189A (ja) 2020-11-19
JP2021185627A (ja) 2021-12-09

Similar Documents

Publication Publication Date Title
CN113812217A (zh) 布线电路基板
CN101366323A (zh) 柔性载体上的接线盒
JP3795898B2 (ja) 接続装置
CN105103663A (zh) 印刷电路板及其制造方法
CN109287072A (zh) 电路迹线的封装
US9510446B2 (en) Printed circuit board and manufacture method thereof
CN104684252B (zh) 嵌入电子部件的基板及其制造方法
CN103781292A (zh) 电路板及其制作方法
EP2931010A1 (en) Printed circuit board
JP2005354030A (ja) 回路板の製法
CN113826454A (zh) 布线电路基板
US12035484B2 (en) Wiring circuit board
US9788421B2 (en) Printed circuit board and method of manufacturing same
JP2000091048A (ja) 導通補助材及びその製造方法
JP5351830B2 (ja) 配線回路基板およびその製造方法
JP2001196738A (ja) 金属ベース回路基板とその製造方法
JP3431532B2 (ja) 転写媒体の製造方法およびその転写媒体を用いた配線基板の製造方法
JPH08148782A (ja) 金属コア回路板
JP2005332830A (ja) 接続装置の製造方法
CN111699760A (zh) 用于在金属基底上利用表面安装技术的系统、装置和方法
JP3846708B2 (ja) 電子部品のめっき方法、及び電子部品の製造方法
KR20210092073A (ko) 회로기판의 제조 방법
JP2000259803A (ja) Icカードの製造方法
JPH0669634A (ja) プリント配線板の製造方法
CN116113144A (zh) 布线电路基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination