TWI833405B - 具有差厚線路層之電路板及其製造方法 - Google Patents

具有差厚線路層之電路板及其製造方法 Download PDF

Info

Publication number
TWI833405B
TWI833405B TW111140982A TW111140982A TWI833405B TW I833405 B TWI833405 B TW I833405B TW 111140982 A TW111140982 A TW 111140982A TW 111140982 A TW111140982 A TW 111140982A TW I833405 B TWI833405 B TW I833405B
Authority
TW
Taiwan
Prior art keywords
layer
circuit
resist
thickened
thickness
Prior art date
Application number
TW111140982A
Other languages
English (en)
Other versions
TW202418903A (zh
Inventor
林宜嫺
Original Assignee
先豐通訊股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 先豐通訊股份有限公司 filed Critical 先豐通訊股份有限公司
Priority to TW111140982A priority Critical patent/TWI833405B/zh
Application granted granted Critical
Publication of TWI833405B publication Critical patent/TWI833405B/zh
Publication of TW202418903A publication Critical patent/TW202418903A/zh

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種具有差厚線路層之電路板,包括內側基材層與差厚線路層,所述差厚線路層設置於所述內側基材層之一側,所述差厚線路層包括第一部分與第二部分,所述第一部分之厚度小於所述第二部分之厚度。另外,本申請還提供一種具有差厚線路層之電路板之製造方法。

Description

具有差厚線路層之電路板及其製造方法
本發明涉及一種具有差厚線路層之電路板及其製造方法。
車載雷達中用之線路層採用蝕刻銅箔之方式製作,導致線路層不同之功能區域(例如,天線區與封裝區)之厚度幾乎相同,而厚度相同之線路層難以適配不同之裝配需求,例如封裝區要求較大之厚度以滿足高電流傳輸,天線區要求較小之厚度以天線芯片之連接墊厚度,減少高頻信號之傳輸干擾。
習知之做法主要藉由於原有線路層之局部區域做蝕刻減厚處理,具體包括:先於原有線路層設置乾膜,然後曝光顯影該乾膜以形成感光圖樣,接著蝕刻暴露於該感光圖樣下之局部之原有線路層進行減厚,最後移除該感光圖樣,獲得減厚線路層。然而,蝕刻減厚處理存於側蝕之問題,且難以保證線路層拐角之銳度,導致獲得之減厚線路層高頻信號傳輸不佳,影響雷達之性能。
為解決背景技術中之問題,本發明之目的於在提供一種具有差厚線路層之電路板之製造方法。
另外,還有必要提供一種具有差厚線路層之電路板。
一種具有差厚線路層之電路板之製造方法,包括步驟:提供一線路基板,所述線路基板包括內側基板及設置於所述內側基板一側之第一等厚線路層,所述第一等厚線路層包括第一線路與第二線路,所述第一線路與所述第二線路間隔設置;於所述第一線路外側設置第一抗蝕層; 於所述第二線路層設置第一增厚層,所述第一增厚層覆蓋所述第一抗蝕層並填入所述第一線路與所述第二線路之間的隙;於所述第二線路對應之部分所述第一增厚層設置第二抗蝕層;去除未設置所述第二抗蝕層之另一部分第一增厚層以形成第一增厚線路;以及移除所述第一抗蝕層與所述第二抗蝕層,獲得具有差厚線路層之所述電路板。
進一步地,所述第一抗蝕層之材質為錫,步驟“於所述第一線路外側設置第一抗蝕層”包括:於所述第二線路外側設置第一絕緣覆蓋層;於是第一線路層外側電鍍形成所述第一抗蝕層;以及移除所述第一絕緣覆蓋層。
進一步地,所述第一增厚層包括第一濺鍍層,步驟“於所述第二線路層設置第一增厚層”包括:於所述第一抗蝕層及所述第二線路層濺鍍形成所述第一濺鍍層,部分所述第一濺鍍層填入所述第一線路與所述第二線路之間的隙。
進一步地,所述第一增厚層還包括第一電鍍層與第二電鍍層,所述第一電鍍層設置於所述第二電鍍層與所述第一濺鍍層之間,步驟“於所述第二線路層設置第一增厚層”還包括:於所述第一濺鍍層電鍍形成所述第一電鍍層;於部分所述第一電鍍層設置第二絕緣覆蓋層,所述第二線路對應之部分所述第一電鍍層於所述第二絕緣覆蓋層露出;於露出之部分所述第一電鍍上電鍍形成所述第二電鍍層;步驟“於所述第二線路對應之部分所述第一增厚層設置第二抗蝕層”包括:於所述第二電鍍層設置所述第二抗蝕層;以及移除所述第二絕緣覆蓋層。
進一步地,步驟“去除未設置所述第二抗蝕層之另一部分第一增厚層”包括:採用第一藥水蝕刻去除未設置所述第二抗蝕層之另一部所述第一增厚層,其中,所述第一藥水包括如下品質分數之組分:過氧化氫20-30%、乙酸1-5%、次氨基三乙酸1-3%、羧甲基纖維素鈉10-15%、硼酸15-20%、富馬酸鈉12-14%、氟化鈉1-2%、乙二醇4-10%、聯苯胺黃2-10%、硬脂酸鋇6-8%、偶氮二异丁腈8-12%。
進一步地,步驟“移除所述第一抗蝕層與所述第二抗蝕層”包括:採用第二藥水蝕刻去除所述第一抗蝕層與所述第二抗蝕層,所述第二藥水包括如下品質分數之組分:水75%~85%,硝酸10%~18%,甲基苯駢三氮唑3%~5%,巰基苯駢噻唑鈉0.8%~1.2%,氨基磺酸0.8%~1.2%。
進一步地,所述線路基板還包括第二等厚線路層,所述第二等厚線路層設置於所述內側基板背離所述第一等厚線路層之一側,所述製造方法還包括步驟:於所述第二等厚線路層設置第二增厚層;於部分所述第二增厚層設置第三抗蝕層;去除未設置所述第三抗蝕層之另一部分所述第二增厚層,獲得第二等厚線路層;以及移除所述三抗蝕層。
進一步地,步驟“於所述第二增厚層設置第三抗蝕層”包括:於所述第二增厚層設置第四絕緣覆蓋層,部分所述第二增厚層於所述第四絕緣覆蓋層露出;於露出所述第四絕緣覆蓋層之部分所述第二增厚層電鍍形成所述第三抗蝕層;以及移除所述第四絕緣覆蓋層。
進一步地,還包括步驟: 於所述線路基板設置通孔,所述通孔貫穿所述第一等厚線路層、所述內側基板、以及所述第二等厚線路層;填入部分所述第一增厚層或第二增厚層以形成導通柱,所述導通柱電性連接所述差厚線路層與所述第二等厚線路層。
一種具有差厚線路層之電路板,包括內側基材層與差厚線路層,所述差厚線路層設置於所述內側基材層之一側,所述差厚線路層包括第一部分與第二部分,所述第一部分之厚度小於所述第二部分之厚度。
本申請提供之具有差厚線路層之電路板之製造方法藉由先設置第一抗蝕層,使得所述第一線路得以於第一蝕刻劑中不被侵蝕,然後再設置第一增厚層以對所述第二線路進行增厚,接著於增層線路上設置所述第二抗蝕層,使得被所述第二抗蝕層覆蓋之部分所述第一增厚層不被第一蝕刻劑侵蝕而形成第一增厚線路層,最後藉由第二藥水劑去除第一抗蝕層與第二抗蝕層,獲得厚差線路層。其中,該第一增厚線路層及其覆蓋之第二線路厚度較大,可以作為連接墊連接芯片之焊盤,有利與焊盤之厚度相匹配,並提高電流傳輸量,該第一線路厚度較小,可以用作天線傳輸高頻信號,並減少信號傳輸之雜訊。
100:電路板
10:多層基板
11:第一外側銅箔層
12:第二外側銅箔層
13:內側基板
131:內側基材層
132:內側線路層
14:通孔
15:第一金屬層
151:第一光罩
152:第一開窗
16:第二金屬層
161:第二光罩
162:第二開窗
17:導通柱
20:第一阻蝕層
21:第二阻蝕層
22:第一絕緣覆蓋層
221:第三開窗
23:第三絕緣覆蓋層
24:第二絕緣覆蓋層
241:第四開窗
25:第四絕緣覆蓋層
251:第五開窗
30:線路基板
31:第一等厚線路層
311:第一線路
312:第二線路
32:第二等厚線路層
33:第一抗蝕層
34:第二抗蝕層
35:第三抗蝕層
41:第一濺鍍層
42:第二濺鍍層
43:第一電鍍層
44:第三電鍍層
45:第二電鍍層
46:第四電鍍層
47:第一增厚層
471:第一增厚線路
48:第二增厚層
481:第二增厚線路
60:厚差線路層
61:第一部分
62:第二部分
D:厚度方向
H1:厚度
H2:厚度
圖1為本申請一實施例提供之多層基板之截面示意圖。
圖2為圖1所示之多層基板設置通孔後之截面示意圖。
圖3為圖2所示之多層基板之表面設置第一金屬層後之截面示意圖。
圖4為圖3所示之第一金屬層設置第一光罩後之截面示意圖。
圖5為圖4所示之部分所述第一金屬層設置第一阻蝕層後之截面示意圖。
圖6為本申請一實施例提供之線路基板之截面示意圖。
圖7為圖6所示之線路基板設置第一絕緣覆蓋層後之截面示意圖。
圖8為圖7所示之第一線路設置第一抗蝕層後之截面示意圖。
圖9為圖8所示之第一抗蝕層設置第一濺鍍層後之截面示意圖。
圖10為圖9所示之第一濺鍍層設置第一電鍍層後之截面示意圖。
圖11為圖10所示之第一電鍍層設置第一感光圖樣後之截面示意圖。
圖12為圖11所示之第一電鍍層設置第二電鍍層後之截面示意圖。
圖13為蝕刻圖12所示之第一增厚層後之截面示意圖。
圖14為本申請一實施例提供之具有差厚線路層之電路板。
本申請一實施例提供一種具有差厚線路層之電路板100之製造方法,包括步驟:
S1:請參見圖1,提供一個多層基板10,所述多層基板10包括第一外側銅箔層11、第二外側銅箔層12、以及內側基板13。所述內側基板13設置於所述第一外側銅箔層11與所述第二外側銅箔層12之間。所述內側基板13包括內側基材層131及多個內側線路層132,多個所述內側線路層132間隔埋設於所述內側基材層131。
於本實施例中,所述多層基板10可以藉由層壓之方式獲得,所述內側基材層131之材質包括但不限於聚醯亞胺(polyimide,PI)、熱塑性聚醯亞胺(thermoplastic polyimide,TPI)、聚對苯二甲酸乙二醇酯(Polyethylene Terephthalate,PET)、聚萘二甲酸乙二醇酯(Polyethylene Naphthalate,PEN)、聚乙烯(polyethylene,PE)、聚氯乙烯(polyvinyl chloride polymer,PVC)等導熱絕緣材料中之一種。
S2:請參見圖2,於所述多層基板10設置通孔14,所述通孔14貫穿所述第一外側銅箔層11、所述內側基材層131、多個所述內側線路層132、以及所述第二外側銅箔層12。
S3:請參見圖3,於所述第一外側銅箔層11上進行電鍍以形成第一金屬層15,同時於所述第二外側銅箔層12上進行電鍍以形成第二金屬層16。部分所述第一金屬層15與所述第二金屬層16填入所述通孔14以形成中空之導通柱17。中空之所述導通柱17電性導通所述內側線路層132、所述第一外側銅箔層 11、以及所述第二外側銅箔層12。其中,所述第一金屬層15與所述第二金屬層16為銅。
S4:請參見圖4,於所述第一金屬層15設置第一光罩151,同時於所述第二金屬層16設置第二光罩161。其中,所述第一光罩151貫穿設置有第一開窗152,部分所述第一金屬層15於所述第一開窗152之底部露出。所述第二光罩161貫穿設置有第二開窗162,部分所述第二金屬層16於所述第二開窗162之底部露出。所述第一光罩151與所述第二光罩161為感光膜。
S5:請參見圖5,於露出所述第一開窗152之部分所述第一金屬層15上電鍍形成第一阻蝕層20,同時於露出所述第二開窗162之部分所述第二金屬層16上電鍍形成第二阻蝕層21,部分所述第一阻蝕層20與部分所述第二阻蝕層21填入中空之所述導通柱17。所述第一阻蝕層20與所述第二阻蝕層21均為金屬錫。
S6:請參見圖6,移除所述第一光罩151與所述第二光罩161獲得線路基板中間體(未標示),然後於所述線路基板中間體之外側噴淋第一藥水(所述第一藥水可以與銅反應,而不能與錫反應),所述第一藥水蝕刻所述第一金屬層15與所述第一外側銅箔層11蝕刻以形成第一等厚線路層31。所述第一藥水蝕刻所述第二金屬層16與所述第二外側銅箔層12以形成第二等厚線路層32。
於本實施例中,所述第一藥水為包括如下品質分數之組分:過氧化氫20-30%、乙酸1-5%、次氨基三乙酸1-3%、羧甲基纖維素鈉10-15%、硼酸15-20%、富馬酸鈉12-14%、氟化鈉1-2%、乙二醇4-10%、聯苯胺黃2-10%、硬脂酸鋇6-8%、偶氮二异丁腈8-12%。
S7:請再次參見圖6,噴淋第二藥水液(所述第二藥水液可以與錫反應,而不能與銅反應)於所述第一阻蝕層20、所述第二阻蝕層21、以及填入中空之所述導通柱17之所述第一阻蝕層20與所述第二阻蝕層21,從而蝕刻移除所述第一阻蝕層20與所述第二阻蝕層21,獲得線路基板30。其中,所述線路基板30包括內側基板13、第一等厚線路層31、第二等厚線路層32、以及導通柱17。所述第一等厚線路層31與所述第二等厚線路層32分別設置於所述內側基板 13之相對兩側,所述導通柱17沿厚度方向D設置於所內側基板13內,所述導通柱17導通所述第一等厚線路層31、所述第二等厚線路層32、以及所述內側線路層132。
於本實施例中,所述第二藥水包括如下品質分數之組分:水75%~85%,硝酸10%~18%,甲基苯駢三氮唑3%~5%,巰基苯駢噻唑鈉0.8%~1.2%,氨基磺酸0.8%~1.2%。
於本實施例中,所述第一等厚線路層31包括第一線路311與第二線路312,所述第一線路311與所述第二線路312間隔設置。具體地,所述第一線路311包括天線,所述第二線路312包括用於焊接芯片之導電墊。所述第二等厚線路層32包括兩個第三線路321。
S8:請參見圖7,於所述第一等厚線路層31上設置第一絕緣覆蓋層22,同時於所述第二等厚線路層32上設置第三絕緣覆蓋層23。其中,所述第一絕緣覆蓋層22設有第三開窗221,所述第一線路311露出於所述第三開窗221。其中,所述第一絕緣覆蓋層22與所述第三絕緣覆蓋層23為感光膜。
S9:請參見圖8,於露出所述第三開窗221之所述第一線路311之外側電鍍形成第一抗蝕層33,所述第一抗蝕層33包圍所述第一線路311之外表面。其中,所述第一抗蝕層33之材質為金屬錫。
S10:請參見圖9,移除所述第一絕緣覆蓋層22與所述第三絕緣覆蓋層23,然後於所述第二線路312進行濺鍍以形成第一濺鍍層41,所述第一濺鍍層41覆蓋所述第一抗蝕層33,部分所述第一濺鍍層41填入所述第一線路311與所述第二線路312之間的隙。同時於所述第二等厚線路層32進行濺鍍以形成第二濺鍍層42,部分所述第二濺鍍層42填入兩個所述第三線路321之間的隙,部分所述第一濺鍍層41與部分所述第二濺鍍層42填入中空之所述導通柱17。
S11:請參見圖10,於所述第一濺鍍層41設置第一電鍍層43,以及於所述第二濺鍍層42設置第三電鍍層44。其中,部分所述第一電鍍層43填入所述第一線路311與所述第二線路312之間的隙,部分所述第三電鍍層44填入兩個所述第三線路層321之間的隙。
S12:請參見圖11,於所述第一電鍍層43上設置第二絕緣覆蓋層24,同時於所述第三電鍍層44上設置第四絕緣覆蓋層25。其中,所述第二絕緣覆蓋層24貫穿設置有多個第四開窗241,所述第二線路312對應之部分所述第一電鍍層43於所述第四開窗241之底部露出,所述第四絕緣覆蓋層25貫穿設置有多個第五開窗251,所述第三線路321對應之部分所述第三電鍍層44於所述第五開窗251之底部露出。
S13:請參見圖12,於露出所述第四開窗241之部分所述第一電鍍層43電鍍形成第二電鍍層45,以及於露出所述第五開窗251之部分所述第三電鍍層44電鍍形成第三電鍍層44電鍍形成第四電鍍層46。其中,所述第一濺鍍層41、所述第一電鍍層43、以及所述第二電鍍層45組成第一增厚層47。所述第二濺鍍層42、所述第三電鍍層44、以及所述第四電鍍層46組成第二增厚層48。
S14:請再次參見圖12,於所述第二線路312對應之部分第一增厚層47上電鍍形成第二抗蝕層34,所述第二抗蝕層34用於保護其覆蓋之部分所述第一增厚層47免受所述第一藥水之侵蝕。同時,於所述第三線路321對應之部分所述第二增厚層48上電鍍形成第三抗蝕層35,所述第三抗蝕層35用於保護其覆蓋之部分所述第二增厚層48免受所述第一藥水之侵蝕。其中,所述第二抗蝕層34與所述第三抗蝕層35之材質與所述第一抗蝕層33之材質相同。
於本實施例中,步驟S14中,部分所述第二抗蝕層34與部分所述第三抗蝕層35還填入中空之所述導通柱17中。
S15:請參見圖13,移除所述第二絕緣覆蓋層24以及所述第四絕緣覆蓋層25,然後噴淋所述第一藥水,所述第一藥水蝕刻未被所述第二抗蝕層34覆蓋之部分所述第一增厚層47(即,蝕刻移除所述第一線路311與所述第二線路312之間之部分所述第一增厚層47)以形成第一增厚線路471,並使得覆蓋有所述第一抗蝕層33之所述第一線路311暴露,以及使用所述第一藥水蝕刻未被所述第三抗蝕層35覆蓋之部分所述第二增厚層48(即,蝕刻移除兩個所述第三線路321之間之部分所述第二增厚層48)以形成第二增厚線路481,使得兩個所述第三線路321之間重新間隔。
S16:請參見圖14,噴淋所述第二藥水,從而蝕刻移除所述第一抗蝕層33、所述第二抗蝕層34、以及所述第三抗蝕層35,使得所述第一增厚線路471、所述第一線路311、以及所述第二增厚線路481暴露,獲得厚差線路層60,所述厚差線路層60包括第一部分61與第二部分62,所述第一部分61包括所述第一線路311,所述第二部分62包括所述第二線路312與設置於所述第二線路312之第一增厚線路471,且沿所述厚度方向D,所述第一部分61之厚度H1小於所述第二部分62之厚度H2。於本實施例中,所述第一部分61可以用作天線,所述第二部分62可以用作電連接之連接墊。
於本實施例中,步驟S16還包括噴淋所述第二藥水,使得填入中空之所述導通柱17中之所述第二抗蝕層34、第三抗蝕層35被蝕刻移除,所述導通柱17電性導通所述第一增厚層47、所述第二增厚層48、以及所述內側線路層132。
相比於習知技術,本申請提供之具有差厚線路層之電路板100之製造方法具有如下優點:
(一)藉由先設置第一抗蝕層33,使得所述第一線路311得以於第一蝕刻劑中不被侵蝕,然後再設置第一增厚層47以對所述第二線路312進行增厚,接著於增層線路上設置所述第二抗蝕層34,使得被所述第二抗蝕層34覆蓋之部分所述第一增厚層47不被第一蝕刻劑侵蝕而形成第一增厚線路471,最後藉由第二藥水劑去除第一抗蝕層33與第二抗蝕層34,獲得厚差線路層60。其中,該第一增厚線路471及其覆蓋之第二線路312厚度較大,可以作為連接墊連接芯片之焊盤,有利與焊盤之厚度相匹配,並提高電流傳輸量,該第一線路311厚度較小,可以用作天線傳輸高頻信號,並減少信號傳輸之雜訊。
(二)藉由設置第二抗蝕層34保護厚度較小之第一線路311,然後藉由第二藥水劑去除第二抗蝕層34,有利於從而無需蝕刻第一等厚線路層31之厚度,有利於實現第一線路311之高品質,其中,該高品質具體包括較為銳利之拐角、較窄之線寬控制、以及較低之側蝕。
請參見圖14,本申請一實施例還提供一種具有差厚線路層之電路板100,所述電路板100包括內側基板13與厚差線路層60,所述厚差線路層60設 置於所述內側基板13之一側,所述厚差線路層60包括第一部分61與第二部分62,所述第一部分61之厚度H1小於所述第二部分62之厚度H2。
另外,本技術領域之普通技術人員應當認識到,以上之實施方式僅是用以說明本發明,而並非用作為對本發明之限定,僅要於本發明之實質精神範圍之內,對以上實施例所作之適當改變與變化均落於本發明要求保護之範圍之內。
100:電路板
471:第一增厚線路
62:第二部分
312:第二線路
481:第二增厚線路
17:導通柱
32:第二等厚線路層
132:內側線路層
13:內側基板
131:內側基材層
31:第一等厚線路層
60:厚差線路層
61:第一部分
311:第一線路
H1:厚度
H2:厚度

Claims (10)

  1. 一種具有差厚線路層之電路板之製造方法,其中,包括步驟:提供一線路基板,所述線路基板包括內側基板及設置於所述內側基板一側之第一等厚線路層,所述第一等厚線路層包括第一線路與第二線路,所述第一線路與所述第二線路間隔設置;於所述第一線路外側設置第一抗蝕層;於所述第二線路層設置第一增厚層,所述第一增厚層覆蓋所述第一抗蝕層並填入所述第一線路與所述第二線路之間的隙;於所述第二線路對應之部分所述第一增厚層設置第二抗蝕層;去除未設置所述第二抗蝕層之另一部分第一增厚層以形成第一增厚線路;以及移除所述第一抗蝕層與所述第二抗蝕層,獲得具有差厚線路層之所述電路板。
  2. 如請求項1所述之製造方法,其中,所述第一抗蝕層之材質為錫,步驟“於所述第一線路外側設置第一抗蝕層”包括:於所述第二線路外側設置第一絕緣覆蓋層;於是第一線路層外側電鍍形成所述第一抗蝕層;以及移除所述第一絕緣覆蓋層。
  3. 如請求項1所述之製造方法,其中,所述第一增厚層包括第一濺鍍層,步驟“於所述第二線路層設置第一增厚層”包括:於所述第一抗蝕層及所述第二線路層濺鍍形成所述第一濺鍍層,部分所述第一濺鍍層填入所述第一線路與所述第二線路之間的隙。
  4. 如請求項3所述之製造方法,其中,所述第一增厚層還包括第一電鍍層與第二電鍍層,所述第一電鍍層設置於所述第二電鍍層與所述第一濺鍍層之間,步驟“於所述第二線路層設置第一增厚層”還包括:於所述第一濺鍍層電鍍形成所述第一電鍍層;於部分所述第一電鍍層設置第二絕緣覆蓋層,所述第二線路對應之部分所述第一電鍍層於所述第二絕緣覆蓋層露出;於露出之部分所述第一電鍍層上電鍍形成所述第二電鍍層; 步驟“於所述第二線路對應之部分所述第一增厚層設置第二抗蝕層”包括:於所述第二電鍍層設置所述第二抗蝕層;以及移除所述第二絕緣覆蓋層。
  5. 如請求項1所述之製造方法,其中,步驟“去除未設置所述第二抗蝕層之另一部分第一增厚層”包括:採用第一藥水蝕刻去除未設置所述第二抗蝕層之另一部所述第一增厚層,其中,所述第一藥水包括如下品質分數之組分:過氧化氫20-30%、乙酸1-5%、次氨基三乙酸1-3%、羧甲基纖維素鈉10-15%、硼酸15-20%、富馬酸鈉12-14%、氟化鈉1-2%、乙二醇4-10%、聯苯胺黃2-10%、硬脂酸鋇6-8%、偶氮二异丁腈8-12%。
  6. 如請求項5所述之製造方法,其中,步驟“移除所述第一抗蝕層與所述第二抗蝕層”包括:採用第二藥水蝕刻去除所述第一抗蝕層與所述第二抗蝕層,所述第二藥水包括如下品質分數之組分:水75%~85%,硝酸10%~18%,甲基苯駢三氮唑3%~5%,巰基苯駢噻唑鈉0.8%~1.2%,氨基磺酸0.8%~1.2%。
  7. 如請求項1所述之製造方法,其中,所述線路基板還包括第二等厚線路層,所述第二等厚線路層設置於所述內側基板背離所述第一等厚線路層之一側,所述製造方法還包括步驟:於所述第二等厚線路層設置第二增厚層;於部分所述第二增厚層設置第三抗蝕層;去除未設置所述第三抗蝕層之另一部分所述第二增厚層,獲得第二等厚線路層;以及移除所述三抗蝕層。
  8. 如請求項7所述之製造方法,其中,步驟“於所述第二增厚層設置第三抗蝕層”包括:於所述第二增厚層設置第四絕緣覆蓋層,部分所述第二增厚層於所述第四絕緣覆蓋層露出;於露出所述第四絕緣覆蓋層之部分所述第二增厚層電鍍形成所述第三抗蝕層;以及移除所述第四絕緣覆蓋層。
  9. 如請求項8所述之製造方法,其中,還包括步驟:於所述線路基板設置通孔,所述通孔貫穿所述第一等厚線路層、所述內側基板、以及所述第二等厚線路層;填入部分所述第一增厚層或第二增厚層以形成導通柱,所述導通柱電性連接所述差厚線路層與所述第二等厚線路層。
  10. 一種具有差厚線路層之電路板,其中,包括內側基材層與差厚線路層,所述差厚線路層設置於所述內側基材層之一側,所述差厚線路層包括第一部分與第二部分,所述第一部分之厚度小於所述第二部分之厚度;所述差厚線路層的第一部分包括第一線路層,所述第二部分包括第二線路層與設置於第二線路層之上第一增厚線路層,所述第一線路層与第二線路層等厚。
TW111140982A 2022-10-27 2022-10-27 具有差厚線路層之電路板及其製造方法 TWI833405B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW111140982A TWI833405B (zh) 2022-10-27 2022-10-27 具有差厚線路層之電路板及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111140982A TWI833405B (zh) 2022-10-27 2022-10-27 具有差厚線路層之電路板及其製造方法

Publications (2)

Publication Number Publication Date
TWI833405B true TWI833405B (zh) 2024-02-21
TW202418903A TW202418903A (zh) 2024-05-01

Family

ID=90825091

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111140982A TWI833405B (zh) 2022-10-27 2022-10-27 具有差厚線路層之電路板及其製造方法

Country Status (1)

Country Link
TW (1) TWI833405B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201220971A (en) * 2010-04-30 2012-05-16 Nippon Mektron Kk Build-up multilayer printed wiring board and production method therefor
CN108419376A (zh) * 2018-05-14 2018-08-17 星河电路(福建)有限公司 一种选择性局部电镀高厚铜pcb板的制作方法
TW202044940A (zh) * 2019-05-16 2020-12-01 日商日東電工股份有限公司 配線電路基板
TW202226919A (zh) * 2020-12-18 2022-07-01 美商羅門哈斯電子材料有限公司 用於製造具有嵌入式線路層的多層電路結構件之方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201220971A (en) * 2010-04-30 2012-05-16 Nippon Mektron Kk Build-up multilayer printed wiring board and production method therefor
CN108419376A (zh) * 2018-05-14 2018-08-17 星河电路(福建)有限公司 一种选择性局部电镀高厚铜pcb板的制作方法
TW202044940A (zh) * 2019-05-16 2020-12-01 日商日東電工股份有限公司 配線電路基板
TW202226919A (zh) * 2020-12-18 2022-07-01 美商羅門哈斯電子材料有限公司 用於製造具有嵌入式線路層的多層電路結構件之方法

Similar Documents

Publication Publication Date Title
US8878077B2 (en) Wiring substrate and method of manufacturing the same
JP7113757B2 (ja) 表示基板、表示基板の製造方法、および表示装置
CN106409688A (zh) 一种超薄无芯封装基板的加工方法和结构
CN105657988B (zh) 柔性电路板及其制作方法
US20200305289A1 (en) Flexible substrate and method for fabricating the same
US11690178B2 (en) Multilayer printed wiring board and method of manufacturing the same
JP4624217B2 (ja) 回路基板の製造方法
TWI833405B (zh) 具有差厚線路層之電路板及其製造方法
JPH0758201A (ja) 多層配線基板の製造方法
TW202418903A (zh) 具有差厚線路層之電路板及其製造方法
JP2007123622A (ja) フレキシブル配線基板及びその製造方法
WO2023109051A1 (zh) Pcb的制备方法和pcb
JPH05327224A (ja) 多層配線基板の製造方法及びその製造方法で製造される多層配線基板
CN117998754A (zh) 具有差厚线路层的电路板及其制造方法
KR100294157B1 (ko) 다층인쇄회로기판의층간전기접속방법
TWI666976B (zh) 可撓式基板及其製法
TWI420992B (zh) 電路板製作方法
JP3248786B2 (ja) 回路基板構造、および回路基板の製造方法
CN110545635B (zh) 多层电路板的制作方法
TWI827128B (zh) 具有半通孔結構的線路板及其製作方法
TWI830644B (zh) 柔性電路板及其製備方法
TWI815562B (zh) 封裝基板之製法
US20220322529A1 (en) Circuit board structure and manufacturing method thereof
US20230199954A1 (en) Circuit board
JPH02105596A (ja) 印刷配線板の製造方法