TW202044940A - 配線電路基板 - Google Patents

配線電路基板 Download PDF

Info

Publication number
TW202044940A
TW202044940A TW109115378A TW109115378A TW202044940A TW 202044940 A TW202044940 A TW 202044940A TW 109115378 A TW109115378 A TW 109115378A TW 109115378 A TW109115378 A TW 109115378A TW 202044940 A TW202044940 A TW 202044940A
Authority
TW
Taiwan
Prior art keywords
layer
terminal
forming
ground lead
lead
Prior art date
Application number
TW109115378A
Other languages
English (en)
Inventor
滝本顕也
柴田直樹
高倉隼人
Original Assignee
日商日東電工股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日東電工股份有限公司 filed Critical 日商日東電工股份有限公司
Publication of TW202044940A publication Critical patent/TW202044940A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits

Abstract

配線電路基板1具備：金屬支持層2；基底絕緣層3，其配置於金屬支持層2之厚度方向之一側；及導體層4，其配置於基底絕緣層3之厚度方向之一側，具備第1端子15及與第1端子15電性連接之接地引線剩餘部分18。接地引線剩餘部分18之厚度較第1端子15之厚度薄。

Description

配線電路基板
本發明係關於一種配線電路基板。
先前，已知一種配線電路基板，其具備金屬支持基板、配置於金屬支持基板上之基底絕緣層、及配置於基底絕緣層上之導體圖案，導體圖案包含將2個端子電性連接之配線圖案、及將端子與金屬支持基板電性連接之接地圖案。
此種配線電路基板存在於導體圖案之表面形成無電解鍍覆層之情形。然而，配線圖案中之無電解鍍覆之析出速度與接地圖案中之無電解鍍覆之析出速度由於該等圖案與金屬支持基板之電性連接之有無而不同，從而導致導體圖案上難以形成均勻之無電解鍍覆層。
因此，提出如下之配線電路基板之製造方法：與配線圖案及接地圖案一起形成將配線圖案之端子與金屬支持基板電性連接之延長圖案，於配線圖案之表面及接地圖案之表面設置無電解鍍覆層後，去除延長圖案，從而使配線圖案與金屬支持基板絕緣(例如參照專利文獻1)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2010-171040號公報
[發明所欲解決之問題]
然而，專利文獻1所記載之配線電路基板之製造方法中，由於延長圖案具備與配線圖案之端子相同之厚度，故存在去除延長圖案較花費時間之缺陷。又，當藉由蝕刻等去除延長圖案時，亦存在由於過蝕刻而導致端子被浸蝕，而讓端子之連接可靠性降低之情形。
本發明提供一種可於導體層形成均勻之無電解鍍覆層並且可謀求提高端子部之連接可靠性的配線電路基板、及製造效率較高之配線電路基板之製造方法。 [解決問題之技術手段]
本發明[1]包含一種配線電路基板，其具備：金屬支持層；絕緣層，其配置於上述金屬支持層之厚度方向之一側；及導體層，其配置於上述絕緣層之上述厚度方向之一側，具備端子部及與上述端子部電性連接之接地引線剩餘部分；上述接地引線剩餘部分之厚度較上述端子部之厚度薄。
然而，接地引線剩餘部分係於配線電路基板之製造過程中去除將端子部與金屬支持層電性連接之接地引線之一部分而形成。因此，由於在去除接地引線之前，端子部與金屬支持層電性連接，故可於導體層均勻地形成無電解鍍覆層。
又，根據上述構成，接地引線剩餘部分之厚度較端子部之厚度薄。因此，和引線剩餘部分之厚度與端子部之厚度相同之情形相比，可順利地去除接地引線。又，於藉由蝕刻等去除接地引線時，可抑制由於過蝕刻導致端子部被浸蝕，並且可謀求提高端子部之連接可靠性。
本發明[2]包含如上述[1]之配線電路基板，其中上述端子部具備積層於上述厚度方向之複數個端子形成層，上述接地引線剩餘部分具備引線形成層，該引線形成層連接於上述複數個端子形成層中之至少一層。
根據此種構成，端子部具備複數個端子形成層，接地引線剩餘部分具備連接於端子形成層之引線形成層，因此可使接地引線剩餘部分之厚度確實地較端子部之厚度更薄。
本發明[3]包含如上述[1]或[2]之配線電路基板，其中上述接地引線剩餘部分位於配線電路基板之端部。
根據此種構成，接地引線剩餘部分位於配線電路基板之端部，因此於配線電路基板之製造中，可順利地去除接地引線之一部分，形成接地引線剩餘部分。
本發明[4]包含如[1]至[3]中任一項之配線電路基板，其中上述絕緣層之一部分於上述接地引線剩餘部分延伸之方向上，相對於上述接地引線剩餘部分及上述金屬支持層，向上述端子部之相反側突出。
根據此種構成，絕緣層之一部分相對於接地引線剩餘部分及金屬支持層向端子部之相反側突出，因此可使接地引線剩餘部分與金屬支持層確實地絕緣。
本發明[5]包含如上述[1]至[4]中任一項之配線電路基板，其中上述接地引線剩餘部分配置於上述絕緣層之上述厚度方向之一面。
根據此種構成，接地引線剩餘部分配置於絕緣層上，因此可使接地引線剩餘部分與金屬支持層更確實地絕緣。
本發明[6]包含一種配線電路基板之製造方法，該製造方法包括：準備金屬支持層之步驟；於上述金屬支持層之厚度方向之一側形成絕緣層之步驟；形成導體層之步驟，該導體層具備配置於上述絕緣層之上述厚度方向之一側之端子部、以及將上述端子部及上述金屬支持層電性連接之接地引線；對上述導體層進行無電解鍍覆之步驟；及以能讓上述端子部與上述金屬支持層絕緣之方式去除上述接地引線之一部分，從而形成接地引線剩餘部分之步驟；上述接地引線剩餘部分之厚度較上述端子部之厚度薄。
根據此種方法，形成具備端子部、以及將端子部及金屬支持層電性連接之接地引線的導體層後，對導體層進行無電解鍍覆，繼而，以能讓端子部與金屬支持層絕緣之方式去除接地引線之一部分，從而形成接地引線剩餘部分。
即，於對導體層進行無電解鍍覆時，接地引線將端子部及金屬支持層電性連接，因此可於導體層形成均勻之無電解鍍覆層。又，接地引線剩餘部分之厚度較端子部之厚度薄，因此可順利地去除接地引線，並且可提高端子之連接可靠性。
本發明[7]包含如上述[6]之配線電路基板之製造方法，其中形成上述導體層之步驟包括：同時形成引線形成層與端子形成層之步驟，該引線形成層構成上述接地引線，端子形成層構成上述端子部，且與上述引線形成層連續；及不形成構成上述接地引線之引線形成層，而形成構成上述端子部之端子形成層之步驟。
根據此種方法，形成導體層之步驟包括同時形成引線形成層與端子形成層之步驟、及不形成引線形成層而形成端子形成層之步驟，因此，端子部包含複數個端子形成層，接地引線包含較複數個端子形成層少之引線形成層。因此，可使接地引線之厚度確實地較端子部之厚度薄，進而，可使接地引線剩餘部分之厚度確實地較端子部之厚度薄。
本發明[8]包含如上述[6]或[7]之配線電路基板之製造方法，其中於去除上述接地引線之一部分之步驟中，同時蝕刻上述金屬支持層之一部分與上述接地引線之一部分。
根據此種方法，同時蝕刻金屬支持層之一部分與接地引線之一部分，因此可順利地去除接地引線之一部分，可使接地引線剩餘部分配置於配線電路基板之端部。又，同時蝕刻金屬支持層之一部分與接地引線之一部分，因此，與分別蝕刻其等之情形相比，可謀求減少製造步驟數。
本發明[9]包含如上述[6]至[8]中任一項之配線電路基板之製造方法，其進而包括：於形成上述絕緣層之步驟後，且於形成上述導體層之步驟前，於上述絕緣層之上述厚度方向之一面、及自上述絕緣層露出之金屬支持層之上述厚度方向之一面形成種膜之步驟；於形成上述導體層之步驟後，且於上述無電解鍍覆之步驟前，去除自上述導體層露出之種膜之步驟；及於去除上述接地引線之一部分之步驟後，去除由於上述接地引線之去除而露出之種膜之步驟。
根據此種方法，於絕緣層上及自絕緣層露出之金屬支持層上形成種膜後，於種膜上形成導體層，繼而對導體層進行無電解鍍覆後，去除接地引線之一部分，形成接地引線剩餘部分，其後，去除由於接地引線之去除而露出之種膜。
然而，若殘留有由於接地引線之去除而露出之種膜，則有接地引線剩餘部分與金屬支持層經由種膜而電性連接之虞。另一方面，根據上述之方法，去除由於接地引線之去除而露出之種膜，因此可使接地引線剩餘部分與金屬支持層更進一步確實地絕緣。 [發明之效果]
根據本發明之配線電路基板，可於導體層形成均勻之無電解鍍覆層，並且可謀求提高端子部之連接可靠性。
又，根據本發明之配線電路基板之製造方法，可高效製造上述配線電路基板。
＜第1實施形態＞ 1.配線電路基板 參照圖1及圖2，對作為本發明之配線電路基板之第1實施形態之配線電路基板1進行說明。
如圖1及圖2所示，配線電路基板1具有具備厚度之薄片形狀。配線電路基板1例如具有俯視矩形狀。作為配線電路基板1，例如可列舉：具備金屬支持層2作為補強層的附補強層之軟性印刷配線板，及具備金屬支持層2作為懸置(彈簧)層的附電路之懸置基板等。
具體而言，如圖2所示，配線電路基板1具備：金屬支持層2、作為絕緣層之一例之基底絕緣層3、種膜6、導體層4、第1鍍覆層7、覆蓋絕緣層5、及第2鍍覆層8。
金屬支持層2具有平板形狀。金屬支持層2之厚度並無特別限制。
金屬支持層2之材料例如可自公知或慣用之金屬系材料(具體而言，金屬材料)中酌情選擇使用。作為金屬系材料，具體而言，可列舉：於週期表中被分類為第1族～第16族之金屬元素，及包含2種以上該等金屬元素之合金等。再者，金屬元素可為過渡金屬、典型金屬中之任一者。
作為金屬元素，更詳細可列舉：鈣等第2族金屬元素；鈦、鋯等第4族金屬元素；釩等第5族金屬元素；鉻、鉬、鎢等第6族金屬元素；錳等第7族金屬元素；鐵等第8族金屬元素；鈷等第9族金屬元素；鎳、鉑等第10族金屬元素；銅、銀、金等第11族金屬元素；鋅等第12族金屬元素；鋁、鎵等第13族金屬元素；鍺、錫等第14族金屬元素。
此種金屬系材料可單獨使用或併用2種以上。於金屬系材料之中，較佳為列舉包含2種以上之金屬元素之合金，進而較佳為列舉可與導體層4同時蝕刻之合金，特佳為列舉不鏽鋼、含銅之合金。
基底絕緣層3配置於金屬支持層2之厚度方向之一側，具體而言，配置於金屬支持層2之厚度方向之一面。基底絕緣層3具有與配線電路基板1相同之外形形狀。基底絕緣層3具有厚度，且具有平坦之厚度方向一面及另一面。
如圖1所示，基底絕緣層3具備：第1端子配置部分30、第2端子配置部分31、及配線配置部分32。第1端子配置部分30及第2端子配置部分31以隔著配線配置部分32之方式，相互空出間隔配置。第1端子配置部分30與配線配置部分32連續。第1端子配置部分30具有位於相對於配線配置部分32之相反側之活動端部30A。活動端部30A相對於金屬支持層2之端面2A，向配線配置部分32之相反側突出(參照圖2)。
第2端子配置部分31位於相對於配線配置部分32為第1端子配置部分30之相反側。第2端子配置部分31與配線配置部分32連續。第1端子配置部分30及第2端子配置部分31之各者不經覆蓋絕緣層5被覆，而自覆蓋絕緣層5露出。配線配置部分32C位於第1端子配置部分30及第2端子配置部分31之間。配線配置部分32C被覆蓋絕緣層5被覆。
作為基底絕緣層3之材料，例如可列舉聚醯亞胺等樹脂(絕緣性樹脂材料)等。基底絕緣層3之厚度並無特別限定，例如為1 μm以上1000 μm以下。
如圖2所示，種膜6配置於基底絕緣層3之厚度方向之一面。種膜6具有對應於導體層4之圖案。作為種膜6之材料，例如可列舉銅、鉻、鎳等金屬及其等之合金等。種膜6可由1層形成，亦可由2層以上形成。種膜6之厚度為例如0.01 μm以上，例如1 μm以下，較佳為0.1 μm以下。
導體層4配置於基底絕緣層3之厚度方向之一側，具體而言，配置於種膜6之厚度方向之一面。如圖1所示，導體層4包含接地圖案10、及複數個配線圖案11。
接地圖案10具備接地端子12、及接地配線13。
接地端子12配置於第1端子配置部分30之厚度方向之一側。詳細而言，接地端子12介隔種膜6配置於第1端子配置部分30之厚度方向之一面。接地端子12具有於特定方向延伸之俯視矩形狀(方形焊墊)。
接地配線13將接地端子12與金屬支持層2電性連接。接地配線13自接地端子12連續而自第1端子配置部分30上延伸至配線配置部分32C上。詳細而言，接地配線13介隔種膜6，遍及第1端子配置部分30之厚度方向之一面及配線配置部分32之厚度方向之一面而配置。接地配線13於厚度方向貫通配線配置部分32C，於金屬支持層2接地。接地配線13之寬度方向(與長度方向正交之方向)之尺寸較接地端子12之寬度方向(與長度方向正交之方向)小。
複數個配線圖案11之各者具備：作為端子部之一例之第1端子15、第2端子16、連接配線17、及接地引線剩餘部分18。即，導體層4具備複數個第1端子15、及複數個接地引線剩餘部分18。
第1端子15配置於第1端子配置部分30之厚度方向之一側。詳細而言，第1端子15介隔種膜6，配置於第1端子配置部分30之厚度方向之一面(參照圖2)。第1端子15具備於特定方向延伸之俯視矩形狀(方形焊墊)。複數個第1端子15與接地端子12於第1端子15之寬度方向(與長度方向正交之方向)上相互空出間隔地配置。
第2端子16配置於第2端子配置部分31之厚度方向之一側。詳細而言，第2端子16介隔種膜6，配置於第2端子配置部分31之厚度方向之一面。第2端子16具有於特定方向延伸之俯視矩形狀(方形焊墊)。複數個第2端子16於第2端子16之寬度方向(與長度方向正交之方向)上相互空出間隔地配置。
連接配線17將第1端子15與第2端子16電性連接。連接配線17自第1端子15連續而於第1端子配置部分30上延伸後，通過配線配置部分32C上，於第2端子配置部分31上連接至第2端子16。詳細而言，連接配線17介隔種膜6遍及第1端子配置部分30之厚度方向之一面、配線配置部分32之厚度方向之一面及第2端子配置部分31之厚度方向之一面而配置。連接配線17之寬度方向(與長度方向正交之方向)之尺寸較第1端子15之寬度方向(與長度方向正交之方向)小。
接地引線剩餘部分18係於下述配線電路基板1之製造方法中經去除接地引線19之一部分的接地引線19之剩餘部分(參照圖5)。接地引線剩餘部分18配置於第1端子配置部分30之厚度方向之一側(參照圖2)。詳細而言，接地引線剩餘部分18介隔種膜6，配置於第1端子配置部分30之厚度方向之一面。接地引線剩餘部分18與第1端子15電性連接。接地引線剩餘部分18自第1端子15連續而向連接配線17之相反側延伸。接地引線剩餘部分18位於配線電路基板1之端部。接地引線剩餘部分18相對於第1端子配置部分30之活動端部30A之端面，於第1端子15側空出間隔配置。即，第1端子配置部分30之活動端部30A於接地引線剩餘部分18所延伸之方向上，相對於接地引線剩餘部分18及金屬支持層2，向第1端子15之相反側突出。
此種接地引線剩餘部分18之厚度較第1端子15之厚度薄。於將第1端子15之厚度設為100時，接地引線剩餘部分18之厚度例如為1以上，較佳為5以上，例如為90以下，較佳為80以下。
具體而言，接地引線剩餘部分18之厚度為例如1 μm以上，例如200 μm以下，較佳為100 μm以下，進而較佳為50 μm以下。第1端子15之厚度例如為10 μm以上，較佳為20 μm以上，例如為300 μm以下，較佳為200 μm以下。
此種導體層4如圖2所示，包含複數個層。於本實施形態中，導體層4具備第1導體層40及第2導體層41。再者，構成導體層4之層數並無特別限制，可為3以上。
第1導體層40配置於種膜6之厚度方向之一面。第1導體層40具備：作為端子形成層之一例之複數個第1端子形成層42、複數個引線形成層43、及複數個配線形成層44。
第1端子形成層42構成第1端子15。引線形成層43與第1端子形成層42連續，構成接地引線剩餘部分18。配線形成層44與第1端子形成層42連續，構成連接配線17。
第1導體層40之厚度例如與上述接地引線剩餘部分18之厚度相同。
第2導體層41配置於第1導體層40之厚度方向之一面。第2導體層41具備作為端子形成層之一例之複數個第2端子形成層45。
第2端子形成層45構成第1端子15。第2端子形成層45配置於第1端子形成層42之厚度方向之一面。即，第1端子形成層42及第2端子形成層45於厚度方向積層。
於將第1導體層40之厚度設為100時，第2導體層41之厚度例如為1以上，較佳為5以上，例如為1000以下，較佳為500以下。具體而言，第2導體層41之厚度例如為1 μm以上，例如為200 μm以下，較佳為100 μm以下。
再者，雖未圖示，但是第1導體層40進而具備：接地端子形成層，其構成接地端子12；接地配線形成層，其構成接地配線13；及第3端子形成層，其構成複數個第2端子16。
於本實施形態中，如上所述，第1端子15具備於厚度方向積層之複數個第1端子形成層(第1端子形成層42及第2端子形成層45)，較佳為包含第1端子形成層42及第2端子形成層45。再者，第1端子15所具備之端子形成層之層數並無特別限制，可為3以上。
又，接地引線剩餘部分18具備與第1端子形成層42連續之引線形成層43，較佳為包含引線形成層43。再者，接地引線剩餘部分18所具備之引線形成層之層數只要係未達第1端子15所具備之端子形成層之層數，則並無特別限制，可為2以上。
又，連接配線17具備與第1端子形成層42連續之配線形成層44，較佳為包含配線形成層44。再者，連接配線17所具備之配線形成層之層數並無特別限制，可為2以上。
作為此種導體層4(第1導體層40及第2導體層41)之材料，例如可列舉：銅、銀、金、鐵、鋁、鉻等金屬元素、及包含2種以上該等金屬元素之合金等金屬，較佳為例如銅、銅合金等含銅之金屬。
第1鍍覆層7使導體層4與覆蓋絕緣層5之密接性提高。第1鍍覆層7係無電解鍍覆層，位於導體層4與覆蓋絕緣層5之間。具體而言，第1鍍覆層7以被覆位於配線配置部分32上之接地配線13及連接配線17之表面的方式設置。作為第1鍍覆層7之材料，例如可列舉：鎳、錫、銀、鈀等金屬元素、及包含2種以上該等金屬元素之合金等金屬，較佳為列舉鎳。第1鍍覆層7可由1層形成，亦可由2層以上形成。第1鍍覆層7之厚度例如為0.01 μm以上，較佳為0.02 μm以上，例如為1 μm以下，較佳為0.5 μm以下。
覆蓋絕緣層5以被覆接地配線13及連接配線17之方式，配置於配線配置部分32之厚度方向之一面。又，覆蓋絕緣層5露出有：接地端子12、複數個第1端子15、複數個接地引線剩餘部分18、及複數個第2端子16(參照圖1)。作為覆蓋絕緣層5之材料，例如可列舉與基底絕緣層3之材料相同之材料。覆蓋絕緣層5之厚度並無特別限定，例如為1 μm以上1000 μm以下。
第2鍍覆層8係無電解鍍覆層，以被覆自覆蓋絕緣層5露出之導體層4(具體而言為接地端子12、複數個第1端子15、複數個接地引線剩餘部分18及複數個第2端子16)之表面、及金屬支持層2之表面之方式設置。第2鍍覆層8之材料例如可列舉：鎳、金等金屬元素、及包含該等金屬元素之合金等。第2鍍覆層8可由1層形成，亦可由2層以上形成。例如，第2鍍覆層8可為包含鎳之第1層與包含金之第2層積層而形成。第2鍍覆層8之厚度例如為0.1 μm以上，較佳為0.25 μm以上，例如為5 μm以下，較佳為2.5 μm以下。
2.配線電路基板之製造方法 其次，參照圖3A～圖6對配線電路基板1之製造方法進行說明。
配線電路基板1之製造方法包括：準備金屬支持層2之步驟(參照圖3A)、形成基底絕緣層3之步驟(參照圖3B)、形成種膜6之步驟(參照圖3C)、形成導體層4A之步驟(參照圖3D及圖3E)、去除自導體層4A露出之種膜6之步驟(參照圖4F)、形成第1鍍覆層7之步驟(參照圖4G)、形成覆蓋絕緣層5之步驟(參照圖4H)、去除自覆蓋絕緣層5露出之第1鍍覆層7之步驟(參照圖4I)、形成接地引線剩餘部分18之步驟(參照圖5J)、去除由於接地引線剩餘部分18之形成而露出之種膜6之步驟(參照圖5K)、及形成第2鍍覆層8之步驟(參照圖5L)。
如圖3A所示，首先，準備金屬支持層2。
其次，如圖3B所示，於金屬支持層2之厚度方向之一側，形成基底絕緣層3。具體而言，將包含上述樹脂之清漆塗佈於金屬支持層2之厚度方向之一面，並使其乾燥，形成基底皮膜。其後，將基底皮膜經由未圖示之光罩進行曝光及顯影，並視需要使其加熱硬化，從而使基底絕緣層3形成為上述圖案。
於此種基底絕緣層3中，第1端子配置部分30之活動端部30A位於較金屬支持層2之周端面更靠配線電路基板1之內側。因此，金屬支持層2之厚度方向之一面之一部分自基底絕緣層3露出。再者，於下文中，將自基底絕緣層3露出之金屬支持層2之部分設為接地部分20。
繼而，如圖3C所示，於基底絕緣層3之厚度方向之一面、及接地部分20(自基底絕緣層3露出之金屬支持層2)之厚度方向之一面形成種膜6。作為種膜6之形成方法，例如可列舉：濺鍍、電解鍍覆或無電解鍍覆等，較佳為列舉濺鍍。
繼而，如圖3D及圖3E所示，於種膜6之厚度方向之一面形成導體層4A。如圖6所示，導體層4A除了具備複數個接地引線19以代替複數個接地引線剩餘部分18以外，具有與導體層4相同之構成。再者，於下文中，將具備接地引線19之導體層4A作為預導體層4A，與具備接地引線剩餘部分18之導體層4進行區分。
接地引線19將第1端子15及接地部分20電性連接。接地引線19自第1端子15連續而向連接配線17之相反側延伸，超過第1端子配置部分30之活動端部30A而位於接地部分20上。接地引線19位於預導體層4A之端部。接地引線19具備第1部分19A、及第2部分19B。
第1部分19A位於第1端子配置部分30之厚度方向之一側，詳細而言，介隔種膜6配置於第1端子配置部分30之厚度方向之一面(參照圖3E)。第1部分19A與第1端子15連續。第2部分19B將第1部分19A與接地部分20電性連接。第2部分19B與第1部分19A連續，位於接地部分20之厚度方向之一側。詳細而言，第2部分19B介隔種膜6，與接地部分20之厚度方向之一面接觸(參照圖3E)。
為形成此種預導體層4A，如圖3D及圖3E所示，於種膜6之厚度方向之一面形成第1導體層40A後，於第1導體層40A之厚度方向之一面形成第2導體層41。
為形成第1導體層40A，雖然未圖示，將具有第1導體層40A之反轉圖案之抗蝕層配置於種膜6上，進行例如電解鍍覆(較佳為電解銅鍍覆)。其後，去除抗蝕層。
第1導體層40A除了具備複數個引線形成層46以代替複數個引線形成層43以外，具備與第1導體層40相同之構成。引線形成層46與第1端子形成層42連續，構成接地引線19。即，於第1導體層40A之形成中，同時形成引線形成層46及第1端子形成層42，其中引線形成層46構成接地引線19，第1端子形成層42構成第1端子15，且與引線形成層46連續。
繼而，如圖3E所示，形成第2導體層41。為形成第2導體層41，雖未圖示，將具有第2導體層41之反轉圖案之抗蝕層配置於第1導體層40A上，進行例如電解鍍覆(較佳為電解銅鍍覆)。其後，去除抗蝕層。
藉此，不形成構成接地引線19之引線形成層，而形成構成第1端子15之第2端子形成層45。第2端子形成層45形成於第1端子形成層42之厚度方向之一面，從而形成第1端子15。
藉由以上，形成具備第1端子15、及接地引線19之預導體層4A。
繼而，如圖4F所示，將自預導體層4A露出之種膜6藉由公知之蝕刻(例如濕式蝕刻等)去除。作為種膜6之蝕刻液，例如可列舉：苛性鈉水溶液、過錳酸鉀溶液、偏矽酸鈉溶液等。
繼而，如圖4G所示，使用包含上述第1鍍覆層7之材料之金屬離子(例如鎳離子)的第1無電解鍍覆液，對預導體層4A進行無電解鍍覆。
藉此，以被覆露出之預導體層4A(接地端子12、接地配線13、第1端子15、第2端子16、連接配線17及接地引線19)之方式形成第1鍍覆層7。
繼而，如圖4H所示，於基底絕緣層3之厚度方向之一側，具體而言，於配線配置部分32之厚度方向之一面，以被覆接地配線13及連接配線17之方式，形成覆蓋絕緣層5。再者，覆蓋絕緣層5形成為上述圖案。
具體而言，將包含上述樹脂之清漆塗佈於基底絕緣層3之厚度方向之一面，並使其乾燥，形成覆蓋皮膜。其後，將覆蓋皮膜經由未圖示之光罩進行曝光及顯影，並視需要使其加熱硬化，從而使覆蓋絕緣層5形成為上述圖案。
繼而，如圖4I所示，將自覆蓋絕緣層5露出之第1鍍覆層7藉由公知之蝕刻(例如濕式蝕刻等)去除。作為第1鍍覆層7之蝕刻液，例如可列舉：硫酸過氧化氫混合物、硝酸過氧化氫混合物等。
繼而，如圖5J所示，以能讓第1端子15與金屬支持層2絕緣之方式，同時蝕刻金屬支持層2之接地部分20、及接地引線19之第2部分19B，去除接地引線19之一部分。具體而言，將接地部分20與第2部分19B同時藉由濕式蝕刻而去除。作為此種蝕刻液，例如可列舉氯化鐵溶液等。
此時，蝕刻液去除接地部分20後，進而以金屬支持層2之端面2A位於較第1端子配置部分30之活動端部30A更靠第1端子15之側的方式蝕刻金屬支持層2。又，蝕刻液去除第2部分19B後，進而，蝕刻接地引線19直至第1部分19A之端面位於較活動端部30A更靠第1端子15之側。
藉此，形成接地引線剩餘部分18，第1端子配置部分30之活動端部30A相對於接地引線剩餘部分18及金屬支持層2，向第1端子15之相反側突出。
繼而，如圖5K所示，去除由於接地引線19之去除而露出之種膜6。具體而言，將位於活動端部30A上之種膜6藉由公知之蝕刻(例如濕式蝕刻等)去除。
繼而，如圖5L所示，使用包含上述第2鍍覆層8之材料之金屬離子的第2無電解鍍覆液，對自覆蓋絕緣層5露出之導體層4(具體而言，接地端子12、第1端子15、接地引線剩餘部分18及第2端子16)、及金屬支持層2進行無電解鍍覆。再者，於第2鍍覆層8由複數層形成之情形時，重複進行無電解鍍覆。例如，使用包含第1金屬離子(例如鎳離子)之第2無電解鍍覆液進行無電解鍍覆後，使用包含第2金屬離子(例如金離子)之第2無電解鍍覆液進行無電解鍍覆。
藉此，以被覆露出之導體層4(具體而言，接地端子12、第1端子15、接地引線剩餘部分18及第2端子16)、及金屬支持層2之方式形成第2鍍覆層8。
藉由以上，製造配線電路基板1。
此種配線電路基板1之用途並無特別限定，可用於各種領域。配線電路基板1例如可用於電子設備用配線電路基板(電子零件用配線電路基板)、電氣設備用配線電路基板(電氣零件用配線電路基板)等各種用途。作為電子設備用配線電路基板及電氣設備用配線電路基板，可列舉以下基板等：例如感測器用配線電路基板，其可用於位置資訊感測器、障礙物檢測感測器、溫度感測器等感測器；例如運輸車輛用配線電路基板，其可用於汽車、電車、航空器、作業車輛等運輸車輛；例如影像設備用配線電路基板，其可用於平板顯示器、軟性顯示器、投影型影像設備等影像設備；例如通訊中繼設備用配線電路基板，其可用於網路設備、大型通訊設備等通訊中繼設備；例如資訊處理終端用配線電路基板，其可用於電腦、平板、智慧型手機、家庭用遊戲等資訊處理終端；例如可動型設備用配線電路基板，其可用於無人機、機器人等可動型設備；例如醫療設備用配線電路基板，其可用於可穿戴型醫療用裝置、醫療診斷用裝置等醫療設備；例如電氣設備用配線電路基板，其可用於冰箱、洗衣機、吸塵器、空調設備等電氣設備；例如錄影電子設備用配線電路基板，其可用於數位相機、DVD(Digital Versatile Disc，數位多功能光碟)錄影裝置等錄影電子設備。
如圖1所示，接地引線剩餘部分18係於配線電路基板1之製造過程中去除將第1端子15與金屬支持層2電性連接之接地引線19之一部分而形成(參照圖5J)。因此，於去除接地引線19之前，第1端子15與金屬支持層2電性連接，可於導體層4均勻地形成第1鍍覆層7。
又，如圖2所示，接地引線剩餘部分18之厚度較第1端子15之厚度薄。因此，可順利地去除接地引線19。
再者，蝕刻接地引線19之一部分之方法並無特別限制，可為濕式蝕刻，亦可為乾式蝕刻。然而，於藉由濕式蝕刻去除接地引線19之一部分時，若接地引線剩餘部分18之厚度為第1端子15之厚度以上，則存在不能充分去除接地引線19之一部分之情形。
關於此點，配線電路基板1中，接地引線剩餘部分18之厚度較第1端子15之厚度薄，因此藉由濕式蝕刻亦可確實地去除接地引線19之一部分，並且可抑制由於過蝕刻導致第1端子15被浸蝕，可謀求提高第1端子15之連接可靠性。
如圖2所示，第1端子15具備第1端子形成層42及第2端子形成層45，接地引線剩餘部分18具備與第1端子形成層42連續之引線形成層43。因此，可使接地引線剩餘部分18之厚度確實地較第1端子15之厚度薄。又，由於第1端子形成層42及引線形成層43相互連續，故可謀求確實性地提高第1端子形成層42及引線形成層43之導通。
如圖1所示，接地引線剩餘部分18位於配線電路基板1之端部。因此，於配線電路基板1之製造中，可更順利地去除接地引線19之一部分，從而可形成接地引線剩餘部分18。
如圖2所示，接地引線剩餘部分18配置於第1端子配置部分30上，第1端子配置部分30之活動端部30A於接地引線剩餘部分18所延伸之方向上，相對於接地引線剩餘部分18及金屬支持層2，向第1端子15之相反側突出。因此，可使接地引線剩餘部分18與金屬支持層2確實地絕緣。
又，如圖4F～圖5J所示，配線電路基板1之製造方法中，形成具備第1端子15及接地引線19之預導體層4A後(參照圖4F)，對預導體層4A進行無電解鍍覆(參照圖4G)，其後，以能讓第1端子15與金屬支持層2絕緣之方式去除接地引線19之第2部分19B，從而形成接地引線剩餘部分18(參照圖5J)。
即，對預導體層4A進行無電解鍍覆時，接地引線19將第1端子15及金屬支持層2電性連接，因此可於預導體層4A形成均勻之第1鍍覆層7。又，接地引線剩餘部分18之厚度較第1端子15之厚度薄，因此可順利地去除接地引線19，並且可謀求提高第1端子15之連接可靠性。
又，如圖3D及圖3E所示，形成導體層4之步驟包括：同時形成引線形成層46及第1端子形成層42之步驟；及不形成引線形成層，而形成第2端子形成層45之步驟。因此，第1端子15包含複數個端子形成層，接地引線19包含較複數個端子形成層少之引線形成層。因此，可使接地引線19之厚度確實地較第1端子15之厚度薄，進而，可使接地引線剩餘部分18之厚度確實地較第1端子15之厚度薄。
又，如圖5J所示，同時蝕刻金屬支持層2之接地部分20與接地引線19之第2部分19B。因此，可順利地去除接地引線19之第2部分19B，可使接地引線剩餘部分18配置於配線電路基板1之端部，並且可謀求減少製造步驟數。再者，亦可分別實施金屬支持層2之蝕刻、及接地引線19之蝕刻。
又，如圖5K所示，去除由於接地引線19之去除而露出之種膜6。因此，可使接地引線剩餘部分18與金屬支持層2確實地絕緣。
＜第2實施形態＞ 其次，參照圖7，對本發明之配線電路基板之第2實施形態進行說明。再者，第2實施形態中，對與上述第1實施形態相同之構件標相同之符號，並省略其說明。
上述第1實施形態中，如圖2所示，第1導體層40具備第1端子形成層42、引線形成層43、及配線形成層44，第2導體層41具備第2端子形成層45，但是導體層4之構成並不限定於此。
第2實施形態中，如圖7所示，第1導體層40具備第1端子形成層42，第2導體層41具備第2端子形成層45、引線形成層43、及配線形成層44。此時，引線形成層43不與第1端子形成層42連續，而與第2端子形成層45連續。配線形成層44不與第1端子形成層42連續，而與第2端子形成層45連續。
根據此種第2實施形態，亦可發揮與上述第1實施形態相同之作用效果。
＜第3實施形態＞ 其次，參照圖8及圖9，對本發明之配線電路基板之第3實施形態進行說明。再者，第3實施形態中，對與上述第1實施形態相同之構件標相同之符號，並省略其說明。
上述第1實施形態中，如圖2所示，接地引線剩餘部分18僅由與第1端子15連續之部分構成，但是接地引線剩餘部分之構成並不限定於此。
第3實施形態中，如圖8所示，接地引線剩餘部分22具備第1剩餘部分22A、及第2剩餘部分22B。
如圖9所示，第1剩餘部分22A配置於第1端子配置部分30之厚度方向之一側。詳細而言，第1剩餘部分22A介隔種膜6，配置於第1端子配置部分30之厚度方向之一面。第1剩餘部分22A與第1端子15電性連接。第1剩餘部分22A自第1端子15連續而向連接配線17之相反側延伸。
第2剩餘部分22B相對於第1剩餘部分22A在第1端子15之相反側空出間隔地配置。第2剩餘部分22B經由第1端子配置部分30所具有之貫通孔33，與金屬支持層2電性連接。詳細而言，第2剩餘部分22B填充至貫通孔33，經由種膜6與金屬支持層2之厚度方向之一面接觸。
為製造第3實施形態之配線電路基板1，以與第1實施形態同樣之方式，形成具備第1端子15及接地引線21之預導體層4B。如圖10所示，接地引線21具有對應於第1剩餘部分22A之第1部分21A、及對應於第2剩餘部分22B之第2部分21B。第1部分21A將第1端子15與第2部分21B連接。
然後，與第1實施形態同樣，對預導體層4B進行無電解鍍覆而形成第1鍍覆層7後(參照圖4G)，形成覆蓋絕緣層5(參照圖4H)，繼而，去除自覆蓋絕緣層5露出之第1鍍覆層7(參照圖4I)，其後，如圖8所示，以能讓第1端子15與金屬支持層2絕緣之方式去除接地引線21中第1部分21A之連續部分與第2部分21B之間之部分，從而形成接地引線剩餘部分22。因此，與第1端子15連續之第1剩餘部分22A不位於配線電路基板1之端部。其後，如圖9所示，去除由於接地引線21之去除而露出之種膜6，繼而，於露出之導體層4形成第2鍍覆層8。
藉由以上，製造第3實施形態之配線電路基板1。
根據此種第3實施形態，亦可發揮與上述第1實施形態相同之作用效果。另一方面，第3實施形態中，有於第1剩餘部分22A與第2剩餘部分22B之間，殘留種膜6之一部分之虞。因此，就確保第1端子15與金屬支持層2之絕緣性之觀點而言，相較於第3實施形態，較佳為第1實施形態及第2實施形態。
＜變化例＞ 上述第1實施形態～第3實施形態中，如圖4I及圖5J所示，於去除自覆蓋絕緣層5露出之第1鍍覆層7後，去除接地引線19之一部分，但是第1鍍覆層之去除、及接地引線之去除之順序並不限定於此。亦可於去除接地引線之一部分後，去除自覆蓋絕緣層露出之第1鍍覆層。
又，上述第1實施形態～第3實施形態中，如圖5L所示，第2鍍覆層8藉由無電解鍍覆形成，但是第2鍍覆層之形成方法並不限定於此。例如，亦可於去除第1鍍覆層後，去除接地引線之一部分前，利用接地引線作為鍍覆引線，藉由電解鍍覆形成第2鍍覆層(參照圖4I)。
又，上述第1實施形態～第3實施形態中。第1端子包含複數個端子形成層，接地引線剩餘部分包含較複數個端子形成層少之引線形成層，但是第1端子亦可包含1個端子形成層，接地引線剩餘部分亦可包含與該端子形成層連續之1個引線形成層。此時，接地引線剩餘部分例如藉由蝕刻，形成得較第1端子薄。
又，上述第1實施形態～第3實施形態中，藉由在形成種膜後於種膜上形成導體層之加成法而形成導體層，但是導體層之形成方法並不限定於此。亦可利用減成法形成導體層。
根據此種變化例，亦可發揮與上述第1實施形態相同之作用效果。又，第1實施形態～第3實施形態及變化例可酌情組合。
再者，上述發明作為本發明之例示之實施形態而提供，但是其僅為例示而已，不可限定性地解釋本發明。對本技術領域之業者而言明確之本發明之變化例包含於下述申請專利範圍中。 [產業上之可利用性]
本發明之配線電路基板可用於例如電子設備用配線電路基板(電子零件用配線電路基板)、電氣設備用配線電路基板(電氣零件用配線電路基板)等各種用途。
1:配線電路基板 2:金屬支持層 2A:端面 3:基底絕緣層 4:導體層 4A:預導體層 4B:預導體層 5:覆蓋絕緣層 6:種膜 7:第1鍍覆層 8:第2鍍覆層 10:接地圖案 11:配線圖案 12:接地端子 13:接地配線 15:第1端子 16:第2端子 17:連接配線 18:接地引線剩餘部分 19:接地引線 19A:接地引線第1部分 19B:接地引線第2部分 20:接地部分 21:接地引線 21A:接地引線第1部分 21B:接地引線第2部分 22:接地引線剩餘部分 22A:接地引線第1剩餘部分 22B:接地引線第1剩餘部分 30:第1端子配置部分 30A:活動端部 31:第2端子配置部分 32:配線配置部分 33:貫通孔 40:第1導體層 40A:第1導體層 41:第2導體層 42:第1端子形成層 43:引線形成層 44:配線形成層 45:第2端子形成層 46:引線形成層
圖1表示本發明之配線電路基板之第1實施形態之俯視圖。 圖2表示圖1所示之配線電路基板之A-A剖視圖。 圖3A～圖3E係圖2所示之配線電路基板之製造步驟圖，圖3A表示準備金屬支持層之步驟。圖3B表示形成基底絕緣層之步驟。圖3C表示形成種膜之步驟。圖3D表示形成第1導體層之步驟。圖3E表示形成第2導體層之步驟。 圖4F～圖4G係繼圖3E後之配線電路基板之製造步驟圖，圖4F表示去除自導體層露出之種膜之步驟。圖4G表示形成第1鍍覆層之步驟。圖4H表示形成覆蓋絕緣層之步驟。圖4I表示去除自覆蓋絕緣層露出之第1鍍覆層之步驟。 圖5J～圖5L係繼圖4I後之配線電路基板之製造步驟圖，圖5J表示形成接地引線剩餘部分之步驟。圖5K表示去除由於接地引線剩餘部分之形成而露出之種膜之步驟。圖5L表示形成第2鍍覆層之步驟。 圖6係具備圖3E所示之接地引線之導體層之俯視圖。 圖7表示本發明之配線電路基板之第2實施形態之側剖視圖。 圖8表示本發明之配線電路基板之第3實施形態之俯視圖。 圖9表示圖8所示之配線電路基板之B-B剖視圖。 圖10係具備對應於圖8所示之接地引線剩餘部分之接地引線之導體層之俯視圖。
2:金屬支持層
2A:端面
3:基底絕緣層
4:導體層
5:覆蓋絕緣層
6:種膜
7:第1鍍覆層
8:第2鍍覆層
11:配線圖案
15:第1端子
17:連接配線
18:接地引線剩餘部分
30:第1端子配置部分
30A:活動端部
32:配線配置部分
40:第1導體層
41:第2導體層
42:第1端子形成層
43:引線形成層
44:配線形成層
45:第2端子形成層

Claims (9)

  1. 一種配線電路基板，其特徵在於具備： 金屬支持層； 絕緣層，其配置於上述金屬支持層之厚度方向之一側；及 導體層，其配置於上述絕緣層之上述厚度方向之一側，具備端子部及與上述端子部電性連接之接地引線剩餘部分； 上述接地引線剩餘部分之厚度較上述端子部之厚度薄。
  2. 如請求項1之配線電路基板，其中上述端子部具備積層於上述厚度方向之複數個端子形成層， 上述接地引線剩餘部分具備引線形成層，該引線形成層連接於上述複數個端子形成層中之至少一層。
  3. 如請求項1或2之配線電路基板，其中上述接地引線剩餘部分位於配線電路基板之端部。
  4. 如請求項1或2之配線電路基板，其中上述絕緣層之一部分於上述接地引線剩餘部分延伸之方向上，相對於上述接地引線剩餘部分及上述金屬支持層，向上述端子部之相反側突出。
  5. 如請求項1或2之配線電路基板，其中上述接地引線剩餘部分配置於上述絕緣層之上述厚度方向之一面。
  6. 一種配線電路基板之製造方法，其特徵在於包括： 準備金屬支持層之步驟； 於上述金屬支持層之厚度方向之一側形成絕緣層之步驟； 形成導體層之步驟，該導體層具備配置於上述絕緣層之上述厚度方向之一側之端子部、以及將上述端子部及上述金屬支持層電性連接之接地引線； 對上述導體層進行無電解鍍覆之步驟；及 以能讓上述端子部與上述金屬支持層絕緣之方式去除上述接地引線之一部分，從而形成接地引線剩餘部分之步驟； 上述接地引線剩餘部分之厚度較上述端子部之厚度薄。
  7. 如請求項6之配線電路基板之製造方法，其中形成上述導體層之步驟包括： 同時形成引線形成層與端子形成層之步驟，該引線形成層構成上述接地引線，端子形成層構成上述端子部，且與上述引線形成層連續；及 不形成構成上述接地引線之引線形成層，而形成構成上述端子部之端子形成層之步驟。
  8. 如請求項6或7之配線電路基板之製造方法，其中於去除上述接地引線之一部分之步驟中，同時蝕刻上述金屬支持層之一部分與上述接地引線之一部分。
  9. 如請求項6或7之配線電路基板之製造方法，其進而包括： 於形成上述絕緣層之步驟後，且於形成上述導體層之步驟前，於上述絕緣層之上述厚度方向之一面、及自上述絕緣層露出之金屬支持層之上述厚度方向之一面形成種膜之步驟； 於形成上述導體層之步驟後，且於上述無電解鍍覆之步驟前，去除自上述導體層露出之種膜之步驟；及 於去除上述接地引線之一部分之步驟後，去除由於上述接地引線之去除而露出之種膜之步驟。
TW109115378A 2019-05-16 2020-05-08 配線電路基板 TW202044940A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019092725A JP6944971B2 (ja) 2019-05-16 2019-05-16 配線回路基板
JP2019-092725 2019-05-16

Publications (1)

Publication Number Publication Date
TW202044940A true TW202044940A (zh) 2020-12-01

Family

ID=73222089

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109115378A TW202044940A (zh) 2019-05-16 2020-05-08 配線電路基板

Country Status (6)

Country Link
US (1) US20220256712A1 (zh)
JP (2) JP6944971B2 (zh)
KR (1) KR20220008267A (zh)
CN (1) CN113812217A (zh)
TW (1) TW202044940A (zh)
WO (1) WO2020230487A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI833405B (zh) * 2022-10-27 2024-02-21 先豐通訊股份有限公司 具有差厚線路層之電路板及其製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230110735A (ko) * 2020-11-25 2023-07-25 닛토덴코 가부시키가이샤 배선 회로 기판
US11653455B2 (en) * 2021-02-26 2023-05-16 Nvidia Corporation Electroplating edge connector pins of printed circuit boards without using tie bars

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4339834B2 (ja) * 2005-08-23 2009-10-07 日東電工株式会社 回路付サスペンション基板の製造方法
JP5239299B2 (ja) * 2007-11-06 2013-07-17 大日本印刷株式会社 サスペンション基板およびその製造方法
JP2009259315A (ja) * 2008-04-14 2009-11-05 Nitto Denko Corp 回路付サスペンション基板およびその製造方法
JP2010171040A (ja) * 2009-01-20 2010-08-05 Nitto Denko Corp 配線回路基板およびその製造方法
JP5273271B1 (ja) * 2012-03-12 2013-08-28 大日本印刷株式会社 支持枠付サスペンション用基板
JP2013206488A (ja) * 2012-03-27 2013-10-07 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブ、およびサスペンション用基板の製造方法
JP5717795B2 (ja) * 2013-06-21 2015-05-13 日東電工株式会社 配線回路基板
JP6355984B2 (ja) * 2014-06-20 2018-07-11 日東電工株式会社 回路付サスペンション基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI833405B (zh) * 2022-10-27 2024-02-21 先豐通訊股份有限公司 具有差厚線路層之電路板及其製造方法

Also Published As

Publication number Publication date
US20220256712A1 (en) 2022-08-11
JP2020188189A (ja) 2020-11-19
CN113812217A (zh) 2021-12-17
WO2020230487A1 (ja) 2020-11-19
JP6944971B2 (ja) 2021-10-06
JP2021185627A (ja) 2021-12-09
KR20220008267A (ko) 2022-01-20

Similar Documents

Publication Publication Date Title
TW202044940A (zh) 配線電路基板
CN1829413B (zh) 布线电路基板
US7495177B2 (en) Printed wiring board, its manufacturing method, and circuit device
CN100586251C (zh) 布线电路板
EP1635624A2 (en) Wired circuit board
TW202005483A (zh) 配線電路基板
JP2002217501A (ja) プリント配線基板、及びその製造方法
TW200917427A (en) COF substrate
CN110493969A (zh) 一种防止二次蚀刻导致线路侧蚀的方法
TW200945958A (en) Printed circuit board and method of manufacturing the same
JP2011014644A (ja) 配線基板およびその製造方法
JP2011086681A (ja) プリント基板の製造方法
JP4585807B2 (ja) プリント配線基板の製造方法
JP7236321B2 (ja) 配線回路基板
JP5351830B2 (ja) 配線回路基板およびその製造方法
US11873564B2 (en) Etch chemistry for metallic materials
JP3431532B2 (ja) 転写媒体の製造方法およびその転写媒体を用いた配線基板の製造方法
TWI701979B (zh) 線路板及其製作方法
JP5169894B2 (ja) 半導体装置用テープキャリアおよびその製造方法
JP3846708B2 (ja) 電子部品のめっき方法、及び電子部品の製造方法
JP2007294501A (ja) 配線回路基板
CN116981167A (zh) 一种柔性线路板及其制备方法
KR20210092073A (ko) 회로기판의 제조 방법
JP2006013160A (ja) 配線回路基板および半導体装置
TW202005490A (zh) 配線電路基板