CN113644048B - 半导体元件及其制造方法 - Google Patents

半导体元件及其制造方法 Download PDF

Info

Publication number
CN113644048B
CN113644048B CN202010344144.4A CN202010344144A CN113644048B CN 113644048 B CN113644048 B CN 113644048B CN 202010344144 A CN202010344144 A CN 202010344144A CN 113644048 B CN113644048 B CN 113644048B
Authority
CN
China
Prior art keywords
layer
openings
metal layer
dielectric layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010344144.4A
Other languages
English (en)
Other versions
CN113644048A (zh
Inventor
周志飙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202010344144.4A priority Critical patent/CN113644048B/zh
Priority to CN202311532843.1A priority patent/CN117393536A/zh
Priority to US16/884,081 priority patent/US11289368B2/en
Publication of CN113644048A publication Critical patent/CN113644048A/zh
Priority to US17/679,133 priority patent/US20220181199A1/en
Application granted granted Critical
Publication of CN113644048B publication Critical patent/CN113644048B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Abstract

本发明公开一种半导体元件及其制造方法。该半导体元件包括元件基板，包含元件结构层以及埋入介电层，其中所述埋入介电层是设置在所述元件结构层的半导体层上。金属层设置在所述埋入介电层上且被第一内层介电层环绕。所述金属层的一区域有多个开口，其中所述埋入介电层有空气间隙，所述空气间隙在所述金属层具有所述多个开口的所述区域的下方且暴露所述区域。第二内层介电层，设置在所述金属层上且由所述金属层的所述多个开口密封所述空气间隙。

Description

半导体元件及其制造方法
技术领域
本发明涉及一种半导体制造技术，且特别是涉及半导体元件的结构及其制造方法。
背景技术
半导体制造的技术的发展中，制造过程可以采用绝缘体上覆硅(silicon-on-insulator,SOI)基板来制造半导体元件。绝缘层上覆硅基板有薄的半导体层，例如硅层，可以提供元件的半导体特性，例如提供场效晶体管的通道效应。
半导体的电路可以采用绝缘层上覆硅基板来制造半导体元件，另外在基板的两面可以形成用于连接的内连接结构以及其他所需要的元件。内连接结构一般是配合实体的内层介电层来制造。
当元件密集度增加时，元件与内连接结构之间的间距离会缩小。寄生电容的效应就更为明显。如一般所知，寄生电容的增加会加大电阻电容(resistance-capacitance,RC)效应，而降低操作速率。
在维持内连接结构的设计结构的条件下，要降低寄生电容的方式可以调整介电材料的使用，例如使用介电常数较低的材料可以降低寄生电容。
就一般所知，空气的介电常数接近于1，其几乎是具有最低介电常数的材料。如此，在制造半导体元件时，实体的介电层结构的一部分可以用空气间隙来取代，以降低整体平均的介电常数。
空气间隙是非实体的空间，在制造上是需要改变介电层结构的设计，来形成空气间隙在介电层结构中。如何在内层介电层中增加形成空气间隙也是设计研发所需要考虑。空气间隙的空间愈大，就能减少更多的寄生电容。
发明内容
本发明提出半导体元件及其制造方法，在以绝缘层上覆硅基板为基础来制造半导体元件的工艺中，空气间隙可以被形成在埋入介电层中，而空气间隙例如可以形成在接近元件结构的区域来减少寄生电容。
在一实施例，本发明提出一种半导体元件。半导体元件包括元件基板，包含元件结构层以及埋入介电层，其中所述埋入介电层是设置在所述元件结构层的半导体层上。金属层设置在所述埋入介电层上且被第一内层介电层环绕。所述金属层的一区域有多个开口，其中所述埋入介电层有空气间隙，所述空气间隙在所述金属层具有所述多个开口的所述区域的下方且暴露所述区域。第二内层介电层，设置在所述金属层上且由所述金属层的所述多个开口密封所述空气间隙。
在一实施例，对于所述的半导体元件，所述第二内层介电层包含埋入的内连接结构，以电连接到所述金属层。
在一实施例，对于所述的半导体元件，其还包括穿通插塞在所述元件基板与所述埋入介电层中，以连接所述金属层到形成在所述元件基板中的元件结构。
在一实施例，对于所述的半导体元件，所述金属层的所述多个开口是平行的多个细缝。
在一实施例，对于所述的半导体元件，所述金属层的所述多个开口是数组分布的多个洞。
在一实施例，对于所述的半导体元件，所述第一内层介电层环绕所述金属层且覆盖所述金属层的所述多个开口的侧壁，以缩小所述多个开口的孔径大小。
在一实施例，对于所述的半导体元件，所述多个开口的侧壁没有被所述第一内层介电层覆盖。
在一实施例，对于所述的半导体元件，其还包括屏蔽层在所述金属层与所述第二内层介电层之间，其中所述屏蔽层有多个开口，其中所述屏蔽层的每一个所述开口是在所述金属层的相邻两个所述开口之间且部分重叠。
在一实施例，对于所述的半导体元件，所述空气间隙是位于在所述元件基板中的元件结构的上方。
在一实施例，对于所述的半导体元件，所述元件结构包括形成在所述半导体层上的晶体管元件。
在一实施例，本发明也提供一种制造半导体元件的方法。此制造方法包括提供元件基板，包含元件结构层以及埋入介电层，其中所述埋入介电层是设置在所述元件结构层中含有半导体层的一边。形成金属层在所述埋入介电层上，其中第一内层介电层环绕所述金属层，其中所述金属层的一区域有多个开口。形成空气间隙在所述埋入介电层中，所述空气间隙在所述金属层具有所述多个开口的所述区域的下方且暴露所述区域。形成第二内层介电层在所述金属层上且由所述金属层的所述多个开口密封所述空气间隙。
在一实施例，对于所述的制造半导体元件的方法，所述第二内层介电层包含埋入的内连接结构，以电连接到所述金属层。
在一实施例，对于所述的制造半导体元件的方法，其还包括形成穿通插塞在所述元件基板与所述埋入介电层中，以连接所述金属层到形成在所述元件基板中的元件结构。
在一实施例，对于所述的制造半导体元件的方法，所述金属层的所述多个开口是平行的多个细缝。
在一实施例，对于所述的制造半导体元件的方法，所述金属层的所述多个开口是数组分布的多个洞。
在一实施例，对于所述的制造半导体元件的方法，所述第一内层介电层环绕所述金属层且覆盖所述金属层的所述多个开口的侧壁，以缩小所述多个开口的孔径大小。
在一实施例，对于所述的制造半导体元件的方法，所述多个开口的侧壁没有被所述第一内层介电层覆盖。
在一实施例，对于所述的制造半导体元件的方法，其还包括形成屏蔽层在所述金属层与所述第二内层介电层之间，其中所述屏蔽层有多个开口，其中所述屏蔽层的每一个所述开口是在所述金属层的相邻两个所述开口之间且部分重叠。
在一实施例，对于所述的制造半导体元件的方法，所述空气间隙是位于形成在所述元件基板中的元件结构的上方。
在一实施例，对于所述的制造半导体元件的方法，所述元件结构包括形成在所述半导体层上的晶体管元件。
附图说明
包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。
图1是依据一实施例，半导体元件的剖面结构示意图；
图2是依据一实施例，半导体元件的金属层与内层介电层的配置的上视透视示意图；
图3是依据一实施例，半导体元件的金属层与内层介电层的配置的上视透视示意图；
图4是依据一实施例，半导体元件的金属层与内层介电层的配置的上视透视示意图；
图5A到5E是依据一实施例，半导体元件的制造流程的剖面结构示意图；
图6A到6E是依据一实施例，半导体元件的制造流程的剖面结构示意图；及
图7A到7E是依据一实施例，半导体元件的制造流程的剖面结构示意图。
附图标号说明
50:元件结构层
51:半导体层
52:埋入介电层
54:元件基板
56:金属层
58:内层介电层
60:内层介电层
62:蚀刻屏蔽层
64、66、68、72、118:开口
70:硬屏蔽层
80:区域
100:支撑基板
102:介电层
104:内连接结构
108:半导体结构层
110:元件结构
112:通孔插塞
114:介电层
116:内连接结构
120:空气间隙
122q、122b:侧壁
具体实施方式
本发明是涉及半导体元件及其制造方法。半导体元件的结构是根据所要的电路，使用半导体制造技术而制造完成。例如使用绝缘体上覆硅基板来制造半导体元件，其完成基板上制造所需要的元件结构以及其内连接结构后，会在其背面移除基部的工作基板而暴露出埋入介电层。其后在埋入介电层继续形成内连接结构以及其它的元件结构。
本发明在埋入介电层中还形成空气间隙。此空气间隙例如可以接近元件结构，更例如接近晶体管结构。由于空气间隙的形成，寄生电容效应可以有效被降低，提升半导体元件的操作性能(operation performance)。
以下举多个实施例来说明本发明，但是本发明不限于所举的多个实施例。另外，所举的多个实施例之间也允许有可能的相互结合。
图1是依据一实施例，半导体元件的剖面结构示意图。参阅图1，半导体元件的结构包括元件基板54。在一实施例，元件基板54包含元件结构层50以及埋入介电层52。埋入介电层52是设置在元件结构层50的半导体层51上。在一实施例，埋入介电层52例如是埋入氧化层。
以绝缘体上覆硅基板为基础的结构为例，其包含埋入介电层52以及在埋入介电层52上的半导体层51，半导体层51例如硅层。以半导体层51为基础，例如可以形成元件结构110，其例如是晶体管结构。另外还会形成内连接结构104，连接在所形成的各种元件结构110，其中也涉及制造所需要的内层介电层的结构。另外，涉及半导体层51所形成的元件，例如晶体管的元件构成半导体结构层108，其再由内连接结构104连接。整体而言，元件基板54例如包含初步制造完成的元件结构层50。于此，基于半导体制造工艺，元件结构层50中的元件结构110及内连接结构等的形成是使用多阶段的多个介电层102来达成，不再详细描述。其后，将绝缘体上覆硅基板翻覆设置在支撑基板100上，再继续移除在埋入介电层52另一面的工作基板而暴露出埋入介电层52，当作后续工艺(process)的加工平面。在支撑基板100上的结构统称为元件基板54。
本发明就一般性是不需要限定在元件结构层50中所形成的元件结构。在一实施例，埋入介电层52中会在预定的区域形成有空气间隙120，其例如是接近元件结构110，可以减少寄生电容效应。
在一实施例，空气间隙120的形成包括利用金属层56的结构。金属层56设置在埋入介电层52上。基于半导体制造技术，其被内层介电层环绕，其会在后面的制造流程中说明。金属层56在对应空气间隙120的预定区域有多个开口118，其可以用来在埋入介电层52中形成空气间隙120。也就是说，空气间隙120是在金属层56具有多个开口118的区域的下方且会暴露金属层56的此区域，其例如后面图5A所描述的区域80。
金属层56也是内连结构的一部分，其例如通过通孔插塞112，可以与元件结构层50中的元件结构连接。通孔插塞112会穿过埋入介电层52例如与内连接结构电连接。
就完整的半导体元件的结构，在埋入介电层52上会继续制造内层介电层58。另一层的内连接结构116通过多层的介电层114而形成，其以内层介电层58来表示，其中埋入有所要的结构，包含内连接结构116，可以达到整体的连接线路(routing)。在沉积形成介电层114时，介电层114会由金属层56的多个开口118密封所述空气间隙。由于金属层56的开口118的孔径大小相对地小，因此不会进入到空气间隙120，而可以封闭这些开口118，也因此封闭空气间隙120。
图2是依据一实施例，半导体元件的金属层与内层介电层的配置的上视透视示意图。参阅图2，开口118例如是平行的多个细缝(slit)所构成。另外，如果开口118的孔径大小相对较大时，在形成金属层56所涉及的内层介电层60也可以保留覆盖开口118的侧壁122a以缩小孔径大小，例如覆盖至少一部分侧壁。缩小的孔径可以更有效达到封闭空气间隙120的效果。在一实施例，内层介电层60可以覆盖开口118的侧壁122a，而开口118的另一侧壁122b可以维持。如此，后续的介电层114可以有效封闭开口118，进而封闭空气间隙120。
图3是依据一实施例，半导体元件的金属层与内层介电层的配置的上视透视示意图。参阅图3，在一实施例，如果金属层56的开口118的孔径大小相对足够小的情形，开口118的侧壁可以不需要被内层介电层60覆盖。同时介电层114例如也可以有开口130，将金属层56的开口118暴露。
图4是依据一实施例，半导体元件的金属层与内层介电层的配置的上视透视示意图。参阅图4，在一实施例，金属层56的开口118也可以是由多个孔，以数组方式构成。
如图2到图4所描述的是关于金属层56的开口118的形成的多种变变化。开口118的机制如后续制造流程的描述，用以在埋入介电层52形成空气间隙120。另外要提后续介电层114可以将开口118封闭且进而封闭空气间隙120，开口118的孔径例如也可以利用对应金属层56的内层介电层60保留再开口118的侧壁，以缩小孔径而利于封闭。然而本发明的开口118的几何结构等不限于所举的多个实施例。
以下举多个实施例来描述制造半导体元件的方法。图5A到5E是依据一实施例，半导体元件的制造流程的剖面结构示意图。
参阅图5A，以元件基板54为基础，其后续的制造工艺会形成金属层56。如前图1所描述，元件基板54包含元件结构层50以及埋入介电层52。元件结构层50的半导体层51是在埋入介电层52的一个表面上。元件基板54例如是以绝缘体上覆硅基板为基处所制造完成的结构层，其中半导体层51例如是硅层。然而本发明不限于所举的实施例。
金属层56是使用内层介电层60，例如定义出金属层56所需要的线路图案，其后金属材料填入内层介电层60的开口而形成金属层56，其也是属于内连接结构的一部分。金属层56在预定要形成空气间隙的区域80会形成多个开口118。在此阶段，开口118是被内层介电层60填满。
参阅图5B，蚀刻屏蔽层62形成在金属层56上，其也是形成在内层介电层60上。蚀刻屏蔽层62例如覆盖区域80以外的金属层56及内层介电层60，但是蚀刻屏蔽层62有多个开口64是在金属层56相邻两个开口118之间且部分与开口118重叠。如此，开口118中的内层介电层60可以维持被暴露的装态。在此实施例，仅是开口118的一边被暴露，然而本发现于此。然而只要是蚀刻屏蔽层62的开口64暴露金属层56的开口118的一部分即可，其作用如图2的效果以及后续的制造工艺可以得到，可以缩小开口118的实际有效孔径。
参阅图5C，通过蚀刻屏蔽层62的开口64对内层介电层60蚀刻，使埋入介电层52被暴露。在金属层56的开口118中形成实际有效的开口66。此开口66进入到埋入介电层52。
参阅图5D，移除蚀刻屏蔽层62后，进一步蚀刻工艺可以经由开口66对埋入介电层52蚀刻，而形成空气间隙120。在一实施例，埋入介电层52与内层介电层60可以不同，以蚀刻屏蔽层62的开口64的设置方式，在配合适当的蚀刻剂，内层介电层60会保留覆盖在开口64的一边的侧壁122a，其另一边的侧壁122b是暴露，其与图2的结构是对应的。在一实施例，空气间隙120例如是对应如图1所示的元件结构110设置，但是例如不需要将元件结构110暴露。然而，本发明的空气间隙120所形成的位置不限于所举的实施例，其依照所预定的区域80来设置。
参阅图5E，完成在埋入介电层52中所预定的位置形成空气间隙120后，可以继续形成后续的内层介电层58。内层介电层58包括所需要的内连接结构116以及形成内连接结构116的过程中所需要的介电层114。内连接结构116的实际结构是依照连接线线路的设计而形成。
于此可以看出，介电层114形成时会填入在开口118中如图5C所形成有效开口66，介电层114会封闭开口66、118，也同时封闭空气间隙120。
再对应图3的结构举一实施例。图6A到6E是依据一实施例，半导体元件的制造流程的剖面结构示意图。
参阅图6A，在一实施例，其元件基板54包括埋入介电层52以及元件结构层50的结构是与图5A的结构相似，但是本实施例例如再形成硬屏蔽层70，在内层介电层60及金属层56上。硬屏蔽层70例如也可以当作停止层。硬屏蔽层70也可以视内层介电层的一部分。硬屏蔽层70不是绝对必要，但是在蚀刻工艺中，在一些条件下可以当作不同材料的蚀刻停止层，有助于形成所需要的开口结构。
参阅图6B，蚀刻屏蔽层62形成在硬屏蔽层70上。蚀刻屏蔽层62有开口64对应金属层56的区域80暴露硬屏蔽层70的一部分。
参阅图6C，蚀刻工艺经由蚀刻屏蔽层62的开口64对硬屏蔽层70蚀刻，形成硬屏蔽层70蚀刻的开口68，暴露出对应区域80的内层介电层60及金属层56。蚀刻工艺继续进行而将在金属层56的开口118中的内层介电层60移除，进而也移除埋入介电层52的一小部分，也就是形成实际有效的开口72。开口72也暴露埋入介电层52。
参阅图6D，在一实施例，蚀刻屏蔽层62可以被移除，而硬屏蔽层70保留当作另一个蚀刻工艺的屏蔽。如此，蚀刻工艺经由开口72在埋入介电层52形成空气间隙120。
参阅图6E，其如图5E的方式形成内层介电层58。在此实施例，金属层56的开口118的孔径例如足够小，因此对应图3所示，在开口118的侧壁不需要保留内层介电层60。介电层114可以容易地封闭金属层56的开口118。另外，硬屏蔽层70实际上也是内层介电层58得一部分，其内连接结构116也会穿过硬屏蔽层70与金属层连接。
于此如图2到图4所描述多种方式，开口118的几何结构不限于所举的方式，其开口118的设置是用于在埋入介电层52中形成空气间隙120且可以后续将开口118封闭即可。本发明可以不限定于特定的方式。
另外，结合图5A到图5E以及图6A到图6E的方式，其可以有另一种制造流程。图7A到7E是依据一实施例，半导体元件的制造流程的剖面结构示意图。
参阅图7A，其以图6A的结构相同，包含硬屏蔽层70的形成，省略图7A的相关描述。参阅图7B，蚀刻屏蔽层62的开口64可以采用如图5B的方式，开口64仅对应金属层56的开口118的一部分。也就是说在一实施例，其是对应开口118的孔径较大的条件下所采用。
参阅图7C，在如图5C所描述，蚀刻工艺经由开口64对介电材料蚀刻，由暴露出埋入介电层52。
参阅图7D，类似于图6D，移除蚀刻屏蔽层62后，硬屏蔽层70可以当作蚀刻屏蔽层，使用适当的蚀刻剂继续对在开口118内的内层介电层60以及在区域80下的埋入介电层52蚀刻，其后形成空气间隙120。
参阅图7E，类似于图5E与图6E，内层介电层58继续形在硬屏蔽层70上。于此，由于硬屏蔽层70的开口部分重叠于金属层的开口118，因此介电层114也可以容易封闭开口118。
本发明举多个实施例来说明在埋入介电层52中形成空气间隙120。埋入介电层52在一实施例可以是绝缘体上覆硅基板中的埋入氧化层，但是本发明不限于此。
本发明在埋入介电层52中形成的空气间隙120可以减少寄生电容。空气间隙120对应元件结构设置，在一实施例，元件结构110与内层介电层58中的内连接结构116之间至少考以减少其寄生电容。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (20)

1.一种半导体元件，其特征在于，包括:
元件基板，包含元件结构层以及埋入介电层，其中所述埋入介电层是设置在所述元件结构层的半导体层上；
金属层，设置在所述埋入介电层上且被第一内层介电层环绕，其中所述金属层的一区域有多个开口，其中所述埋入介电层有空气间隙，单一个所述空气间隙在所述金属层具有所述多个开口的所述区域的下方并对应所述多个开口且暴露整个所述区域；以及
第二内层介电层，设置在所述金属层上且由所述金属层的所述多个开口密封所述空气间隙。
2.根据权利要求1所述的半导体元件，其特征在于，所述第二内层介电层包含埋入的内连接结构，以电连接到所述金属层。
3.根据权利要求2所述的半导体元件，其特征在于，还包括穿通插塞在所述元件基板与所述埋入介电层中，以连接所述金属层到形成在所述元件基板中的元件结构。
4.根据权利要求1所述的半导体元件，其特征在于，所述金属层的所述多个开口是平行的多个细缝。
5.根据权利要求1所述的半导体元件，其特征在于，所述金属层的所述多个开口是数组分布的多个洞。
6.根据权利要求1所述的半导体元件，其特征在于，所述第一内层介电层环绕所述金属层且覆盖所述金属层的所述多个开口的侧壁，以缩小所述多个开口的孔径大小。
7.根据权利要求1所述的半导体元件，其特征在于，所述多个开口的侧壁没有被所述第一内层介电层覆盖。
8.根据权利要求7所述的半导体元件，其特征在于，还包括屏蔽层在所述金属层与所述第二内层介电层之间，其中所述屏蔽层有多个开口，其中所述屏蔽层的每一个所述开口是在所述金属层的相邻两个所述开口之间且部分重叠。
9.根据权利要求1所述的半导体元件，其特征在于，所述空气间隙是位于在所述元件基板中的元件结构的上方。
10.根据权利要求9所述的半导体元件，其特征在于，所述元件结构包括形成在所述半导体层上的晶体管元件。
11.一种制造半导体元件的方法，其特征在于，包括:
提供元件基板，包含元件结构层以及埋入介电层，其中所述埋入介电层是设置在所述元件结构层的半导体层上；
形成金属层在所述埋入介电层上，其中第一内层介电层环绕所述金属层，其中所述金属层的一区域有多个开口；
形成空气间隙在所述埋入介电层中，单一个所述空气间隙在所述金属层具有所述多个开口的所述区域的下方并对应所述多个开口且暴露整个所述区域；以及
形成第二内层介电层在所述金属层上且由所述金属层的所述多个开口密封所述空气间隙。
12.根据权利要求11所述的制造半导体元件的方法，其特征在于，所述第二内层介电层包含埋入的内连接结构，以电连接到所述金属层。
13.根据权利要求12所述的制造半导体元件的方法，其特征在于，还包括形成穿通插塞在所述元件基板与所述埋入介电层中，以连接所述金属层到形成在所述元件基板中的元件结构。
14.根据权利要求11所述的制造半导体元件的方法，其特征在于，所述金属层的所述多个开口是平行的多个细缝。
15.根据权利要求11所述的制造半导体元件的方法，其特征在于，所述金属层的所述多个开口是数组分布的多个洞。
16.根据权利要求11所述的制造半导体元件的方法，其特征在于，所述第一内层介电层环绕所述金属层且覆盖所述金属层的所述多个开口的侧壁，以缩小所述多个开口的孔径大小。
17.根据权利要求11所述的制造半导体元件的方法，其特征在于，所述多个开口的侧壁没有被所述第一内层介电层覆盖。
18.根据权利要求17所述的制造半导体元件的方法，其特征在于，还包括形成屏蔽层在所述金属层与所述第二内层介电层之间，其中所述屏蔽层有多个开口，其中所述屏蔽层的每一个所述开口是在所述金属层的相邻两个所述开口之间且部分重叠。
19.根据权利要求11所述的制造半导体元件的方法，其特征在于，所述空气间隙是位于形成在所述元件基板中的元件结构的上方。
20.根据权利要求19所述的制造半导体元件的方法，其特征在于，所述元件结构包括形成在所述半导体层上的晶体管元件。
CN202010344144.4A 2020-04-27 2020-04-27 半导体元件及其制造方法 Active CN113644048B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010344144.4A CN113644048B (zh) 2020-04-27 2020-04-27 半导体元件及其制造方法
CN202311532843.1A CN117393536A (zh) 2020-04-27 2020-04-27 半导体元件及其制造方法
US16/884,081 US11289368B2 (en) 2020-04-27 2020-05-27 Semiconductor device and method for fabricating semiconductor device
US17/679,133 US20220181199A1 (en) 2020-04-27 2022-02-24 Semiconductor device and method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010344144.4A CN113644048B (zh) 2020-04-27 2020-04-27 半导体元件及其制造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311532843.1A Division CN117393536A (zh) 2020-04-27 2020-04-27 半导体元件及其制造方法

Publications (2)

Publication Number Publication Date
CN113644048A CN113644048A (zh) 2021-11-12
CN113644048B true CN113644048B (zh) 2023-12-22

Family

ID=78222737

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311532843.1A Pending CN117393536A (zh) 2020-04-27 2020-04-27 半导体元件及其制造方法
CN202010344144.4A Active CN113644048B (zh) 2020-04-27 2020-04-27 半导体元件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202311532843.1A Pending CN117393536A (zh) 2020-04-27 2020-04-27 半导体元件及其制造方法

Country Status (2)

Country Link
US (1) US11289368B2 (zh)
CN (2) CN117393536A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6387818B1 (en) * 2000-07-21 2002-05-14 Advanced Micro Devices, Inc. Method of porous dielectric formation with anodic template
TW201123346A (en) * 2009-12-24 2011-07-01 Taiwan Memory Company Interconnect structure having air gap and manufacturing method thereof
CN102637628A (zh) * 2011-02-10 2012-08-15 上海宏力半导体制造有限公司 降低介质电容的方法
CN102768985A (zh) * 2012-07-04 2012-11-07 上海华力微电子有限公司 一种带有空气间隙的大马士革制造方法
CN104022069A (zh) * 2013-02-28 2014-09-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN106952869A (zh) * 2015-12-30 2017-07-14 台湾积体电路制造股份有限公司 半导体装置及其制造方法和使用电脑设计其布局的方法
US10438843B1 (en) * 2018-08-31 2019-10-08 United Microelectronics Corp. Semiconductor device and method for fabricating the same
CN110858562A (zh) * 2018-08-23 2020-03-03 联华电子股份有限公司 半导体元件制造方法及其制得的半导体元件

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW409392B (en) * 1999-05-10 2000-10-21 United Microelectronics Corp Fabrication method of improving the electrostatic discharge ability of the device and increasing the gain of connected bipolar transistor
US6255712B1 (en) * 1999-08-14 2001-07-03 International Business Machines Corporation Semi-sacrificial diamond for air dielectric formation
FR2826179A1 (fr) * 2001-06-14 2002-12-20 St Microelectronics Sa Tranchee d'isolement profonde et procede de realisation
JP2003158180A (ja) * 2001-11-26 2003-05-30 Mitsubishi Electric Corp トレンチ分離を有する半導体装置およびその製造方法
ITMI20021099A1 (it) * 2002-05-22 2003-11-24 St Microelectronics Srl Struttura d'isolamento a dielettrico per l'integrazione di dispositivi elettronico a semiconduttore e relativo processo di realizzazione
US6791155B1 (en) * 2002-09-20 2004-09-14 Integrated Device Technology, Inc. Stress-relieved shallow trench isolation (STI) structure and method for forming the same
KR100559990B1 (ko) * 2003-12-30 2006-03-13 동부아남반도체 주식회사 반도체 장치의 소자 분리체 및 그 형성방법
EP1589572B1 (fr) * 2004-04-21 2020-03-11 Nxp B.V. Procédé de fabrication d'un circuit intégré comprenant l'élaboration de tranchées d'isolation creuses
US7396732B2 (en) * 2004-12-17 2008-07-08 Interuniversitair Microelektronica Centrum Vzw (Imec) Formation of deep trench airgaps and related applications
TW200721379A (en) * 2005-07-08 2007-06-01 St Microelectronics Crolles 2 Controlling lateral distribution of air gaps in interconnects
US7534696B2 (en) * 2006-05-08 2009-05-19 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
KR20100102982A (ko) * 2009-03-12 2010-09-27 삼성전자주식회사 반도체 장치
KR20110117326A (ko) * 2010-04-21 2011-10-27 매그나칩 반도체 유한회사 반도체 장치 및 그 제조방법
US8232618B2 (en) * 2010-08-11 2012-07-31 International Business Machines Corporation Semiconductor structure having a contact-level air gap within the interlayer dielectrics above a semiconductor device and a method of forming the semiconductor structure using a self-assembly approach
KR20130015167A (ko) * 2011-08-02 2013-02-13 삼성전자주식회사 에어 갭을 갖는 반도체 소자 및 그 제조 방법
US9269609B2 (en) * 2012-06-01 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor isolation structure with air gaps in deep trenches
KR102044275B1 (ko) * 2013-07-31 2019-11-14 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
JP6295802B2 (ja) * 2014-04-18 2018-03-20 ソニー株式会社 高周波デバイス用電界効果トランジスタおよびその製造方法、ならびに高周波デバイス
US9728447B2 (en) * 2015-11-16 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-barrier deposition for air gap formation
CN112838070B (zh) * 2016-01-05 2023-09-26 联华电子股份有限公司 内连线结构、内连线布局结构及其制作方法
US9653347B1 (en) * 2016-03-31 2017-05-16 International Business Machines Corporation Vertical air gap subtractive etch back end metal
US10157777B2 (en) * 2016-05-12 2018-12-18 Globalfoundries Inc. Air gap over transistor gate and related method
US10211146B2 (en) * 2016-05-12 2019-02-19 Globalfoundries Inc. Air gap over transistor gate and related method
US10157778B2 (en) * 2016-05-31 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
DE112016007542T5 (de) * 2016-12-23 2019-09-12 Intel Corporation Fortschrittliche Lithographie und selbstorganisierende Vorrichtungen
CN109545735B (zh) * 2017-09-22 2022-01-28 蓝枪半导体有限责任公司 金属内连线结构及其制作方法
CN115621319A (zh) * 2017-12-04 2023-01-17 联华电子股份有限公司 半导体元件及其制作方法
CN109994537B (zh) * 2017-12-29 2022-09-06 联华电子股份有限公司 半导体元件及其制作方法
US20190206718A1 (en) * 2018-01-02 2019-07-04 Globalfoundries Inc. Back-end-of-line structures with air gaps
US10971583B2 (en) * 2018-11-13 2021-04-06 Globalfoundries U.S. Inc. Gate cut isolation including air gap, integrated circuit including same and related method
US10763160B1 (en) * 2019-03-22 2020-09-01 International Business Machines Corporation Semiconductor device with selective insulator for improved capacitance
US11594485B2 (en) * 2019-06-04 2023-02-28 Intel Corporation Local interconnect with air gap
US11133248B2 (en) * 2019-11-11 2021-09-28 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Semiconductor structure and method for fabricating the same
US11127678B2 (en) * 2019-12-10 2021-09-21 Globalfoundries U.S. Inc. Dual dielectric layer for closing seam in air gap structure

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6387818B1 (en) * 2000-07-21 2002-05-14 Advanced Micro Devices, Inc. Method of porous dielectric formation with anodic template
TW201123346A (en) * 2009-12-24 2011-07-01 Taiwan Memory Company Interconnect structure having air gap and manufacturing method thereof
CN102637628A (zh) * 2011-02-10 2012-08-15 上海宏力半导体制造有限公司 降低介质电容的方法
CN102768985A (zh) * 2012-07-04 2012-11-07 上海华力微电子有限公司 一种带有空气间隙的大马士革制造方法
CN104022069A (zh) * 2013-02-28 2014-09-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN106952869A (zh) * 2015-12-30 2017-07-14 台湾积体电路制造股份有限公司 半导体装置及其制造方法和使用电脑设计其布局的方法
CN110858562A (zh) * 2018-08-23 2020-03-03 联华电子股份有限公司 半导体元件制造方法及其制得的半导体元件
US10438843B1 (en) * 2018-08-31 2019-10-08 United Microelectronics Corp. Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
CN113644048A (zh) 2021-11-12
CN117393536A (zh) 2024-01-12
US11289368B2 (en) 2022-03-29
US20210335654A1 (en) 2021-10-28

Similar Documents

Publication Publication Date Title
US8722508B2 (en) Low harmonic RF switch in SOI
KR101205173B1 (ko) 반도체 소자의 형성 방법
US7148113B2 (en) Semiconductor device and fabricating method thereof
US8136070B2 (en) Shallow trench isolation dummy pattern and layout method using the same
KR20110063204A (ko) 반도체 소자 및 그의 형성 방법
CN113644048B (zh) 半导体元件及其制造方法
JP2005354046A (ja) 半導体装置の製造方法
US20220181199A1 (en) Semiconductor device and method for fabricating semiconductor device
JP4444765B2 (ja) 半導体装置
US9349813B2 (en) Method for fabricating semiconductor device
US11721702B2 (en) Fabrication method of fin transistor
KR101185946B1 (ko) 반도체 소자의 형성 방법
KR100687882B1 (ko) 비트라인을 구비한 반도체 소자 및 그 제조 방법
JP2000124419A (ja) 半導体装置およびその製造方法
JPH11260822A (ja) 半導体装置及びその製造方法
CN114141709A (zh) 半导体器件及其制备方法、三维存储器及存储系统
CN113809044A (zh) 半导体元件
CN116994951A (zh) 半导体结构的制作方法及其结构
KR100504948B1 (ko) 반도체 소자의 콘택 플러그 형성방법
JP2008053458A (ja) 半導体装置の設計方法
KR20030001972A (ko) 반도체 소자의 제조방법
CN110896051A (zh) 一种半导体器件的制造方法和半导体器件
KR20060107700A (ko) 플래쉬 메모리소자의 게이트 전극 형성방법
KR20110135076A (ko) 반도체 소자 및 그 형성 방법
KR20050052566A (ko) 활성영역 간의 단락을 방지할 수 있는 반도체 소자 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant