CN104022069A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN104022069A
CN104022069A CN201310064744.5A CN201310064744A CN104022069A CN 104022069 A CN104022069 A CN 104022069A CN 201310064744 A CN201310064744 A CN 201310064744A CN 104022069 A CN104022069 A CN 104022069A
Authority
CN
China
Prior art keywords
interlayer dielectric
dielectric layer
layer
semiconductor structure
formation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310064744.5A
Other languages
English (en)
Other versions
CN104022069B (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310064744.5A priority Critical patent/CN104022069B/zh
Publication of CN104022069A publication Critical patent/CN104022069A/zh
Application granted granted Critical
Publication of CN104022069B publication Critical patent/CN104022069B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

一种半导体结构及其形成方法。所述半导体结构的形成方法包括：提供半导体衬底；在所述半导体衬底上形成层间介质层，并在所述层间介质层中形成金属层，所述金属层的上表面与所述层间介质层的上表面齐平；在所述层间介质层和金属层上形成包含纳米孔洞的掩膜层；以所述掩膜层为掩模，刻蚀所述层间介质层，在所述层间介质层中形成管状开口。本发明在降低所形成半导体结构RC延迟的同时，提高了形成于半导体结构中空气隙的机械强度，最终提高了所形成半导体结构的性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
现今集成电路设计和制造领域所遇到的一个挑战是如何降低信号传输RC延迟（Resistive Capacitive delay），对此，现在技术已经采用的一种方法是将铝金属层替换为铜金属层，降低金属层串联电阻；还有一种方法是降低金属层之间的寄生电容，这可以通过在金属层之间的介质层中构造多孔的（Porous）低介电常数（Low k）材料或者空气隙（Air Gap）来实现。
现有工艺在金属层周围形成空气隙时，包括如下步骤：
首先，在半导体衬底上形成层间介质层；
接着，形成贯穿所述层间介质层的铜金属层；
再接着，去除位于铜金属层之间的层间介质层，从而在层间介质层原占据的位置处形成开口；
最后，在所述开口和铜金属层上形成阻挡层，对所述开口进行封口，以形成空气隙。
然而，通过完全去除铜金属层之间的层间介质层形成的空气隙机械强度差，且铜金属层易发生变形或者剥离，所形成半导体结构的成品率较低，包括所形成半导体结构的半导体器件电学性能较差。
而且，由于所形成开口的直径较大，在进行封口时，阻挡层易沉积到开口的底部和侧壁，在开口内形成一定厚度的阻挡层，由开口内阻挡层所围成的空气隙较小，不利于半导体结构在信号传输过程中RC延迟的降低。
更多与上述技术方案相关的信息请参考公开号为CN1967800A的中国专利申请。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，增强了半导体结构中包含空气隙的层间介质层的机械强度，以提高包括所述半导体结构的半导体器件的电学性能。
为解决上述问题，本发明提供了一种半导体结构的形成方法，包括：
提供半导体衬底；
在所述半导体衬底上形成层间介质层，并在所述层间介质层中形成金属层，所述金属层的上表面与所述层间介质层的上表面齐平；
在所述层间介质层和金属层上形成包含纳米孔洞的掩膜层；
以所述掩膜层为掩模，刻蚀所述层间介质层，在所述层间介质层中形成管状开口。
可选的，所述掩膜层的材料为氧化铝，形成包含纳米孔洞的掩膜层包括：
在所述层间介质层和金属层上形成铝金属层；
对所述铝金属层进行阳极氧化处理，形成包含纳米孔洞的氧化铝层。
相应的，本发明还提供了一种半导体结构，包括：
半导体衬底；
位于所述半导体衬底上的层间介质层；
位于所述层间介质层中的金属层，所述金属层的上表面与所述层间介质层的上表面齐平；
其中，所述层间介质层中形成有管状开口。
可选的，所述半导体结构还包括：位于所述层间介质层和金属层上的掩膜层，所述掩膜层中形成有与所述管状开口对应的纳米孔洞。
与现有技术相比，本发明技术方案具有以下优点：
在半导体衬底上的层间介质层中形成金属层之后，在金属层和层间介质层上形成包含纳米孔洞的掩膜层，然后以掩膜层为掩模，刻蚀所述层间介质层，形成贯穿层间介质层厚度的管状开口。之后，通过在掩膜层上形成阻挡层，对所述管状开口进行封口，在层间介质层中形成空气隙。由于管状孔洞在与掩膜层表面平行方向上横截面的直径较小，阻挡层不易沉积于管状开口内部，所形成的空气隙较大，有效降低了层间介质层的介电常数，降低了所形成半导体结构在信号传输过程中的RC延迟。而且，由于空气隙与金属层之间还保留部分层间介质层，空气隙的机械强度较大，位于层间介质层中的金属层不易变形或者剥离，所形成半导体结构的成品率高，最终提高了包含所形成半导体结构的半导体器件的性能。
附图说明
图1为本发明半导体结构的形成方法一个实施方式的流程示意图；
图2~图5为本发明半导体结构的形成方法一个实施例的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
正如背景技术部分所述，现有通过去除铜金属层之间层间介质层形成的空气隙机械强度差，铜金属层易发生变形或者剥离，导致包含所形成半导体结构的半导体器件性能较差。而且，在层间介质层被完全去除之后，所形成开口的直径较大，形成阻挡层时，阻挡层易沉积于开口内部而导致所形成的空气隙较小，不利于半导体结构RC延迟的降低。
针对上述缺陷，本发明提供了一种半导体结构的形成方法，在铜金属层形成之后，在层间介质层和金属层上形成包含纳米孔洞的掩膜层，然后以掩膜层为掩模对层间介质层进行刻蚀，在层间介质层中形成若干管状开口，由于管状开口在与掩膜层表面平行方向上横截面的直径较小，通过形成阻挡层对管状开口进行封口时，阻挡层不易沉积于管状开口内部，使形成于介质层中的空气隙较大。而且，由于空气隙形成于层间介质层中，所形成空气隙的机械强度较大，位于层间介质层中的金属层也不易变形或者剥离，提高了所形成半导体结构的成品率，包含所形成半导体结构的半导体器件的性能较佳。
下面结合附图进行详细说明。
参考图1，为本发明半导体结构的形成方法一个实施方式的流程示意图，包括：
步骤S11，提供半导体衬底；
步骤S12，在所述半导体衬底上由下至上依次形成停止层和层间介质层；
步骤S13，形成贯穿所述层间介质层和停止层的金属层；
步骤S14，在所述层间介质层和金属层上形成铝金属层；
步骤S15，对所述铝金属层进行阳极氧化处理，形成包含纳米孔洞的氧化铝层；
步骤S16，以所述掩膜层为掩模，刻蚀所述层间介质层，在所述层间介质层中形成管状开口；
步骤S17，进行清洗工艺；
步骤S18，在包含纳米孔洞的氧化铝层上形成阻挡层。
参考图2~图5，通过具体实施例对本发明半导体结构的形成方法做进一步说明。
参考图2，提供半导体衬底100，并在所述半导体衬底100上由下至上依次形成停止层102和层间介质层104。
本实施例中，所述半导体衬底100的材料可为单晶硅或单晶硅锗，或者单晶掺碳硅；或者还可以包括其它的材料，本发明对此不做限制。
此外，所述半导体衬底100中形成有器件结构（图未示），所述器件结构可以为半导体前段工艺中形成的器件结构，例如MOS晶体管等。
所述停止层102用于防止后续形成的金属层中原子扩散。具体的，当所述金属层的材料为铜时，所述停止层102的材料可为含碳氮化硅。
所述层间介质层104的材料为低k材料或者超低k材料。
继续参考图2，形成贯穿所述层间介质层104和停止层102的金属层106。
本实施例中，所述金属层106的材料可为铜。但需要说明的是，本发明并不限制所述金属层106的材料。
具体的，形成金属层106可包括如下步骤：
在所述层间介质层104上形成光刻胶层（图未示），所述光刻胶层中形成有与所述金属层106位置和形状对应的光刻图形；
以所述光刻胶层为掩模，沿光刻图形刻蚀所述层间介质层104和停止层102，形成通孔（图未示）；
去除所述光刻胶层；
在通孔内以及通孔两侧的层间介质层上形成铜金属材料层；
通过化学机械研磨工艺平坦化所述铜金属材料层，至暴露出所述层间介质层104，形成金属层106。
继续参考图2，在所述层间介质层104和金属层106上形成铝金属层108a。
本实施例中，形成铝金属层108a的方法可为物理气相沉积工艺，本发明对此不做限制。所述铝金属层108a的厚度为5nm~50nm。
需要说明的是，本发明中，所述层间介质层104中除包含金属层106外，还可包含其他金属层（图未示）。
参考图3，对图2中所述铝金属层108a进行阳极氧化处理，形成包含纳米孔洞的氧化铝层108b。
在进行阳极氧化处理时，将包括铝金属层108a的半导体衬底100置于电解质溶液中。当电流通过时，在阴极上，释放出氢气；在阳极上，析出的氧不仅包括分子态的氧，还包括原子态和离子态的氧。作为阳极的铝被其上析出的氧所氧化，形成氧化铝层108b。但是，析出的氧并不全部与铝发生反应，一部分以气态的形成析出。在显微镜下，所形成氧化铝层108b中形成有与氧化铝层108b表面垂直的管状纳米孔洞110。
具体的，可通过控制阳极氧化处理时电解质溶液中各电解质的浓度和进行阳极氧化处理的时间，控制形成于氧化铝层108b中管状纳米孔洞110的数量以及管状纳米孔洞110在与氧化铝层108b表面平行方向上的横截面的直径。
本实施例中，进行阳极氧化处理的溶液呈碱性，如包括NaOH、Na2CO3和C2H5OH的混合溶液。当进行阳极氧化的电解质溶液呈碱性时，所形成氧化铝层108b的密度高，利于后续层间介质层104的刻蚀。所述纳米孔洞110在与氧化铝层108b表面平行方向上的横截面的直径为10nm~100nm。
参考图4，以所述氧化铝层108b为掩模，刻蚀所述层间介质层104，在层间介质层104中形成管状开口112。
本实施例中，刻蚀所述层间介质层104的方法为干法刻蚀，所述干法刻蚀的气体可为含氟气体。
本实施例中，由于通过碱性电解质溶液形成包含纳米孔洞的氧化铝层108b密度高，干法刻蚀工艺对氧化铝层108b的刻蚀速率较小，在形成管状开口112过程中能够保证所形成的氧化铝层108b不被去除，所形成管状开口112的形貌较佳，使最终形成的空气隙较大。
需要说明的是，由于含氟气体对铜的刻蚀速率极低，当金属层106的材料为铜，采用含氟气体对层间介质层104的干法刻蚀时，刻蚀工艺不会对金属层106造成影响。
还需要说明的是，尽管含氟气体可以刻蚀材料为含碳氮化硅的停止层102，但可通过调整刻蚀时间控制所形成管状开口112的深度，使管状开口112底部剩余部分厚度的停止层102，进而使位于停止层102下方的半导体衬底100免受损伤，保证了所形成半导体结构的性能。
本实施例中，通过在层间介质层104上形成有纳米孔洞110的氧化铝层108b，并以氧化铝层108b为掩模，在层间介质层104中形成管状开口112。但需要说明的是，本发明并不限制掩膜层的材料。在其他实施例中，还可采用其他材料的、包含纳米孔洞的掩膜层作为掩模，在层间介质层104中形成管状开口。
继续参考图4，进行清洗工艺。
本实施例中，可通过氢氟酸溶液对形成有管状开口112的半导体结构进行清洗，以去除干法刻蚀过程中残留的聚合物。
参考图5，在图4中包含管状开口112的氧化铝层108b上形成阻挡层114。
本实施例中，所述阻挡层114的材料为含氮碳化硅，形成所述阻挡层114的方法可为化学气相沉积工艺。
通过形成阻挡层114，对图4中管状开口112进行封口，形成空气隙116，以降低信号传输过程中的RC延迟，提高了所形成半导体结构的电学性能。
在对图4中管状开口112进行封口时，由于管状开口112在与氧化铝层108b表面平行方向上的横截面的直径较小，阻挡层114不易沉积于管状开口112内部，形成于层间介质层104中的空气隙116较大，有效降低了所形成半导体结构在信号传输时的RC延迟。而且，由于空气隙116与金属层106之间还保留部分层间介质层104，空气隙116的机械强度较大，且位于层间介质层104中的金属层106不易变形或者剥离，提高了所形成半导体结构的成品率，进而提高了包含所形成半导体结构的半导体器件的性能。
继续参考图5，根据上述形成半导体结构的方法，本实施方式还提供了一种半导体结构，包括：
半导体衬底100；
位于所述半导体衬底100上的层间介质层104；
位于所述层间介质层104中的金属层106，所述金属层106的上表面与所述层间介质层104的上表面齐平；
其中，所述层间介质层104中形成有管状开口。
本实施例中，所述层间介质层104的材料为低k或者超低k材料，通过在层间介质层104中形成管状开口，进一步降低了层间介质层104的k值，进而降低了所形成半导体结构的RC延迟。另外，由于管状开口与金属层106之间还保留部分层间介质层104，管状开口的机械强度较大，从而使后续形成的空气隙116的机械强度较大，位于层间介质层104中的金属层106不易变形或者剥离，所形成半导体结构的成品率高、性能较佳。
本实施例中，所述管状开口的延伸方向与所述层间介质层104表面方向垂直，且所述管状开口贯穿所述层间介质层104厚度。但需要说明的是，本发明并不限制位于层间介质层104中管状开口的深度以及延伸方向。进一步的，所述半导体结构还包括：位于层间介质层104和金属层106上的掩膜层108b，所述掩膜层108b中形成有与所述管状开口对应的纳米孔洞。所述掩膜层108b的材料可为氧化铝，厚度为5nm~50nm。
进一步的，所述半导体结构还包括：位于半导体衬底100和层间介质层104之间的停止层102。当所述金属层106的材料为铜时，所述停止层102的材料为含碳氮化硅，用以阻止金属层106中铜原子向半导体衬底100中扩散，避免所形成半导体结构发生电迁移失效，提高所形成半导体结构的可靠性。
再进一步的，所述半导体结构还可包括：位于所述层间介质层104和金属层106上的阻挡层114，所述管状开口的侧壁与半导体衬底100上表面和阻挡层114的下表面共同构成位于层间介质层104中的空气隙116。所述阻挡层114的材料可为含碳氮化硅，用以阻止下方的金属层106中金属原子扩散，提高所形成半导体结构的性能。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (17)

1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成层间介质层，并在所述层间介质层中形成金属层，所述金属层的上表面与所述层间介质层的上表面齐平；
在所述层间介质层和金属层上形成包含纳米孔洞的掩膜层；
以所述掩膜层为掩模，刻蚀所述层间介质层，在所述层间介质层中形成管状开口。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述掩膜层的材料为氧化铝，形成包含纳米孔洞的掩膜层包括：
在所述层间介质层和金属层上形成铝金属层；
对所述铝金属层进行阳极氧化处理，形成包含纳米孔洞的氧化铝层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，形成铝金属层的方法为物理气相沉积工艺。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，进行阳极氧化处理的溶液呈碱性。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，进行阳极氧化处理的溶液为包括NaOH、Na2CO3和C2H5OH的混合溶液。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述掩膜层的厚度为5nm~50nm。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述纳米孔洞在与掩膜层表面平行方向上的横截面的直径为10nm~100nm。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述层间介质层的材料为低k材料或者超低k材料。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，刻蚀所述层间介质层的方法为干法刻蚀。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述干法刻蚀的气体为含氟气体。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述半导体衬底上形成层间介质层之前，还包括：在所述半导体衬底上形成停止层。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述停止层的材料为含碳氮化硅。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，在刻蚀所述层间介质层之后，还包括：进行清洗工艺。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述金属层的材料为铜。
15.一种半导体结构，其特征在于，包括：
半导体衬底；
位于所述半导体衬底上的层间介质层；
位于所述层间介质层中的金属层，所述金属层的上表面与所述层间介质层的上表面齐平；
其中，所述层间介质层中形成有管状开口。
16.如权利要求15所述的半导体结构，其特征在于，所述半导体结构还包括：位于所述层间介质层和金属层上的掩膜层，所述掩膜层中形成有与所述管状开口对应的纳米孔洞。
17.如权利要求15所述的半导体结构，其特征在于，所述金属层的材料为铜；所述层间介质层的材料为低ｋ或者超低ｋ材料，所述掩膜层的材料为氧化铝。
CN201310064744.5A 2013-02-28 2013-02-28 半导体结构及其形成方法 Active CN104022069B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310064744.5A CN104022069B (zh) 2013-02-28 2013-02-28 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310064744.5A CN104022069B (zh) 2013-02-28 2013-02-28 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN104022069A true CN104022069A (zh) 2014-09-03
CN104022069B CN104022069B (zh) 2017-09-22

Family

ID=51438761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310064744.5A Active CN104022069B (zh) 2013-02-28 2013-02-28 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN104022069B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113644048A (zh) * 2020-04-27 2021-11-12 联华电子股份有限公司 半导体元件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6387818B1 (en) * 2000-07-21 2002-05-14 Advanced Micro Devices, Inc. Method of porous dielectric formation with anodic template
CN101369520A (zh) * 2007-08-13 2009-02-18 海力士半导体有限公司 制造半导体器件的方法
US20110111590A1 (en) * 2004-01-30 2011-05-12 International Business Machines Corporation Device and methodology for reducing effective dielectric constant in semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6387818B1 (en) * 2000-07-21 2002-05-14 Advanced Micro Devices, Inc. Method of porous dielectric formation with anodic template
US20110111590A1 (en) * 2004-01-30 2011-05-12 International Business Machines Corporation Device and methodology for reducing effective dielectric constant in semiconductor devices
CN101369520A (zh) * 2007-08-13 2009-02-18 海力士半导体有限公司 制造半导体器件的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113644048A (zh) * 2020-04-27 2021-11-12 联华电子股份有限公司 半导体元件及其制造方法
CN113644048B (zh) * 2020-04-27 2023-12-22 联华电子股份有限公司 半导体元件及其制造方法

Also Published As

Publication number Publication date
CN104022069B (zh) 2017-09-22

Similar Documents

Publication Publication Date Title
CN102738074A (zh) 半导体结构的形成方法
CN103474416B (zh) 互连结构及其形成方法
CN101286473B (zh) 半导体器件的制造方法
CN101483135A (zh) 含碳层的刻蚀方法
CN1140926C (zh) 动态随机存取存储器单元电容器的制造方法
CN103839878A (zh) 半导体结构的形成方法
CN102881639A (zh) 一种改善双大马士革工艺中kink缺陷的方法
CN104022069A (zh) 半导体结构及其形成方法
CN102054672B (zh) 在表面起伏的衬底上形成小尺寸图形的工艺方法
CN103165518B (zh) 互连结构的制造方法
CN103107125B (zh) 半导体器件及其形成方法
US20150170923A1 (en) Feature Size Reduction in Semiconductor Devices by Selective Wet Etching
US7303648B2 (en) Via etch process
CN102569089B (zh) 半导体器件的形成方法
CN101996929B (zh) 双镶嵌结构的形成方法及半导体结构
CN102903667A (zh) 半导体器件的形成方法
CN105244310A (zh) 互连结构的形成方法
CN103545245B (zh) 半导体结构的形成方法及处理方法
KR101147387B1 (ko) 반도체 소자의 제조방법
CN112530857A (zh) 半导体结构及其形成方法
CN104701242A (zh) 接触孔的刻蚀方法
JP4948278B2 (ja) 半導体装置の製造方法
US20220246626A1 (en) Raised pad formations for contacts in three-dimensional structures on microelectronic workpieces
TWI802896B (zh) 形成電容器的方法
CN102592993B (zh) 提高后栅工程金属插塞化学机械平坦化工艺均匀性的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant