CN113314469B - 位线接触结构及其形成方法、半导体结构和半导体器件 - Google Patents

Abstract

本公开涉及一种位线接触结构及其形成方法、半导体结构和半导体器件，包括：提供基底；基底包括衬底、在衬底中间隔排布的浅沟槽隔离结构及并排分布于衬底中的多个字线结构，且字线结构的顶部均设置有第一钝化层；在第一钝化层表面形成掩膜层，并对掩膜层进行刻蚀，以多个第一掩膜块，相邻两个第一掩膜块之间均具有第一开口，且第一开口的横向尺寸沿第一方向逐渐减少；利用第一掩膜块对衬底和字线结构进行刻蚀，以在基底中形成位线接触孔，位线接触孔的横向尺寸沿第一方向逐渐减少；在位线接触孔内沉积第一导电层，以形成位线接触结构；所述第一方向由掩膜层指向第一钝化层。通过形成方法形成的位线接触结构，可以防止在位线接触孔中形成空洞。

Description

位线接触结构及其形成方法、半导体结构和半导体器件

技术领域

本公开涉及半导体技术领域，尤其涉及一种位线接触结构及其形成方法、半导体结构和半导体器件。

背景技术

目前，在半导体技术领域中，通常形成的位线接触结构呈现竖直形状，从而导致后续在位线接触结构中沉积导电层时，会在位线接触孔中形成空洞和缝隙，进而影响位线与位线接触结构中导电层的接触，因而导致位线接触电性能异常。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于克服上述现有技术的不足，提供一种位线接触结构及其形成方法、半导体结构和半导体器件，该位线接触结构的形成方法，可以防止在位线接触孔中形成空洞，以避免位线接触时的电性能异常。

本公开第一方面提供了一种位线接触结构的形成方法，包括：

提供基底；

所述基底包括衬底、在衬底中间隔排布的浅沟槽隔离结构及并排分布于所述衬底中的多个字线结构，且所述字线结构的顶部均设置有第一钝化层；

在所述第一钝化层表面形成掩膜层，并对所述掩膜层进行刻蚀，以形成多个第一掩膜块，相邻两个所述第一掩膜块之间均具有第一开口，且所述第一开口的横向尺寸沿第一方向逐渐减少；

利用所述第一掩膜块对所述衬底和所述字线结构进行刻蚀，以在所述基底中形成位线接触孔，所述位线接触孔的横向尺寸沿第一方向逐渐减少；

在所述位线接触孔内沉积第一导电层，以形成所述位线接触结构；

所述第一方向由所述掩膜层指向所述第一钝化层。

根据本公开的一实施方式，所述在所述第一钝化层表面形成掩膜层，包括；

在所述第一钝化层表面依次形成第一刻蚀层、第一阻挡层、第二刻蚀层、第二阻挡层和初始掩膜图案；

利用所述初始掩膜图案对所述第二阻挡层和所述第二刻蚀层进行刻蚀，以形成多个第二掩膜块，并使得相邻两个第二掩膜块之间具有第二开口；

在所述第二开口内沉积第二钝化层，以形成所述掩膜层。

根据本公开的一实施方式，所述对所述掩膜层进行刻蚀，以形成多个第一掩膜块，包括：

对所述第二掩膜块、所述第二钝化层和所述第一阻挡层进行刻蚀，以形成多个第三掩膜块；

利用所述第三掩膜块对所述第一刻蚀层进行刻蚀，并去除所述第三掩膜块，以形成多个所述第一掩膜块。

根据本公开的一实施方式，所述对所述第二掩膜块、所述第二钝化层和所述第一阻挡层进行刻蚀，以形成多个第三掩膜块，包括：

对所述第二掩膜块和所述第二钝化层进行刻蚀，以去除所述第二掩膜块、部分所述第二钝化层和部分所述第一阻挡层，保留的所述第二钝化层和所述第一阻挡层形成多个钝化块，多个所述钝化块的表面为锥形或椭圆形结构；

利用保留的所述钝化层对所述第一阻挡层进行刻蚀，以形成所述第三掩膜块。

根据本公开的一实施方式，对所述第二掩膜块、所述第二钝化层和所述第一阻挡层刻蚀的方式为等离子体干法刻蚀。

根据本公开的一实施方式，所述对所述第二掩膜块和所述第二钝化层进行刻蚀和部分所述第二钝化层，保留的所述第二钝化层形成多个钝化块，包括：

通入第一刻蚀气体，利用第一电极产生第一等离子体；

通过所述第一等离子体对所述第二掩膜块和所述第二钝化层进行刻蚀，去除部分所述第二掩膜块和部分所述第二钝化层；

通入第二刻蚀气体，利用第二电极产生第二等离子体，以去除剩余的所述第二掩膜块，形成多个所述钝化块；

其中，所述第一等离子体的能量大于所述第二等离子体的能量。

根据本公开的一实施方式，所述第一电极的功率为350W至500W，所述电极的频率为10MHZ至20MHZ。

根据本公开的一实施方式，所述第二电极的功率大于或等于1000W，所述第二电极的频率为30MHZ至100MHZ。

根据本公开的一实施方式，所述第一刻蚀气体为包括氩气和氦气，其中所述氩气的流量为200sccm至300sccm,所述氦气的流量小于或等于150sccm，所述第一刻蚀气体的刻蚀时间小于或等于15s；

所述第二刻蚀气体包括氧气和氮气，其中所述氧气的流量大于或等于200sccm，所述第二刻蚀气体的刻蚀时间为5s至20s。

根据本公开的一实施方式，所述利用保留的所述钝化层对所述第一阻挡层进行刻蚀，以形成所述第三掩膜块，包括：

通入第三刻蚀气体，利用第三电极和第四电极同时产生第三等离子体；

通过所述第三等离子体对所述第一阻挡层进行刻蚀，以形成所述第三掩膜块；

其中，所述第三电极的频率和功率与所述第四电极的频率和功率不同，所述第三刻蚀气体为含碳和氟的气体中的一种或多种，所述刻蚀时间为5-20s。

根据本公开的一实施方式，利用所述第三掩膜块对所述第一刻蚀层进行刻蚀，并去除所述第三掩膜块，以形成多个所述第一掩膜块，包括：

通入第四刻蚀气体，所述第四刻蚀气体包括氧气和氮气；

所述形成多个所述第一掩膜块后，还包括：

通入第五刻蚀气体，利用第五电极产生第五等离子体；

通过所述第五等离子体对所述第一掩膜块进行刻蚀，使所述第一掩膜块为梯形。

根据本公开的一实施方式，所述在所述第一钝化层远离所述字线结构的一侧表面形成掩膜层，包括：

在所述第一钝化层表面依次形成第二导电层、第三钝化层、第一刻蚀层、第一阻挡层、第二刻蚀层、第二阻挡层和初始掩膜图案；

所述对所述掩膜层进行刻蚀，以形成多个所述第一掩膜块，还包括：

利用所述初始掩膜图案对所述第二阻挡层、所述第二刻蚀层、所述第一阻挡层和所述第一刻蚀层进行刻蚀，以形成第四掩膜块，所述第四掩膜块为梯形；

利用所述第四掩膜块对所述第三钝化层和所述第二导电层进行刻蚀，以形成所述第一掩膜块；

通入第六刻蚀气体，利用第六电极产生第六等离子体；

通过所述第六等离子体对所述第一掩膜块进行刻蚀，使所述第一掩膜块为梯形。

根据本公开的一实施方式，所述第五电极的功率为500W至600W，所述第五电极的频率为30MHZ～100MHZ，

所述第五刻蚀气体包括氧气和氮气，其中所述氧气和所述氮气的流量均为80-150sccm，所述刻蚀时间为3-15s。

根据本公开的一实施方式，所述在所述位线接触孔内沉积第一导电层，以形成所述位线接触结构，包括：

对所述第四掩膜块进行刻蚀，以去除所述第四掩膜块；

在所述位线接触孔内沉积第一导电层，且所述第一导电层的表面高于所述第三钝化层的表面；

对所述第一导电层进行回刻，以使所述第一导电层的表面低于所述第三钝化层的底面；

去除所述第三钝化层、所述第二导电层和高于所述基底表面的所述第一导电层，以形成所述位线接触结构；

或，去除所述第三钝化层，以形成所述位线接触结构。

根据本公开的一实施方式，所述在所述位线接触孔内沉积第一导电层，以形成所述位线接触结构，包括：

在所述位线接触孔内沉积第一导电层，且所述第一导电层的表面高于所述第三钝化层的表面；

对所述第一导电层进行回刻，以使所述第一导电层的表面低于所述第三钝化层的底面；

对所述第四掩膜块进行刻蚀，以去除所述第四掩膜块；

去除所述第三钝化层、所述第二导电层和高于所述基底表面的所述第一导电层，以形成所述位线接触结构。

根据本公开的一实施方式，所述在所述位线接触孔内沉积第一导电层，以形成所述位线接触结构，包括：

对所述第四掩膜块进行刻蚀，以去除所述第四掩膜块；

去除所述第三钝化层和所述第二导电层；

在所述位线接触孔内沉积第一导电层，并使所述第一导电层的表面与所述基底的表面平齐，以形成所述位线接触结构。

本公开的第二方面提供了一种位线接触结构，所述位线接触结构通过上述任意一项所述的位线接触结构的形成方法形成，所述位线接触结构包括：

位线接触孔，所述位线接触孔的横向尺寸在第一方向上逐渐减小；

第一导电层，所述第一导电层位于所述位线接触孔内。

本公开的第三方面提供了一种半导体结构，包括：

基底、位线接触结构和位线结构，其中，

所述基底包括：衬底、在衬底中间隔排布的浅沟槽隔离结构和并排分布于所述衬底中的多个字线结构，且所述字线结构的顶部均设置有第一钝化层；

所述位线接触结构为上述所述的位线接触结构，且所述位线接触结构位于所述基底内；

所述位线结构设置于所述位线接触结构远离所述基底的一侧。

本公开的第四方面提供了一种半导体器件，所述半导体器件包括上述所述的半导体结构。

本公开提供一种位线接触结构的形成方法，通过在第一钝化层表面形成掩膜层，并对掩膜层进行刻蚀以形成多个第一掩膜块，相邻两个第一掩膜块之间均具有第一开口，且第一开口的横向尺寸沿第一方向逐渐减少。从而通过该位线接触结构的形成方法，可以使得位线接触孔的孔壁产生斜度，进而在位线接触孔内沉积第一导电层时，可以防止第一导电层中产生空洞或者缝隙，也就能够有效避免位线接触时的电性能异常，以此提高半导体结构的性能。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了根据本公开一实施例的位线接触结构的形成方法的流程示意图；

图2示出了根据本公开一实施例的掩膜层的结构示意图；

图3-13示出了根据本公开一实施例的位线接触结构的形成方法的结构示意图。

附图标记说明：

1、基底；2、初始掩膜图案；3、掩膜层；4、第一导电层；5、位线接触孔；11、衬底；12、浅沟槽隔离结构；13、字线结构；14、第一钝化层；15、隔离层；31、第一刻蚀层；32、第一阻挡层；33、第二刻蚀层；34、第二阻挡层；35、第二钝化层；36、第二导电层；37、第三钝化层；311、第一掩膜块；312、第一开口；331、第二掩膜块；332、第二开口；333、第三掩膜块；351、钝化块；361、第四掩膜块。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

另外，在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本披露实施例的全面理解。然而明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。

需要说明的是，本文中所述的“在……上”、“在……上形成”和“设置在……上”可以表示一层直接形成或设置在另一层上，也可以表示一层间接形成或设置在另一层上，即两层之间还存在其它的层。

用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。

需要说明的是，虽然术语“第一”、“第二”等可以在此用于描述各种部件、构件、元件、区域、层和/或部分，但是这些部件、构件、元件、区域、层和/或部分不应受到这些术语限制。而是，这些术语用于将一个部件、构件、元件、区域、层和/或部分与另一个相区分。

在本公开中，除非另有说明，所采用的术语“同层设置”指的是两个层、部件、构件、元件或部分可以通过同一构图工艺形成，并且，这两个层、部件、构件、元件或部分一般由相同的材料形成。

在现有技术中，位线接触结构主要包括位线接触孔和导电层。但是在现有的制造过程中，半导体器件尺寸越来越小，由于位线接触孔的一部分的横向尺寸在第一方向X上是不变的，从而导致了位线接触孔中的这一部分的尺寸较小。因此，在位线接触孔中沉积导电层时，容易在导电层中出现空洞或者缝隙，从而导致后续在蚀刻形成位线结构的过程中，容易将空洞或缝隙周围的膜层蚀刻掉，导致位线结构断裂。并且，当后续制造的半导体制造过程中，需要在位线结构表面沉积绝缘层时，会使得绝缘层进入到空洞或者缝隙中，而造成位线结构无法导通的问题，因而导致位线接触时的电性能异常，而降低了半导体结构的性能。

本公开的第一方面提供了一种位线接触结构的形成方法，通过该位线接触结构的形成方法形成的位线接触结构，能够有效避免位线接触结构中产生的空洞或者缝隙，也就能够防止位线接触时的电性能异常，以此提高半导体结构的性能。

具体地，如图1所示，该位线接触结构的形成方法可以包括：

步骤S10、提供基底；基底包括衬底、在衬底中间隔排布的浅沟槽隔离结构及并排分布于衬底中的多个字线结构，且字线结构的顶部均设置有第一钝化层；

步骤S20、在所述第一钝化层表面形成掩膜层，并对所述掩膜层进行刻蚀，以形成多个第一掩膜块，相邻两个第一掩膜块之间均具有第一开口312，且第一开口312的横向尺寸沿第一方向X逐渐减少；

步骤S30、利用第一掩膜块对衬底和字线结构进行刻蚀，以在基底1中形成位线接触孔，位线接触孔的横向尺寸从上到下逐渐减少；

步骤S40、在位线接触孔内沉积第一导电层，以形成位线接触结构。

下面对上述步骤进行详细说明：

如图2～3所示，在步骤S10中，可以提供一个基底1。该基底1可以包括衬底11、在衬底11中间隔排布的浅沟槽隔离结构12及并排分布于衬底11中的多个字线结构13、且字线结构13的顶部均设置有第一钝化层14。

该基底1可以为平板结构，其可以为矩形，但不限于此，该基底1的形状也可以为圆形、椭圆形、多边形等。另外，该基底1的材料可以为硅，但不限于此，该基底1的材料也可以为其他半导体材料。需要说明的是，本公开对基底1的形状和材料不做限制，可以根据实际的需要选择。

上述浅沟槽隔离结构12的形成方式可以为：在基底1中形成多个间隔排布的浅沟槽，再在浅沟槽内沉积隔离材料，从而形成浅沟槽隔离结构12。具体地，可以利用掩膜版对基底1进行刻蚀，从而形成多个间隔排布的浅沟槽，但不限于此，也可以采用其他方式形成浅沟槽，可以根据实际需要进行选择。另外，本公开对浅沟槽的深度不做限制，也可以根据需要进行设置。进一步的，在浅沟槽内沉积的隔离材料可以为氮化硅或者氧化硅等。

上述字线结构13可以位于相邻的两个浅沟槽隔离结构12之间，且相邻的两个浅沟槽隔离结构12之间可以设置有两个字线结构13，两个字线结构13之间可以具有间隙。每一个字线结构13的顶部均设置有第一钝化层14，该第一钝化层14的材料可以为氧化硅，但不限于此，该第一钝化层14的材料也可以为氮化硅等绝缘材料，这均在本公开的保护范围之内。

进一步的，在第一钝化层14的表面还可以形成隔离层15，所述隔离层15的材料可以为氮化硅，但不限于此，该隔离层15的材料也可以为其他材料。

如图2～9所示，在步骤S20中，可以在第一钝化层14表面形成掩膜层3，并对掩膜层3进行刻蚀，以形成多个第一掩膜块311。

具体地，如图2所示，可以在第一钝化层14的表面依次形成第一刻蚀层31、第一阻挡层32、第二刻蚀层33、第二阻挡层34和初始掩膜图案2。

如图4所示，可以利用初始掩膜图案2对第二阻挡层34和第二刻蚀层33进行刻蚀，以形成多个第二掩膜块331，并且相邻两个第二掩膜块331之间可以具有第二开口332。

进一步的，如图5～6所示，可以在第二开口332内沉积第二钝化层35，以形成掩膜层3。具体的该第二钝化层35的材料可以为氧化硅，但不限于此，该第二钝化层35的材料也可以为氮化硅等绝缘材料，可以根据实际情况进行选择。

在本公开的一个实施例中，在第二开口332内沉积第二钝化层35可以包括：在第二阻挡层34的表面形成氧化硅材料，以覆盖第二阻挡层34，并沉积在第二开口332内；再去除位于第二阻挡层34表面的氧化硅材料，以此形成第二钝化层35。举例而言，可以利用蚀刻的方式去除位于第二阻挡层34表面的氧化硅材料，也可以采用化学机械研磨的方式去除位于第二阻挡层34表面的氧化硅材料。

在本公开的一个实施例中，可以对第二掩膜块331、第二钝化层35和第一阻挡层32进行刻蚀，以形成多个第三掩膜块333。

具体地，如图7所示，可以对第二掩膜块331和第二阻挡层34进行刻蚀以去除第二掩膜块331、部分第二钝化层35和部分所述第一阻挡层32。其中，保留的第二钝化层35和所述第一阻挡层32可以形成多个钝化块351，该多个钝化块351的表面可以为锥形或椭圆形结构。举例而言，对第二掩膜块331、第二钝化层35和第一阻挡层32刻蚀的方式可以为等离子体干法刻蚀，但不限于此。

在本公开的一个实施例中，可以采用高能量低浓度的等离子体干法蚀刻方式来形成多个钝化块351。具体地，可以向掩膜层3通入第一刻蚀气体，利用第一电极产生第一等离子体，通过该第一等离子体对第二掩膜块331和第二钝化层35进行刻蚀，以去除部分第二掩膜块331和部分第二钝化层35。

进一步的，可以通入第二刻蚀气体，利用第二电极产生第二等离子体，以去除剩余的第二掩膜块331，形成多个钝化块351。需要说明的是，第一等离子体的能量可以大于第二等离子体的能量。并且，此处所说的剩余的第二掩膜块331是指在利用第一等离子体对第二掩膜块331进行刻蚀的时候，有可能会将第二掩膜块331去除不完全，从而遗留下一部分的第二掩膜块331。

但是，当利用第一等离子体对第二掩膜块331进行刻蚀的过程中，如果将第二掩膜块331去除完全，此时可以不进行上述步骤，即：可以不通入第二刻蚀气体并且，也不需要产生第二等离子体来去除剩余的第二掩膜块331。

在本公开的一个实施例中，第一电极的功率可以为350W至500W，第一电极的频率可以为10MHZ至20MHZ。例如：第一电极的功率可以为350W、400W、450W和500W，第一电极的频率可以为10MHZ、13MHZ、15MHZ、17MHZ和20MHZ，但第一电极的功率和频率不仅限于上述列举的几个具体的数值，也可以为其他数值。本公开的第一电极通过上述低频率和低功率即可产生用于蚀刻的第一等离子体。

上述第二电极的功率可以大于或等于1000W，第二电极的功率可以为30MHZ至100MHZ。例如：第二电极的功率可以为1000W、1500W、2000W等，第二电极的频率可以为30MHZ、40MHZ、50MHZ、60MHZ、70MHZ、80MHZ、90MHZ和100MHZ。同样，第二电极的功率和频率也不仅限于上述列举的几个具体数值，也可以为其他数值。本公开的第二电极通过上述高功率和高频率，即可产生用于刻蚀的第二等离子体。

进一步的，上述第一刻蚀气体可以包括氩气和氦气，其中氩气的流量可以为200sccm至300sccm，例如：氩气的流量可以为200sccm、220sccm、240sccm、260sccm、280sccm和300sccm。另外，氦气的流量可以小可以小于或等于150sccm。

在对第二掩膜块331和第二钝化层35进行刻蚀时，第一刻蚀气体的通入需要小于或等于15s，例如：5s、10s和15s等。通过上述方式来控制该第一蚀刻气体的种类、流量和蚀刻时间，即可使得钝化块351的表面形成锥形或者椭圆形。

第二刻蚀气体可以包括氧气和氮气，即第二刻蚀气体可以包括氧气、或者氧气和氮气的混合气体，其中氧气的流量可以大于或等于200sccm。通过该方式，可以将剩余的第二掩膜块331完全去除。

进一步的，可以利用保留的钝化层对第一阻挡层32进行刻蚀，以形成第三掩膜块333。具体地，可以通入第三刻蚀气体，利用第三电极和第四电极同时产生第三等离子体，并通过第三等离子体对第一阻挡层32进行刻蚀，以形成第三掩膜块333。

在本公开的一个实施例中，第三电极的频率和功率可以与第四电极的频率和功率不同。例如：第三电极的频率可以为13MHZ，第四电极的60MHZ，第三电极的功率可以大于或等于200W，需要说明的是，本公开对第三电极的频率和功率以及第四电极的频率和功率不做限制，只需要使得第三电极的频率和功率与第四电极的频率和功率不同即可。

进一步的，第三刻蚀气体可以为含碳和氟的气体中的一种或多种，例如：该第三刻蚀气体可以为四氟化碳、二氟甲烷或其他含碳和氟的气体，也可以为四氟化碳、二氟甲烷和其他含碳和氟的混合气体。并且对第一阻挡层32进行的刻蚀的时间可以为5s～20s，例如：5s、10s、15s和20s等。

在本公开的一个实施例中，可以利用第三掩膜块333对第一刻蚀层31进行刻蚀，并去除第三掩膜块333，以形成多个第一掩膜块311。

具体地，可以通入第四刻蚀气体，并利用第四刻蚀气体对第一刻蚀层31进行刻蚀，从而能够形成多个第一掩膜块311。该第四刻蚀气体可以包括氧气和氮气。需要说明的是，此处所说的第四刻蚀气体包括氧气和氮气指的是，第四刻蚀气体可以为氧气，也可以为氧气和氮气的混合气体。本公开对通入第四刻蚀气体的时间不做限制，可以根据实际需要设置。

进一步的，在形成多个第一掩膜块311后，还可以通入第五刻蚀气体，并利用第五电极产生第五等离子体。通过第五等离子体对第一掩膜块311进行刻蚀，使得第一掩膜块311为梯形。

该第五刻蚀气体可以包括氧气和氮气的混合气体，且第五刻蚀气体的流量可以为100sccm至200sccm，例如：第五刻蚀气体的流量可以为100sccm、150sccm和200sccm等。

上述第五电极的频率可以为30～100MHZ，功率可以为500W～600W。举例而言，第五电极的频率可以为30MHZ、50MHZ、60MHZ、80MHZ和100MHZ等，第五电极的功率可以为500W、520W、540W、560W、580W和600W等。需要说明的是，本公开对第五电极的频率和功率不做限制。

进一步的，对第一掩膜块311进行刻蚀的时间可以控制在3～15s，通过控制该刻蚀时间，能够使得第一掩膜块311成为梯形。

在本公开的另一个是实施例中，如图3所示，可以在第一钝化层14的表面依次形成第二导电层36、第三钝化层37、第一刻蚀层31、第一阻挡层32、第二刻蚀层33、第二阻挡层34和初始掩膜图案2。其中，对掩膜层3进行刻蚀，以形成多个第一掩膜块311可以包括：

如图3～8所示，利用初始掩膜图案2对第二阻挡层34、第二刻蚀层33、第一阻挡层32和所述第一刻蚀层31进行刻蚀，以形成第四掩膜块361；在本公开的一个实施例中，可以利用上述所述的方式对第二阻挡层34、第二刻蚀层33、第一阻挡层32和所述第一刻蚀层31进行刻蚀以形成第四掩膜块361。其中，第四掩膜块361的形状可以为梯形。

进一步的，如图9所示，可以利用第四掩膜块361对第三钝化层37和第二导电层36进行刻蚀，以形成第一掩膜块311。并且可以通入第六刻蚀气体，利用第六电极产生第六等离子体，通过第六等离子体对第一掩膜块311进行刻蚀，使得第一掩膜块311为梯形。

在本公开的一个实施例中，第六刻蚀气体可以与第五刻蚀气体相同，第六电极的功率和频率可以与第五电极的功率和频率相同。即：第六刻蚀气体可以为氧气和氮气的混合气体，且第六刻蚀气体的流量可以为100sccm至200sccm，例如：第六刻蚀气体的流量可以为100sccm、150sccm和200sccm等。

上述第六电极的频率可以为30～100MHZ，功率可以为500W～600W。举例而言，第六电极的频率可以为30MHZ、50MHZ、60MHZ、80MHZ和100MHZ等，第六电极的功率可以为500W、520W、540W、560W、580W和600W等。

同时，在本实施例中，对第一掩膜块311进行刻蚀的时间也可以控制在3～15s，通过控制该刻蚀时间，使得第一掩膜块311成为梯形。

在本公开的一个实施例中，第一阻挡层32和第二阻挡层34的材料可以为氮氧化硅、第一刻蚀层31和第二刻蚀层33的材料可以为旋涂碳，但不限于此，第一阻挡层32、第二阻挡层34、第一刻蚀层31和第二刻蚀层33的材料也可以为其他材料，可以根据实际需要设置。

在步骤S30中，如图10所示，可以利用第一掩膜块311对衬底11和字线结构13进行刻蚀，以在基底1中形成位线接触孔5，该位线接触孔5的横向尺寸可以沿第一方向X逐渐减少。其中，第一方向X可以为由掩膜层3指向第一钝化层14的方向。

具体地，可以利用第一掩膜块311通过干法刻蚀以对衬底11和字线结构13进行刻蚀，以在基底1中形成位线接触孔5。由于第一掩膜块311的形状为梯形，从而在对衬底11和字线结构13进行刻蚀的过程中，由于衬底11和字线结构13受到第一掩膜块311的阻挡，也就使得刻蚀出的位线接触孔5为倒梯形，即：位线接触孔5的横向尺寸沿第一方向X逐渐减少。

在步骤S40中，如图11～13所示，可以在位线接触孔5内沉积第一导电层4，以形成位线接触结构。具体地：

如图11所示，可以对第四掩膜块361进行刻蚀，以去除第四掩膜块361。举例而言，可以采用原位刻蚀法将第四掩膜块361进行刻蚀。即：可以通入第七刻蚀气体，利用第七电极产生第七等离子体，通过第七等离子体对第四掩膜块361进行刻蚀，以去除第四掩膜块361。

在本公开的一个实施例中，第七刻蚀气体可以为氧气，且第七刻蚀气体的流量可以为300sccm至400sccm，例如：第七刻蚀气体的流量可以为300sccm、350sccm和400sccm等。

上述第七电极的频率可以为50～100MHZ，功率可以为500W～600W。举例而言，第七电极的频率可以为50MHZ、60MHZ、80MHZ和100MHZ等，第七电极的功率可以为500W、520W、540W、560W、580W和600W等。

同时，在本实施例中，对第四掩膜块361进行刻蚀的时间也可以控制在3～15s，通过控制该刻蚀时间，以完全去除第四掩膜块361。

进一步的，如图11所示，可以在位线接触孔5中沉积第一导电层4，且第一导电层4的表面可以高于第三钝化层37的表面。如图12所示，沉积第一导电层4后，可以对第一导电层4进行回刻，以使得第一导电层4的表面低于第三钝化层37的底面，以去除第三钝化层37，以形成位线接触结构。即，该位线接触结构中可以包括第二导电层36和高于基底1表面的第一导电层4。

更进一步的，如图13所示，可以去除第三钝化层37、第二导电层36和高于基底1表面的第一导电层4，以形成位线接触结构。具体地，可以利用湿法去除的工艺去除第三钝化层37，再利用回刻的方式去除第二导电层36和高于基底1表面的第一导电层4。

在本公开的另一实施例中，可以在位线接触孔5中沉积第一导电层4，且第一导电层4的表面可以高于第三钝化层37的表面。沉积第一导电层4后，可以对第一导电层4进行回刻，以使得第一导电层4的表面低于第三钝化层37的底面。

进一步的，可以再对第四掩膜块361进行刻蚀，以去除第四掩膜块361。需要说明的是，此处去除第四掩膜块361的方法可以与上一实施例中去除第四掩膜块361的方法相同。

去除完第四掩膜块361后，可以去除第三钝化层37、第二导电层36和高于基底1表面的第一导电层4，以形成位线接触结构。同样的，可以利用湿法去除的工艺去除第三钝化层37，再利用回刻的方式去除第二导电层36和高于基底1表面的第一导电层4。

在本公开的又一实施例中，可以先对第四掩膜块361进行刻蚀，以去除第四掩膜块361。需要说明的是，此处去除第四掩膜块361的方法可以与前面实施例中去除第四掩膜块361的方法相同。

去除完第四掩膜块361后，可以去除第三钝化层37和第二导电层36。与上述实施例相同的是，可以利用湿法去除的工艺去除第三钝化层37，再利用回刻的方式去除第二导电层36。

进一步的，可以在位线接触孔5内沉积第一导电层4，并使第一导电层4的表面与基底1的表面平齐，以形成所述位线接触结构。

综上所述，由于本公开形成的位线接触孔5的横向尺寸在第一方向X上逐渐减小，从而在沉积第一导电层4的时候，可以使得位线接触孔5的上端开口尺寸较大，也就能够防止第一导电层4中出现空洞或者缝隙。

本公开的第二方面提供了一种位线接触结构。该位线接触结构可以通过上述所述的位线接触结构的形成方法形成。如图13所示，该位线接触结构可以包括位线接触孔5和第一导电层4。其中，位线接触孔5的横向尺寸可以在第一方向X上逐渐减小，第一导电层4可以位于位线接触孔5内。

由于位线接触孔5的横向尺寸在第一方向X上逐渐减小，从而使得位线接触孔5的上端开口尺寸较大，也就能够防止第一导电层4中出现空洞或者缝隙。从而使得能够有效避免位线接触时的电性能异常，以此提高半导体结构的性能。

本公开的第三方面提供了一种半导体结构，该半导体结构可以包括：基底1、位线接触结构和位线结构。

其中，基底1可以包括：衬底11、在衬底11中间间隔排布的浅沟槽隔离结构12和并排分布于衬底11中的多个字线结构13，且字线结构13的顶部均设置有第一钝化层14。此处所说的基底1可以与本公开第一方面中阐述的基底1相同，在此不再进行重复赘述。

位线接触结构可以为上述所述的位线接触结构，且该位线接触结构可以位于基底1内。具体地，该位线接触结构中的位线接触孔5可以与字线结构13相接触，且第一导电层4的上表面可以与基底1的上表面平齐或者第一导电层4的上表面可以高于基底1的上表面。

上述位线结构可以设置于位线接触结构远离基底1的一侧以通过位线接触结构电连接。

由于本申请的半导体结构中，第一导电层4没有空洞或者缝隙，从而确保了位线结构接触时优良的电性能，从而显著提高了该半导体结构的性能。

本公开的第四方面提供了一种半导体器件，该半导体器件可以包括上述所述的半导体结构。由于该半导体器件的半导体结构中的第一导电层4没有空洞和缝隙，从而使得该半导体器件中的位线结构具备优良的电性能，以此使得该半导体器件的性能有了显著提高。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (17)

1.一种位线接触结构的形成方法，其特征在于，包括：

提供基底；

所述基底包括衬底、在衬底中间隔排布的浅沟槽隔离结构及并排分布于所述衬底中的多个字线结构，且所述字线结构的顶部均设置有第一钝化层；

在所述第一钝化层表面形成掩膜层，并对所述掩膜层进行刻蚀，以形成多个第一掩膜块，相邻两个所述第一掩膜块之间均具有第一开口，且所述第一开口的横向尺寸沿第一方向逐渐减少；

利用所述第一掩膜块对所述衬底和所述字线结构进行刻蚀，以在所述基底中形成位线接触孔，所述位线接触孔的横向尺寸沿第一方向逐渐减少；

在所述位线接触孔内沉积第一导电层，以形成所述位线接触结构；

所述第一方向由所述掩膜层指向所述第一钝化层；

其中，在所述第一钝化层表面形成掩膜层，并对所述掩膜层进行刻蚀，以形成多个第一掩膜块，包括：

在所述第一钝化层表面依次形成第一刻蚀层、第一阻挡层、第二刻蚀层、第二阻挡层和初始掩膜图案；

利用所述初始掩膜图案对所述第二阻挡层和所述第二刻蚀层进行刻蚀，以形成多个第二掩膜块，并使得相邻两个第二掩膜块之间具有第二开口；

在所述第二开口内沉积第二钝化层，以形成所述掩膜层；

对所述第二掩膜块、所述第二钝化层和所述第一阻挡层进行刻蚀，以形成多个第三掩膜块；

利用所述第三掩膜块对所述第一刻蚀层进行刻蚀，并去除所述第三掩膜块，以形成多个所述第一掩膜块；

或者，在所述第一钝化层表面形成掩膜层，并对所述掩膜层进行刻蚀，以形成多个第一掩膜块，包括：

在所述第一钝化层表面依次形成第二导电层、第三钝化层、第一刻蚀层、第一阻挡层、第二刻蚀层、第二阻挡层和初始掩膜图案；

利用所述初始掩膜图案对所述第二阻挡层、所述第二刻蚀层、所述第一阻挡层和所述第一刻蚀层进行刻蚀，以形成第四掩膜块；

利用所述第四掩膜块对所述第三钝化层和所述第二导电层进行刻蚀，以形成多个所述第一掩膜块。

2.根据权利要求1所述的位线接触结构的形成方法，其特征在于，所述对所述第二掩膜块、所述第二钝化层和所述第一阻挡层进行刻蚀，以形成多个第三掩膜块，包括：

对所述第二掩膜块和所述第二钝化层进行刻蚀，以去除所述第二掩膜块、部分所述第二钝化层和部分所述第一阻挡层，保留的所述第二钝化层和所述第一阻挡层形成多个钝化块，多个所述钝化块的表面为锥形或椭圆形结构；

利用保留的所述钝化层对所述第一阻挡层进行刻蚀，以形成所述第三掩膜块。

3.根据权利要求2所述的位线接触结构的形成方法，其特征在于，对所述第二掩膜块、所述第二钝化层和所述第一阻挡层刻蚀的方式为等离子体干法刻蚀。

4.根据权利要求3所述的位线接触结构的形成方法，其特征在于，所述对所述第二掩膜块和所述第二钝化层进行刻蚀和部分所述第二钝化层，保留的所述第二钝化层形成多个钝化块，包括：

通入第一刻蚀气体，利用第一电极产生第一等离子体；

通过所述第一等离子体对所述第二掩膜块和所述第二钝化层进行刻蚀，去除部分所述第二掩膜块和部分所述第二钝化层；

通入第二刻蚀气体，利用第二电极产生第二等离子体，以去除剩余的所述第二掩膜块，形成多个所述钝化块；

其中，所述第一等离子体的能量大于所述第二等离子体的能量。

5.根据权利要求4所述的位线接触结构的形成方法，其特征在于，所述第一电极的功率为350W至500W，所述电极的频率为10MHZ至20MHZ。

6.根据权利要求4所述的位线接触结构的形成方法，其特征在于，所述第二电极的功率大于或等于1000W，所述第二电极的频率为30MHZ至100MHZ。

7.根据权利要求4所述的位线接触结构的形成方法，其特征在于，

所述第一刻蚀气体为包括氩气和氦气，其中所述氩气的流量为200sccm至300sccm,所述氦气的流量小于或等于150sccm，所述第一刻蚀气体的刻蚀时间小于或等于15s；

所述第二刻蚀气体包括氧气和氮气，其中所述氧气的流量大于或等于200sccm，所述第二刻蚀气体的刻蚀时间为5s至20s。

8.根据权利要求3所述的位线接触结构的形成方法，其特征在于，所述利用保留的所述钝化层对所述第一阻挡层进行刻蚀，以形成所述第三掩膜块，包括：

通入第三刻蚀气体，利用第三电极和第四电极同时产生第三等离子体；

通过所述第三等离子体对所述第一阻挡层进行刻蚀，以形成所述第三掩膜块；

其中，所述第三电极的频率和功率与所述第四电极的频率和功率不同，所述第三刻蚀气体为含碳和氟的气体中的一种或多种，刻蚀时间为5-20s。

9.根据权利要求3所述的位线接触结构的形成方法，其特征在于，利用所述第三掩膜块对所述第一刻蚀层进行刻蚀，并去除所述第三掩膜块，以形成多个所述第一掩膜块，包括：

通入第四刻蚀气体，所述第四刻蚀气体包括氧气和氮气；

所述形成多个所述第一掩膜块后，还包括：

通入第五刻蚀气体，利用第五电极产生第五等离子体；

通过所述第五等离子体对所述第一掩膜块进行刻蚀，使所述第一掩膜块为梯形。

10.根据权利要求1所述的位线接触结构的形成方法，其特征在于，所述第四掩膜块为梯形；所述利用所述第四掩膜块对所述第三钝化层和所述第二导电层进行刻蚀，以形成多个所述第一掩膜块之后，还包括；

通入第六刻蚀气体，利用第六电极产生第六等离子体；

通过所述第六等离子体对所述第一掩膜块进行刻蚀，使所述第一掩膜块为梯形。

11.根据权利要求9所述的位线接触结构的形成方法，其特征在于，

所述第五电极的功率为500W至600W，所述第五电极的频率为30MHZ~100MHZ，

所述第五刻蚀气体包括氧气和氮气，其中所述氧气和所述氮气的流量均为80-150sccm，刻蚀时间为3-15s。

12.根据权利要求1所述的位线接触结构的形成方法，其特征在于，所述在所述位线接触孔内沉积第一导电层，以形成所述位线接触结构，包括：

对所述第四掩膜块进行刻蚀，以去除所述第四掩膜块；

在所述位线接触孔内沉积第一导电层，且所述第一导电层的表面高于所述第三钝化层的表面；

对所述第一导电层进行回刻，以使所述第一导电层的表面低于所述第三钝化层的底面；

去除所述第三钝化层、所述第二导电层和高于所述基底表面的所述第一导电层，以形成所述位线接触结构;

或，去除所述第三钝化层，以形成所述位线接触结构。

13.根据权利要求1所述的位线接触结构的形成方法，其特征在于，所述在所述位线接触孔内沉积第一导电层，以形成所述位线接触结构，包括：

在所述位线接触孔内沉积第一导电层，且所述第一导电层的表面高于所述第三钝化层的表面；

对所述第一导电层进行回刻，以使所述第一导电层的表面低于所述第三钝化层的底面；

对所述第四掩膜块进行刻蚀，以去除所述第四掩膜块；

去除所述第三钝化层、所述第二导电层和高于所述基底表面的所述第一导电层，以形成所述位线接触结构。

14.根据权利要求1所述的位线接触结构的形成方法，其特征在于，所述在所述位线接触孔内沉积第一导电层，以形成所述位线接触结构，包括：

对所述第四掩膜块进行刻蚀，以去除所述第四掩膜块；

去除所述第三钝化层和所述第二导电层；

在所述位线接触孔内沉积第一导电层，并使所述第一导电层的表面与所述基底的表面平齐，以形成所述位线接触结构。

15.一种位线接触结构，其特征在于，所述位线接触结构通过上述权利要求1至14任意一项所述的位线接触结构的形成方法形成，所述位线接触结构包括：

位线接触孔，所述位线接触孔的横向尺寸在第一方向上逐渐减小；

第一导电层，所述第一导电层位于所述位线接触孔内。

16.一种半导体结构，其特征在于，包括：

基底、位线接触结构和位线结构，其中，

所述基底包括：衬底、在衬底中间隔排布的浅沟槽隔离结构和并排分布于所述衬底中的多个字线结构，且所述字线结构的顶部均设置有第一钝化层；

所述位线接触结构为上述权利要求15所述的位线接触结构，且所述位线接触结构位于所述基底内；

所述位线结构设置于所述位线接触结构远离所述基底的一侧。

17.一种半导体器件，其特征在于，所述半导体器件包括上述权利要求16所述的半导体结构。

Images