CN116072603A - 一种半导体结构的制备方法、半导体结构和半导体存储器 - Google Patents

一种半导体结构的制备方法、半导体结构和半导体存储器 Download PDF

Info

Publication number
CN116072603A
CN116072603A CN202111301855.4A CN202111301855A CN116072603A CN 116072603 A CN116072603 A CN 116072603A CN 202111301855 A CN202111301855 A CN 202111301855A CN 116072603 A CN116072603 A CN 116072603A
Authority
CN
China
Prior art keywords
bit line
node contact
layer
mask
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111301855.4A
Other languages
English (en)
Inventor
卢经文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202111301855.4A priority Critical patent/CN116072603A/zh
Priority to PCT/CN2022/071111 priority patent/WO2023077669A1/zh
Priority to US18/150,306 priority patent/US20230157008A1/en
Publication of CN116072603A publication Critical patent/CN116072603A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请实施例提供了一种半导体结构的制备方法、半导体结构和半导体存储器，该方法包括：提供衬底，衬底包括多个有源区；在多个有源区的上方形成多个位线接触掩膜结构，且每个位线接触掩膜结构至少覆盖一个有源区端点；沿位线接触掩膜结构向下刻蚀，在有源区端点内形成节点接触孔，并在节点接触孔内填充半导体材料，以形成第一节点接触结构；在多个有源区的上方形成多个位线结构，并在多个位线结构之间的空隙继续填充半导体材料，直至形成有第二节点接触结构，第一节点接触结构和第二节点接触结构共同构成节点接触结构。这样，通过提前形成节点接触孔和第一节点接触结构，能够改善节点接触结构容易产生填充缝隙的问题，提高半导体的电学性能。

Description

一种半导体结构的制备方法、半导体结构和半导体存储器
技术领域
本申请涉及半导体制作技术领域，尤其涉及一种半导体结构的制备方法、半导体结构和半导体存储器。
背景技术
在半导体制备的过程中，经常涉及到节点接触(Node Contact，NC)结构的制备。在相关技术中，一般需要在制备位线结构后，沿着NC孔向衬底的方向继续吃深孔洞，填充多晶硅以形成NC结构。然而，在以上制备过程中，NC孔会较为狭长，在填充多晶硅时容易出现缝隙，导致半导体的电学性能下降。
发明内容
本申请提供了一种半导体结构的制备方法、半导体结构和半导体存储器，能够更好地形成节点接触结构，提高半导体的电学性能。
本申请的技术方案是这样实现的：
第一方面，本申请实施例提供了一种半导体结构的制备方法，该方法包括：
提供衬底，衬底包括多个有源区；
在多个有源区的上方形成多个位线接触掩膜结构，且每个位线接触掩膜结构至少覆盖一个有源区端点；
沿位线接触掩膜结构向下刻蚀，在有源区端点内形成节点接触孔，并在节点接触孔内填充半导体材料，以形成第一节点接触结构；
在多个有源区的上方形成多个位线结构，并在多个位线结构之间的空隙继续填充半导体材料，直至形成有第二节点接触结构，第一节点接触结构和第二节点接触结构共同构成节点接触结构。
在一些实施例中，所述在多个有源区的上方形成多个位线接触掩膜结构，包括：在多个有源区的上方依次堆叠形成功能结构层、掩膜层和图案层；在图案层中形成预设图案，且预设图案将图案层分为多个柱状结构；将预设图案通过掩膜层转移至功能结构层，并去除图案层和掩膜层，得到多个呈现柱状结构的位线接触掩膜结构。
在一些实施例中，该图案层至少包括光刻胶层。
在一些实施例中，该掩膜层包括氮氧化硅层和旋涂硬掩膜层。
在一些实施例中，该功能结构层包括介质层、导电层和阻挡层。
在一些实施例中，该介质层包括氧化硅，该导电层包括多晶硅，该阻挡层包括氮化硅。
在一些实施例中，预设图案包括第一图形阵列和第二图形阵列，且第一图形阵列和第二图形阵列各自包括多个椭圆形状，且第一图形阵列中的多个椭圆形状和第二图形阵列中的多个椭圆形状呈现交叉分布。
在一些实施例中，所述沿多个位线接触掩膜结构向下刻蚀，在有源区端点内形成节点接触孔，包括：在多个有源区的上方形成填充层，且填充层包裹多个位线接触掩膜结构；刻蚀多个位线接触掩膜结构，在填充层中形成多个柱状孔洞；沿着柱状孔洞继续刻蚀多个位线接触掩膜结构各自覆盖的有源区端点，并在有源区端点内形成节点接触孔；其中，柱状孔洞与节点接触孔连通。
在一些实施例中，所述在节点接触孔内填充半导体材料，以形成第一节点接触结构，包括：通过多个柱状孔洞向节点接触孔中填充半导体材料，直至半导体材料封闭多个柱状孔洞；对多个柱状孔洞中的半导体材料进行刻蚀，保留节点接触孔中的半导体材料，以形成第一节点接触结构。
在一些实施例中，所述在多个有源区的上方形成多个位线结构，包括：在多个柱状孔洞中填充掩膜材料，直至掩膜材料封闭多个柱状孔洞；除去填充层，得到多个新位线接触掩膜结构；基于多个新位线接触掩膜结构，在多个有源区的上方形成多个位线结构。
在一些实施例中，所述多个位线结构的表面设置有一连续的覆盖层；在多个位线结构的空隙继续填充半导体材料，包括：对多个位线结构的空隙底部处的覆盖层进行刻蚀，暴露第一节点接触结构的表面；在多个位线结构的空隙继续填充半导体材料，以使得多个位线结构的空隙中的半导体材料形成第二节点接触结构。
在一些实施例中，多个有源区之间还存在浅槽隔离结构；
相应地，该方法还包括：在对多个位线结构的空隙底部处的覆盖层进行刻蚀的过程中，刻蚀部分浅槽隔离结构和部分第一节点接触结构，以增加第二节点接触结构与第一节点接触结构的接触面积。
在一些实施例中，该半导体材料为多晶硅，该掩膜材料包括氮氧化硅，该填充层的材料包括氧化硅。
第二方面，本申请实施例提供了一种半导体结构，半导体结构经由第一方面任一项所述的半导体结构的制备方法得到。
第三方面，本申请实施例提供了一种半导体存储器，该半导体存储器包括如第二方面的半导体结构。
本申请实施例提供了一种半导体结构的制备方法、半导体结构和半导体存储器，该方法包括：提供衬底，所述衬底包括多个有源区；在所述多个有源区的上方形成多个位线接触掩膜结构，且每个位线接触掩膜结构至少覆盖一个有源区端点；沿所述位线接触掩膜结构向下刻蚀，在所述有源区端点内形成节点接触孔，并在所述节点接触孔内填充半导体材料，以形成第一节点接触结构；在所述多个有源区的上方形成多个位线结构，并在所述多个位线结构之间的空隙继续填充所述半导体材料，直至形成有第二节点接触结构，所述第一节点接触结构和所述第二节点接触结构共同构成节点接触结构。这样，在形成位线接触掩膜结构之后提前形成节点接触孔，并对节点接触孔进行填充形成第一节点接触结构，后续无需侧吃加深节点接触孔，能够改善节点接触结构容易产生填充缝隙的问题，提高半导体的电学性能。
附图说明
图1A为相关技术提供的一种节点接触结构的制备过程示意图一；
图1B为相关技术提供的一种节点接触结构的制备过程示意图二；
图1C为相关技术提供的一种节点接触结构的制备过程示意图三；
图1D为相关技术提供的一种节点接触结构的制备过程示意图四；
图2为相关技术提供的一种节点接触孔的结构示意图；
图3A为相关技术提供的一种多晶硅的填充过程示意图一；
图3B为相关技术提供的一种多晶硅的填充过程示意图二；
图3C为相关技术提供的一种多晶硅的填充过程示意图三；
图4为本申请实施例提供的一种半导体结构的制备方法的流程示意图；
图5A为本申请实施例提供的一种第一节点接触结构的制备过程示意图一；
图5B为本申请实施例提供的一种第一节点接触结构的制备过程示意图二；
图5C为本申请实施例提供的一种第一节点接触结构的制备过程示意图三；
图5D为本申请实施例提供的一种第一节点接触结构的制备过程示意图四；
图5E为本申请实施例提供的一种第一节点接触结构的制备过程示意图五；
图5F为本申请实施例提供的一种第一节点接触结构的制备过程示意图六；
图5G为本申请实施例提供的一种第一节点接触结构的制备过程示意图七；
图5H为本申请实施例提供的一种第一节点接触结构的制备过程示意图八；
图5I为本申请实施例提供的一种第一节点接触结构的制备过程示意图九；
图5J为本申请实施例提供的一种第一节点接触结构的制备过程示意图十；
图5K为本申请实施例提供的一种第一节点接触结构的制备过程示意图十一；
图6A为本申请实施例提供的一种第二节点接触结构的制备过程示意图一；
图6B为本申请实施例提供的一种第二节点接触结构的制备过程示意图二；
图6C为本申请实施例提供的一种第二节点接触结构的制备过程示意图三；
图7A为本申请实施例提供的一种位线接触掩膜结构的制备过程示意图一；
图7B为本申请实施例提供的一种位线接触掩膜结构的制备过程示意图二；
图7C为本申请实施例提供的一种位线接触掩膜结构的制备过程示意图三；
图8A为本申请实施例提供的一种位线接触掩膜结构的制备过程示意图四；
图8B为本申请实施例提供的一种位线接触掩膜结构的制备过程示意图五；
图9A为本申请实施例提供的一种位线接触掩膜结构的制备过程示意图六；
图9B为本申请实施例提供的一种位线接触掩膜结构的制备过程示意图七；
图9C为本申请实施例提供的一种位线接触掩膜结构的制备过程示意图八；
图10A为本申请实施例提供的一种位线接触掩膜结构的制备过程示意图九；
图10B为本申请实施例提供的一种位线接触掩膜结构的制备过程示意图十；
图10C为本申请实施例提供的一种位线接触掩膜结构的制备过程示意图十一；
图11A为本申请实施例提供的一种位线接触掩膜结构的制备过程示意图十二；
图11B为本申请实施例提供的一种位线接触掩膜结构的制备过程示意图十三；
图11C为本申请实施例提供的一种位线接触掩膜结构的制备过程示意图十四；
图12A为本申请实施例提供的一种位线接触掩膜结构的制备过程示意图十五；
图12B为本申请实施例提供的一种位线接触掩膜结构的制备过程示意图十六；
图13A为本申请实施例提供的一种位线接触掩膜结构的制备过程示意图十七；
图13B为本申请实施例提供的一种位线接触掩膜结构的制备过程示意图十八；
图14A为本申请实施例提供的一种位线接触掩膜结构的制备过程示意图十九；
图14B为本申请实施例提供的一种位线接触掩膜结构的制备过程示意图二十；
图15为本申请实施例提供的一种半导体存储器的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅仅用于解释相关申请，而非对该申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关申请相关的部分。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。
在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。
需要指出，本申请实施例所涉及的术语“第一\第二\第三”仅是用于区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。
应理解，为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合附图对本申请的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本申请各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
以下为本申请实施例中一些英文名词及英文缩写的含义。
NC(Node Contact)：节点接触
BLC(Bit Line Contact)：位线接触
BLC Mask：位线接触掩膜
BL(Bit Line)：位线
Oxide：在本申请实施例中表示对硅进行氧化，即氧化硅
PR(Photo Resist)：光刻胶
SOH(Spin on Hardmask)：旋涂硬掩膜
DRAM(Dynamic Random Access Memory)：动态随机存取存储器
SRAM(Static Random Access Memory)：静态随机存取存储器
NAND：计算机闪存设备
应理解，在半导体制备的过程中，经常涉及到NC结构的制备。参见图1A～1D，其示出了相关技术提供的一种节点接触结构的制备过程示意图。节点接触结构的制备过程包括：
(1)形成位线结构：如图1A所示，在包括有源区110和浅槽隔离结构120的衬底(图中未示出)上，形成多个位线结构200；
(2)形成覆盖层，如图1B所示，在每个位线结构200外侧依次形成氮化硅层、氧化硅层和氮化硅层，从而形成覆盖层201；
(3)形成节点接触孔(Storage Node Contact Hole，NC孔)，如图1C所示，继续形成一些氧化硅结构，从而将多个位线结构200隔离出多个空隙，空隙的底部即为节点接触孔301。参见图2，其示出了相关技术提供的一种节点接触孔301的结构示意图。特别地，图2为图1C中沿A-A’方向的平行于衬底上表面的剖面示意图。如图2所示，方框示出了每个节点接触孔301。
(4)填充多晶硅(Poly)，如图1D所示，沿着节点接触孔301向有源区110进行侧吃以及向浅槽隔离结构120进行吃深，然后向节点接触孔301内填充Poly，从而形成节点接触结构300。
具体地，在从图1C至图1D的过程中，请参见图3A～3C，其示出了相关技术提供的一种多晶硅的填充过程示意图。特别地，图3A为图1C中沿B-B’方向的垂直于衬底上表面的剖面示意图。如图3A所示，在初步得到节点接触孔301(如图3A中的虚线圈)后，需要继续向下刻蚀掉部分有源区110和浅槽隔离结构120，得到加深后的节点接触孔301(如图3B中的虚线圈)；然后，向图3B中的节点接触孔301内填充多晶硅，得到节点接触结构300，具体如图3C所示。在这里，图3C示出的结构与图1D示出的结构为同一结构。
如图3C或者图1D所示，在制备节点接触孔301后，需要进一步侧吃以及吃深节点接触孔301，从而整体容纳多晶硅的孔洞较为狭长，因此填充多晶硅的过程中容易产生缝隙，如图3C中的虚线圈示意，影响半导体的电学性能。
基于此，本申请实施例提供了一种浅槽隔离结构的制备方法，提供衬底，衬底包括多个有源区；在多个有源区的上方形成多个位线接触掩膜结构，且每个位线接触掩膜结构至少覆盖一个有源区端点；沿位线接触掩膜结构向下刻蚀，在有源区端点内形成节点接触孔，并在节点接触孔内填充半导体材料，以形成第一节点接触结构；在多个有源区的上方形成多个位线结构，并在多个位线结构之间的空隙继续填充半导体材料，直至形成有第二节点接触结构，第一节点接触结构和第二节点接触结构共同构成节点接触结构。这样，在形成位线接触掩膜结构之后提前形成节点接触孔，并对节点接触孔进行填充形成第一节点接触结构，后续无需侧吃加深节点接触孔，能够改善节点接触结构容易产生填充缝隙的问题，提高半导体的电学性能。
下面将结合附图对本申请各实施例进行详细说明。
在本申请的一实施例中，参见图4，其示出了本申请实施例提供的一种半导体结构的制备方法的流程示意图。如图4所示，该方法可以包括：
S101：提供衬底，衬底包括多个有源区。
S102：在多个有源区的上方形成多个位线接触掩膜结构，且每个位线接触掩膜结构至少覆盖一个有源区端点。
需要说明的是，本申请实施例提供了一种半导体结构的制备方法，具体为NC结构的制备方法，该半导体结构可以应用于半导体存储器，例如DRAM、SRAM、NAND等。
针对包括多个有源区的衬底，形成多个位线接触掩膜结构，且每个位线接触掩膜结构至少覆盖一个有源区端点。在这里，位线接触掩膜结构后续用于形成位线结构。
在一些实施例中，位线接触掩膜结构可以为圆柱。
在一些实施例中，所述在多个有源区的上方形成多个位线接触掩膜结构，可以包括：
在多个有源区的上方依次堆叠形成功能结构层、掩膜层和图案层；
在图案层中形成预设图案，且预设图案将图案层分为多个柱状结构；
将预设图案通过掩膜层转移至功能结构层，并去除图案层和掩膜层，得到多个呈现柱状结构的位线接触掩膜结构。
需要说明的是，在有源区的上方依次形成功能结构层、掩膜层和图案层；然后在图案层形成预设图案，之后将预设图案通过掩膜层转移至功能结构层，最后移除图案层和掩膜层，就可以得到位线接触掩膜结构。在这里，功能结构层、掩膜层和图案层的形成方法可参见相关技术，本申请实施例不做赘述。
在一些实施例中，图案层可以包括光刻胶层。
在一些实施例中，掩膜层可以氮氧化硅层和旋涂硬掩膜层
在一些实施例中，功能结构层可以介质层、导电层和阻挡层。
在一些实施例中，介质层可以氧化硅SiO2，导电层可以包括多晶硅Poly，阻挡层可以包括氮化硅SiN。
在一种具体的实施例中，参见图5A～5K，其示出了本申请实施例提供的一种第一节点接触结构的制备过程示意图。具体地，第一节点接触结构的制备可以分为几个阶段：(1)位线接触掩膜结构的制备；(2)节点接触孔的制备(请参见后续说明)；(3)第一节点接触结构的填充(请参见后续说明)。
根据图5A～5C，位线接触掩膜结构的制备过程包括：
(1)提供一衬底100，衬底100中存在多个有源区110和用于隔离有源区的浅槽隔离结构120，在有源区110的上方依次存在功能结构层101、掩膜层102和图案层(图中未示出)。特别的，半导体结构还包括制备完成的字线结构400，由于字线结构400与本申请实施例提供的制备流程无关，因此仅示意出位置，不作展开描述。
(2)在图案层形成预设图案，并将预设图案向下转移至掩膜层102。如图5A所示，掩膜层102中已经存在由图案层转移而来的预设图案，具体体现为掩膜层102已被刻蚀为多个掩膜柱。
(3)以掩膜柱为掩膜向下刻蚀功能结构层101，然后去除掩膜层102，从而在功能结构层101得到了位线接触掩膜结构103，具体如图5B和5C所示。在这里，图5C为图5B中沿C-C’方向的平行于衬底上表面的剖面示意图。如图5C所示，每个位线接触掩膜结构103覆盖1～2个有源区端点(即有源区110的端点)。在这里，功能结构层101自下而上依次包括：阻挡层、导电层和阻挡层介质层。
需要说明的是，在一些实施例中，预设图案包括第一图形阵列和第二图形阵列，且所述第一图形阵列和所述第二图形阵列各自包括多个椭圆形状，且所述第一图形阵列中的多个椭圆形状和所述第二图形阵列中的多个椭圆形状呈现交叉分布。
如图5C所示，所有奇数行的位线接触掩膜结构103由第一图形阵列制备得到，所有偶数行的位线接触掩膜结构103由第二图形阵列制备得到，如图5C所示，奇数行的位线接触掩膜结构103和偶数行的位线接触掩膜结构103呈现交叉分布。
另外，位线接触掩膜结构103的截面也可以为其他形状，例如圆形。
这样，通过前述步骤，得到了位于有源区110上方的位线接触掩膜结构103。
S103：沿位线接触掩膜结构向下刻蚀，在有源区端点内形成节点接触孔，并在节点接触孔内填充半导体材料，以形成第一节点接触结构。
需要说明的是，沿位线接触掩膜结构向下刻蚀的含义为：刻蚀位线接触掩膜结构以及位线接触掩膜结构下方覆盖的有源区端点，从而在有源区端点内形成节点接触孔(即NC孔)，然后向节点接触孔内填充半导体材料，得到第一节点接触结构。此时，节点接触孔位于较为底部的位置，所以在填充半导体材料时不容易产生缝隙。
在一些实施例中，半导体材料为多晶硅(Poly)。
在一种具体的实施例中，所述沿多个位线接触掩膜结构向下刻蚀，在有源区端点内形成节点接触孔，可以包括：
在多个有源区的上方形成填充层，且填充层包裹多个位线接触掩膜结构；
刻蚀多个位线接触掩膜结构，在填充层中形成多个柱状孔洞；
沿着柱状孔洞继续刻蚀多个位线接触掩膜结构各自覆盖的有源区端点，并在有源区端点内形成节点接触孔。
需要说明的是，在有源区的上方形成多个位线接触掩膜结构后，在位线接触掩膜结构周围形成填充层，然后刻蚀位线接触掩膜结构，从而得到具有多个柱状孔洞的填充层，沿着柱状孔洞继续刻蚀多个位线接触掩膜结构各自覆盖的有源区端点，此时被刻蚀掉的有源区端点就形成了节点接触孔。
在一种具体的实施例中，请参见根据图5D～5F，节点接触孔的制备过程包括：
(1)在多个位线接触掩膜结构103周围形成填充层104，且填充层的顶部与多个位线接触掩膜结构103尽可能的平齐，具体如图5D所示。
(2)去除多个位线接触掩膜结构103，在原位线接触掩膜结构的位置形成多个柱状孔洞，继续加深多个柱状孔洞，直至在有源区端点(即有源区110的端点)内形成节点接触孔301，具体如图5E和5F所示。在这里，图5E中虚线圈指示柱状孔洞，且柱状孔洞与节点接触孔301连通。
在这里，图5F为图5E中沿D-D’方向的平行于衬底上表面的剖面示意图。在图5F中，每个节点接触孔301中的有源区端点都被向下刻蚀了一些，从而形成节点接触孔301。这样，在位线结构形成之前就制备了节点接触孔，以便先填充部分Poly，无需节点接触孔的吃深步骤，避免整体填充过程中造成的缝隙。
在另一种具体的实施例中，请参见根据图5G～5H，第一节点接触结构的填充过程包括：
(1)在得到节点接触孔301之后，向图5E中的多个柱状空洞中填充半导体材料(Poly)，直至Poly将多个柱状孔洞封闭，具体如图5G所示。
(2)刻蚀柱状孔洞内的Poly，仅保留节点接触孔301内的Poly，此时节点接触孔内的Poly也就构成了第一节点接触结构302。另外，填充层104中再次形成多个柱状孔洞，具体如图5H中的虚线圈所示。
特别地，在向柱状孔洞中填充Poly时，节点接触孔301处于柱状孔洞的最下方，有可能在柱状孔洞的中间段产生缝隙，但是柱状孔洞内的多晶硅均是要被刻蚀掉的，所以这个过程中的缝隙并不会对半导体性能产生影响。
这样，在制备位线接触掩膜结构之后且位线结构之前，在有源区端点处形成节点接触孔，且填充半导体材料以形成第一节点接触结构。
S104：在多个有源区的上方形成多个位线结构，并在多个位线结构之间的空隙继续填充半导体材料，直至形成有第二节点接触结构，第一节点接触结构和第二节点接触结构共同构成节点接触结构。
需要说明的是，在形成第一节点接触结构后，继续在多个有源区的上方形成多个位线结构，并在多个位线结构之间的空隙继续形成第二节点接触结构，从而得到完整的节点接触结构。在这里，位线结构的具体形成过程参见相关技术，本申请不作赘述。
如前述内容，在相关技术中，需要在制备出位线结构后，形成NC孔，并在NC孔内填充Poly以形成NC结构，但是在填充Poly的过程中很容易产生缝隙，影响电学性能。在本申请实施例中，在制备出位线接触掩膜结构之后且位线结构之前，进行NC孔的形成，实现了NC孔的提前制备，同时可以提前填充多晶硅以形成第一节点接触结构。一方面，将节点接触结构通过两个阶段进行制备，分两次分别填充多晶硅，每次多晶硅填充的孔洞深度均不大，避免了填充缝隙的产生，提高电学性能；另一方面，通过提前制备NC孔，避免了吃深NC孔的步骤(该步骤是由于先形成位线结构，后形成NC孔导致的)，从而进一步避免填充缝隙的产生，提高电学性能。
在一些实施例中，所述在多个有源区的上方形成多个位线结构，可以包括：
在多个柱状孔洞中填充掩膜材料，直至掩膜材料封闭多个柱状孔洞；
除去填充层，得到多个新位线接触掩膜结构；
基于多个新位线接触掩膜结构，在多个有源区的上方形成多个位线结构。
需要说明的是，利用掩膜材料封闭填充层的柱状孔洞，然后除去填充层，从而再次获得新位线接触掩膜结构，以便后续在多个有源区的上方形成多个位线结构。
在一种具体的实施例中，请参见根据图5I～5K，新位线接触掩膜结构的制备过程包括：
(1)针对图5H中的多个柱状孔洞，继续向其中填充掩膜材料，直至掩膜材料封闭多个柱状孔洞，具体如图5I所示。
(2)将填充层104进行刻蚀，此时得到由掩膜材料所形成的多个柱状结构，即新位线接触掩膜结构103'，具体如图5J和图5K所示。
特别地，图5K为图5J中未画出部分浅槽隔离结构120得到的，以便更好的展示新位线接触掩膜结构103'和第一节点接触结构302。在这里，图5J和图5K中所示的新位线接触掩膜结构103'与图5B中所示的位线接触掩膜结构103的位置和功能均相同，但是在图5K中，有源区端点处已经形成第一节点接触结构302，这样后续可以在第一节点接触结构302的基础上继续形成第二节点接触结构303，从而构成完整的节点接触结构300。
也就是说，在相关技术中，由于在形成位线接触掩膜结构后，会继续形成位线结构，并向下回刻有源区端点形成节点接触孔，而且需要进一步回刻有源区和浅槽隔离结构以吃深节点接触孔，导致在填充多晶硅时很容易造成缝隙，进而影响半导体的电学性能。在本申请实施例，节点接触孔提前完成，且提前进行部分Poly填充，无需在形成位线结构之后回刻有源区端点，从而避免填充过程中产生缝隙。
在一些实施例中，所述多个位线结构的表面设置有一连续的覆盖层；所述在所述多个位线结构的空隙继续填充所述半导体材料，可以包括：
对多个位线结构的空隙底部处的覆盖层进行刻蚀，暴露第一节点接触结构的表面；
在多个位线结构的空隙继续填充半导体材料，以使得多个位线结构的空隙中的半导体材料形成第二节点接触结构。
需要说明的是，参见图6A～6C，其示出了本申请实施例提供的第二节点接触结构的制备过程示意图。
如图6A所示，在所述多个有源区的上方形成多个位线结构200，多个位线结构200的表面存在一连续的覆盖层201，第一节点接触结构302被覆盖层201完全覆盖，并没有暴露出来。因此，继续参见图6B，需要刻蚀掉不同位线结构200之间空隙底部的部分覆盖层201，以暴露第一节点接触结构302。最后，参见图6C，这时候向多个位线结构200之间的空隙中填充多晶硅，从而在第一节点接触结构302的上方形成第二节点接触结构303，且第一节点接触结构302和第二节点接触结构303是接触的，从而构成整体的节点接触结构300。在这里，如图6C中，在第一节点接触结构302和第二节点接触结构303的接触位置画出了边缘线，此处的边缘线仅为了更好的看出第一节点接触结构和第二节点接触结构，并不代表真实存在。
这样，与相关技术相比，本申请实施例提供的NC制备方法，能够提前制备NC孔，且不存在加深NC孔的部分，避免了后续填充侧壁孔洞不充分残余气泡的弊端。
在一些实施例中，所述多个有源区之间还存在浅槽隔离结构，该方法还可以包括：
在对多个位线结构的空隙底部处的覆盖层进行刻蚀的过程中，刻蚀部分浅槽隔离结构和部分第一节点接触结构，以增加第二节点接触结构与第一节点接触结构的接触面积。
特别地，为了增加第一节点接触结构和第二节点接触结构的接触面积，参见图6B，在对多个位线结构200的之间的空隙底部处的覆盖层201进行刻蚀的过程中，刻蚀部分浅槽隔离结构120和部分第一节点接触结构302。
在一些实施例中，半导体材料可以包括多晶硅Poly，掩膜材料可以包括氮氧化硅SiON，所述填充层的材料可以包括氧化硅SiO2。
综上所述，在本申请实施例中，在形成位线接触掩膜结构之后，即可利用位线接触掩膜结构制备节点接触孔，并进行第一次Poly填充得到第一节点接触结构；然后，重新形成位线接触掩膜结构，然后形成位线结构，并在位线结构之间继续形成第二节点接触结构。这样，通过提前制备节点接触孔，可以将Poly分两次填充，并且不需要吃深节点接触孔的步骤，能够避免在填充Poly的过程中产生缝隙，进而提高电学性能。
本申请实施例提供了一种浅槽隔离结构的制备方法，提供衬底，衬底包括多个有源区；在多个有源区的上方形成多个位线接触掩膜结构，且每个位线接触掩膜结构至少覆盖一个有源区端点；沿位线接触掩膜结构向下刻蚀，在有源区端点内形成节点接触孔，并在节点接触孔内填充半导体材料，以形成第一节点接触结构；在多个有源区的上方形成多个位线结构，并在多个位线结构之间的空隙继续填充半导体材料，直至形成有第二节点接触结构，第一节点接触结构和第二节点接触结构共同构成节点接触结构。这样，在形成位线接触掩膜结构之后提前形成节点接触孔，并对节点接触孔进行填充，后续无需侧吃加深节点接触孔，能够改善节点接触结构容易产生填充缝隙的问题，提高半导体的电学性能。
在本申请的另一实施例中，请参见图7A～图14，其示出了本申请实施例提供的一种位线接触掩膜结构103的制备过程示意图。在图7A～图14中，正视示意图均是指俯视示意图中沿X-X’方向的剖面示意图，侧视示意图均是指俯视示意图中沿Y-Y’方向的剖面示意图。
在本申请实施例中，提供一衬底100，该衬底100包括多个有源区110和设置在不同有源区110之间的浅槽隔离结构120，多个有源区110上方依次堆叠有功能结构层101、第一掩膜层1021、第二掩膜层1022和第三掩膜层1023。
其中，功能结构层101由下而上依次包括SiN层(即阻挡层)、Poly层(即导电层)和Oxide层(即介质层)，第一掩膜层1021由下而上依次包括SOH层和SiON层，第二掩膜层1022由下而上依次包括SOH层和SiON层，第三掩膜层1023由下而上依次包括Oxide层、SOH层、SiON层和PR层。
第一阶段，BLC掩膜结构的制备。
第一步，BLC1图案制备：请参见图7A～7C，针对第三掩膜层1023，利用圆形掩膜在PR层形成多个圆形图案(相当于前述的第一图形阵列)，刻蚀这些圆形图案，在PR层形成多个柱状孔洞(如图7A中的虚线框所示)，从而形成BLC1图案。特别地，图7A为经过第一步后的半导体结构的俯视示意图，图7B为经过第一步后的半导体结构的正视示意图，图7C为经过第一步后的半导体结构的侧视示意图。
第二步，BLC1图案转移：请参见图8A和图8B，将BLC1图案向下转移到第三掩膜层1023中的Oxide层，即在第三掩膜层1023中的Oxide层形成多个柱状孔洞(如图8A中的虚线框)。特别地，图8A为经过第二步后的半导体结构的正视示意图，图8B为经过第二步后的半导体结构的侧视示意图。
第三步，BLC2图案制备：请参见图9A、9B和9C，利用圆形掩膜在PR层再次形成多个圆形图案(相当于前述的第二图形阵列)，刻蚀这些圆形图案，在PR层形成另外一些柱状孔洞，从而形成BLC2图案。在这里，BLC1图案中的圆形和BLC2图案中的圆形处于交错位置。特别地，图9A为经过第三步后的半导体结构的俯视示意图，图9B为经过第三步后的半导体结构的正视示意图，图9C为经过第三步后的半导体结构的侧视示意图。
第四步，BLC2图案转移：请参见图10A、10B和10C，将BLC2图案转移到第三掩膜层1023中的Oxide层，即在Oxide层形成另外一些柱状孔洞。此时，在Oxide层，存在由BLC1图案转移而来的多个柱状孔洞和由BLC2转移而来的多个柱状孔洞，共同构成了BLC图案(如图10B和10C中的虚线框所示)。特别地，图10A为经过第四步后的半导体结构的俯视示意图，图10B为经过第四步后的半导体结构的正视示意图，图10C为经过第四步后的半导体结构的侧视示意图。
第五步，BLC图案转移：将请参见图11A、11B和11C，BLC图案从第三掩膜层1023中的Oxide层向下转移至第二掩膜层1022中的SiON结构，此时在SiON层形成多个柱状孔洞，且该柱状孔洞贯穿SiON层下方的SiN层。特别地，图11A为经过第五步后的半导体结构的俯视示意图，图11B为经过第五步后的半导体结构的正视示意图，图11C为经过第五步后的半导体结构的侧视示意图。
第六步，反向图案制备一：如图12A和图12B所示，在第二掩膜层1022中的柱状孔洞中填充SiO2。特别地，图12A为经过第六步后的半导体结构的俯视示意图，图12B为经过第六步后的半导体结构的正视示意图。另外，也可以选择在柱状孔洞中填充光刻胶。
第七步：反向图案制备二：如图13A和图13B所示，在去除第二掩膜层1022中剩余的SiON层及SIN层，就形成了多个圆柱(相当于前一实施例中的图案层)，也可以称为反向转移图形。换句话说，将原来位于SiON层和SIN层中多个柱状孔洞转换成了多个圆柱。特别地，图13A为经过第七步后的半导体结构的俯视示意图，图13B为经过第七步后的半导体结构的正视示意图。
第八步：形成位线接触掩膜结构：如图14A和图14B所示，以多个圆柱为掩膜沿第一掩膜层1021向下刻蚀功能结构层101(图13B中的虚线位置)，然后去除第一掩膜层1021，从而得到多个由原功能结构层形成的多个圆柱，即为位线接触掩膜结构103。特别地，图14A为经过第八步后的半导体结构的俯视示意图，图14B为经过第八步后的半导体结构的正视示意图。
第二阶段，节点接触结构的制备。
如图5B所示，此时图5B描述了在形成BLC掩膜结构后的衬底100的立体示意图。换句话说，在忽略部分细节的情况下，图5B与图14表示同一状态的半导体结构。针对图5B，通过以下步骤形成第一节点接触结构。
第一步，形成填充层：如图5D所示，在有源区110上方沉积填充层104，填充层可以包括二氧化硅层，且填充层104完全包裹位线接触掩膜结构103。
第二步，形成节点接触孔：如图5E和5F所示，刻蚀位线接触掩膜结构103，在填充层104形成多个柱状孔洞，并以填充层104作为反向掩膜向下刻蚀，直至刻蚀掉部分有源区端点(即有源区110的端点)。这样，填充层104中形成多个柱状孔洞，且柱状孔洞深入到有源区110和浅槽隔离结构120；换句话说，有源区110端点存在部分刻蚀，且刻蚀后的有源区110端点就形成节点接触孔301。
第三步，形成第一节点接触结构：如图5G～5H所示，向填充层104的柱状孔洞中填充Poly，然后去除柱状孔洞中的Poly直至接触到衬底100中的SiN层(相当于有源区110顶端平面)，此时填充层104重新形成柱状孔洞，同时保留位于节点接触孔301的Poly，形成第一节点接触结构302。
第四步：重新形成新位线接触掩膜结构103'：如图5I～5J所示，在填充层104形成的柱状孔洞内重新填充SiON作为掩膜，然后刻蚀掉填充层104，此时重新得到了由SiON形成的多个圆柱，作为新位线接触掩膜结构103'。
第五步：形成位线结构：如图6A所示，利用新位线接触掩膜结构103'形成位线结构200，且位线结构200外侧包括一连续的覆盖层201。在这里，位线结构200和覆盖层201具体形成过程可参照相关技术。
第六步：形成第二节点接触结构一：如图6B所示，针对不同位线结构200之间的空隙底部，刻蚀掉部分覆盖层201、SiO2(部分浅槽隔离结构120)和Poly(部分第一节点接触结构302)，形成孔洞，并通过进一步刻蚀SiO2和Poly将该孔洞加大加深，从而增加残余的第一节点接触结构302所暴露出来的表面，以使得后续填充的Poly与第一节点接触结构302中的Poly具有更大的接触面。
第七步：形成第二节点接触结构二：如图6C所示，向不同位线结构之间的空隙填充Poly，得到第二节点接触结构303，且第二节点接触结构303与第一节点接触结构302共同构成节点接触结构300。
本申请实施例提供了一种浅槽隔离结构的制备方法，通过本申请实施例对前述实施例的进一步解释，可以看出，与相关技术中直接填充Poly的NC制备方法相比，本申请实施例提供的NC制备方法无需在形成节点接触孔后进一步侧吃有源区(即吃深节点接触孔)，从而避免了后续填充过程中侧壁孔洞不充分的弊端。如图3C所示，相关技术中的NC制备方法很容易在侧壁产生气泡，如图6C所示，本申请实施例中的NC制备方法无需对NC底部的侧壁进行刻蚀，从而改善气泡生成问题，并改善节点接触结构的电学性能。
在本申请的又一实施例中，提供了一种半导体结构，该半导体结构经由前述的半导体结构的制备方法得到。
由于半导体结构采用了前述的制备方法，在形成位线接触掩膜结构之后提前形成节点接触孔，并对节点接触孔进行填充，后续无需侧吃加深节点接触孔，能够改善节点接触结构容易产生填充缝隙的问题，提高半导体的电学性能。
在本申请的再一实施例中，参见图15，其示出了本申请实施例提供的一种半导体存储器50的结构示意图。如图15所示，该半导体存储器50包括前述的半导体结构。
对于半导体存储器50来说，由于其包括半导体结构，且半导体结构采用了前述的制备方法，在形成位线接触掩膜结构之后提前形成节点接触孔，并对节点接触孔进行填充，后续无需侧吃加深节点接触孔，能够改善节点接触结构容易产生填充缝隙的问题，提高半导体的电学性能。
以上，仅为本申请的较佳实施例而已，并非用于限定本申请的保护范围。
需要说明的是，在本申请中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。
本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。
本申请所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。
本申请所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (15)

1.一种半导体结构的制备方法，其特征在于，所述方法包括：
提供衬底，所述衬底包括多个有源区；
在所述多个有源区的上方形成多个位线接触掩膜结构，且每个位线接触掩膜结构至少覆盖一个有源区端点；
沿所述位线接触掩膜结构向下刻蚀，在所述有源区端点内形成节点接触孔，并在所述节点接触孔内填充半导体材料，以形成第一节点接触结构；
在所述多个有源区的上方形成多个位线结构，并在所述多个位线结构之间的空隙继续填充所述半导体材料，直至形成有第二节点接触结构，所述第一节点接触结构和所述第二节点接触结构共同构成节点接触结构。
2.根据权利要求1所述的制备方法，其特征在于，所述在所述多个有源区的上方形成多个位线接触掩膜结构，包括：
在所述多个有源区的上方依次堆叠形成功能结构层、掩膜层和图案层；
在所述图案层中形成预设图案，且所述预设图案将所述图案层分为多个柱状结构；
将所述预设图案通过所述掩膜层转移至所述功能结构层，并去除所述图案层和所述掩膜层，得到多个呈现柱状结构的位线接触掩膜结构。
3.根据权利要求2所述的制备方法，其特征在于，所述图案层至少包括光刻胶层。
4.根据权利要求2所述的制备方法，其特征在于，所述掩膜层包括氮氧化硅层和旋涂硬掩膜层。
5.根据权利要求2所述的制备方法，其特征在于，所述功能结构层包括介质层、导电层和阻挡层。
6.根据权利要求5所述的制备方法，其特征在于，所述介质层包括氧化硅，所述导电层包括多晶硅，所述阻挡层包括氮化硅。
7.根据权利要求2所述的制备方法，其特征在于，所述预设图案包括第一图形阵列和第二图形阵列，且所述第一图形阵列和所述第二图形阵列各自包括多个椭圆形状，且所述第一图形阵列中的多个椭圆形状和所述第二图形阵列中的多个椭圆形状呈现交叉分布。
8.根据权利要求1所述的制备方法，其特征在于，所述沿所述多个位线接触掩膜结构向下刻蚀，在所述有源区端点内形成节点接触孔，包括：
在所述多个有源区的上方形成填充层，且所述填充层包裹所述多个位线接触掩膜结构；
刻蚀所述多个位线接触掩膜结构，在所述填充层中形成多个柱状孔洞；
沿着所述柱状孔洞继续刻蚀所述多个位线接触掩膜结构各自覆盖的有源区端点，并在所述有源区端点内形成所述节点接触孔；其中，所述柱状孔洞与所述节点接触孔连通。
9.根据权利要求8所述的制备方法，其特征在于，所述在所述节点接触孔内填充半导体材料，以形成第一节点接触结构，包括：
通过所述多个柱状孔洞向所述节点接触孔中填充所述半导体材料，直至所述半导体材料封闭所述多个柱状孔洞；
对所述多个柱状孔洞中的所述半导体材料进行刻蚀，保留所述节点接触孔中的所述半导体材料，以形成所述第一节点接触结构。
10.根据权利要求9所述的制备方法，其特征在于，所述在所述多个有源区的上方形成多个位线结构，包括：
在所述多个柱状孔洞中填充掩膜材料，直至所述掩膜材料封闭所述多个柱状孔洞；
除去所述填充层，得到多个新位线接触掩膜结构；
基于所述多个新位线接触掩膜结构，在所述多个有源区的上方形成所述多个位线结构。
11.根据权利要求10所述的制备方法，其特征在于，所述多个位线结构的表面设置有一连续的覆盖层；所述在所述多个位线结构的空隙继续填充所述半导体材料，包括：
对所述多个位线结构的空隙底部处的所述覆盖层进行刻蚀，暴露所述第一节点接触结构的表面；
在所述多个位线结构的空隙继续填充所述半导体材料，以使得所述多个位线结构的空隙中的半导体材料形成所述第二节点接触结构。
12.根据权利要求11所述的制备方法，其特征在于，所述多个有源区之间还存在浅槽隔离结构，所述方法还包括：
在对所述多个位线结构的空隙底部处的覆盖层进行刻蚀的过程中，刻蚀部分所述浅槽隔离结构和部分所述第一节点接触结构，以增加所述第二节点接触结构与所述第一节点接触结构的接触面积。
13.根据权利要求12所述的制备方法，其特征在于，
所述半导体材料包括多晶硅，所述掩膜材料包括氮氧化硅，所述填充层的材料包括氧化硅。
14.一种半导体结构，其特征在于，所述半导体结构经由权利要求1-13任一项所述的半导体结构的制备方法得到。
15.一种半导体存储器，其特征在于，所述半导体存储器包括如权利要求14所述的半导体结构。
CN202111301855.4A 2021-11-04 2021-11-04 一种半导体结构的制备方法、半导体结构和半导体存储器 Pending CN116072603A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111301855.4A CN116072603A (zh) 2021-11-04 2021-11-04 一种半导体结构的制备方法、半导体结构和半导体存储器
PCT/CN2022/071111 WO2023077669A1 (zh) 2021-11-04 2022-01-10 一种半导体结构的制备方法、半导体结构和半导体存储器
US18/150,306 US20230157008A1 (en) 2021-11-04 2023-01-05 Method for manufacturing semiconductor structure, semiconductor structure, and semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111301855.4A CN116072603A (zh) 2021-11-04 2021-11-04 一种半导体结构的制备方法、半导体结构和半导体存储器

Publications (1)

Publication Number Publication Date
CN116072603A true CN116072603A (zh) 2023-05-05

Family

ID=86180843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111301855.4A Pending CN116072603A (zh) 2021-11-04 2021-11-04 一种半导体结构的制备方法、半导体结构和半导体存储器

Country Status (3)

Country Link
US (1) US20230157008A1 (zh)
CN (1) CN116072603A (zh)
WO (1) WO2023077669A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102335280B1 (ko) * 2015-10-02 2021-12-03 삼성전자주식회사 커패시터를 갖는 반도체 장치 및 이의 제조 방법
CN108666263B (zh) * 2018-04-13 2020-06-16 上海华力集成电路制造有限公司 接触孔的制造方法
CN112992792B (zh) * 2021-02-09 2022-06-24 长鑫存储技术有限公司 半导体结构的制造方法及半导体结构
CN113314469B (zh) * 2021-05-27 2022-03-18 长鑫存储技术有限公司 位线接触结构及其形成方法、半导体结构和半导体器件
CN113506776B (zh) * 2021-07-12 2023-09-26 长鑫存储技术有限公司 半导体结构的制作方法

Also Published As

Publication number Publication date
US20230157008A1 (en) 2023-05-18
WO2023077669A1 (zh) 2023-05-11

Similar Documents

Publication Publication Date Title
CN110634869B (zh) 存储器阵列及其制造方法
US10475804B1 (en) Three-dimensional memory device containing multilevel drain select gate isolation and methods of making the same
TWI469323B (zh) 垂直通道電晶體陣列及其製造方法
US20200006358A1 (en) Three-dimensional memory device containing multilevel drain select gate isolation and methods of making the same
TWI471981B (zh) 製作具有埋入式位元線與埋入式字元線的記憶體裝置之方法
US8120103B2 (en) Semiconductor device with vertical gate and method for fabricating the same
US20150017779A1 (en) Semiconductor device having stacked storage nodes of capacitors in cell region separated from peripheral region
KR101790075B1 (ko) 매립된 워드라인을 가지는 반도체 장치
JP7194813B2 (ja) 三次元メモリデバイス、三次元メモリデバイスを作製するための方法及びメモリセルストリング
US11678479B2 (en) Method of fabricating semiconductor device having void in bit line contact plug
US20230180465A1 (en) Semiconductor structure and method for manufacturing same
US20220328494A1 (en) Memory forming method and memory
CN114582808A (zh) 半导体结构的制作方法及半导体结构
CN110718501B (zh) 间隙填充方法以及使用该方法制造半导体器件的方法
US9362421B2 (en) Semiconductor device including a support structure
US10886366B2 (en) Semiconductor structures for peripheral circuitry having hydrogen diffusion barriers and method of making the same
KR20210057249A (ko) 반도체 소자 및 그의 제조 방법
WO2022236980A1 (zh) 存储器的制作方法
CN116072603A (zh) 一种半导体结构的制备方法、半导体结构和半导体存储器
TWI781559B (zh) 半導體裝置
CN113594098B (zh) 半导体器件及其制备方法
WO2023092827A1 (zh) 半导体结构及其制作方法
WO2024000912A1 (zh) 掩膜结构的制备方法、以及半导体器件的制备方法
US20230420370A1 (en) Three-dimensional memory device including capped molybdenum word lines and method of making the same
US20230056584A1 (en) Manufacturing method of semiconductor structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination