CN115084044A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN115084044A
CN115084044A CN202210720294.XA CN202210720294A CN115084044A CN 115084044 A CN115084044 A CN 115084044A CN 202210720294 A CN202210720294 A CN 202210720294A CN 115084044 A CN115084044 A CN 115084044A
Authority
CN
China
Prior art keywords
forming
layer
semiconductor structure
substrate
etching process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210720294.XA
Other languages
English (en)
Inventor
陈童庆
袁洋
朱作华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202210720294.XA priority Critical patent/CN115084044A/zh
Publication of CN115084044A publication Critical patent/CN115084044A/zh
Priority to US18/135,558 priority patent/US20230420262A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

一种半导体结构及其形成方法，其中方法包括：提供衬底；在衬底上形成掩膜层，掩膜层暴露出部分衬底表面；以掩膜层为掩膜，采用等离子刻蚀工艺刻蚀衬底，在衬底内形成沟槽以及位于沟槽之间的有源区，等离子刻蚀工艺包括：进行第一刻蚀工艺，形成衬底内的初始沟槽以及位于初始沟槽之间的初始有源区，初始有源区顶部和侧壁之间构成角部区；在第一刻蚀工艺之后进行第二刻蚀工艺，向刻蚀腔内通入反应气体，使初始沟槽暴露出的角部区表面形成第一保护层；在第二刻蚀工艺之后进行第三刻蚀工艺，继续刻蚀初始沟槽底部的衬底，形成有源区和沟槽；在沟槽内形成绝缘层，有利于保护有源区的角部区，提高有源区尺寸的稳定性。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着集成电路的发展，传统的局部氧化隔离(Local Oxidation on Silixon，简称LOCOS)技术已经不能适应特征尺寸持续缩小的需求，成为影响器件性能的制约因素。浅沟槽隔离技术(Shallow Trench Isolation)取代了局部氧化隔离技术，用于集成电路隔离工艺中。浅沟槽隔离技术可以在全平坦的条件下消除局部氧化隔离技术的“鸟嘴”缺陷，绝缘层可以更厚，可以减少电极间的漏电流和承受更大的击穿电压。
浅沟槽隔离工艺中，首先利用干法刻蚀工艺在隔离区刻蚀出较浅的沟槽，利用高密度等离子体(High Density Plasma，简称HDP)工艺在沟槽中填充氧化物，而后使用机械化学研磨工艺除去多余的氧化层，从而在硅片上形成沟槽氧化物隔离的目的。
然而，现有浅沟槽隔离技术有待进一步改善。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的性能。为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：衬底，所述衬底包括若干沟槽和位于所述若干沟槽之间的有源区，所述有源区顶部和侧壁之间构成角部区；位于所述沟槽暴露出的所述角部区表面的第一保护层；位于所述沟槽内的绝缘层。
可选的，所述第一保护层的材料包括氧化硅。
相应地，本发明技术方案还提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成掩膜层，所述掩膜层暴露出部分所述衬底表面；以所述掩膜层为掩膜，采用等离子刻蚀工艺刻蚀所述衬底，在所述衬底内形成沟槽以及位于沟槽之间的有源区，所述等离子刻蚀工艺包括：进行第一刻蚀工艺，形成所述衬底内的初始沟槽以及位于所述初始沟槽之间的初始有源区，所述初始有源区顶部和侧壁之间构成角部区；在所述第一刻蚀工艺之后进行第二刻蚀工艺，向刻蚀腔内通入反应气体，使所述初始沟槽暴露出的所述角部区表面形成第一保护层；在所述第二刻蚀工艺之后进行第三刻蚀工艺，继续刻蚀所述初始沟槽底部的所述衬底，形成所述有源区和所述沟槽；在所述沟槽内形成绝缘层。
可选的，所述第一保护层的材料包括氧化硅。
可选的，所述第二刻蚀工艺的工艺参数包括：所述反应气体包括氧气，氧气的浓度大于或等于100sccm，射频功率大于或等于900W。
可选的，所述第二刻蚀工艺的工艺参数还包括：氧气的范围为100sccm至240sccm，射频功率范围为900W至1300W。
可选的，形成所述沟槽之后，且在形成所述绝缘层之前，还包括：在所述沟槽侧壁和底部表面形成第二保护层。
可选的，所述第二保护层的形成工艺包括原位水汽生成工艺。
可选的，所述第二保护层的厚度范围为
Figure BDA0003711043190000021
至
Figure BDA0003711043190000022
可选的，所述绝缘层还位于相邻的掩膜层之间。
可选的，所述绝缘层的形成方法包括：在所述沟槽内和所述掩膜层表面形成绝缘材料层；平坦化所述绝缘材料层，直到暴露出所述掩膜层表面。
可选的，所述绝缘材料层的形成工艺包括高密度等离子体沉积工艺。
可选的，所述方法还包括：在形成所述绝缘层之后，去除所述掩膜层，暴露出所述有源区顶部表面；在所述有源区表面形成栅氧层和位于所述栅氧层表面的栅极。
可选的，所述掩膜层包括第一掩膜层和位于所述第一掩膜层上的第二掩膜层。
可选的，所述第一掩膜层的材料包括氧化硅；所述第二掩膜层的材料包括氮化硅。
可选的，所述第一刻蚀工艺的工艺参数包括：刻蚀气体包括HBr、CH2F2和CF4中的一者或多者的结合，气体流量范围15sccm至100sccm，刻蚀功率范围350W至1500W。
可选的，所述第三刻蚀工艺的工艺参数包括：HBr、SF6、CH2F2和CH3F中的一者或多者的结合，气体流量范围为20sccm至400sccm。
可选的，所述初始沟槽的深度范围为
Figure BDA0003711043190000031
至
Figure BDA0003711043190000032
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，在采用等离子刻蚀工艺刻蚀所述衬底，在所述衬底内形成沟槽的过程中，采用第一刻蚀工艺形成初始沟槽，所述初始有源区顶部和侧壁之间构成角部区，之后的第二刻蚀工艺中，向刻蚀腔内通入反应气体，使所述初始沟槽、所述掩膜层暴露出的所述角部区表面形成第一保护层，所述第一保护层可以保护所述角部区，减少后续形成沟槽的刻蚀过程中对角部区的进一步刻蚀，有利于提高有源区尺寸的稳定性；另外，所述第一保护层在形成沟槽的刻蚀初期形成，相对于完成沟槽之后，通过消耗有源区而形成保护层的方式，对有源区顶部尺寸的影响较小，有利于提高器件性能的稳定性。
进一步，形成所述沟槽之后，且在形成所述绝缘层之前，还在所述沟槽侧壁和底部表面形成第二保护层；所述第二保护层的形成工艺包括原位水汽生成工艺。由于有源区的角部区已受有第一保护层保护，而且角部区是绝缘层形成过程中受等离子体刻蚀影响最大的区域，所述第二保护层的厚度不需要太高，进而减少所述第二保护层形成过程中，对角部区顶部掩膜层中的氮化硅的消耗而形成氧化硅的情况，进而减少了因角部区氧化硅较厚，而影响后续有源区顶部栅氧层厚度均匀性的情况。
附图说明
图1至图4是一种现有半导体结构的形成方法各步骤的结构示意图；
图5至图12是本发明实施例中的半导体结构的形成方法各步骤的结构示意图；
图13为本发明实施例中的半导体结构的形成方法中等离子刻蚀工艺的各步骤流程图。
具体实施方式
需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
如背景技术所述，采用现有浅沟槽隔离技术有待进一步提高。现结合一种半导体结构的形成方法进行说明分析。
图1至图4是一种现有半导体结构的形成方法各步骤的结构示意图。
请参考图1，提供衬底100；在所述衬底100上形成掩膜材料层，所述掩膜材料层包括氧化硅材料层101和位于所述氧化硅材料层101表面的氮化硅材料层102。
请参考图2，图形化所述掩膜材料层，形成掩膜层，所述掩膜层包括氧化硅层103和氮化硅层104；以所述掩膜层为掩膜刻蚀所述衬底100，在所述衬底100内形成有源区105和相邻有源区105之间的沟槽106。
请参考图3，回刻所述掩膜层，使部分所述有源区105顶部表面暴露。
请参考图4，对所述沟槽106侧壁和底部表面进行氧化处理，形成所述沟槽106侧壁和底部表面的保护层107。
上述方法中，后续，采用高密度等离子体(High Density Plasma，缩写为HDP)沉积工艺，在所述沟槽106内填充氧化硅材料，用于形成有源区105之间的浅沟槽隔离。所述保护层107用于减少所述沉积过程中，高密度等离子体会对硅衬底造成刻蚀损伤，尤其是保护有源区105顶角处(如图2中区域A所示)，避免长时间的等离子体轰击造成的刻蚀损伤。
然而，所述保护层107的形成工艺为原位水汽生成工艺(In-Situ SteamGeneration，缩写为ISSG)，在所述工艺条件下的氧化过程中，会大量消耗硅以及所述掩膜层中氮化硅，其中：大量消耗硅会造成有源区105的宽度(指沿平行于衬底表面方向的尺寸)缩小，影响器件性能；而消耗氮化硅，会造成有源区105顶角处顶部(如图2中区域B所示)覆盖的氧化硅材料层的厚度变厚，由于有源区105顶部的氧化硅材料厚度的不均匀，使后续有源区105顶角处的氧化硅材料难以去除干净，进而增加了有源区105顶角处后续形成的栅氧层的厚度，不利于有源区105顶角附近栅极的控制能力，从而影响器件性能。
为了解决上述问题，本发明提供一种半导体结构及其形成方法，在采用等离子刻蚀工艺刻蚀所述衬底，在所述衬底内形成沟槽的过程中，采用第一刻蚀工艺形成初始沟槽，所述初始有源区顶部和侧壁之间构成角部区，之后的第二刻蚀工艺中，向刻蚀腔内通入反应气体，使所述初始沟槽、所述掩膜层暴露出的所述角部区表面形成第一保护层，所述第一保护层可以保护所述角部区，减少后续形成沟槽的刻蚀过程中对角部区的进一步刻蚀，有利于提高有源区尺寸的稳定性；另外，所述第一保护层在形成沟槽的刻蚀初期形成，相对于完成沟槽之后，通过消耗有源区而形成保护层的方式，对有源区顶部尺寸的影响较小，有利于提高器件性能的稳定性。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图12是本发明实施例中的半导体结构的形成方法各步骤的结构示意图。
请参考图5，提供衬底200。
本实施例中，所述衬底200的材料为单晶硅。其他实施例中，所述衬底可以是多晶硅或非晶硅，也可以是锗、锗化硅、砷化镓等半导体材料，还可以为绝缘体上半导体结构。
请参考图6，在所述衬底200上形成掩膜层，所述掩膜层暴露出部分所述衬底200表面。
所述掩膜层包括第一掩膜层201和位于所述第一掩膜层201上的第二掩膜层202。
所述第一掩膜层201的材料包括氧化硅；所述第二掩膜层202的材料包括氮化硅。本实施例中，所述第一掩膜层201的材料为氧化硅，所述第二掩膜层202的材料为氮化硅。
所述掩膜层的形成方法包括：在所述衬底200上形成第一掩膜材料层(图中未示出)和位于所述第一掩膜材料层上的第二掩膜材料层(图中未示出)；在所述第二掩膜材料层上形成图形化的光刻胶层(图中未示出)；以所述光刻胶层为掩膜，刻蚀所述第一掩膜材料层和所述第二掩膜材料层，直到暴露出所述衬底200表面，以所述第一掩膜材料层为所述第一掩膜层201，以所述第二掩膜材料层为所述第二掩膜层202。
后续，以所述掩膜层为掩膜，采用等离子刻蚀工艺刻蚀所述衬底200，在所述衬底200内形成沟槽以及位于沟槽之间的有源区，所述等离子刻蚀工艺的各步骤请参考图13。
图13为本发明实施例中的半导体结构的形成方法中等离子刻蚀工艺的各步骤流程图。
请参考图13，所述等离子刻蚀工艺包括以下步骤：
步骤S301，进行第一刻蚀工艺，形成所述衬底内的初始有源区和位于所述初始有源区之间的初始沟槽，所述初始有源区顶部和侧壁之间构成角部区；
步骤S302，在所述第一刻蚀工艺之后进行第二刻蚀工艺，向刻蚀腔内通入反应气体，使所述初始沟槽暴露出的所述角部区表面形成第一保护层；
步骤S303，在所述第二刻蚀工艺之后进行第三刻蚀工艺，继续刻蚀所述初始沟槽底部的所述衬底，形成所述有源区和所述沟槽。
接下来，对各步骤进行分析说明。
请参考图7，并继续参考图13，进行第一刻蚀工艺，形成所述衬底200内的初始沟槽203和位于所述初始沟槽203之间的初始有源区204，所述初始有源区204顶部和侧壁之间构成角部区C。
所述初始有源区204用于形成有源区。
所述初始沟槽203的深度范围为
Figure BDA0003711043190000061
至
Figure BDA0003711043190000062
所述第一刻蚀工艺的工艺参数包括：刻蚀气体包括HBr、CH2F2和CF4中的一者或多者的结合，气体流量范围15sccm至100sccm，刻蚀功率范围350W至1500W。
请参考图8，并继续参考图13，在所述第一刻蚀工艺之后进行第二刻蚀工艺，向刻蚀腔内通入反应气体，使所述初始沟槽203暴露出的所述角部区C表面形成第一保护层205。
所述第一保护层205在形成沟槽的刻蚀初期形成，相对于完成沟槽之后，通过消耗有源区而形成保护层的方式，对有源区顶部尺寸的影响较小，有利于提高器件的性能。
所述第一保护层的205材料包括氧化硅。本实施例中，所述第一保护层的205材料为氧化硅。
所述第二刻蚀工艺的工艺参数包括：所述反应气体包括氧气，氧气的浓度大于或等于100sccm，射频功率大于或等于900W。
具体的，本实施例中，氧气的范围为100sccm至240sccm，射频功率范围为900W至1300W。
本实施例中，所述第一保护层205还形成于所述初始沟槽203暴露出的底部。
请参考图9，并继续参考图13，在所述第二刻蚀工艺之后进行第三刻蚀工艺，继续刻蚀所述初始沟槽203底部的所述衬底200，形成所述有源区206和所述沟槽207。
本实施例中，所述第三刻蚀工艺的工艺参数包括：HBr、SF6、CH2F2和CH3F中的一者或多者的结合，气体流量范围为20sccm至400sccm。
具体的，本实施例中，在所述第三刻蚀工艺中，所述初始沟槽203底部的所述第一保护层205被刻蚀，所述初始沟槽203侧壁的所述第一保护层205用于在后续的刻蚀工艺中保护所述角部区C，减少后续形成沟槽的刻蚀过程中对角部区C的进一步刻蚀，有利于提高有源区尺寸的稳定性。
形成所述沟槽207之后，且在形成所述绝缘层之前，还请参考图10。
请参考图10，在所述沟槽207侧壁和底部表面形成第二保护层208。
所述第二保护层208用于在绝缘层形成的高密度等离子体沉积工艺中，减少等离子对所述沟槽207侧壁和底部的刻蚀损伤。
由于有源区的角部区C已受有第一保护层保护，而且角部区C是后续绝缘层形成过程中受等离子体刻蚀影响最大的区域，所述第二保护层208的厚度不需要太高，进而减少所述第二保护层208形成过程中，对角部区C顶部掩膜层中的氮化硅的消耗而形成氧化硅的情况，进而减少了因角部区C氧化硅较厚，而影响后续有源区顶部栅氧层厚度均匀性和降低栅极对有源区边缘区域控制能力的情况。
所述第二保护层208的形成工艺包括原位水汽生成工艺。
所述第二保护层208的厚度范围为
Figure BDA0003711043190000081
至
Figure BDA0003711043190000082
后续，在所述沟槽207内形成绝缘层。本实施例中，所述绝缘层还位于相邻的掩膜层之间。所述绝缘层的形成方法请参考图11。
请参考图11，在所述沟槽207内和所述掩膜层表面形成绝缘材料层(图中未示出)；平坦化所述绝缘材料层，直到暴露出所述掩膜层表面。
本实施例中，所述绝缘材料层的形成工艺包括高密度等离子体沉积工艺。所述高密度等离子体沉积工艺具有较好的填充性能，利于提高形成的绝缘材料层的质量。
所述平坦化工艺包括机械化学研磨工艺。由于机械化学研磨工艺无法满足对器件表面平整度的要求，本实施例中，所述掩膜层表面作为平坦化工艺过程的停止层。
本实施例中，所述绝缘层209还位于相邻的掩膜层202之间。
请参考图12，在形成所述绝缘层209之后，去除所述掩膜层，暴露出所述有源区206顶部表面。
去除所述掩膜层的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一者或两者。
本实施例中，去除所述掩膜层的工艺为湿法刻蚀工艺。具体的，所述第二掩膜层202的材料的氮化硅，采用磷酸溶液去除；所述第一掩膜层201的材料为氧化硅，采用氢氟酸溶液去除。
由于所述有源区206顶部氧化硅材料厚度较均匀，在去除所述掩膜层之后，有利于减少氧化硅材料在所述有源区206顶部表面的残留，从而提高后续形成的所述有源区206表面的栅氧层的均匀性，提高栅极对有源区边缘区域控制能力。
后续，在所述有源区206表面形成栅氧层(图中未示出)和位于所述栅氧层表面的栅极(图中未示出)。
具体的，本实施例中，在形成所述栅氧层之前，还刻蚀所述绝缘层209，使所述绝缘层209顶部表面与所述有源区206顶部表面齐平。
相应的，本发明实施例还提供一种采用上述方法所形成的半导体结构，请继续参考图12，包括：衬底200，所述衬底200包括若干沟槽207(如图9所示)和位于所述若干沟槽207之间的有源区206，所述有源区206顶部和侧壁之间构成角部区C；位于所述沟槽207暴露出的所述角部区C表面的第一保护层205；位于所述沟槽207内的绝缘层209。
本实施例中，所述第一保护层205的材料包括氧化硅。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括若干沟槽和位于所述若干沟槽之间的有源区，所述有源区顶部和侧壁之间构成角部区；
位于所述沟槽暴露出的所述角部区表面的第一保护层；
位于所述沟槽内的绝缘层。
2.如权利要求1所述的半导体结构，其特征在于，所述第一保护层的材料包括氧化硅。
3.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成掩膜层，所述掩膜层暴露出部分所述衬底表面；
以所述掩膜层为掩膜，采用等离子刻蚀工艺刻蚀所述衬底，在所述衬底内形成沟槽以及位于沟槽之间的有源区，所述等离子刻蚀工艺包括：
进行第一刻蚀工艺，形成所述衬底内的初始沟槽以及位于所述初始沟槽之间的初始有源区，所述初始有源区顶部和侧壁之间构成角部区；
在所述第一刻蚀工艺之后进行第二刻蚀工艺，向刻蚀腔内通入反应气体，使所述初始沟槽暴露出的所述角部区表面形成第一保护层；
在所述第二刻蚀工艺之后进行第三刻蚀工艺，继续刻蚀所述初始沟槽底部的所述衬底，形成所述有源区和所述沟槽；
在所述沟槽内形成绝缘层。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一保护层的材料包括氧化硅。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第二刻蚀工艺的工艺参数包括：所述反应气体包括氧气，氧气的浓度大于或等于100sccm，射频功率大于或等于900W。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第二刻蚀工艺的工艺参数还包括：氧气的范围为100sccm至240sccm，射频功率范围为900W至1300W。
7.如权利要求3所述的半导体结构的形成方法，其特征在于，形成所述沟槽之后，且在形成所述绝缘层之前，还包括：在所述沟槽侧壁和底部表面形成第二保护层。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第二保护层的形成工艺包括原位水汽生成工艺。
9.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第二保护层的厚度范围为
Figure FDA0003711043180000021
至
Figure FDA0003711043180000022
10.如权利要求3所述的半导体结构的形成方法，其特征在于，所述绝缘层还位于相邻的掩膜层之间。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述绝缘层的形成方法包括：在所述沟槽内和所述掩膜层表面形成绝缘材料层；平坦化所述绝缘材料层，直到暴露出所述掩膜层表面。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述绝缘材料层的形成工艺包括高密度等离子体沉积工艺。
13.如权利要求11所述的半导体结构的形成方法，其特征在于，所述方法还包括：在形成所述绝缘层之后，去除所述掩膜层，暴露出所述有源区顶部表面；在所述有源区表面形成栅氧层和位于所述栅氧层表面的栅极。
14.如权利要求3所述的半导体结构的形成方法，其特征在于，所述掩膜层包括第一掩膜层和位于所述第一掩膜层上的第二掩膜层。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述第一掩膜层的材料包括氧化硅；所述第二掩膜层的材料包括氮化硅。
16.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一刻蚀工艺的工艺参数包括：刻蚀气体包括HBr、CH2F2和CF4中的一者或多者的结合，气体流量范围15sccm至100sccm，刻蚀功率范围350W至1500W。
17.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第三刻蚀工艺的工艺参数包括：HBr、SF6、CH2F2和CH3F中的一者或多者的结合，气体流量范围为20sccm至400sccm。
18.如权利要求3所述的半导体结构的形成方法，其特征在于，所述初始沟槽的深度范围为
Figure FDA0003711043180000031
至
Figure FDA0003711043180000032
CN202210720294.XA 2022-06-23 2022-06-23 半导体结构及其形成方法 Pending CN115084044A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210720294.XA CN115084044A (zh) 2022-06-23 2022-06-23 半导体结构及其形成方法
US18/135,558 US20230420262A1 (en) 2022-06-23 2023-04-17 Semiconductor Structure and Method for Forming the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210720294.XA CN115084044A (zh) 2022-06-23 2022-06-23 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN115084044A true CN115084044A (zh) 2022-09-20

Family

ID=83255546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210720294.XA Pending CN115084044A (zh) 2022-06-23 2022-06-23 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US20230420262A1 (zh)
CN (1) CN115084044A (zh)

Also Published As

Publication number Publication date
US20230420262A1 (en) 2023-12-28

Similar Documents

Publication Publication Date Title
KR20080095621A (ko) 반도체 소자의 소자 분리막 형성 방법
KR19980085035A (ko) 라운딩된 프로파일을 갖는 트렌치 형성방법 및 이를 이용한 반도체장치의 소자분리방법
KR20060006331A (ko) 플래시 메모리 소자의 플로팅 게이트 형성 방법
CN107591399B (zh) 半导体结构及其形成方法
CN115084044A (zh) 半导体结构及其形成方法
KR20070002945A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100763102B1 (ko) 반도체 소자의 제조 방법
KR20030056602A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100500943B1 (ko) 선택적 실리콘 리세스로 모우트를 방지한 반도체 소자의제조방법
CN110034069B (zh) 半导体结构及其形成方法
KR20080071809A (ko) 반도체 소자의 형성 방법
KR20030049783A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100629694B1 (ko) 반도체 소자 제조 방법
KR20040059998A (ko) 반도체 장치의 소자 분리막 형성방법
KR100312987B1 (ko) 반도체소자의소자분리막제조방법
KR20040036798A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100507380B1 (ko) 반도체 소자의 소자 분리막 형성 방법
CN115360193A (zh) 一种半导体结构及其制造方法
KR20010066342A (ko) 반도체소자의 소자분리막 형성방법
KR20110111680A (ko) 소자분리막을 구비한 반도체 장치 및 그 제조방법
KR20060095374A (ko) 반도체 소자의 리세스게이트 형성 방법
KR20040056430A (ko) 플래시 메모리 소자의 제조 방법
KR20060113263A (ko) 리세스게이트를 구비한 반도체장치의 제조 방법
KR20050002037A (ko) 반도체 소자의 소자분리막 형성 방법
KR20050010226A (ko) 반도체 소자의 트렌치형 소자분리막 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination