CN113272974A - 半导体发光元件和半导体发光元件的制造方法 - Google Patents

半导体发光元件和半导体发光元件的制造方法 Download PDF

Info

Publication number
CN113272974A
CN113272974A CN201980088201.2A CN201980088201A CN113272974A CN 113272974 A CN113272974 A CN 113272974A CN 201980088201 A CN201980088201 A CN 201980088201A CN 113272974 A CN113272974 A CN 113272974A
Authority
CN
China
Prior art keywords
layer
compound semiconductor
group iii
semiconductor layer
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980088201.2A
Other languages
English (en)
Inventor
小鹿优太
门胁嘉孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Publication of CN113272974A publication Critical patent/CN113272974A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

提供一种发光输出得以提高的半导体发光元件。本发明的半导体发光元件具备发光层，所述发光层具有将组成比互不相同的第一III‑V族化合物半导体层与第二III‑V族化合物半导体层反复层叠而得到的层叠结构，前述第一III‑V族化合物半导体层和前述第二III‑V族化合物半导体层均由选自Al、Ga和In以及选自As、Sb和P中的3种以上元素构成，前述第一III‑V族化合物半导体层的组成波长与前述第二III‑V族化合物半导体层的组成波长的组成波长差为50nm以下，并且，前述第一III‑V族化合物半导体层的晶格常数与前述第二III‑V族化合物半导体层的晶格常数的晶格常数差之比为0.05％以上且0.60％以下。

Description

半导体发光元件和半导体发光元件的制造方法
技术领域
本发明涉及半导体发光元件和半导体发光元件的制造方法。
背景技术
作为半导体发光元件中的半导体层的半导体材料，使用InGaAsP等III-V族化合物半导体。通过调整由III-V族化合物半导体材料形成的发光层的组成比，能够将半导体发光元件的发光波长在绿色～红外之间广泛调整。例如，如果是以波长750nm以上的红外区域为发光波长的红外发光半导体发光元件，则可以在传感器、气体分析、监控照相机等用途中广泛使用。
至今为止，进行了多种用于改善半导体发光元件的特性的尝试。例如，专利文献1中，着眼于使用将多个III-V族化合物半导体层层叠而成的层叠结构得到的发光层中的各层的晶格常数差。
专利文献1使用了具有由InGaAsP的四元系化合物半导体层构成的量子阱结构的发光层。专利文献1中，通过变更各阱层的组成比而调整晶格常数差，使量子阱发生应变，试图实现与该应变相伴的高输出化等。需要说明的是，专利文献1的各阱层的组成比以发光过渡波长相等的方式进行调整。
现有技术文献
专利文献
专利文献1：日本特开平7-147454号公报
发明内容
发明要解决的问题
近年来，半导体发光元件的用途逐渐扩展。因此，要求进一步提高使用III-V族化合物半导体作为发光层材料的半导体发光元件的发光输出的技术。
因而，本发明的目的在于，提供发光输出得以提高的半导体发光元件。进而，本发明的目的在于，提供该半导体发光元件的制造方法。
用于解决问题的方案
本发明人等为了解决上述课题而反复进行深入研究，结果着眼于具有将第一III-V族化合物半导体层与第二III-V族化合物半导体层层叠而成的层叠结构的发光层中的各层间的组成波长差和晶格常数差。并且发现：通过设置减小组成波长差且设有适当范围的晶格常数差的层叠结构，从而能够提高半导体发光元件的发光输出。本发明是基于上述见解而完成的，其主旨构成如下所示。
(1)一种半导体发光元件，其特征在于，其具备发光层，所述发光层具有将组成比互不相同的第一III-V族化合物半导体层与第二III-V族化合物半导体层反复层叠而得到的层叠结构，
前述第一III-V族化合物半导体层和前述第二III-V族化合物半导体层中的III族元素为选自由Al、Ga、In组成的组中的1种或2种以上，并且，前述第一III-V族化合物半导体层和前述第二III-V族化合物半导体层中的V族元素为选自由As、Sb、P组成的组中的1种或2种以上，
前述第一III-V族化合物半导体层和前述第二III-V族化合物半导体层均由选自前述III族元素和前述V族元素中的3种以上元素构成，
前述第一III-V族化合物半导体层的组成波长与前述第二III-V族化合物半导体层的组成波长的组成波长差为50nm以下，并且，前述第一III-V族化合物半导体层的晶格常数与前述第二III-V族化合物半导体层的晶格常数的晶格常数差之比为0.05％以上且0.60％以下。
(2)根据上述(1)所述的半导体发光元件，其中，前述晶格常数差之比为0.3％以上。
(3)根据上述(1)或(2)所述的半导体发光元件，其中，前述第一III-V族化合物半导体层与前述第二III-V族化合物半导体层的组成波长差为30nm以下。
(4)根据上述(1)～(3)中任一项所述的半导体发光元件，其中，前述第一III-V族化合物半导体层和前述第二III-V族化合物半导体层均由选自前述III族元素和前述V族元素中的4种以上元素构成。
(5)根据上述(4)所述的半导体发光元件，其中，构成前述4种以上元素的元素之中，III族元素为Ga、In，V族元素为选自由As、Sb、P组成的组中的2种以上。
(6)根据上述(1)～(3)中任一项所述的半导体发光元件，其中，前述第一III-V族化合物半导体层和前述第二III-V族化合物半导体层均为InGaAsP的四元系化合物半导体。
(7)根据上述(1)～(6)中任一项所述的半导体发光元件，其中，前述发光层的前述层叠结构中，在前述第一III-V族化合物半导体层与第二III-V族化合物半导体层之间进一步设置有第三III-V族化合物半导体层，
前述第三III-V族化合物半导体层由选自前述III族元素和前述V族元素中的4种以上元素构成，
彼此相邻的前述第一III-V族化合物半导体层、第二III-V族化合物半导体层和第三III-V族化合物半导体层的组成波长差均为50nm以下，并且，
彼此相邻的前述第一III-V族化合物半导体层、第二III-V族化合物半导体层和第三III-V族化合物半导体层的晶格常数差之比均为0.05％以上且0.60％以下。
(8)根据上述(7)所述的半导体发光元件，其中，前述第三III-V族化合物半导体层为InGaAsP的四元系化合物半导体。
(9)一种半导体发光元件的制造方法，其特征在于，其为制造上述(1)～(8)中任一项所述的半导体发光元件的方法，包括如下工序：
形成前述第一III-V族化合物半导体层的第一工序；
形成前述第二III-V族化合物半导体层的第二工序；以及
反复进行前述第一工序和前述第二工序而形成前述发光层的发光层形成工序。
发明的效果
根据本发明，能够提供发光输出得以提高的半导体发光元件。进而，本发明可以提供该半导体发光元件的制造方法。
附图说明
图1是示出基于本发明的半导体发光元件中的发光层的一个方式的示意剖视图。
图2是示出基于本发明的半导体发光元件中的发光层的其它方式的示意剖视图。
图3是示出基于本发明的一个实施方式的半导体发光元件的示意剖视图。
图4是将实施例的发光输出加以对比的图。
图5是将实施例的正向电压加以对比的图。
具体实施方式
在说明本发明的实施方式之前，针对本说明书中的各定义进行说明。
<III-V族化合物半导体层>
首先，在本说明书中简称为“III-V族化合物半导体”时，其组成用通式(InaGabAlc)(PxAsySbz)表示。此处，针对各元素的组成比，以下的关系是成立的。
关于III族元素，c＝1-a-b、0≤a≤1、0≤b≤1、0≤c≤1
关于V族元素，z＝1-x-y、0≤x≤1、0≤y≤1、0≤z≤1
并且，如后所述，发光层中的III-V族化合物半导体层由包含选自由Al、Ga、In组成的组中的1种或2种以上III族元素以及选自由As、Sb、P组成的组中的1种或2种以上V族元素在内的3种以上元素构成。为3种元素时，使其与生长用基板的晶格常数差之比为1％以下的组合是有限的，因此，更优选使用4种以上的元素来构成。上述通式中的各组成比a、b、c之中的1种或2种以上以及x、y、z之中的1种或2种以上的共计3种以上至少超过0。
<基于组成的组成波长和晶格常数>
本说明书中，计算基于组成的组成波长和晶格常数时，使用文献(永井治男等人、“光子学系列6III-V族半导体混晶(フォトニクスシリーズ6III-V族半導体混晶)”、初版、CORONA公司、1988年10月25日)中记载的数值(基于表2.1的三元混晶的非线性因子的值、基于表2.2的二元晶体的晶格常数、基于表2.3的二元晶体的弹性刚度常数和基于表2.7的二元晶体的带隙等)。以下虽然主要使用InGaAsP系进行说明，但针对包含Al、Sb的情况，也可以根据上述文献中记载的文献值来计算。以下，在各组成比a、b、c、x、y、z之中，将具有选自a、b、c中的2种和选自x、y、z中的2种的情况称为拟四元混晶，将具有选自a、b、c中的3种和选自x、y、z中的1种(或选自a、b、c中的1种和选自x、y、z中的3种)的情况称为拟三元混晶。
本说明书中的III-V族化合物半导体层的“组成波长”是指利用下述式<1>由基于III-V族化合物半导体层组成的能隙Eg换算得到的波长λ。
Eg＝1239.8/λ···<1>
在各组成比(固相比)已知的情况下，首先，使用三元混晶的非线性因子，求出成为拟四元混晶的基础的4个三元混晶的能隙E。若以InGaAsP系(即通式(InaGab)(PxAsy))为例进行例示，则针对三元混晶的(Ga,In)P、(Ga,In)As、Ga(P,As)、In(P,As)，算出考虑了非线性因子的能隙E。作为各个二元系的带隙E0[eV]，使用来自文献值的InP：1.35、GaP：2.74、InAs：0.36、GaAs：1.42，并且，作为非线性因子(弯曲参数E0[eV])的值，使用来自文献值的(Ga,In)P：0.7、(Ga,In)As：0.51、Ga(P,As)：0.3、In(P,As)：0.23，并进行计算。例如，InaGabP的能隙Eabx以Eabx＝1.35×a+2.74×b-0.7×a×b的形式进行计算。关于其它三元混晶，也同样地计算。
计算4个三元混晶的能隙后，根据费伽定律，拟四元混晶(InaGab)(PxAsy)的物性值Egabxy(拟四元混晶的带隙)可使用4个三元混晶的物性值Eabx、Eaby、Eaxy、Ebxy(通过上述求出的考虑了非线性因子的能隙)，并基于下述式<2>来求出。
Figure BDA0003151597560000061
此处，上述式<2>中，由于4个三元混晶的物性值考虑了非线性因子，因此，所算出的拟四元混晶的物性值也必然考虑了非线性因子。
接着，针对本说明书中的混晶的晶格常数的计算进行说明。晶格常数相对于基板平面存在垂直方向(生长方向)和水平方向(面内方向)这两种时，本说明书中，使用垂直方向的值。首先，按照费伽定律来计算混晶的单纯的晶格常数。若以InGaAsP系(即，通式(InaGab)(PxAsy))为例进行例示，则各组成比(固相比)已知的情况下，物性常数Aabxy(基于费伽定律的晶格常数)基于成为拟四元混晶的基础的4个二元混晶的物性常数Bax、Bbx、Bay、Bby(下述表1的文献值的晶格常数)，并通过下述式<3>来计算。
Aabxy＝a×x×Bax+b×x×Bbx+a×y×Bay+b×y×Bby···<3>
[表1]
Figure BDA0003151597560000062
接着，针对弹性常数的C11、C12，也与上述式<3>同样操作，分别算出(InaGab)(PxAsy)的弹性常数的C11abxy、C12abxy。
并且，若将生长用基板的晶格常数记作as，则考虑到基于半导体晶体的弹性性质的晶格变形，应用下述式<4>，能够求出考虑了晶格变形的(垂直方向的)晶格常数aabxy。
aabxy＝Aabxy-2×(as-Aabxy)×C12abxy/C11abxy···<4>
此处，本实施方式中，由于将InP用作生长用基板，因此，生长用基板的晶格常数as使用InP的晶格常数即可。
在拟三元混晶的情况下，若以通式(InaGabAlc)(As))为例，则能够由下述式<5>、<6>计算带隙Egabcy和基于费伽定律的晶格常数Aabcy。
Figure BDA0003151597560000071
Aabcy＝a×Bay+b×Bby+c×Bcy···<6>
需要说明的是，在III-V族化合物半导体为三元系、五元系或六元系的情况下，根据与前述相同的想法，可以对式子进行变形来求出组成波长和晶格常数。此外，针对二元系，可以使用上述文献中记载的值。
<p型、n型和i型以及掺杂浓度>
本说明书中，将电学上以p型的形式发挥功能的层称为p型层，将电学上以n型的形式发挥功能的层称为n型层。另一方面，在不主动添加Si、Zn、S、Sn、Mg等特定杂质而电学上不以p型或n型的形式发挥功能的情况下，称为“i型”或“未掺杂”。未掺杂的III-V族化合物半导体层中可以混入有在制造过程中不可避免的杂质。具体而言，掺杂浓度低(例如小于7.6×1015atoms/cm3)时，在本说明书中视为“未掺杂”。Si、Zn、S、Sn、Mg等的杂质浓度的值基于SIMS分析。同样地，活性层的n型掺杂物(例如，Si、S、Te、Sn、Ge、O等的)杂质浓度(“掺杂浓度”)的值也基于SIMS分析。需要说明的是，在各半导体层的边界附近，掺杂浓度的值会明显变化，因此，将活性层的厚度方向的中央处的掺杂浓度的值作为掺杂浓度的值。
<各层的膜厚和组成>
此外，所形成的各层的厚度整体可使用光干涉式膜厚测定器进行测定。进而，各层的厚度可分别利用光干涉式膜厚测定器和透射型电子显微镜进行生长层的截面观察来计算。此外，各层的厚度为几nm左右而小至与超晶格结构相似的程度时，可使用TEM-EDS来测定厚度，针对本说明书中的发光层的各层的组成比(固相比)，使用使发光层露出后再利用SIMS分析而得到的值。需要说明的是，在各层的剖视图中，规定的层具有倾斜面时，该层的厚度使用该层距离正下方层的平坦面为止的最大高度。
以下，针对本发明的实施方式，参照附图详细进行例示说明。需要说明的是，相同的构成要素原则上标注相同的参照编号，并省略重复说明。在各图中，为了便于说明而与实际比率相比夸张地显示基板和各层的长宽比率。
(半导体发光元件)
参照表示本发明的一个方式的图1。基于本发明的半导体发光元件具备发光层50，所述发光层50具有将组成比互不相同的第一III-V族化合物半导体层51与第二III-V族化合物半导体层52反复层叠而得到的层叠结构。以下，分别将第一III-V族化合物半导体层51和第二III-V族化合物半导体层52简写为第一层51和第二层52。并且，基于本发明的半导体发光元件中，第一层51和第二层52中的III族元素为选自由Al、Ga、In组成的组中的1种或2种以上，并且，第一层51和第二层52中的V族元素为选自由As、Sb、P组成的组中的1种或2种以上。
以下，将第一层51的III-V族化合物半导体的组成表述为(Ina1Gab1Alc1)(Px1Asy1Sbz1)；c1＝1-a1-b1、z1＝1-x1-y1、0≤a1≤1、0≤b1≤1、0≤c1≤1、0≤x1≤1、0≤y1≤1、0≤z1≤1。同样地，将第二层52的III-V族化合物半导体的组成表述为(Ina2Gab2Alc2)(Px2Asy2Sbz1)；c2＝1-a2-b2、z2＝1-x2-y2、0≤a2≤1、0≤b2≤1、0≤c2≤1、0≤x2≤1、0≤y2≤1、0≤z2≤1。基于本发明的第一层51和第二层52均由选自III族元素中的1种或2种以上以及选自V族元素中的1种或2种以上的合计3种以上元素构成。
并且，本发明中，将第一层51的组成波长与第二层52的组成波长的组成波长差设为50nm以下，并且，将第一层51的晶格常数与第二层52的晶格常数的晶格常数差之比设为0.05％以上且0.60％以下。需要说明的是，组成波长差和晶格常数差是以绝对值计的值。需要说明的是，晶格常数差之比是指：第一层51与第二层52的晶格常数差的绝对值除以第一层51与第二层52的晶格常数的平均值而得的值。在设置后述第三层53的情况下，针对邻接的层分别进行计算，求出第一层51与第三层53的晶格常数差的绝对值除以第一层51与第三层53的晶格常数的平均值而得的值、以及第三层53与第二层52的晶格常数差的绝对值除以第三层53与第二层52的晶格常数的平均值而得的值，各个值设为0.05％以上且0.60％以下。本发明人等通过实验而确认：基于第一层51和第二层52的组成比的组成波长差和晶格常数差满足该关系时，与以往相比能够大幅提高半导体发光元件的发光输出。
因组成波长差和晶格常数差满足上述条件而使半导体发光元件的发光输出提高的原因尚未确定，此外，本发明虽不受理论束缚，但针对获得本发明效果的原因，本发明人等如下考虑。若组成波长差为50nm以下，则变成仅存在通电时(发光时)的结温下空穴容易跨越的屏障(势垒)、通电时(发光时)的带结构无组成波长差的类似双异质结的结构。此外，若组成波长差为30nm以下(更优选为25nm以下)，则进一步接近仅存在即便是未通电时的室温的热能也容易跨越的低屏障(势垒)而使带结构无组成波长差的双异质结，变成与双异质结基本相同的结构。并且可以认为：通过接近双异质结而降低势垒高度，且由起因于晶格常数差的应变而产生价电子带的分裂，由此能够获得与量子阱结构类似的电子封闭效果，因此，发光输出提高。
此处，为了更可靠地获得本发明效果，第一层51与第二层52的晶格常数差之比优选为0.05以上、更优选为0.3％以上，尤其是，第一层51与第二层52各自的组成波长之差可以为20nm以下，此外，也可以为1nm以下，组成波长还可以相同(即，组成波长差为0nm)。
进而，更优选的是：III族元素为Ga、In这两种，V族元素为选自由As、Sb、P组成的组中的2种以上。此外，进一步优选为InGaAsP的四元系化合物半导体(以下记作InGaAsP系半导体)。如果第一层51和第二层52的各III-V族化合物半导体材料均为InGaAsP的四元系化合物半导体，则能够可靠地获得本发明效果。此时，第一层51中的Al的组成比c1和Sb的组成比z1均为0，成为组成式(Ina1Gab1)(Px1Asy1)；b1＝1-a1、y3＝1-x1、0≤a1≤1、0≤b1≤1、0≤x1≤1、0≤y1≤1，并且，第二层52中的Al的组成比c2和Sb的组成比z2均为0，成为组成式(Ina2Gab2)(Px2Asy2)；b2＝1-a2、y2＝1-x2、0≤a2≤1、0≤b2≤1、0≤x2≤1、0≤y2≤1。
基于本发明的半导体发光元件中的发光层50的层叠结构可以仅由第一层51和第二层52构成，也可以进一步设置有III-V族化合物半导体层。例如，如表示本发明的其它方式的图2中图示的那样，在发光层50的层叠结构中，可以在第一层51与第二层52之间进一步设置有第三III-V族化合物半导体层53(以下简写为第三层53)。针对第三层53的优选方式进行说明。
依照第一层51和第二层52，将第三层53的III-V族化合物半导体的组成表述为(Ina3Gab3Alc3)(Px3Asy3Sbz3)；c3＝1-a3-b3、z3＝1-x3-y3、0≤a3≤1、0≤b3≤1、0≤c3≤1、0≤x3≤1、0≤y3≤1、0≤z3≤1。在发光层50设置有第三层53的情况下，第三层53优选与第一层51和第二层52同样地由选自上述III族元素中的1种或2种以上和选自V族元素中的1种或2种以上这3种以上元素构成。进而，该情况下，优选的是：彼此相邻的第一层51与第三层53、第三层53与第二层52、第二层52与第一层51的组成波长差均为50nm以下，并且，彼此相邻的晶格常数差之比均为0.05％以上且0.60％以下。
此外，从更可靠地获得本发明效果的观点出发，在设置有第三层53的情况下，第三层53的III-V族化合物半导体材料优选的是：III族元素为Ga、In，且V族元素为选自由As、Sb、P组成的组中的2种以上，更优选为InGaAsP的四元系化合物半导体(以下记作InGaAsP系半导体)。该情况下，第三层53中的Al的组成比c3和Sb的组成比z3均为0。
-膜厚-
发光层50的整体膜厚虽然没有限定，但可以设为例如1μm～8μm。此外，发光层50的层叠结构中的第一层51、第二层52和第三层53的各层膜厚也没有限定，但可以设为例如1～15nm左右。各层的膜厚彼此可以相同或不同。此外，关于第一层51彼此的膜厚，在层叠结构内可以相同或不同。第二层52彼此的膜厚和第三层53的膜厚彼此也同样。其中，使第一层51彼此的膜厚和第二层52彼此的膜厚(设置有第三层53时第三层彼此的膜厚也)相同并将发光层50制成超晶格结构是本发明中的优选方式之一。
-层叠组数-
参照图1。第一层51和第二层52这两者的组数虽没有限定，但可以设为例如3～50组。可以将层叠结构的一端设为第一层51，并将另一端设为第二层52。此时，将第一层51和第二层52的组数表述为n组(n为自然数)。
此外，可以将层叠结构的一端设为第一层51，并设置第二层52和第一层51的反复结构，将另一端设为第一层51。或者，与其相反地将两端设为第二层52。在该情况下，将第一层51和第二层52的组数表述为n(n为自然数)，称为n.5组。图1中，将层叠结构的两端设为第一层51来进行图示。
需要说明的是，如图2那样，在层叠结构中设置有第三层53时的组数也没有限定，可以与参照图1的方式同样地设为3～50组。图2中虽然示出层叠组数为n组的情况，但未必限定于该方式。
-组成比-
只要满足组成波长差和晶格常数差的条件，则第一层51、第二层52和第三层53的各层的III-V族化合物半导体的组成比a、b、c、x、y、z没有限定。其中，为了抑制发光层的结晶性恶化，关于组成比的选择范围，优选将生长用基板与发光层(第一层与第二层)之间的晶格常数差之比均设为1％以下。即，生长用基板与第一层的晶格常数差的绝对值除以生长用基板与第一层的平均值而得的值、以及生长用基板与第二层的晶格常数差的绝对值除以生长用基板与第二层的平均值而得的值优选均为1％以下。例如，将发光中心波长设为1000～1900nm时，如果将生长用基板设为InP基板，则可以将各层中的In的组成比a设为0.0～1.0、Ga的组成比b设为0.0～1.0、Al的组成比c设为0.0～0.35、P的组成比x设为0.0～0.95、As的组成比y设为0.15～1.0、Sb的组成比z设为0.0～0.7。以满足组成波长差和晶格常数差之比的条件的方式在这些范围内适当设定即可。上述发光中心波长只不过是一例，例如，在InGaAsP的四元系化合物半导体(以下记作InGaAsP系半导体)的情况下，可以将发光中心波长设为1000nm以上且2200nm以下的范围内，在包含Sb的情况下，可以设为波长更长(11μm以下)的红外线。
-掺杂物-
发光层50中的各层的掺杂物没有限定，但为了可靠地获得本发明效果，优选将第一层51、第二层52和第三层53均设为i型。其中，关于各层，可以掺杂n型掺杂物或p型掺杂物。
以下，并不是指对本发明的半导体发光元件的具体构成进行限定，但针对本发明的半导体发光元件可进一步具备的具体方式进行说明。参照图3，说明基于本发明的一个实施方式的半导体发光元件100。
基于本发明的一个实施方式的半导体发光元件100优选至少具备具有上述层叠结构的发光层50，并进一步依次具备选自支承基板10、夹杂层20、第一导电型III-V族化合物半导体层30、第一间隔物层41、发光层50、第二间隔物层42、第二导电型III-V族化合物半导体层70中的期望构成。此外，可以在半导体发光元件100的第二导电型III-V族化合物半导体层70上进一步具备第二电极80，并在支承基板10的背面进一步具备第一电极90。需要说明的是，如果第一导电型为n型，则第二导电型成为p型，反之，如果第一导电型为p型，则第二导电型成为n型。以下，说明第一导电型为n型且第二导电型为p型时的方式。以下，为了便于说明，将第一导电型III-V族化合物半导体层30表述为n型半导体层30，且将第二导电型III-V族化合物半导体层70表述为p型半导体层70，按照该具体例说明本实施方式。通过使发光层50被n型半导体层30与p型半导体层70夹持，能够制成类似于双异质结的结构，通过对发光层50通电，从而使电子与空穴在发光层50内结合并发光。
<生长用基板>
生长用基板根据发光层50的组成，从InP基板、InAs基板、GaAs基板、GaSb基板、InSb基板等化合物半导体基板中适当选择即可。针对各基板的导电型，优选使其与生长用基板上的半导体层的导电型对应，作为本实施方式可应用的化合物半导体基板，可例示出n型InP基板和n型GaAs基板。
<支承基板>
作为支承基板10，可以使用能够使发光层50在该支承基板10上生长的生长用基板。使用后述接合法时，可以将种类与生长用基板不同的各种基板用作支承基板10。
<夹杂层>
可以在支承基板10上设置夹杂层20。可以将夹杂层20制成III-V族化合物半导体层。可以作为用于使半导体层在作为生长用基板的支承基板10上外延生长的初始生长层来使用。此外，例如，也可以作为用于缓冲作为生长用基板的支承基板10与n型半导体层30之间的晶格应变的缓冲层来使用。此外，通过使生长用基板与夹杂层20进行晶格匹配且变更半导体组成，也可以用作蚀刻阻止层。例如，支承基板为n型的InP基板时，优选将夹杂层20设为n型InGaAs层。此时，为了使夹杂层20与InP生长用基板进行晶格匹配，优选将III族元素中的In组成比设为0.3～0.7，更优选设为0.5～0.6。此外，如果与上述InGaAs相同程度地设为晶格常数与InP基板相近的组成比，则可以设为AlInAs、AlInGaAs、InGaAsP。夹杂层20可以为单层，或者，也可以是与其它层的复合层(例如超晶格层)。
<n型半导体层>
可以在支承基板10和根据需要的夹杂层20上设置n型半导体层30，可以将该n型半导体层30用作n型包层。根据发光层50的III-V族化合物半导体的组成来适当决定n型半导体层30的III-V族化合物半导体的组成即可。发光层50由InGaAsP系半导体构成时，可以使用例如n型InP层。n型半导体层30可以为单层结构，也可以为多层层叠而得到的复合层。作为n型包层的厚度，可例示出1μm～5μm。
<间隔物层>
还优选在n型半导体层30和p型半导体层70与发光层50之间分别设置第一间隔物层41和第二间隔物层42。第一间隔物层41可以设为未掺杂或n型的III-V族化合物半导体层，例如，优选使用i型InP间隔物层。另一方面，p侧的第二间隔物层42优选设为未掺杂的III-V族化合物半导体层，例如，可以使用i型InP间隔物层。通过设置未掺杂的间隔物层42，能够防止发光层50与p型层之间的无用掺杂物的扩散。各间隔物层41、42的厚度没有限定，例如设为5～500nm即可。
<p型半导体层>
可以在发光层50和根据需要的第二间隔物层42上设置p型半导体层70。p型半导体层70可以自发光层50侧起依次具备p型包层71和p型接触层73。还优选在p型包层71与p型接触层73之间设置中间层72。通过设置中间层72，能够缓和p型包层71与p型接触层73的晶格失配。根据发光层50的III-V族化合物半导体的组成来适当确定p型半导体层70的III-V族化合物半导体的组成即可。发光层50由InGaAsP系半导体构成时，作为p型包层，可例示出p型InP，作为中间层，可例示出p型InGaAsP，作为p型接触层73，可例示出不含P的p型InGaAs。p型半导体层70的各层的膜厚没有特别限定，作为p型包层71的膜厚，可例示出1μm～5μm，作为中间层72的膜厚，可例示出50～200nm，作为p型接触层73的膜厚，可例示出50nm～200nm。
<电极>
可以在p型半导体层70上和支承基板10的背面分别设置第一电极90和第二电极80，用于构成各电极的金属材料可以使用Ti、Pt、Au等金属；与金形成共晶合金的金属(Sn等)等一般的金属材料。进而，各电极的电极图案是任意的，没有任何限定。
截止至此，说明了将化合物半导体基板用作生长用基板，并将其直接用作支承基板10的实施方式，但本发明不限定于此。作为本发明的半导体发光元件的支承基板，也可以在生长用基板上形成各半导体层后，利用接合法去除生长用基板，同时粘贴Si基板等半导体基板、Mo、W、科瓦铁镍钴合金(Kovar)等的金属基板、使用了AlN等的各种支架基板等，并将其用作支承基板(以下称为“接合法”，参照日本特开2018-006495号公报)。
使用接合法时，半导体发光元件100除了可设置各电极之外，还可以设置除III-V族化合物半导体之外的层。例如，使用接合法时，可以在包含Si基板的支承基板10上形成包含金属材料的夹杂层20，在其上依次形成p型半导体层70、发光层50、n型半导体层30。需要说明的是，夹杂层20可用作支承基板10上的金属反射层。进而，半导体发光元件100根据需要除了设置III-V族化合物半导体层之外，还可以设置包含欧姆电极部的电介质层。电介质材料为SiO2、SiN、ITO等。
需要说明的是，如上所述，在上述的一个实施方式中，以第一导电型半导体层为n型且第二导电型半导体层为p型的情况为例进行了说明，但当然可理解为各层的导电型的n型/p型可以与上述实施方式相反。
(半导体发光元件的制造方法)
基于本发明的前述半导体发光元件的制造方法至少包括：形成第一层51的第一工序、形成第二层52的第二工序、以及反复进行这些第一工序和第二工序而形成发光层50的发光层形成工序。可以进一步包括形成第三层53的第三工序。该情况下，在发光层形成工序中，可以反复进行形成第一层51的第一工序、形成第三层53的第三工序和形成第二层52的第二工序。
此外，根据需要，可以包括形成参照图3而说明的半导体发光元件100的各层的工序。可用作第一层51和第二层52的III-V族化合物半导体材料以及它们的组成波长差和晶格常数差的各条件、进而各膜厚、层叠组数等如上所述，省略重复说明。
III-V族化合物半导体层的各层可通过例如有机金属气相生长(MOCVD：MetalOrganic Chemical Vapor Deposition)法、分子束外延(MBE：Molecular Beam Epitaxy)法、溅射法等公知的薄膜生长方法来形成。如果是InGaAsP系半导体，则例如可以以规定的混合比来使用作为In源的三甲基铟(TMIn)、作为Ga源的三甲基镓(TMGa)、作为As源的胂(AsH3)、作为P源的膦(PH3)等，并在使用载气的同时使这些原料气体发生气相生长，由此，根据生长时间使InGaAsP系半导体层以期望的厚度进行外延生长。此外，使用Al作为III族元素时，作为Al源，只要使用例如三甲基铝(TMA)等即可，使用Sb作为V族元素时，作为Sb源，只要使用TMSb(三甲基锑)等即可。进而，将各半导体层掺杂成p型或n型时，根据期望进一步使用构成元素中包含Si、Zn等的掺杂物源的气体即可。
此外，第一电极和第二电极等金属层的形成可以使用公知方法，可以使用例如溅射法、电子束蒸镀法或电阻加热法等。使用接合法时，只要形成电介质层，则应用等离子体CVD法或溅射法等公知的成膜法即可，也可以根据需要使用公知的蚀刻法来形成凹凸。
使用接合法(参照之前提及的日本特开2018-006495号公报)时，例如，可如下操作来制作半导体发光元件。
首先，在生长用基板上依次形成包含蚀刻阻止层、n型半导体层30、发光层50、p型包层71、中间层72、p型接触层73的III-V族化合物半导体层的各层。接着，在p型接触层73上形成分散成岛状的p型欧姆电极部。其后，在p型欧姆电极部及其周围形成抗蚀掩膜，通过湿蚀刻等将除形成有欧姆电极部的部位之外的p型接触层73去除，使中间层72露出。并且，在中间层72上形成电介质层。进而，通过蚀刻将p型欧姆电极部及其周围的电介质层去除，使中间层72露出，在中间层72上形成金属反射层。
另一方面，使用导电性Si基板等作为支承基板，在支承基板上形成金属接合层。将金属反射层与金属接合层相对配置，通过加热压缩等进行接合。并且，在蚀刻并去除生长用基板的同时，对蚀刻阻止层进行蚀刻而使n型半导体层30露出。通过在n型半导体层30上形成顶面电极，能够得到接合型的半导体发光元件。如上所述，也可以使各层的导电型的n型/p型与上述例子相反。
以下，使用实施例更详细地说明本发明，但本发明完全不限定于以下的实施例。
实施例
(实验例1)
将目标发光中心波长设为1300nm，通过接合法来制作以下实施例1和比较例1～3所述的半导体发光元件。
<实施例1>
针对实施例1所述的半导体发光元件100的III-V族化合物半导体层的各构成，参照图3的符号。将S掺杂的n型InP基板用作生长用基板。在n型InP基板(S掺杂、掺杂浓度为2×1018atoms/cm3)的(100)面上，通过MOCVD法依次形成厚度为100nm的n型InP层和厚度为20nm的n型In0.57Ga0.43As层(分别为初始生长层和蚀刻阻止层)、厚度为2000nm的n型InP层(作为n型包层的n型半导体层30)、厚度为100nm的i型InP层(第一间隔物层41)、详见后述的发光层50、厚度为320nm的i型InP层(第二间隔物层42)、厚度为4800nm的p型InP层(p型包层71)、厚度为50nm的p型In0.8Ga0.2As0.5P0.5层(中间层72)、厚度为100nm的p型In0.57Ga0.43As层(p型接触层73)。n型InP层和n型InGaAs层(分别为初始生长层和蚀刻阻止层)、n型InP层(作为n型包层的n型半导体层30)进行Si掺杂，掺杂浓度设为7×1017atoms/cm3。p型InP层(p型包层71)进行Zn掺杂，掺杂浓度设为1×1018atoms/cm3。p型InGaAsP层(中间层72)、p型InGaAs层(p型接触层73)进行Zn掺杂，掺杂浓度设为1×1019atoms/cm3。
形成发光层50时，首先形成i型Ina1Gab1Asx1Py1层(第一层51)，接着，将i型Ina2Gab2Asx2Py2层(第二层52)和i型Ina1Gab1Asx1Py1层(第一层51)交替地各层叠10层，制成10.5组的层叠结构。即，发光层50的两端均为i型Ina1Gab1Asx1Py1层(第一层51)。i型Ina1Gab1Asx1Py1层(第一层51)为厚度8nm的In0.675Ga0.325As0.689P0.311。即，In组成比(a1)为0.675、Ga组成比(b1)为0.325、As组成比(x1)为0.689、P组成比(y1)为0.311。此外，i型Ina2Gab2Asx2Py2层(第二层52)为厚度5nm的In0.633Ga0.367As0.716P0.284。即，In组成比(a2)为0.633、Ga组成比(b2)为0.367、As组成比(x2)为0.716、P组成比(y2)为0.284。此外，发光层的合计膜厚为138nm。需要说明的是，上述实施例1中的各层的各组成是通过SIMS分析而测得的值。此外，针对发光层的各层，使发光层露出后，进行SIMS分析来确认各层的固相比。
在p型接触层上形成分散成岛状的p型欧姆电极部(Au/AuZn/Au、合计厚度：530nm)。需要说明的是，在岛状的图案形成时，通过形成抗蚀图案，接着蒸镀欧姆电极，并剥离抗蚀图案来形成。与p型接触层接触的接触面积率为4.5％，芯片尺寸为380μm见方。
接着，在p型欧姆电极部及其周围形成抗蚀掩膜，通过酒石酸-过氧化氢系的湿蚀刻将除了形成有欧姆电极部的部位之外的p型接触层去除，使中间层露出。其后，通过等离子体CVD法，在中间层72上的整面形成包含SiO2的电介质层(厚度：700nm)。并且，在p型欧姆电极部的上方区域，通过抗蚀剂形成在宽度方向和长度方向上附加有3μm宽的形状的窗图案，并通过基于BHF的湿蚀刻来去除p型欧姆电极部及其周围的电介质层，使中间层72露出。
接着，通过蒸镀在中间层72上的整面形成金属反射层(Al/Au/Pt/Au)。金属反射层的各金属层的厚度依次为10nm、650nm、100nm、900nm。
另一方面，在成为支承基板的导电性Si基板(厚度：300μm)上形成金属接合层(Ti/Pt/Au)。金属接合层的各金属层的厚度依次为650nm、10nm、900nm。
将这些金属反射层与金属接合层相对配置，以300℃进行加热压缩接合。并且，利用盐酸稀释液对n型InP基板进行湿蚀刻而将其去除，进而，使用硫酸-过氧化氢系对蚀刻阻止层进行湿蚀刻而将其去除，使n型包层露出。
在n型包层上，通过抗蚀图案的形成、n型电极的蒸镀、抗蚀图案的剥离而形成n型电极(Au(厚度：10nm)/Ge(厚度：33nm)/Au(厚度：57nm)/Ni(厚度：34nm)/Au(厚度：800nm)/Ti(厚度：100nm)/Au(厚度：1000nm))来作为顶面电极的布线部。进而，在n型电极上形成焊盘部(Ti(厚度：150nm)/Pt(厚度：100nm)/Au(厚度：2500nm))，形成顶面电极的图案。
最后，通过台面蚀刻来去除各元件间(60μm宽)的半导体层，形成切割线。并且，在Si基板的背面侧形成背面电极(Ti(厚度：10nm)/Pt(厚度：50nm)/Au(厚度200nm))，通过切割来进行芯片单片化，制作实施例1所述的半导体发光元件。
<比较例1～3>
除了如表2记载那样地变更实施例1中的第一层51和第二层52的组成比之外，与实施例1同样操作，按照接合法来形成半导体发光元件。表2示出包括实施例1在内的第一层51和第二层52的组成比以及由它们换算的组成波长和晶格常数。进而，表2中以绝对值的形式示出组成波长差和晶格常数差之比。需要说明的是，比较例1的第二层52为i型InP层，其它的构成发光层的层为i型InGaAsP层。
(实验例2)
将目标发光中心波长设为1460nm，通过接合法来制作以下的实施例2和比较例4～8所述的半导体发光元件。
<实施例2、比较例4～8>
除了如表3记载那样地变更实施例1中的第一层51和第二层52的组成比之外，与实施例1同样操作，按照接合法来形成实施例2和比较例4～8所述的半导体发光元件。需要说明的是，比较例4的第二层52为i型InP层。此外，表3中，与表2同样地示出它们的组成波长差和晶格常数差之比。
[表2]
Figure BDA0003151597560000201
[表3]
Figure BDA0003151597560000211
<评价1：发光输出评价>
测定使用恒定电流电压电源对实施例1～2、比较例1～8各自的半导体发光元件流通20mA电流时的正向电压Vf、基于积分球的发光输出Po和发光中心波长λp，分别求出3个试样的测定结果的平均值。将结果示于表4。此外，将表示组成波长差与发光输出Po的关系的图示于图4。进而，将表示组成波长差与正向电压Vf的关系的图示于图5。
<评价2：发光输出的维持率>
测定刚刚制作半导体发光元件后的基于积分球的初始发光输出(3个试样的平均)，其后，在室温下以20mA对半导体发光元件连续通电1000小时后，测定基于积分球的发光输出(3个试样的平均)。将结果示于表4。
[表4]
Figure BDA0003151597560000221
由表4和图4可确认：满足基于本发明条件的组成波长差和晶格常数差时，发光输出得以提高。此外，由图5可确认：针对正向电压，实施例1、2分别为与各实验例中的比较例相同程度以上的良好值。此外可确认：针对发光输出的维持率，实施例1、2也分别为与各实验例中的比较例相同程度以上的良好值。
附图标记说明
10 支承基板
20 夹杂层
30 第一导电型半导体层(n型半导体层)
41 第一间隔物层
42 第二间隔物层
50 发光层
51 第一III-V族化合物半导体层(第一层)
52 第二III-V族化合物半导体层(第二层)
53 第三III-V族化合物半导体层(第三层)
70 第二导电型半导体层(p型半导体层)
80 第二电极
90 第一电极
100 半导体发光元件

Claims (9)

1.一种半导体发光元件，其特征在于，其具备发光层，所述发光层具有将组成比互不相同的第一III-V族化合物半导体层与第二III-V族化合物半导体层反复层叠而得到的层叠结构，
所述第一III-V族化合物半导体层和所述第二III-V族化合物半导体层中的III族元素为选自由Al、Ga、In组成的组中的1种或2种以上，并且，所述第一III-V族化合物半导体层和所述第二III-V族化合物半导体层中的V族元素为选自由As、Sb、P组成的组中的1种或2种以上，
所述第一III-V族化合物半导体层和所述第二III-V族化合物半导体层均由选自所述III族元素和所述V族元素中的3种以上元素构成，
所述第一III-V族化合物半导体层的组成波长与所述第二III-V族化合物半导体层的组成波长的组成波长差为50nm以下，并且，所述第一III-V族化合物半导体层的晶格常数与所述第二III-V族化合物半导体层的晶格常数的晶格常数差之比为0.05％以上且0.60％以下。
2.根据权利要求1所述的半导体发光元件，其中，所述晶格常数差之比为0.3％以上。
3.根据权利要求1或2所述的半导体发光元件，其中，所述第一III-V族化合物半导体层与所述第二III-V族化合物半导体层的组成波长差为30nm以下。
4.根据权利要求1～3中任一项所述的半导体发光元件，其中，所述第一III-V族化合物半导体层和所述第二III-V族化合物半导体层均由选自所述III族元素和所述V族元素中的4种以上元素构成。
5.根据权利要求4所述的半导体发光元件，其中，构成所述4种以上元素的元素之中，所述III族元素为Ga、In，所述V族元素为选自由As、Sb、P组成的组中的2种以上。
6.根据权利要求1～3中任一项所述的半导体发光元件，其中，所述第一III-V族化合物半导体层和所述第二III-V族化合物半导体层均为InGaAsP的四元系化合物半导体。
7.根据权利要求1～6中任一项所述的半导体发光元件，其中，所述发光层的所述层叠结构中，在所述第一III-V族化合物半导体层与第二III-V族化合物半导体层之间进一步设置有第三III-V族化合物半导体层，
所述第三III-V族化合物半导体层由选自所述III族元素和所述V族元素中的4种以上元素构成，
彼此相邻的所述第一III-V族化合物半导体层、第二III-V族化合物半导体层和第三III-V族化合物半导体层的组成波长差均为50nm以下，并且，
彼此相邻的所述第一III-V族化合物半导体层、第二III-V族化合物半导体层和第三III-V族化合物半导体层的晶格常数差之比均为0.05％以上且0.60％以下。
8.根据权利要求7所述的半导体发光元件，其中，所述第三III-V族化合物半导体层为InGaAsP的四元系化合物半导体。
9.一种半导体发光元件的制造方法，其特征在于，其为制造权利要求1～8中任一项所述的半导体发光元件的方法，包括如下工序：
形成所述第一III-V族化合物半导体层的第一工序；
形成所述第二III-V族化合物半导体层的第二工序；以及
反复进行所述第一工序和所述第二工序而形成所述发光层的发光层形成工序。
CN201980088201.2A 2019-01-07 2019-12-12 半导体发光元件和半导体发光元件的制造方法 Pending CN113272974A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-000854 2019-01-07
JP2019000854A JP6679767B1 (ja) 2019-01-07 2019-01-07 半導体発光素子及び半導体発光素子の製造方法
PCT/JP2019/048778 WO2020145025A1 (ja) 2019-01-07 2019-12-12 半導体発光素子及び半導体発光素子の製造方法

Publications (1)

Publication Number Publication Date
CN113272974A true CN113272974A (zh) 2021-08-17

Family

ID=70166391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980088201.2A Pending CN113272974A (zh) 2019-01-07 2019-12-12 半导体发光元件和半导体发光元件的制造方法

Country Status (6)

Country Link
US (1) US11888090B2 (zh)
JP (1) JP6679767B1 (zh)
CN (1) CN113272974A (zh)
DE (1) DE112019006575T5 (zh)
TW (1) TWI725679B (zh)
WO (1) WO2020145025A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7368336B2 (ja) * 2020-09-30 2023-10-24 信越半導体株式会社 紫外線発光素子用金属貼り合わせ基板の製造方法、及び紫外線発光素子の製造方法
CN112217096B (zh) * 2020-12-14 2021-03-09 陕西源杰半导体技术有限公司 半导体器件及其制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2806089B2 (ja) * 1991-08-06 1998-09-30 日本電気株式会社 半導体多重歪量子井戸構造
JPH07147454A (ja) 1993-11-26 1995-06-06 Hitachi Ltd 半導体素子
US5625635A (en) * 1994-11-28 1997-04-29 Sandia Corporation Infrared emitting device and method
US5780867A (en) * 1996-03-07 1998-07-14 Sandia Corporation Broadband light-emitting diode
JPH1168153A (ja) * 1997-08-08 1999-03-09 Hitachi Ltd 発光ダイオードおよびその製造方法
JP2002026455A (ja) * 2000-07-03 2002-01-25 Nec Corp 半導体光素子およびその製造方法
US7244965B2 (en) * 2002-09-04 2007-07-17 Cree Inc, Power surface mount light emitting die package
US7119373B2 (en) * 2004-01-23 2006-10-10 Exalos Ag Sled
JP4592388B2 (ja) * 2004-11-04 2010-12-01 シャープ株式会社 Ｉｉｉ−ｖ族化合物半導体発光素子およびその製造方法
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
TWI282636B (en) * 2005-12-29 2007-06-11 Epistar Corp Semiconductor light-emitting device and manufacturing method thereof
JP2008066326A (ja) * 2006-09-04 2008-03-21 Sumitomo Electric Ind Ltd 半導体光素子を作製する方法
JP5095848B1 (ja) * 2011-05-18 2012-12-12 株式会社東芝 半導体発光素子
JP5514920B2 (ja) * 2012-01-13 2014-06-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板および該基板を用いた深紫外発光素子
EP2696365B1 (en) * 2012-08-09 2021-06-23 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device using a semiconductor buffer structure
US9306115B1 (en) * 2015-02-10 2016-04-05 Epistar Corporation Light-emitting device
JP6452651B2 (ja) 2016-06-30 2019-01-16 Ｄｏｗａエレクトロニクス株式会社 半導体光デバイスの製造方法および半導体光デバイス
JP6608352B2 (ja) * 2016-12-20 2019-11-20 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
US20220059721A1 (en) 2022-02-24
TWI725679B (zh) 2021-04-21
WO2020145025A1 (ja) 2020-07-16
US11888090B2 (en) 2024-01-30
JP6679767B1 (ja) 2020-04-15
JP2020109817A (ja) 2020-07-16
DE112019006575T5 (de) 2021-09-30
TW202027265A (zh) 2020-07-16

Similar Documents

Publication Publication Date Title
US11417793B2 (en) Method of manufacturing semiconductor optical device and semiconductor optical device
JP6940664B2 (ja) 深紫外発光素子およびその製造方法
TW201501279A (zh) 半導體元件及其製造方法
KR102426467B1 (ko) 반도체 광 디바이스의 제조방법 및 반도체 광 디바이스의 중간체
WO2020255976A1 (ja) 半導体光デバイスの製造方法及び半導体光デバイス
CN113272974A (zh) 半导体发光元件和半导体发光元件的制造方法
TWI803785B (zh) 發光元件及其製造方法
JP2015015306A (ja) 半導体素子およびその製造方法
JP2014216624A (ja) エピタキシャルウエハ、その製造方法、半導体素子、および光学センサ装置
JP7413599B1 (ja) Ｉｉｉ－ｖ族化合物半導体発光素子及びｉｉｉ－ｖ族化合物半導体発光素子の製造方法
JP7387048B1 (ja) 半導体発光素子及び半導体発光素子の製造方法
TW202004854A (zh) 半導體光元件的製造方法以及半導體光元件的中間體
JP2019197868A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP6158591B2 (ja) 半導体レーザ
US20230178965A1 (en) Semiconductor stack and light-emitting device
TW202412335A (zh) Iii-v族化合物半導體發光元件及iii-v族化合物半導體發光元件的製造方法
JP6875076B2 (ja) 半導体発光素子の製造方法および半導体発光素子
JP6760756B2 (ja) 受光素子
CN115692561A (zh) 隧穿结及制备方法、多结红外led外延结构及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination