JP6679767B1 - 半導体発光素子及び半導体発光素子の製造方法 - Google Patents

半導体発光素子及び半導体発光素子の製造方法 Download PDF

Info

Publication number
JP6679767B1
JP6679767B1 JP2019000854A JP2019000854A JP6679767B1 JP 6679767 B1 JP6679767 B1 JP 6679767B1 JP 2019000854 A JP2019000854 A JP 2019000854A JP 2019000854 A JP2019000854 A JP 2019000854A JP 6679767 B1 JP6679767 B1 JP 6679767B1
Authority
JP
Japan
Prior art keywords
layer
iii
light emitting
compound semiconductor
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019000854A
Other languages
English (en)
Other versions
JP2020109817A (ja
Inventor
優太 小鹿
優太 小鹿
嘉孝 門脇
嘉孝 門脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Priority to JP2019000854A priority Critical patent/JP6679767B1/ja
Priority to CN201980088201.2A priority patent/CN113272974A/zh
Priority to DE112019006575.0T priority patent/DE112019006575T5/de
Priority to US17/418,849 priority patent/US11888090B2/en
Priority to PCT/JP2019/048778 priority patent/WO2020145025A1/ja
Priority to TW108147132A priority patent/TWI725679B/zh
Application granted granted Critical
Publication of JP6679767B1 publication Critical patent/JP6679767B1/ja
Publication of JP2020109817A publication Critical patent/JP2020109817A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】発光出力を向上させた半導体発光素子を提供する。【解決手段】本発明の半導体発光素子は、組成比が互いに異なる第１のIII-V族化合物半導体層及び第２のIII-V族化合物半導体層を繰り返し積層した積層構造を有する発光層を備える半導体発光素子であって、前記第１及び前記第２のIII-V族化合物半導体層はいずれも、Ａｌ，Ｇａ及びＩｎ並びにＡｓ，Ｓｂ及びＰから選択される３種以上の元素により構成され、前記第１のIII-V族化合物半導体層の組成波長と、前記第２のIII-V族化合物半導体層の組成波長との組成波長差が５０ｎｍ以下であり、かつ、前記第１のIII-V族化合物半導体層の格子定数と前記第２のIII-V族化合物半導体層の格子定数との格子定数差の比が０．０５％以上０．６０％以下である。【選択図】図１

Description

本発明は、半導体発光素子及び半導体発光素子の製造方法に関する。
半導体発光素子における半導体層の半導体材料として、ＩｎＧａＡｓＰなどのIII−V族化合物半導体が使用されている。III−V族化合物半導体材料により形成される発光層の組成比を調整することで、半導体発光素子の発光波長を緑色から赤外までと、幅広く調整することが可能である。例えば、波長７５０ｎｍ以上の赤外領域を発光波長とする赤外発光の半導体発光素子であれば、センサー、ガス分析、監視カメラなどの用途で幅広く用いられている。
これまで、半導体発光素子の特性を改善するための試みが多数行われてきた。例えば特許文献１では、複数のIII-V族化合物半導体層を積層してなる積層構造を用いた発光層における各層の格子定数差に着目している。
特許文献１は、ＩｎＧａＡｓＰの４元系化合物半導体層により構成される量子井戸構造を有する発光層を用いている。特許文献１では、各井戸層の組成比を変えることで格子定数差を調整して量子井戸を歪ませ、当該歪みに伴う高出力化等を企図している。なお、特許文献１の各井戸層の組成比は、発光遷移波長が等しくなるように調整されている。
特開平７−１４７４５４号公報
近年、半導体発光素子の用途はますます広がりつつある。そのため、発光層材料としてIII-V族化合物半導体を用いた半導体発光素子の発光出力をさらに向上させる技術が求められている。
そこで本発明は、発光出力を向上させた半導体発光素子を提供することを目的とする。さらに本発明は、この半導体発光素子の製造方法を提供することを目的とする。
本発明者らは、上記の課題を解決すべく鋭意検討を重ねた結果、第１及び第２のIII-V族化合物半導体層を積層してなる積層構造を有する発光層における各層間の組成波長差及び格子定数差に着目した。そして、組成波長差を小さくしつつ、適正範囲の格子定数差を設けた積層構造を設けることにより、半導体発光素子の発光出力を向上できることを知見した。本発明は、上記知見に基づいて完成されたものであり、その要旨構成は以下のとおりである。
（１）組成比が互いに異なる第１のIII-V族化合物半導体層及び第２のIII-V族化合物半導体層を繰り返し積層した積層構造を有する発光層を備える半導体発光素子であって、
前記第１及び前記第２のIII-V族化合物半導体層におけるIII族元素はＡｌ，Ｇａ，Ｉｎからなる群より選択される１種又は２種以上であり、かつ、前記第１及び前記第２のIII-V族化合物半導体層におけるV族元素はＡｓ，Ｓｂ，Ｐからなる群より選択される１種又は２種以上であり、
前記第１及び前記第２のIII-V族化合物半導体層はいずれも、前記III族元素及び前記V族元素のうちから選択される３種以上の元素により構成され、
前記第１のIII-V族化合物半導体層の組成波長と、前記第２のIII-V族化合物半導体層の組成波長との組成波長差が５０ｎｍ以下であり、かつ、前記第１のIII-V族化合物半導体層の格子定数と前記第２のIII-V族化合物半導体層の格子定数との格子定数差の比が０．０５％以上０．６０％以下であることを特徴とする半導体発光素子。
（２）前記格子定数差の比が０．３％以上である、上記（１）に記載の半導体発光素子。
（３）前記第１及び前記第２のIII-V族化合物半導体層の組成波長差が３０ｎｍ以下である、上記（１）又は（２）に記載の半導体発光素子。
（４）前記第１及び前記第２のIII-V族化合物半導体層はいずれも、前記III族元素及び前記V族元素のうちから選択される４種以上の元素により構成される上記（１）〜（３）のいずれかに記載の半導体発光素子。
（５）前記４種以上の元素を構成する元素のうち、III族元素はＧａ，Ｉｎであり、V族元素はＡｓ，Ｓｂ，Ｐからなる群より選択される２種以上である、上記（４）に記載の半導体発光素子。
（６）前記第１及び前記第２のIII-V族化合物半導体層はいずれもＩｎＧａＡｓＰの４元系化合物半導体である、上記（１）〜（３）のいずれかに記載の半導体発光素子。
（７）前記発光層の前記積層構造において、前記第１及び第２のIII-V族化合物半導体層の間に第３のIII-V族化合物半導体層がさらに設けられ、
前記第３のIII-V族化合物半導体層は、前記III族元素及び前記V族元素のうちから選択される４種以上の元素により構成され、
前記第１、第２及び第３のIII-V族化合物半導体層の隣り合う互いの組成波長差がいずれも５０ｎｍ以下であり、かつ、
前記第１、第２及び第３のIII-V族化合物半導体層の隣り合う互いの格子定数差の比がいずれも０．０５％以上０．６０％以下である、上記（１）〜（６）のいずれかに記載の半導体発光素子。
（８）前記第３のIII-V族化合物半導体層はＩｎＧａＡｓＰの４元系化合物半導体である、上記（７）に記載の半導体発光素子。
（９）上記（１）〜（８）のいずれかに記載の半導体発光素子の製造する方法であって、
前記第１のIII-V族化合物半導体層を形成する第１工程と、
前記第２のIII-V族化合物半導体層を形成する第２工程と、
前記第１工程及び前記第２工程を繰り返し行い前記発光層を形成する発光層形成工程と、を含むことを特徴とする半導体発光素子の製造方法。
本発明によれば、発光出力を向上させた半導体発光素子を提供することができる。さらに本発明は、この半導体発光素子の製造方法を提供することができる。
本発明に従う半導体発光素子における発光層の一態様を示す模式断面図である。 本発明に従う半導体発光素子における発光層の別の態様を示す模式断面図である。 本発明の一実施形態に従う半導体発光素子を示す模式断面図である。 実施例における発光出力を対比するグラフである。 実施例における順方向電圧を対比するグラフである。
本発明による実施形態の説明に先立ち、本明細書における諸定義について説明する。
＜III-V族化合物半導体層＞
まず、本明細書において単に「III-V族化合物半導体」と称する場合、その組成は一般式：（ＩｎaＧａbＡｌc）（ＰxＡｓyＳｂz）により表される。ここで、各元素の組成比については以下の関係が成立する。
III族元素について、ｃ＝１−ａ−ｂ，０≦ａ≦１，０≦ｂ≦１，０≦ｃ≦１
V族元素について、ｚ＝１−ｘ−ｙ，０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１
そして後述のとおり、発光層におけるIII-V族化合物半導体層はＡｌ，Ｇａ，Ｉｎからなる群より選択される１種又は２種以上と、III族元素及びＡｓ，Ｓｂ，Ｐからなる群より選択されるV族元素のうちから選択される１種又は２種以上からなる３種以上の元素により構成される。３種の元素では、成長用基板との格子定数差の比を１％以下とする組み合わせが限られることから、４種以上の元素を用いて構成されることがより好ましい。上記一般式における各組成比ａ，ｂ，ｃのうち１種又は２種以上、ｘ，ｙ，ｚのうちのうち１種又は２種以上、の合計３種以上が少なくとも０超である。
＜組成に基づく組成波長及び格子定数＞
本明細書において組成に基づく組成波長及び格子定数の計算する際には、文献（永井治男ら、「フォトニクスシリーズ6 III-V族半導体混晶」、初版、コロナ社、1988年10月25日）記載の数値（表２．１より３元混晶の非線形因子の値、表２．２より２元結晶の格子定数、表２．３より２元結晶の弾性スティフネス定数、および表２．７より２元結晶のバンドギャップ、等）を使用した。下記では主にＩｎＧａＡｓＰ系を用いて説明するものの、ＡｌやＳｂが含まれる場合についても上記文献に記載の文献値に基づき算出することが可能である。以下、各組成比ａ，ｂ，ｃ，ｘ，ｙ，ｚのうち、ａ，ｂ，ｃから２種、ｘ，ｙ，ｚから２種を有する場合を擬４元混晶と称し、ａ，ｂ，ｃから３種、ｘ，ｙ，ｚから１種（またはａ，ｂ，ｃから１種、ｘ，ｙ，ｚから３種）を有する場合を擬３元混晶と称する。
本明細書におけるIII-V族化合物半導体層の「組成波長」は、III-V族化合物半導体層の組成に基づくエネルギーバンドギャップＥｇから下記式＜１＞
Eg=1239.8／λ ・・・＜１＞
により換算される波長λを意味する。各組成比（固相比）が既知である場合、まず、擬４元混晶の基になる４つの３元混晶のエネルギーバンドギャップＥを、３元混晶の非線形因子を用いて求める。ＩｎＧａＡｓＰ系（すなわち一般式:(InaGab)(PxAsy))を例として例示すると、３元混晶の(Ga,In)P、(Ga,In)As、Ga(P,As)、In(P,As)について、非線形因子を考慮したエネルギーバンドギャップＥを算出する。それぞれの２元系のバンドギャップE0[eV]として文献値からInP:1.35、GaP：2.74、InAs：0.36、GaAs：1.42、および、非線形因子（ボウイングパラメータE0[eV]）の値として文献値から(Ga,In)P：0.7、(Ga,In)As：0.51、Ga(P,As)：0.3、In(P,As)：0.23を用いて計算を行う。例えばＩｎaＧａbPのエネルギーバンドギャップＥabxは、
Eabx=1.35×a + 2.74×b‐0.7×a×b
として計算される。他の３元混晶についても同様に計算する。
４つの３元混晶のエネルギーバンドギャップを算出した後、ベガードの法則に基づき、擬４元混晶(InaGab)(PxAsy)の物性値Egabxy（擬４元混晶のバンドギャップ）は、４つの３元混晶の物性値Eabx, Eaby, Eaxy, Ebxy(上記により求めた非線形因子を考慮したエネルギーバンドギャップ）を用いると下記式＜２＞に基づき求めることができる。
Figure 0006679767
 ここで、上記式＜２＞において、４つの３元混晶の物性値は非線形因子を考慮しているので、算出される擬４元混晶の物性値も非線形因子が必然的に考慮されていることになる。
次に、本明細書における混晶の格子定数の算出について説明する。格子定数には基板平面に対して垂直方向（成長方向）と水平方向（面内方向）の２種があるところ、本明細書においては垂直方向の値を用いる。まずベガート則に従い混晶の単純な格子定数を計算する。ＩｎＧａＡｓＰ系（すなわち一般式：(InaGab)(PxAsy)）を例として例示すると、物性定数Ａabxy（ベガート則による格子定数）は、各組成比（固相比）が既知である場合、擬４元混晶の基になる４つの２元混晶の物性定数Bax, Bbx, Bay, Bby（下記表１の文献値の格子定数）をもとに下記式＜３＞により計算される。
Aabxy=a×x×Bax+b×x×Bbx+a×y×Bay+b×y×Bby ・・・＜３＞
Figure 0006679767
次いで、弾性定数のＣ１１、Ｃ１２についても、上記式＜３＞と同様にして、(InaGab)(PxAsy)の弾性定数のＣ１１abxy、Ｃ１２abxyをそれぞれ算出する。
そして、成長用基板の格子定数をａsとすると、半導体結晶の弾性的性質に基づく格子変形を考慮して下記式＜４＞を適用し、格子変形を考慮した（垂直方向の）格子定数ａabxy求めることができる。
aabxy=Aabxy‐2×(as-Aabxy)×C12abxy/C11abxy ・・・＜４＞
ここで、本実施形態においては、ＩｎＰを成長用基板としていることから、成長用基板の格子定数をａsにはＩｎＰの格子定数を用いればよい。
擬３元混晶の場合は、一般式：（ＩｎaＧａbＡｌc）（Ａｓ））を例とすると下記式＜５＞，＜６＞からバンドギャップＥｇabcy及びベガート則による格子定数Ａabcyを計算することができる。
Figure 0006679767
 Aabcy=a×Bay+b×Bby+c×Bcy ・・・＜６＞
なお、III-V族化合物半導体が３元系、５元系又は６元系の場合で前述と同様の考えに従って式を変形し、組成波長及び格子定数を求めることができる。また、２元系については上記文献に記載の値を用いることができる。
＜ｐ型、ｎ型及びｉ型並びにドーパント濃度＞
本明細書において、電気的にｐ型として機能する層をｐ型層と称し、電気的にｎ型として機能する層をｎ型層と称する。一方、Ｓｉ、Ｚｎ、Ｓ、Ｓｎ、Ｍｇ等の特定の不純物を意図的には添加しておらず、電気的にｐ型又はｎ型として機能しない場合、「ｉ型」又は「アンドープ」と言う。アンドープのIII-V族化合物半導体層には、製造過程における不可避的な不純物の混入はあって良い。具体的には、ドーパント濃度が低い（例えば７．６×１０15ａｔｏｍｓ／ｃｍ3未満）場合、「アンドープ」であるとして、本明細書では取り扱うものとする。Ｓｉ、Ｚｎ、Ｓ、Ｓｎ、Ｍｇ等の不純物濃度の値は、ＳＩＭＳ分析によるものとする。同様に、活性層のｎ型ドーパント（例えばＳｉ、Ｓ、Ｔｅ、Ｓｎ、Ｇｅ、Ｏ等の）不純物濃度（「ドーパント濃度」）の値もＳＩＭＳ分析によるものとする。なお、各半導体層の境界付近においてドーパント濃度の値は大きく変移するため、活性層の厚さ方向の中央におけるドーパント濃度の値をドーパント濃度の値とする。
＜各層の膜厚及び組成＞
また、形成される各層の厚さ全体は、光干渉式膜厚測定器を用いて測定することができる。さらに、各層の厚さのそれぞれは、光干渉式膜厚測定器及び透過型電子顕微鏡による成長層の断面観察から算出できる。また、超格子構造に類する程度に各層の厚さが数ｎｍ程度で小さい場合にはＴＥＭ−ＥＤＳを用いて厚さを測定することができ、本明細書における発光層の各層の組成比（固相比）については、発光層を露出させた後、ＳＩＭＳ分析により得られた値を用いることとする。なお、各層の断面図において、所定の層が傾斜面を有する場合、その層の厚さは、当該層の直下層の平坦面からの最大高さを用いるものとする。
以下、本発明の実施形態について図面を参照して詳細に例示説明する。なお、同一の構成要素には原則として同一の参照番号を付して、重複する説明を省略する。各図において、説明の便宜上、基板及び各層の縦横の比率を実際の比率から誇張して示している。
（半導体発光素子）
本発明の一態様を示す図１を参照する。本発明に従う半導体発光素子は、組成比が互いに異なる第１のIII-V族化合物半導体層５１及び第２のIII-V族化合物半導体層５２を繰り返し積層した積層構造を有する発光層５０を備える。以下、第１のIII-V族化合物半導体層５１及び第２のIII-V族化合物半導体層５２をそれぞれ第１層５１及び第２層５２とそれぞれ略記する。そして、本発明に従う半導体発光素子において、第１層５１及び第２層５２におけるIII族元素はＡｌ，Ｇａ，Ｉｎからなる群より選択される１種又は２種以上であり、かつ、第１層５１及び第２層５２におけるV族元素はＡｓ，Ｓｂ，Ｐからなる群より選択される１種又は２種以上である。
以下では、第１層５１のIII-V族化合物半導体の組成を（Ｉｎa1Ｇａb1Ａｌc1）（Ｐx1Ａｓy1Ｓｂz1）；ｃ1＝１−ａ1−ｂ1，ｚ1＝１−ｘ1−ｙ1，０≦ａ1≦１，０≦ｂ1≦１，０≦ｃ1≦１，０≦ｘ1≦１，０≦ｙ1≦１，０≦ｚ1≦１と表記する。同様に、第２層５２のIII-V族化合物半導体の組成を（Ｉｎa2Ｇａb2Ａｌc2）（Ｐx2Ａｓy2Ｓｂz1）；ｃ2＝１−ａ2−ｂ2，ｚ2＝１−ｘ2−ｙ2，０≦ａ2≦１，０≦ｂ2≦１，０≦ｃ2≦１，０≦ｘ2≦１，０≦ｙ2≦１，０≦ｚ2≦１と表記する。本発明による第１層５１及び第２層５２はいずれも、III族元素から１種または２種以上、及びＶ族元素から１種または２種以上の合計３種以上の元素により構成される。
そして、本発明においては、第１層５１の組成波長と、第２層５２の組成波長との組成波長差を５０ｎｍ以下とし、かつ、第１層５１の格子定数と第２層５２の格子定数との格子定数差の比を０．０５％以上０．６０％以下とする。なお、組成波長差及び格子定数差は絶対値での値とする。なお、格子定数差の比とは、第１層５１及び第２層５２の格子定数差の絶対値を、第１層５１及び第２層５２の格子定数の平均値で割った値とする。後述する第３層５３が設けられる場合は、隣接する層についてそれぞれ計算し、第１層５１と第３層５３の格子定数差の絶対値を第１層５１と第３層５３の格子定数の平均値で割った値と、第３層５３と第２層５２の格子定数差の絶対値を第３層５３と第２層５２の格子定数の平均値で割った値とし、それぞれの値について０．０５％以上０．６０％以下とする。第１層５１及び第２層５２の組成比に基づく組成波長差及び格子定数差がこの関係を満たす場合に、半導体発光素子の発光出力を従来よりも大幅に高めることができることを本発明者らは実験的に確認した。
組成波長差及び格子定数差が上記条件を満たすことで半導体発光素子の発光出力が高まる理由は定かではなく、また、本発明は理論に束縛されるものではないものの、本発明効果が得られる理由を本発明者らは以下のように考えている。組成波長差が５０ｎｍ以下であると、通電時（発光時）のジャンクション温度においてホールが容易に超えられる障壁（バリア）しかなく、通電時（発光時）のバンド構造としては組成波長差のないダブルヘテロ構造に似た構造となる。また、組成波長差が３０ｎｍ以下（より好ましくは２５ｎｍ以下）であると、非通電時の室温の熱エネルギーであっても容易に超えられる低い障壁（バリア）しかないために、バンド構造としては組成波長差のないダブルヘテロ構造にさらに近づき、ダブルヘテロ構造とほぼ同じ構造となる。そして、ダブルヘテロ構造に近づくことでバリアハイトを下げ、かつ、格子定数差に起因する歪から価電子帯の分裂が生じることにより量子井戸構造と似た電子の閉じ込め効果を得られるために発光出力が高まると考えられる。
ここで、本発明効果をより確実に得るためには、第１層５１及び第２層５２の格子定数差の比は０．０５以上であることが好ましく、０．３％以上であることがより好ましい特に、第１層５１及び第２層５２のそれぞれの組成波長の差が２０ｎｍ以下であってもよく、また１ｎｍ以下であってもよく、組成波長差が同一（すなわち、組成波長差が０ｎｍ）であってもよい。
さらに、III族元素はＧａ，Ｉｎの２種であり、V族元素はＡｓ，Ｓｂ，Ｐからなる群より選択される２種以上であることがより好ましい。また、ＩｎＧａＡｓＰの４元系化合物半導体（以下、ＩｎＧａＡｓＰ系半導体）であることがさらに好ましい。第１層５１及び第２層５２の各III-V族化合物半導体材料がいずれもＩｎＧａＡｓＰの４元系化合物半導体であれば、本発明効果を確実に得ることができる。この場合、第１層５１におけるＡｌの組成比ｃ1及びＳｂの組成比ｚ1はともに０であり、組成式（Ｉｎa1Ｇａb1）（Ｐx1Ａｓy1）；ｂ1＝１−ａ1，ｙ3＝１−ｘ1，０≦ａ1≦１，０≦ｂ1≦１，０≦ｘ1≦１，０≦ｙ1≦１となり、かつ、第２層５２におけるＡｌの組成比ｃ2及びＳｂの組成比ｚ2はともに０であり、組成式（Ｉｎa2Ｇａb2）（Ｐx2Ａｓy2）；ｂ2＝１−ａ2，ｙ2＝１−ｘ2，０≦ａ2≦１，０≦ｂ2≦１，０≦ｘ2≦１，０≦ｙ2≦１となる。
本発明に従う半導体発光素子における発光層５０の積層構造は、第１層５１及び第２層５２のみにより構成されてもよいし、さらなるIII-V族化合物半導体層が設けられていてもよい。例えば、本発明の別の態様を示す図２に図示されるように、発光層５０の積層構造において、第１層５１と第２層５２の間に第３のIII-V族化合物半導体層５３（以下、第３層５３と略記する）がさらに設けられてもよい。第３層５３の好ましい態様について説明する。
第１層５１及び第２層５２に倣い、第３層５３のIII-V族化合物半導体の組成を（Ｉｎa3Ｇａb3Ａｌc3）（Ｐx3Ａｓy3Ｓｂz3）；ｃ3＝１−ａ3−ｂ3，ｚ3＝１−ｘ3−ｙ3，０≦ａ3≦１，０≦ｂ3≦１，０≦ｃ3≦１，０≦ｘ3≦１，０≦ｙ3≦１，０≦ｚ3≦１と表記する。第３層５３が発光層５０に設けられる場合、第３層５３は、第１層５１及び第２層５２と同様に、上述のIII族元素から1種又は2種以上、及びV族元素から1種または2種以上で選択される３種以上の元素により構成されることが好ましい。さらにこの場合、第１層５１と第３層５３、第３層５３と第２層５２、第2層５２と第１層５１の隣り合う互いの組成波長差がいずれも５０ｎｍ以下であり、かつ、隣り合う互いの格子定数差の比がいずれも０．０５％以上０．６０％以下であることが好ましい。
また、本発明効果をより確実に得る観点で、第３層５３が設けられる場合には、第３層５３のIII-V族化合物半導体材料が、III族元素はＧａ，Ｉｎであり、V族元素はＡｓ，Ｓｂ，Ｐからなる群より選択される２種以上であることが好ましく、ＩｎＧａＡｓＰの４元系化合物半導体（以下、ＩｎＧａＡｓＰ系半導体）であることがより好ましい。この場合、第３層５３におけるＡｌの組成比ｃ3及びＳｂの組成比ｚ3はともに０である。
−膜厚−
発光層５０の全体の膜厚は制限されないものの、例えば１μｍ〜８μｍとすることができる。また、発光層５０の積層構造における第１層５１、第２層５２及び第３層５３の各層の膜厚も制限されないものの、例えば１〜１５ｎｍ程度とすることができる。各層の膜厚は互いに同じでもよいし、異なってもよい。また、第１層５１同士の膜厚に関し、積層構造内で同じでもよいし異なっていてもよい。第２層５２同士の膜厚及び第３層５３の膜厚同士についても同様である。ただし、第１層５１同士の膜厚及び第２層５２同士の膜厚（第３層５３が設けられる場合は第３層同士の膜厚についても）を同一にして発光層５０を超格子構造とすることは、本発明における好ましい態様の一つである。
−積層組数−
図１を参照する。第１層５１及び第２層５２の両者の組数は制限されないものの、例えば３〜５０組とすることができる。積層構造の一端を第１層５１とし、他端を第２層５２とすることができる。この場合、第１層５１及び第２層５２の組数はｎ組（ｎは自然数である）であると表記する。
また、積層構造の一端を第１層５１とし、第２層５２及び第１層５１の繰り返し構造を設けて他端を第１層５１としてもよい。あるいはその逆に両端を第２層５２としてもよい。この場合、第１層５１及び第２層５２の組数をｎ（ｎは自然数である）と表記し、ｎ．５組であると言うこととする。図１では積層構造の両端を第１層５１として図示している。
なお、図２のように積層構造に第３層５３が設けられている場合の組数も制限されず、図１を参照する態様と同様に３〜５０組としてよい。図２では積層組数がｎ組である場合を図示しているものの、必ずしもこの態様に制限されない。
−組成比−
組成波長差及び格子定数差の条件を満足する限りは、第１層５１、第２層５２及び第３層５３の各層のIII-V族化合物半導体の組成比ａ，ｂ，ｃ，ｘ，ｙ，ｚは制限されない。ただし、発光層の結晶性の悪化を抑制するために、組成比の選択範囲は、成長用基板と発光層（第１層と第２層）との間の格子定数差の比をいずれも１％以下とすることが好ましい。すなわち、成長用基板と第１層の格子定数差の絶対値を成長用基板と第１層の平均値で割った値と、成長用基板と第２層の格子定数差の絶対値を成長用基板と第２層の平均値で割った値がいずれも１％以下であることが好ましい。例えば発光中心波長を１０００〜１９００ｎｍとする場合、成長用基板をInP基板とすれば、各層におけるＩｎの組成比ａを0.0〜1.0、Ｇａの組成比ｂを0.0〜1.0、Ａｌの組成比ｃを0.0〜0.35、Ｐの組成比ｘを0.0〜0.95、Ａｓの組成比ｙを0.15〜1.0、Ｓｂの組成比ｚを0.0〜0.7とすることができる。これらの範囲内から組成波長差及び格子定数差の比の条件を満足するよう、適宜設定すればよい。上記発光中心波長は一例に過ぎず、例えばＩｎＧａＡｓＰの４元系化合物半導体（以下、ＩｎＧａＡｓＰ系半導体）である場合には発光中心波長を1000ｎｍ以上2200nm以下の範囲内とすることができ、Ｓｂを含む場合にはさらに長波長（11μｍ以下）の赤外線とすることができる。
−ドーパント−
発光層５０における各層のドーパントは制限されないものの、第１層５１、第２層５２及び第３層５３のいずれもｉ型とすることが本発明効果を確実に得るためには好ましい。ただし、各層についてｎ型又はｐ型ドーパントをドープしてもよい。
以下では、本発明の半導体発光素子の具体的構成の限定を意図するものではないが、本発明の半導体発光素子が更に備えることのできる具体的態様について説明する。図３を参照して本発明の一実施形態に従う半導体発光素子１００を説明する。
本発明の一実施形態に従う半導体発光素子１００は上述した積層構造を有する発光層５０を少なくとも備え、さらに、支持基板１０、介在層２０、第１導電型III-V族化合物半導体層３０、第１スペーサ層４１、発光層５０、第２スペーサ層４２、第２導電型III-V族化合物半導体層７０の中から所望の構成をこの順に備えることが好ましい。また、半導体発光素子１００の第２導電型III-V族化合物半導体層７０上には第２電極８０を、支持基板１０の裏面には第１電極９０をさらに備えることができる。なお、第１導電型がｎ型であれば第２導電型はｐ型となり、逆に第１導電型がｐ型であれば第２導電型はｎ型となる。以下、第１導電型がｎ型であり、第２導電型がｐ型である場合の態様を説明する。以下では、説明の便宜状、第１導電型III-V族化合物半導体層３０をｎ型半導体層３０と表記し、第２導電型III-V族化合物半導体層７０をｐ型半導体層７０と表記して、この具体例に従い本実施形態を説明する。発光層５０はｎ型半導体層３０及びｐ型半導体層７０に挟持されることにより、ダブルヘテロ構造に類した構造とすることができ、発光層５０への通電により発光層５０内で電子及び正孔で結合して発光する。
＜成長用基板＞
成長用基板は発光層５０の組成に応じて、ＩｎＰ基板、ＩｎＡｓ基板、ＧａＡｓ基板、ＧａＳｂ基板、ＩｎＳｂ基板などの化合物半導体基板から適宜選択すればよい。各基板の導電型については成長用基板上の半導体層の導電型に対応させることが好ましく、本実施形態に適用可能な化合物半導体基板としてｎ型ＩｎＰ基板及びｎ型ＧａＡｓ基板を例示することができる。
＜支持基板＞
支持基板１０としては、当該支持基板１０上に発光層５０を成長させる成長用基板を用いることができる。後述する接合法を用いる場合は、成長用基板とは異種の種々の基板を支持基板１０として使用してもよい。
＜介在層＞
支持基板１０上に介在層２０を設けてもよい。介在層２０をIII-V族化合物半導体層とすることができる。成長用基板としての支持基板１０上に半導体層をエピタキシャル成長させるための初期成長層として用いることができる。また、例えば、成長用基板としての支持基板１０と、ｎ型半導体層３０との間の格子歪みを緩衝させるためのバッファ層として用いることもできる。また、成長用基板と介在層２０を格子整合させつつ、半導体組成を変えることで、エッチングストップ層としても用いることができる。例えば支持基板がｎ型のＩｎＰ基板である場合は、介在層２０をｎ型ＩｎＧａＡｓ層とすることが好ましい。この場合、介在層２０をＩｎＰ成長用基板と格子整合させるため、III族元素におけるＩｎ組成比を０．３〜０．７とすることが好ましく、０．５〜０．６とすることがより好ましい。また上記のＩｎＧａＡｓと同程度にＩｎＰ基板と格子定数が近くなる組成比とするならば、ＡｌＩｎＡｓやＡｌＩｎＧａＡｓ、ＩｎＧａＡｓＰとしてもよい。介在層２０は、単層であってもよいし、あるいは、他層との複合層（例えば超格子層）であっても良い。
＜ｎ型半導体層＞
支持基板１０及び必要に応じて介在層２０上に、ｎ型半導体層３０を設けることができ、当該ｎ型半導体層３０をｎ型クラッド層として用いることができる。発光層５０のIII-V族化合物半導体の組成に応じてｎ型半導体層３０のIII-V族化合物半導体の組成を適宜定めればよい。発光層５０がＩｎＧａＡｓＰ系半導体で構成される場合には、例えばｎ型ＩｎＰ層を用いることができる。ｎ型半導体層３０は単層構造であってもよいし、複数層が積層された複合層であっても構わない。ｎ型クラッド層の厚さとして１μｍ〜５μｍを例示することができる。
＜スペーサ層＞
ｎ型半導体層３０及びｐ型半導体層７０と発光層５０との間に第１スペーサ層４１及び第２スペーサ層４２をそれぞれ設けることも好ましい。第１スペーサ層４１はアンドープ又はｎ型のIII-V族化合物半導体層とすることができ、例えばｉ型ＩｎＰスペーサ層を用いることが好ましい。一方ｐ側の第２スペーサ層４２はアンドープのIII-V族化合物半導体層とすることが好ましく、例えばｉ型ＩｎＰスペーサ層を用いることができる。アンドープのスペーサ層４２を設けることで、発光層５０とｐ型層との間の不要なドーパントの拡散を防止することができる。各スペーサ層４１，４２の厚さは制限されないが、例えば５〜５００ｎｍとすればよい。
＜ｐ型半導体層＞
発光層５０及び必要に応じて第２スペーサ層４２上にｐ型半導体層７０を設けることができる。ｐ型半導体層７０は発光層５０の側から順に、ｐ型クラッド層７１及びｐ型コンタクト層７３を備えることができる。ｐ型クラッド層７１及びｐ型コンタクト層７３の間に中間層７２を設けることも好ましい。中間層７２を設けることで、ｐ型クラッド層７１及びｐ型コンタクト層７３の格子不整合を緩和することができる。発光層５０のIII-V族化合物半導体の組成に応じてｐ型半導体層７０のIII-V族化合物半導体の組成を適宜定めればよい。発光層５０がＩｎＧａＡｓＰ系半導体で構成される場合には、ｐ型クラッド層としてｐ型ＩｎＰを、中間層としてｐ型ＩｎＧａＡｓＰを、ｐ型コンタクト層７３としてＰを含まないｐ型ＩｎＧａＡｓを例示することができる。ｐ型半導体層７０の各層の膜厚は特に制限されないものの、ｐ型クラッド層７１の膜厚として１μｍ〜５μｍを例示することができ、中間層７２の膜厚として５０〜２００ｎｍを例示することができ、ｐ型コンタクト層７３の膜厚として５０ｎｍ〜２００ｎｍを例示することができる。
＜電極＞
ｐ型半導体層７０上及び支持基板１０の裏面にそれぞれ第１電極８０及び第２電極９０を設けることができ、各電極を構成するための金属材料は、Ｔｉ、Ｐｔ、Ａｕなどの金属や、金と共晶合金を形成する金属（Ｓｎなど）などの一般的なものを用いることができる。さらに、各電極の電極パターンは任意であり、何ら制限されない。
これまで、化合物半導体基板を成長用基板として用い、これをそのまま支持基板１０として用いる実施形態を説明してきたが、本発明はこれに制限されない。本発明の半導体発光素子の支持基板としては、成長用基板上に各半導体層を形成した後、接合法により成長用基板を除去しつつ、Ｓｉ基板などの半導体基板、MoやWやコバールなどの金属基板、AlNなどを使用した各種サブマウント基板などを貼り合わせてこれを支持基板として用いることもできる（以下、「接合法」と称し、特開2018-006495号公報を参照する）。
接合法を用いる場合は、半導体発光素子１００は各電極以外にもIII-V族化合物半導体以外の層が設けられ得る。例えば、接合法を用いる場合ではＳｉ基板からなる支持基板１０上に金属材料からなる介在層２０を形成することができ、この上にｐ型半導体層７０、発光層５０、ｎ型半導体層３０が順次形成される。なお、介在層２０は支持基板１０上の金属反射層として用いることができる。さらに、半導体発光素子１００は必要に応じてIII-V族化合物半導体層の他、オーミック電極部を含む誘電体層が設けられ得る。誘電体材料はＳｉＯ2、ＳｉＮ、ＩＴＯ等である。
なお前述のとおり、上記の一実施形態では、第１導電型半導体層がｎ型であり、第２導電型半導体層がｐ型である場合を例に説明したものの、各層の導電型のｎ型／ｐ型を上記の実施形態と逆転できることが当然に理解される。
（半導体発光素子の製造方法）
本発明による前述の半導体発光素子の製造方法は、第１層５１を形成する第１工程と、第２層５２を形成する第２工程と、これら第１工程及び第２工程を繰り返し行い発光層５０を形成する発光層形成工程と、を少なくとも含む。第３層５３を形成する第３工程をさらに含んでもよい。この場合、発光層形成工程においては、第１層５１を形成する第１工程、第３層５３を形成する第３工程、及び第２層５２を形成する第２工程を繰り返し行うことができる。
また、必要に応じて、図３を参照して説明した半導体発光素子１００の各層を形成する工程を含んでもよい。第１層５１及び第２層５２として用いることのできるIII-V族化合物半導体材料並びにそれらの組成波長差及び格子定数差の各条件、さらには各膜厚、積層組数等については既述のとおりであり、重複する説明を省略する。
III-V族化合物半導体層の各層は、例えば、有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法や分子線エピタキシ（ＭＢＥ：Molecular Beam Epitaxy）法、スパッタ法などの公知の薄膜成長方法により形成することができる。ＩｎＧａＡｓＰ系半導体であれば、例えば、Ｉｎ源としてトリメチルインジウム（ＴＭＩｎ）、Ｇａ源としてトリメチルガリウム（ＴＭＧａ）、Ａｓ源としてアルシン（ＡｓＨ3）、Ｐ源としてホスフィン（ＰＨ3）などを所定の混合比で用い、これらの原料ガスを、キャリアガスを用いつつ気相成長させることにより、成長時間に応じてＩｎＧａＡｓＰ系半導体層を所望の厚さでエピタキシャル成長させることができる。また、III族元素としてＡｌを用いる場合、Ａｌ源として例えばトリメチルアルミニウム（ＴＭＡ）などを用いればよく、V族元素としてＳｂを用いる場合、Ｓｂ源としてＴＭＳｂ（トリメチルアンチモン）などを用いればよい。さらに、各半導体層をｐ型又はｎ型にドーパントする場合は、所望に応じＳｉ、Ｚｎなどを構成元素に含むドーパント源のガスをさらに用いればよい。
また、第１及び第２電極などの金属層の形成は公知の手法を用いることができ、例えばスパッタ法、電子ビーム蒸着法、又は抵抗加熱法などを用いることができる。接合法を用いる場合に誘電体層を形成するのであればプラズマＣＶＤ法又はスパッタ法などの、公知の成膜法を適用すればよいし、必要に応じて公知のエッチング法を用いて凹凸形成することも可能である。
接合法（先に言及した特開2018-006495号公報を参照する）を用いる場合、例えば以下のようにして半導体発光素子を作製することができる。
まず、成長用基板上にエッチングストップ層、ｎ型半導体層３０、発光層５０、ｐ型クラッド層７１、中間層７２、ｐ型コンタクト層７３を含むIII-V族化合物半導体層の各層を順次形成する。次いで、ｐ型コンタクト層７３上には島状に分散したｐ型オーミック電極部を形成する。その後、ｐ型オーミック電極部及びその周辺にレジストマスクを形成し、オーミック電極部を形成した場所以外のｐ型コンタクト層７３をウェットエッチング等により除去し、中間層７２を露出させる。そして、中間層７２上に誘電体層を形成する。さらに、ｐ型オーミック電極部及びその周辺の誘電体層をエッチングにより除去し、中間層７２を露出させ、金属反射層を中間層７２上に形成する。
一方、支持基板として導電性Ｓｉ基板などを用いて、支持基板上に金属接合層を形成する。金属反射層及び金属接合層を対向配置して加熱圧縮等により接合する。そして、成長用基板をエッチングして除去しつつ、エッチングストップ層をエッチングしてｎ型半導体層３０を露出させる。ｎ型半導体層３０上に、上面電極を形成することで、接合型の半導体発光を得ることができる。前述のとおり、各層の導電型のｎ型／ｐ型を上記例と逆転しても構わない。
以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。
（実験例１）
狙いの発光中心波長を１３００ｎｍとして、以下の発明例１及び比較例１〜３に係る半導体発光素子を接合法により作製した。
＜発明例１＞
発明例１による半導体発光素子１００のIII-V族化合物半導体層の各構成については図３の符号を参照する。Ｓドープのｎ型ＩｎＰ基板を成長用基板として用いた。ｎ型ＩｎＰ基板（Sドープ、ドーパント濃度2×1018atoms/cm3）の（１００）面上に、厚さ１００ｎｍのｎ型ＩｎＰ層及び厚さ２０ｎｍのｎ型Ｉｎ0.57Ｇａ0.43Ａｓ層（それぞれを初期成長層及びエッチングストップ層）、厚さ２０００ｎｍのｎ型ＩｎＰ層（ｎ型クラッド層としてのｎ型半導体層３０）、厚さ１００ｎｍのｉ型ＩｎＰ層（第１スペーサ層４１）、詳細を後述する発光層５０、厚さ３２０ｎｍのｉ型ＩｎＰ層（第２スペーサ層４２）、厚さ４８００ｎｍのｐ型ＩｎＰ層（ｐ型クラッド層７１）、厚さ５０ｎｍのｐ型Ｉｎ0.8Ｇａ0.2Ａｓ0.5Ｐ0.5層（中間層７２）、厚さ１００ｎｍのｐ型Ｉｎ0.57Ｇａ0.43Ａｓ層（ｐ型コンタクト層７３）をＭＯＣＶＤ法により順次形成した。ｎ型ＩｎＰ層及びｎ型ＩｎＧａＡｓ層（それぞれを初期成長層及びエッチングストップ層）、ｎ型ＩｎＰ層（ｎ型クラッド層としてのｎ型半導体層３０）はＳｉドープを行い、ドーパント濃度は７×1017 atoms/cm3とした。ｐ型ＩｎＰ層（ｐ型クラッド層７１）はＺｎドープを行い、ドーパント濃度は１×1018 atoms/cm3とした。ｐ型ＩｎＧａＡｓＰ層（中間層７２）、ｐ型ＩｎＧａＡｓ層（ｐ型コンタクト層７３）はＺｎドープを行い、ドーパント濃度は１×1019 atoms/cm3とした。
発光層５０の形成に際しては、ｉ型Ｉｎa1Ｇａb1Ａｓx1Ｐy1層（第１層５１）をまず形成し、次いでｉ型Ｉｎa2Ｇａb2Ａｓx2Ｐy2層（第２層５２）及びｉ型Ｉｎa1Ｇａb1Ａｓx1Ｐy1層（第１層５１）を１０層ずつ交互に積層し、１０．５組の積層構造とした。すなわち、発光層５０の両端はともにｉ型Ｉｎa1Ｇａb1Ａｓx1Ｐy1層（第１層５１）である。ｉ型Ｉｎa1Ｇａb1Ａｓx1Ｐy1層（第１層５１）は、厚さ８ｎｍのＩｎ0.675Ｇａ0.325Ａｓ0.689Ｐ0.311である。すなわち、Ｉｎ組成比（ａ１）が０．６７５、Ｇａ組成比（ｂ１）が０．３２５、Ａｓ組成比（ｘ１）が０．６８９、Ｐ組成比（ｙ１）が０．３１１である。また、ｉ型Ｉｎa2Ｇａb2Ａｓx2Ｐy2層（第２層５２）は、厚さ５ｎｍのＩｎ0.633Ｇａ0.367Ａｓ0.716Ｐ0.284である。すなわち、Ｉｎ組成比（ａ２）が０．６３３、Ｇａ組成比（ｂ２）が０．３６７、Ａｓ組成比（ｘ２）が０．７１６、Ｐ組成比（ｙ２）が０．２８４である。また、発光層の合計膜厚は１３８ｎｍである。なお、上記した発明例１における各層の各組成はＳＩＭＳ分析により測定した値である。また、発光層の各層については発光層を露出させた後にＳＩＭＳ分析して各層の固相比を確認した。
ｐ型コンタクト層上には島状に分散したｐ型オーミック電極部（Ａｕ／ＡｕＺｎ／Ａｕ、合計厚さ：５３０ｎｍ）を形成した。なお、島状のパターン形成にあたっては、レジストパターンを形成し、次いでオーミック電極を蒸着し、レジストパターンのリフトオフにより形成した。ｐ型コンタクト層への接触面積率は４．５％であり、チップサイズは３８０μｍ角である。
次に、ｐ型オーミック電極部及びその周辺にレジストマスクを形成し、オーミック電極部を形成した場所以外のｐ型コンタクト層を、酒石酸−過酸化水素系のウェットエッチングにより除去し、中間層を露出させた。その後、プラズマＣＶＤ法により中間層７２上の全面にＳｉＯ2からなる誘電体層（厚さ：７００ｎｍ）を形成した。そして、ｐ型オーミック電極部の上方領域に、幅方向及び長手方向に幅３μｍを付加した形状の窓パターンをレジストで形成し、ｐ型オーミック電極部及びその周辺の誘電体層を、ＢＨＦによるウェットエッチングにより除去し、中間層７２を露出させた。
次に、金属反射層（Ａｌ／Ａｕ／Ｐｔ／Ａｕ）を中間層７２上の全面に蒸着により形成した。金属反射層の各金属層の厚さは、順に１０ｎｍ、６５０ｎｍ、１００ｎｍ、９００ｎｍである。
一方、支持基板となる導電性Ｓｉ基板（厚さ：３００μｍ）上に、金属接合層（Ｔｉ／Ｐｔ／Ａｕ）を形成した。金属接合層の各金属層の厚さは、順に６５０ｎｍ、１０ｎｍ、９００ｎｍである。
これら金属反射層及び金属接合層を対向配置して、３００℃で加熱圧縮接合を行った。そして、ｎ型ＩｎＰ基板を塩酸希釈液によりウェットエッチングして除去し、さらに、エッチングストップ層を硫酸−過酸化水素系を用いてウェットエッチングして除去してｎ型クラッド層を露出させた。
ｎ型クラッド層上に、上面電極の配線部として、ｎ型電極（Ａｕ（厚さ：１０ｎｍ）／Ｇｅ（厚さ：３３ｎｍ）／Ａｕ（厚さ：５７ｎｍ）／Ｎｉ（厚さ：３４ｎｍ）／Ａｕ（厚さ：８００ｎｍ）／Ｔｉ（厚さ：１００ｎｍ）／Ａｕ（厚さ：１０００ｎｍ））を、レジストパターン形成、ｎ型電極の蒸着、レジストパターンのリフトオフにより形成した。さらに、パッド部（Ｔｉ（厚さ：１５０ｎｍ）／Ｐｔ（厚さ：１００ｎｍ）／Ａｕ（厚さ：２５００ｎｍ））をｎ型電極上に形成し、上面電極のパターンを形成した。
最後に、メサエッチングにより各素子間（幅６０μｍ）の半導体層を除去してダイシングラインを形成した。そして、Ｓｉ基板の裏面側への裏面電極（Ｔｉ（厚さ：１０ｎｍ）／Ｐｔ（厚さ：５０ｎｍ）／Ａｕ（厚さ２００ｎｍ））を形成し、ダイシングによるチップ個片化を行って、発明例１に係る半導体発光素子を作製した。
＜比較例１〜３＞
発明例１における第１層５１及び第２層５２の組成比を表２に記載のとおりに変えた以外は、発明例１と同様として半導体発光素子を接合法に従い形成した。表２に、発明例１を含めて、第１層５１及び第２層５２の組成比及びこれらより換算させる組成波長及び格子定数を示す。さらに、表２に組成波長差及び格子定数差の比を絶対値で示す。なお、比較例１の第２層５２はｉ型ＩｎＰ層であり、その他の発光層を構成する層はｉ型ＩｎＧａＡｓＰ層である。
（実験例２）
狙いの発光中心波長を１４６０ｎｍとして、以下の発明例２及び比較例４〜８に係る半導体発光素子を接合法により作製した。
＜発明例２、比較例４〜８＞
発明例１における第１層５１及び第２層５２の組成比を表３に記載のとおりに変えた以外は、発明例１と同様として発明例２及び比較例４〜８に係る半導体発光素子を接合法に従い形成した。なお、比較例４の第２層５２はｉ型ＩｎＰ層である。また、表３にこれらの組成波長差及び格子定数差の比を表２と同様に示す。
Figure 0006679767
Figure 0006679767
＜評価１：発光出力評価＞
発明例１，２、比較例１〜８のそれぞれにかかる半導体発光素子に定電流電圧電源を用いて２０ｍＡの電流を流したときの順方向電圧Ｖｆ、積分球による発光出力Ｐｏ、及び発光中心波長λｐを測定し、それぞれ３個の試料の測定結果の平均値を求めた。結果を表４に示す。また、組成波長差と発光出力Ｐｏとの関係を示すグラフを図４に示す。さらに、組成波長差と順方向電圧Ｖｆとの関係を示すグラフを図５に示す。
＜評価２：発光出力の維持率＞
半導体発光素子作製直後の積分球による初期の発光出力を測定し（３個の試料の平均）、その後、半導体発光素子に室温で２０ｍＡを１０００時間連続して通電した後に積分球による発光出力を測定した（３個の試料の平均）。結果を表４に示す。
Figure 0006679767
表４及び図４より、本発明条件に従う組成波長差及び格子定数差を満足する場合に発光出力が向上していることが確認される。また、図５より、順方向電圧については、実施例１，２のそれぞれは、各実験例における比較例と同程度以上に良好な値であったことが確認される。また、発光出力の維持率についても、実施例１，２のそれぞれは、各実験例における比較例と同程度以上に良好な値であったことが確認される。
１０ 支持基板
２０ 介在層
３０ 第１導電型半導体層（ｎ型半導体層）
４１ 第１スペーサ層
４２ 第２スペーサ層
５０ 発光層
５１ 第１のIII-V族化合物半導体層（第１層）
５２ 第２のIII-V族化合物半導体層（第２層）
５３ 第３のIII-V族化合物半導体層（第３層）
７０ 第２導電型半導体層（ｐ型半導体層）
８０ 第１電極
９０ 第２電極
１００ 半導体発光素子

Claims (9)

  1. 組成比が互いに異なる第１のIII-V族化合物半導体層及び第２のIII-V族化合物半導体層を繰り返し積層した積層構造を有する発光層を備える半導体発光素子であって、
    前記第１及び前記第２のIII-V族化合物半導体層におけるIII族元素はＡｌ，Ｇａ，Ｉｎからなる群より選択される１種又は２種以上であり、かつ、前記第１及び前記第２のIII-V族化合物半導体層におけるV族元素はＡｓ，Ｓｂ，Ｐからなる群より選択される１種又は２種以上であり、
    前記第１及び前記第２のIII-V族化合物半導体層はいずれも、前記III族元素及び前記V族元素のうちから選択される３種以上の元素により構成され、
    前記第１のIII-V族化合物半導体層の組成波長と、前記第２のIII-V族化合物半導体層の組成波長との組成波長差が５０ｎｍ以下であり、かつ、前記第１のIII-V族化合物半導体層の格子定数と前記第２のIII-V族化合物半導体層の格子定数との格子定数差の比が０．０５％以上０．６０％以下であることを特徴とする半導体発光素子。
  2. 前記格子定数差の比が０．３％以上である、請求項１に記載の半導体発光素子。
  3. 前記第１及び前記第２のIII-V族化合物半導体層の組成波長差が３０ｎｍ以下である、請求項１又は２に記載の半導体発光素子。
  4. 前記第１及び前記第２のIII-V族化合物半導体層はいずれも、前記III族元素及び前記V族元素のうちから選択される４種以上の元素により構成される請求項１〜３のいずれか１項に記載の半導体発光素子。
  5. 前記４種以上の元素を構成する元素のうち、前記III族元素はＧａ，Ｉｎであり、前記V族元素はＡｓ，Ｓｂ，Ｐからなる群より選択される２種以上である、請求項４に記載の半導体発光素子。
  6. 前記第１及び前記第２のIII-V族化合物半導体層はいずれもＩｎＧａＡｓＰの４元系化合物半導体である、請求項１〜３のいずれか１項に記載の半導体発光素子。
  7. 前記発光層の前記積層構造において、前記第１及び第２のIII-V族化合物半導体層の間に第３のIII-V族化合物半導体層がさらに設けられ、
    前記第３のIII-V族化合物半導体層は、前記III族元素及び前記V族元素のうちから選択される４種以上の元素により構成され、
    前記第１、第２及び第３のIII-V族化合物半導体層の隣り合う互いの組成波長差がいずれも５０ｎｍ以下であり、かつ、
    前記第１、第２及び第３のIII-V族化合物半導体層の隣り合う互いの格子定数差の比がいずれも０．０５％以上０．６０％以下である、請求項１〜６のいずれか１項に記載の半導体発光素子。
  8. 前記第３のIII-V族化合物半導体層はＩｎＧａＡｓＰの４元系化合物半導体である、請求項７に記載の半導体発光素子。
  9. 請求項１〜８のいずれか１項に記載の半導体発光素子の製造する方法であって、
    前記第１のIII-V族化合物半導体層を形成する第１工程と、
    前記第２のIII-V族化合物半導体層を形成する第２工程と、
    前記第１工程及び前記第２工程を繰り返し行い前記発光層を形成する発光層形成工程と、を含むことを特徴とする半導体発光素子の製造方法。
JP2019000854A 2019-01-07 2019-01-07 半導体発光素子及び半導体発光素子の製造方法 Active JP6679767B1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2019000854A JP6679767B1 (ja) 2019-01-07 2019-01-07 半導体発光素子及び半導体発光素子の製造方法
CN201980088201.2A CN113272974A (zh) 2019-01-07 2019-12-12 半导体发光元件和半导体发光元件的制造方法
DE112019006575.0T DE112019006575T5 (de) 2019-01-07 2019-12-12 Lichtemittierendes Halbleiterelement und Verfahren zur Herstellung eines lichtemittierenden Halbleiterelements
US17/418,849 US11888090B2 (en) 2019-01-07 2019-12-12 Semiconductor light-emitting element and method of producing semiconductor light-emitting element
PCT/JP2019/048778 WO2020145025A1 (ja) 2019-01-07 2019-12-12 半導体発光素子及び半導体発光素子の製造方法
TW108147132A TWI725679B (zh) 2019-01-07 2019-12-23 半導體發光元件以及半導體發光元件的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019000854A JP6679767B1 (ja) 2019-01-07 2019-01-07 半導体発光素子及び半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP6679767B1 true JP6679767B1 (ja) 2020-04-15
JP2020109817A JP2020109817A (ja) 2020-07-16

Family

ID=70166391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019000854A Active JP6679767B1 (ja) 2019-01-07 2019-01-07 半導体発光素子及び半導体発光素子の製造方法

Country Status (6)

Country Link
US (1) US11888090B2 (ja)
JP (1) JP6679767B1 (ja)
CN (1) CN113272974A (ja)
DE (1) DE112019006575T5 (ja)
TW (1) TWI725679B (ja)
WO (1) WO2020145025A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7368336B2 (ja) * 2020-09-30 2023-10-24 信越半導体株式会社 紫外線発光素子用金属貼り合わせ基板の製造方法、及び紫外線発光素子の製造方法
CN112217096B (zh) * 2020-12-14 2021-03-09 陕西源杰半导体技术有限公司 半导体器件及其制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2806089B2 (ja) * 1991-08-06 1998-09-30 日本電気株式会社 半導体多重歪量子井戸構造
JPH07147454A (ja) 1993-11-26 1995-06-06 Hitachi Ltd 半導体素子
US5625635A (en) * 1994-11-28 1997-04-29 Sandia Corporation Infrared emitting device and method
US5780867A (en) * 1996-03-07 1998-07-14 Sandia Corporation Broadband light-emitting diode
JPH1168153A (ja) * 1997-08-08 1999-03-09 Hitachi Ltd 発光ダイオードおよびその製造方法
JP2002026455A (ja) * 2000-07-03 2002-01-25 Nec Corp 半導体光素子およびその製造方法
US7244965B2 (en) * 2002-09-04 2007-07-17 Cree Inc, Power surface mount light emitting die package
US7119373B2 (en) * 2004-01-23 2006-10-10 Exalos Ag Sled
JP4592388B2 (ja) * 2004-11-04 2010-12-01 シャープ株式会社 Ｉｉｉ−ｖ族化合物半導体発光素子およびその製造方法
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
TWI282636B (en) * 2005-12-29 2007-06-11 Epistar Corp Semiconductor light-emitting device and manufacturing method thereof
JP2008066326A (ja) * 2006-09-04 2008-03-21 Sumitomo Electric Ind Ltd 半導体光素子を作製する方法
JP5095848B1 (ja) * 2011-05-18 2012-12-12 株式会社東芝 半導体発光素子
JP5514920B2 (ja) * 2012-01-13 2014-06-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板および該基板を用いた深紫外発光素子
US9136430B2 (en) * 2012-08-09 2015-09-15 Samsung Electronics Co., Ltd. Semiconductor buffer structure, semiconductor device including the same, and method of manufacturing semiconductor device using semiconductor buffer structure
US9306115B1 (en) * 2015-02-10 2016-04-05 Epistar Corporation Light-emitting device
JP6452651B2 (ja) 2016-06-30 2019-01-16 Ｄｏｗａエレクトロニクス株式会社 半導体光デバイスの製造方法および半導体光デバイス
JP6608352B2 (ja) * 2016-12-20 2019-11-20 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
CN113272974A (zh) 2021-08-17
JP2020109817A (ja) 2020-07-16
TWI725679B (zh) 2021-04-21
TW202027265A (zh) 2020-07-16
DE112019006575T5 (de) 2021-09-30
WO2020145025A1 (ja) 2020-07-16
US20220059721A1 (en) 2022-02-24
US11888090B2 (en) 2024-01-30

Similar Documents

Publication Publication Date Title
KR102209263B1 (ko) 반도체 광디바이스의 제조 방법 및 반도체 광디바이스
JP3839799B2 (ja) 半導体発光素子
JPWO2018151157A1 (ja) 深紫外発光素子およびその製造方法
JP6785331B2 (ja) 半導体光デバイスの製造方法及び半導体光デバイスの中間体
WO2020255976A1 (ja) 半導体光デバイスの製造方法及び半導体光デバイス
JP6679767B1 (ja) 半導体発光素子及び半導体発光素子の製造方法
TWI803785B (zh) 發光元件及其製造方法
TWI743463B (zh) 半導體光元件的製造方法以及半導體光元件的中間體
JP3869641B2 (ja) 半導体装置及び半導体レーザ装置
JP7387048B1 (ja) 半導体発光素子及び半導体発光素子の製造方法
JP2014216624A (ja) エピタキシャルウエハ、その製造方法、半導体素子、および光学センサ装置
JP7413599B1 (ja) Ｉｉｉ－ｖ族化合物半導体発光素子及びｉｉｉ－ｖ族化合物半導体発光素子の製造方法
JP2019197868A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP6158590B2 (ja) 半導体レーザ
JP6158591B2 (ja) 半導体レーザ
US20230178965A1 (en) Semiconductor stack and light-emitting device
JP6875076B2 (ja) 半導体発光素子の製造方法および半導体発光素子
JP6760756B2 (ja) 受光素子
CN116670839A (zh) 混合应变多量子阱超辐射发光二极管

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200318

R150 Certificate of patent or registration of utility model

Ref document number: 6679767

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250