WO2020145025A1 - 半導体発光素子及び半導体発光素子の製造方法 - Google Patents

半導体発光素子及び半導体発光素子の製造方法 Download PDF

Info

Publication number
WO2020145025A1
WO2020145025A1 PCT/JP2019/048778 JP2019048778W WO2020145025A1 WO 2020145025 A1 WO2020145025 A1 WO 2020145025A1 JP 2019048778 W JP2019048778 W JP 2019048778W WO 2020145025 A1 WO2020145025 A1 WO 2020145025A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light emitting
iii
compound semiconductor
group
Prior art date
Application number
PCT/JP2019/048778
Other languages
English (en)
French (fr)
Inventor
優太 小鹿
嘉孝 門脇
Original Assignee
Ｄｏｗａエレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｄｏｗａエレクトロニクス株式会社 filed Critical Ｄｏｗａエレクトロニクス株式会社
Priority to US17/418,849 priority Critical patent/US11888090B2/en
Priority to DE112019006575.0T priority patent/DE112019006575B4/de
Priority to CN201980088201.2A priority patent/CN113272974A/zh
Publication of WO2020145025A1 publication Critical patent/WO2020145025A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Definitions

  • the present invention relates to a semiconductor light emitting device and a method for manufacturing the semiconductor light emitting device.
  • a III-V group compound semiconductor such as InGaAsP is used as the semiconductor material of the semiconductor layer in the semiconductor light emitting device.
  • the emission wavelength of the semiconductor light emitting element can be widely adjusted from green to infrared.
  • an infrared-emitting semiconductor light-emitting element having an emission wavelength in the infrared region having a wavelength of 750 nm or more is widely used for applications such as sensors, gas analysis, and surveillance cameras.
  • Patent Document 1 attention is paid to a difference in lattice constant of each layer in a light emitting layer having a laminated structure formed by laminating a plurality of III-V group compound semiconductor layers.
  • Patent Document 1 uses a light emitting layer having a quantum well structure composed of a quaternary compound semiconductor layer of InGaAsP.
  • the lattice constant difference is adjusted by changing the composition ratio of each well layer to distort the quantum well, and an attempt is made to increase the output due to the distortion.
  • the composition ratio of each well layer in Patent Document 1 is adjusted so that the emission transition wavelengths become equal.
  • an object of the present invention is to provide a semiconductor light emitting device with improved light emission output.
  • a further object of the present invention is to provide a method for manufacturing this semiconductor light emitting device.
  • the present inventors have found that the composition wavelength between the layers in the light emitting layer having a laminated structure in which the first and second III-V compound semiconductor layers are laminated. Attention was paid to the difference and the lattice constant difference. Then, it has been found that the light emission output of the semiconductor light emitting device can be improved by providing the laminated structure in which the difference in the composition wavelength is reduced and the difference in the lattice constant in the appropriate range is provided.
  • the present invention has been completed based on the above findings, and its gist configuration is as follows.
  • a semiconductor light emitting device comprising a light emitting layer having a laminated structure in which a first III-V compound semiconductor layer and a second III-V compound semiconductor layer having different composition ratios are repeatedly laminated,
  • the group III element in the first and second group III-V compound semiconductor layers is one or more selected from the group consisting of Al, Ga and In, and the first and second groups
  • the group V element in the III-V group compound semiconductor layer is one kind or two or more kinds selected from the group consisting of As, Sb and P
  • Each of the first and second III-V group compound semiconductor layers is composed of three or more elements selected from the group III element and the group V element,
  • a difference in composition wavelength between the composition wavelength of the first III-V compound semiconductor layer and the composition wavelength of the second III-V compound semiconductor layer is 50 nm or less
  • the first III-V A semiconductor light emitting device characterized in that the ratio of the lattice constant difference between the lattice constant of the group compound semiconductor layer and the lattice constant of the second III-
  • composition wavelength difference between the first and second III-V compound semiconductor layers is 30 nm or less.
  • Each of the first and second III-V group compound semiconductor layers is composed of four or more elements selected from the group III elements and the group V elements (1)
  • the semiconductor light emitting device according to any one of to (3).
  • the group III element is Ga, In
  • the group V element is two or more elements selected from the group consisting of As, Sb, P.
  • a third III-V group compound semiconductor layer is further provided between the first and second III-V group compound semiconductor layers,
  • the third group III-V compound semiconductor layer is composed of four or more elements selected from the group III elements and the group V elements,
  • the composition wavelength difference between the adjacent first, second and third III-V compound semiconductor layers is 50 nm or less, and
  • the ratio of the difference in lattice constant between the first, second and third III-V compound semiconductor layers adjacent to each other is 0.05% or more and 0.60% or less. 4.
  • the semiconductor light emitting device according to any one of 1) to 3) above.
  • a method for manufacturing the semiconductor light emitting device according to any one of (1) to (8) above, A first step of forming the first III-V compound semiconductor layer, A second step of forming the second III-V compound semiconductor layer, A method of manufacturing a semiconductor light emitting device, comprising: a light emitting layer forming step of forming the light emitting layer by repeating the first step and the second step.
  • the present invention it is possible to provide a semiconductor light emitting device having an improved light emission output. Further, the present invention can provide a method for manufacturing the semiconductor light emitting device.
  • FIG. 3 is a schematic cross-sectional view showing one embodiment of a light emitting layer in a semiconductor light emitting device according to the present invention. It is a schematic cross section which shows another aspect of the light emitting layer in the semiconductor light emitting element according to this invention.
  • FIG. 3 is a schematic cross-sectional view showing a semiconductor light emitting device according to one embodiment of the present invention. It is a graph which compares the light emission output in an Example. It is a graph which compares the forward voltage in an Example.
  • III-V compound semiconductor layer when simply referred to as a “III-V group compound semiconductor” in the present specification, its composition is represented by a general formula: (In a Ga b Al c )(P x As y Sb z ).
  • the following relationships are established regarding the composition ratio of each element.
  • the III-V group compound semiconductor layer in the light emitting layer is selected from the group consisting of Al, Ga and In, and the group consisting of the group III element and As, Sb and P. It is composed of three or more kinds of elements selected from the group V elements. Since the combination of the three types of elements with the ratio of the lattice constant difference from the growth substrate being 1% or less is limited, it is more preferable to use four or more types of elements.
  • a total of 3 or more of 1 or 2 or more of each composition ratio a, b, c in the above general formula and 1 or 2 or more of x, y, z is at least 0 or more.
  • composition wavelength and the lattice constant based on composition In the calculation of the composition wavelength and the lattice constant based on the composition in this specification, reference should be made to Haruo Nagai et al., "Photonics Series 6 III-V Group Semiconductor Mixed Crystals", First Edition, Corona, October 25, 1988. Numerical values (from Table 2.1, the value of the nonlinear factor of the ternary mixed crystal, from Table 2.2, the lattice constant of the binary crystal, from Table 2.3, the elastic stiffness constant of the binary crystal, and from Table 2.7) A binary crystal bandgap, etc.) was used.
  • the case where Al or Sb is contained can be calculated based on the literature values described in the above literature.
  • the case of having two kinds from a, b, c and two kinds from x, y, z is referred to as a pseudo quaternary mixed crystal, and a
  • the case of having 3 types from b, c and 1 type from x, y, z (or 1 type from a, b, c, 3 types from x, y, z) is called a pseudo ternary mixed crystal.
  • the “composition wavelength” of the III-V compound semiconductor layer is defined by the following formula ⁇ 1> from the energy band gap Eg based on the composition of the III-V compound semiconductor layer.
  • the energy band gap E is calculated in consideration of the nonlinear factor.
  • the physical property value Eg abxy of the quasi quaternary mixed crystals (In a Ga b )(P x As y ) Band gap) is calculated based on the following equation ⁇ 2> by using the physical property values E abx, E aby, E axy, and E bxy of four ternary mixed crystals (energy band gap considering the nonlinear factors obtained above). be able to.
  • the physical property values of the four ternary mixed crystals take into consideration the nonlinear factor
  • the calculated physical property values of the pseudo-quaternary mixed crystal also necessarily take the nonlinear factor into consideration.
  • the calculation of the mixed crystal lattice constant in the present specification will be described.
  • lattice constants There are two types of lattice constants, a vertical direction (growth direction) and a horizontal direction (in-plane direction) with respect to the plane of the substrate. In this specification, a value in the vertical direction is used.
  • a simple lattice constant of a mixed crystal is calculated according to Beggert's law. Taking the InGaAsP system (that is, the general formula: (In a Ga b )(P x As y )) as an example, the physical property constant A abxy (lattice constant according to Beggert's law) is known at each composition ratio (solid phase ratio).
  • the lattice constant of the growth substrate may be the lattice constant of InP for a s .
  • a layer that electrically functions as p-type is referred to as a p-type layer
  • a layer that electrically functions as n-type is referred to as an n-type layer.
  • a specific impurity such as Si, Zn, S, Sn, or Mg
  • i-type or “undoped”.
  • the undoped III-V group compound semiconductor layer may contain inevitable impurities in the manufacturing process.
  • the dopant concentration when the dopant concentration is low (for example, less than 7.6 ⁇ 10 15 atoms/cm 3 ), it is treated as “undoped” in this specification.
  • the value of the impurity concentration of Si, Zn, S, Sn, Mg, etc. is based on SIMS analysis.
  • the n-type dopant (eg, Si, S, Te, Sn, Ge, O, etc.) impurity concentration (“dopant concentration”) value of the active layer is also based on SIMS analysis. Since the value of the dopant concentration changes greatly near the boundary of each semiconductor layer, the value of the dopant concentration at the center of the active layer in the thickness direction is taken as the value of the dopant concentration.
  • the total thickness of each layer formed can be measured by using an optical interference type film thickness meter. Furthermore, the thickness of each layer can be calculated by observing the cross section of the grown layer with an optical interference type film thickness meter and a transmission electron microscope. When the thickness of each layer is as small as several nanometers, which is similar to a superlattice structure, the thickness can be measured by using TEM-EDS. Regarding the phase ratio, the value obtained by SIMS analysis after exposing the light emitting layer is used. In the cross-sectional view of each layer, when a predetermined layer has an inclined surface, the thickness of the layer is the maximum height from the flat surface of the layer immediately below the layer.
  • the semiconductor light emitting device includes a light emitting layer 50 having a laminated structure in which a first III-V compound semiconductor layer 51 and a second III-V compound semiconductor layer 52 having different composition ratios are repeatedly laminated.
  • the first III-V compound semiconductor layer 51 and the second III-V compound semiconductor layer 52 are abbreviated as the first layer 51 and the second layer 52, respectively.
  • the group III element in the first layer 51 and the second layer 52 is one or more selected from the group consisting of Al, Ga and In, and the first layer
  • the group V element in 51 and the second layer 52 is one or more selected from the group consisting of As, Sb, and P.
  • Each of the first layer 51 and the second layer 52 according to the present invention is composed of one or two or more elements from group III elements and one or two or more elements from group V elements, for a total of three or more elements.
  • the composition wavelength difference between the composition wavelength of the first layer 51 and the composition wavelength of the second layer 52 is set to 50 nm or less, and the lattice constant of the first layer 51 and the lattice constant of the second layer 52.
  • the ratio of the difference in the lattice constant between and is set to 0.05% or more and 0.60% or less.
  • the composition wavelength difference and the lattice constant difference are absolute values.
  • the ratio of the difference in lattice constant is a value obtained by dividing the absolute value of the difference in lattice constant between the first layer 51 and the second layer 52 by the average value of the lattice constants between the first layer 51 and the second layer 52.
  • the adjacent layers are calculated, and the absolute value of the lattice constant difference between the first layer 51 and the third layer 53 is calculated as the absolute value of the lattice constant between the first layer 51 and the third layer 53.
  • the inventors of the present invention have found that when the composition wavelength difference and the lattice constant difference based on the composition ratio of the first layer 51 and the second layer 52 satisfy this relationship, the light emission output of the semiconductor light emitting device can be significantly increased as compared with the conventional case. Was confirmed experimentally.
  • the present inventors consider the following.
  • the composition wavelength difference is 50 nm or less, there is only a barrier that allows holes to be easily exceeded at the junction temperature during energization (light emission), and a double band with no composition wavelength difference as a band structure during energization (light emission).
  • the structure resembles a heterostructure.
  • the composition wavelength difference is 30 nm or less (more preferably 25 nm or less), there is only a low barrier that can be easily exceeded even with heat energy at room temperature when not energized.
  • the barrier height is lowered by approaching the double hetero structure, and the splitting of the valence band is caused by the strain due to the difference in lattice constant, so that an electron confinement effect similar to the quantum well structure is obtained, so that the light emission output is It is expected to increase.
  • the ratio of the difference in lattice constant between the first layer 51 and the second layer 52 is preferably 0.05 or more, and is 0.3% or more. More preferably, the difference in composition wavelength between the first layer 51 and the second layer 52 may be 20 nm or less, or may be 1 nm or less, and the composition wavelength difference is the same (that is, the composition wavelength difference is 0 nm).
  • the group III element is two kinds of Ga and In and the group V element is two or more kinds selected from the group consisting of As, Sb and P.
  • a quaternary compound semiconductor of InGaAsP hereinafter, InGaAsP semiconductor
  • the III-V group compound semiconductor materials of the first layer 51 and the second layer 52 are both InGaAsP quaternary compound semiconductors, the effect of the present invention can be reliably obtained.
  • the laminated structure of the light emitting layer 50 in the semiconductor light emitting device according to the present invention may be composed of only the first layer 51 and the second layer 52, or may be provided with a further III-V compound semiconductor layer.
  • the third III-V group compound semiconductor layer 53 is provided between the first layer 51 and the second layer 52. (Hereinafter, abbreviated as the third layer 53) may be further provided. A preferable aspect of the third layer 53 will be described.
  • the third layer 53 is provided in the light emitting layer 50, the third layer 53 is formed of one or more kinds of the group III elements described above and a group V element, like the first layer 51 and the second layer 52.
  • the composition wavelength difference between the first layer 51 and the third layer 53, the third layer 53 and the second layer 52, the second layer 52 and the first layer 51 which are adjacent to each other is 50 nm or less, and It is preferable that the ratios of the lattice constant differences between adjacent ones are both 0.05% or more and 0.60% or less.
  • the III-V group compound semiconductor material of the third layer 53 has a group III element of Ga, In, and a group V element.
  • the elements are preferably two or more selected from the group consisting of As, Sb and P, and more preferably a quaternary compound semiconductor of InGaAsP (hereinafter, InGaAsP-based semiconductor).
  • InGaAsP-based semiconductor a quaternary compound semiconductor of InGaAsP
  • the total thickness of the light emitting layer 50 is not limited, but may be, for example, 1 ⁇ m to 8 ⁇ m.
  • the film thickness of each of the first layer 51, the second layer 52, and the third layer 53 in the laminated structure of the light emitting layer 50 is not limited, it can be set to, for example, about 1 to 15 nm.
  • the film thickness of each layer may be the same or different.
  • the film thicknesses of the first layers 51 may be the same or different in the laminated structure. The same applies to the film thickness of the second layers 52 and the film thickness of the third layers 53.
  • the light emitting layer 50 has a superlattice structure in which the first layers 51 have the same thickness and the second layers 52 have the same thickness (third layers also when the third layer 53 is provided). That is one of the preferred embodiments of the present invention.
  • the number of sets of both the first layer 51 and the second layer 52 is not limited, but may be, for example, 3 to 50 sets.
  • One end of the laminated structure can be the first layer 51 and the other end can be the second layer 52.
  • the number of sets of the first layer 51 and the second layer 52 is described as n sets (n is a natural number).
  • one end of the laminated structure may be the first layer 51, a repeating structure of the second layer 52 and the first layer 51 may be provided, and the other end may be the first layer 51.
  • both ends may be the second layers 52.
  • the number of sets of the first layer 51 and the second layer 52 is expressed as n (n is a natural number), and n. We will say that there are 5 groups.
  • both ends of the laminated structure are shown as first layers 51.
  • the number of sets when the third layer 53 is provided in the laminated structure as shown in FIG. 2 is not limited, and may be 3 to 50 as in the embodiment referring to FIG. Although FIG. 2 illustrates a case where the number of stacked groups is n, the number of stacked groups is not limited to this.
  • the composition ratios a, b, c, x, y of the III-V group compound semiconductor in each of the first layer 51, the second layer 52 and the third layer 53. , Z is not limited. However, in order to suppress the deterioration of the crystallinity of the light emitting layer, the selection range of the composition ratio is such that the ratio of the lattice constant difference between the growth substrate and the light emitting layer (first layer and second layer) is 1 in each case. % Or less is preferable.
  • the absolute value of the lattice constant difference between the growth substrate and the first layer is divided by the average value of the growth substrate and the first layer, and the absolute value of the lattice constant difference between the growth substrate and the second layer is used for the growth.
  • the value divided by the average value of the substrate and the second layer is preferably 1% or less.
  • the In composition ratio a in each layer is 0.0 to 1.0
  • the Ga composition ratio b is 0.0 to 1.0
  • the Al composition ratio c is The composition ratio x of P may be 0.0 to 0.35
  • the composition ratio x of P may be 0.0 to 0.95
  • the composition ratio y of As may be 0.15 to 1.0
  • the composition ratio z of Sb may be 0.0 to 0.7. It may be appropriately set within these ranges so as to satisfy the condition of the ratio of the composition wavelength difference and the lattice constant difference.
  • the above emission center wavelength is merely an example.
  • the emission center wavelength can be set within the range of 1000 nm to 2200 nm and includes Sb.
  • infrared rays having a longer wavelength 11 ⁇ m or less can be used.
  • each layer in the light emitting layer 50 is not limited, it is preferable that all of the first layer 51, the second layer 52, and the third layer 53 be i-type in order to surely obtain the effect of the present invention.
  • each layer may be doped with an n-type or p-type dopant.
  • a semiconductor light emitting device 100 according to an exemplary embodiment will be described with reference to FIG.
  • a semiconductor light emitting device 100 includes at least a light emitting layer 50 having the above-described laminated structure, and further includes a supporting substrate 10, an intervening layer 20, a first conductivity type III-V group compound semiconductor layer 30, and a first conductive type III-V compound semiconductor layer 30. It is preferable that the spacer layer 41, the light emitting layer 50, the second spacer layer 42, and the second conductivity type III-V group compound semiconductor layer 70 have a desired configuration in this order. Further, the semiconductor light emitting device 100 may further include a second electrode 80 on the second conductivity type III-V group compound semiconductor layer 70 and a first electrode 90 on the back surface of the support substrate 10.
  • the first conductivity type is n-type
  • the second conductivity type is p-type
  • the first conductivity type is n-type
  • the second conductivity type is p-type
  • the first conductivity type III-V group compound semiconductor layer 30 is referred to as an n-type semiconductor layer 30
  • the second conductivity type III-V group compound semiconductor layer 70 is referred to as a p-type semiconductor layer 70. Then, the present embodiment will be described according to this specific example.
  • the growth substrate may be appropriately selected from compound semiconductor substrates such as InP substrate, InAs substrate, GaAs substrate, GaSb substrate and InSb substrate according to the composition of the light emitting layer 50.
  • the conductivity type of each substrate preferably corresponds to the conductivity type of the semiconductor layer on the growth substrate, and an n-type InP substrate and an n-type GaAs substrate can be exemplified as the compound semiconductor substrate applicable to this embodiment. ..
  • a growth substrate for growing the light emitting layer 50 on the support substrate 10 can be used.
  • various substrates different from the growth substrate may be used as the supporting substrate 10.
  • the intervening layer 20 may be provided on the support substrate 10.
  • the intervening layer 20 can be a III-V group compound semiconductor layer. It can be used as an initial growth layer for epitaxially growing a semiconductor layer on the support substrate 10 as a growth substrate. Further, for example, it can also be used as a buffer layer for buffering lattice distortion between the support substrate 10 as a growth substrate and the n-type semiconductor layer 30. Further, it can also be used as an etching stop layer by changing the semiconductor composition while lattice-matching the growth substrate and the intervening layer 20.
  • the intervening layer 20 is preferably an n-type InGaAs layer.
  • the In composition ratio in the group III element is preferably 0.3 to 0.7, and more preferably 0.5 to 0.6. preferable. Further, if the composition ratio is such that the lattice constant is close to that of the InP substrate as in InGaAs, AlInAs, AlInGaAs, or InGaAsP may be used.
  • the intervening layer 20 may be a single layer or a composite layer with another layer (for example, a superlattice layer).
  • An n-type semiconductor layer 30 can be provided on the support substrate 10 and, if necessary, the intervening layer 20, and the n-type semiconductor layer 30 can be used as an n-type cladding layer.
  • the composition of the III-V group compound semiconductor of the n-type semiconductor layer 30 may be appropriately determined according to the composition of the III-V group compound semiconductor of the light emitting layer 50.
  • the light emitting layer 50 is composed of an InGaAsP-based semiconductor, for example, an n-type InP layer can be used.
  • the n-type semiconductor layer 30 may have a single layer structure or a composite layer in which a plurality of layers are laminated.
  • the thickness of the n-type clad layer can be exemplified by 1 ⁇ m to 5 ⁇ m.
  • the first spacer layer 41 and the second spacer layer 42 are also preferable to provide between the light emitting layer 50 and the n-type semiconductor layer 30 and the p-type semiconductor layer 70, respectively.
  • the first spacer layer 41 can be an undoped or n-type III-V group compound semiconductor layer, and for example, an i-type InP spacer layer is preferably used.
  • the p-side second spacer layer 42 is preferably an undoped III-V group compound semiconductor layer, and for example, an i-type InP spacer layer can be used. By providing the undoped spacer layer 42, it is possible to prevent unnecessary diffusion of the dopant between the light emitting layer 50 and the p-type layer.
  • the thickness of each spacer layer 41, 42 is not limited, but may be, for example, 5 to 500 nm.
  • the p-type semiconductor layer 70 may be provided on the light emitting layer 50 and the second spacer layer 42 as necessary.
  • the p-type semiconductor layer 70 may include a p-type cladding layer 71 and a p-type contact layer 73 in order from the light emitting layer 50 side. It is also preferable to provide the intermediate layer 72 between the p-type cladding layer 71 and the p-type contact layer 73. By providing the intermediate layer 72, the lattice mismatch between the p-type cladding layer 71 and the p-type contact layer 73 can be relaxed.
  • the composition of the III-V group compound semiconductor of the p-type semiconductor layer 70 may be appropriately determined according to the composition of the III-V group compound semiconductor of the light emitting layer 50.
  • the light emitting layer 50 is composed of an InGaAsP-based semiconductor
  • p-type InP is used as the p-type cladding layer
  • p-type InGaAsP is used as the intermediate layer
  • p-type InGaAs that does not contain P is used as the p-type contact layer 73.
  • the film thickness of each layer of the p-type semiconductor layer 70 is not particularly limited, the film thickness of the p-type cladding layer 71 may be 1 ⁇ m to 5 ⁇ m, and the film thickness of the intermediate layer 72 may be 50 to 200 nm.
  • the film thickness of the p-type contact layer 73 may be 50 nm to 200 nm.
  • the first electrode 90 and the second electrode 80 can be provided on the p-type semiconductor layer 70 and on the back surface of the support substrate 10, respectively.
  • the metal material for forming each electrode is a metal such as Ti, Pt, or Au, A general metal such as a metal (Sn or the like) forming a eutectic alloy with gold can be used.
  • the electrode pattern of each electrode is arbitrary and is not limited at all.
  • the present invention is not limited to this.
  • a supporting substrate of the semiconductor light-emitting device of the present invention after forming each semiconductor layer on the growth substrate, while removing the growth substrate by a bonding method, a semiconductor substrate such as Si substrate, such as Mo or W or Kovar It is also possible to bond a metal substrate, various submount substrates using AlN or the like, and use this as a supporting substrate (hereinafter referred to as "bonding method”, see JP-A-2018-006495).
  • the semiconductor light emitting device 100 may be provided with layers other than the III-V group compound semiconductor in addition to the electrodes.
  • the intervening layer 20 made of a metal material can be formed on the supporting substrate 10 made of a Si substrate, and the p-type semiconductor layer 70, the light emitting layer 50, and the n-type semiconductor layer 30 are formed on the intervening layer 20. It is formed sequentially.
  • the intervening layer 20 can be used as a metal reflecting layer on the support substrate 10.
  • the semiconductor light emitting device 100 may be provided with a dielectric layer including an ohmic electrode portion in addition to the III-V group compound semiconductor layer, if necessary.
  • the dielectric material is SiO 2 , SiN, ITO or the like.
  • the case where the first conductivity type semiconductor layer is n-type and the second conductivity type semiconductor layer is p-type has been described as an example, but the conductivity type of each layer is n-type. It is of course understood that the /p type can be reversed from the above embodiments.
  • the first step of forming the first layer 51, the second step of forming the second layer 52, and the first step and the second step are repeated to perform the light emitting layer.
  • each layer of the semiconductor light emitting device 100 may include a step of forming each layer of the semiconductor light emitting device 100 described with reference to FIG. 3, if necessary.
  • the III-V group compound semiconductor materials that can be used as the first layer 51 and the second layer 52, the respective conditions of the composition wavelength difference and the lattice constant difference thereof, the respective film thicknesses, the number of laminated layers, etc. have been described above. As such, redundant description will be omitted.
  • Each of the III-V compound semiconductor layers is a known thin film growth method such as a metal organic chemical vapor deposition (MOCVD) method, a molecular beam epitaxy (MBE) method, or a sputtering method.
  • MOCVD metal organic chemical vapor deposition
  • MBE molecular beam epitaxy
  • sputtering method a sputtering method.
  • MOCVD metal organic chemical vapor deposition
  • MBE molecular beam epitaxy
  • sputtering method a sputtering method.
  • InGaAsP-based semiconductor for example, trimethylindium (TMIn) as an In source, trimethylgallium (TMGa) as a Ga source, arsine (AsH 3 ) as an As source, and phosphine (PH 3 ) as a P source are mixed at a predetermined mixing ratio.
  • the InGaAsP-based semiconductor layer can be epitaxially grown to a desired thickness according to the growth time.
  • TMA trimethyl aluminum
  • Sb is used as the group V element
  • TMSb trimethyl antimony
  • a gas of a dopant source containing Si, Zn, or the like as a constituent element may be further used as desired.
  • a known method can be used for forming the metal layers such as the first and second electrodes, and for example, a sputtering method, an electron beam evaporation method, a resistance heating method, or the like can be used.
  • a sputtering method an electron beam evaporation method, a resistance heating method, or the like
  • a known film forming method such as a plasma CVD method or a sputtering method may be applied, and if necessary, a known etching method may be used to form unevenness. It is also possible.
  • a semiconductor light emitting device can be manufactured, for example, as follows.
  • each layer of a III-V compound semiconductor layer including an etching stop layer, an n-type semiconductor layer 30, a light emitting layer 50, a p-type cladding layer 71, an intermediate layer 72, and a p-type contact layer 73 is sequentially formed on a growth substrate. To do.
  • the p-type contact layer 73 island-shaped dispersed p-type ohmic electrode portions are formed. After that, a resist mask is formed on the p-type ohmic electrode portion and its periphery, and the p-type contact layer 73 other than the place where the ohmic electrode portion is formed is removed by wet etching or the like to expose the intermediate layer 72.
  • a dielectric layer is formed on the intermediate layer 72. Further, the p-type ohmic electrode portion and the dielectric layer around the p-type ohmic electrode portion are removed by etching to expose the intermediate layer 72, and a metal reflection layer is formed on the intermediate layer 72.
  • a metal bonding layer is formed on the support substrate.
  • the metal reflection layer and the metal bonding layer are arranged opposite to each other and bonded by heat compression or the like.
  • the etching stop layer is etched to expose the n-type semiconductor layer 30 while the growth substrate is being removed by etching.
  • junction-type semiconductor light emission can be obtained.
  • the conductivity type n type/p type of each layer may be reversed from the above example.
  • Example 1 The semiconductor light emitting devices according to the following Inventive Example 1 and Comparative Examples 1 to 3 were manufactured by the bonding method with the target emission center wavelength set to 1300 nm.
  • each initial growth layer and etching stop layer 2000 nm thick n-type InP layer (n-type semiconductor layer 30 as n-type cladding layer), 100 nm thick i-type InP layer (first spacer layer 41) ), a light emitting layer 50 whose details will be described later, an i-type InP layer having a thickness of 320 nm (second spacer layer 42 ), a p-type InP layer having a thickness of 4800 nm (p-type cladding layer 71 ), and a p-type In 0 having a thickness of 50 nm.
  • n-type InP layer and the n-type InGaAs layer are Si-doped, and the dopant concentration is 7 ⁇ 10 7. It was set to 17 atoms/cm 3 .
  • the p-type InP layer (p-type cladding layer 71) was Zn-doped, and the dopant concentration was 1 ⁇ 10 18 atoms/cm 3 .
  • the i-type In a1 Ga b1 As x1 P y1 layer (first layer 51) is first formed, and then the i-type In a2 Ga b2 As x2 P y2 layer (second layer 52) and i.
  • Ten types of type In a1 Ga b1 As x1 P y1 layers (first layers 51) were alternately laminated to form a laminated structure of 10.5 sets. That is, both ends of the light emitting layer 50 are i-type In a1 Ga b1 As x1 P y1 layers (first layer 51).
  • the i-type In a1 Ga b1 As x1 P y1 layer (first layer 51) is In 0.675 Ga 0.325 As 0.689 P 0.311 having a thickness of 8 nm. That is, the In composition ratio (a1) is 0.675, the Ga composition ratio (b1) is 0.325, the As composition ratio (x1) is 0.689, and the P composition ratio (y1) is 0.311.
  • the i-type In a2 Ga b2 As x2 P y2 layer (second layer 52) is In 0.633 Ga 0.367 As 0.716 P 0.284 with a thickness of 5 nm.
  • each composition of each layer in the above-mentioned invention example 1 is a value measured by SIMS analysis. Regarding each layer of the light emitting layer, SIMS analysis was performed after exposing the light emitting layer to confirm the solid phase ratio of each layer.
  • Island-shaped dispersed p-type ohmic electrode parts (Au/AuZn/Au, total thickness: 530 nm) were formed on the p-type contact layer.
  • a resist pattern was formed, an ohmic electrode was then deposited, and the resist pattern was lifted off.
  • the contact area ratio with the p-type contact layer is 4.5%, and the chip size is 380 ⁇ m square.
  • a resist mask is formed on the p-type ohmic electrode portion and its periphery, and the p-type contact layer other than the place where the ohmic electrode portion is formed is removed by tartaric acid-hydrogen peroxide-based wet etching to expose the intermediate layer.
  • a dielectric layer thinness: 700 nm
  • SiO 2 was formed on the entire surface of the intermediate layer 72 by the plasma CVD method.
  • a window pattern having a shape with a width of 3 ⁇ m added in the width direction and the longitudinal direction is formed with a resist in the upper region of the p-type ohmic electrode portion, and the p-type ohmic electrode portion and the dielectric layer around it are wetted with BHF. It was removed by etching to expose the intermediate layer 72.
  • a metal reflective layer (Al/Au/Pt/Au) was formed on the entire surface of the intermediate layer 72 by vapor deposition.
  • the thickness of each metal layer of the metal reflection layer is 10 nm, 650 nm, 100 nm, and 900 nm in order.
  • a metal bonding layer (Ti/Pt/Au) was formed on a conductive Si substrate (thickness: 300 ⁇ m) to be a supporting substrate.
  • the thickness of each metal layer of the metal bonding layer is 650 nm, 10 nm, and 900 nm in order.
  • the metal reflection layer and the metal bonding layer were arranged to face each other, and heat compression bonding was performed at 300°C. Then, the n-type InP substrate was removed by wet etching with a hydrochloric acid diluting solution, and the etching stop layer was removed by wet etching using a sulfuric acid-hydrogen peroxide system to expose the n-type cladding layer.
  • an n-type electrode Au (thickness: 10 nm)/Ge (thickness: 33 nm)/Au (thickness: 57 nm)/Ni (thickness: 34 nm)/ Au (thickness: 800 nm)/Ti (thickness: 100 nm)/Au (thickness: 1000 nm) was formed by resist pattern formation, n-type electrode vapor deposition, and resist pattern lift-off.
  • a pad portion (Ti (thickness: 150 nm)/Pt (thickness: 100 nm)/Au (thickness: 2500 nm)) was formed on the n-type electrode to form a pattern of the upper surface electrode.
  • a back surface electrode Ti (thickness: 10 nm)/Pt (thickness: 50 nm)/Au (thickness: 200 nm) is formed on the back surface side of the Si substrate, and dicing is performed to divide the chip into individual pieces.
  • a semiconductor light emitting device according to Example 1 was produced.
  • a semiconductor light emitting device was formed according to the bonding method in the same manner as in Inventive Example 1 except that the composition ratios of the first layer 51 and the second layer 52 in Inventive Example 1 were changed as shown in Table 2.
  • Table 2 shows the composition ratio of the first layer 51 and the second layer 52, and the composition wavelength and the lattice constant converted from them. Further, Table 2 shows the ratio of the composition wavelength difference and the lattice constant difference as an absolute value.
  • the second layer 52 of Comparative Example 1 is an i-type InP layer, and the other layers constituting the light emitting layer are i-type InGaAsP layers.
  • Example 2 The semiconductor light emitting devices according to the following Inventive Example 2 and Comparative Examples 4 to 8 were manufactured by the bonding method with the target emission center wavelength set to 1460 nm.
  • ⁇ Evaluation 1 Emission output evaluation> A forward voltage Vf, a light emission output Po by an integrating sphere, and an emission center wavelength when a current of 20 mA is applied to the semiconductor light emitting devices according to each of Inventive Examples 1 and 2 and Comparative Examples 1 to 8 by using a constant current voltage power source. ⁇ p was measured, and the average value of the measurement results of three samples was obtained. The results are shown in Table 4. In addition, a graph showing the relationship between the composition wavelength difference and the emission output Po is shown in FIG. Further, a graph showing the relationship between the composition wavelength difference and the forward voltage Vf is shown in FIG.
  • Luminance output maintenance rate> The initial light emission output of the integrating sphere was measured immediately after the semiconductor light emitting device was manufactured (average of three samples), and then the semiconductor light emitting device was continuously energized with 20 mA at room temperature for 1000 hours, and then the light emitting output of the integrating sphere was measured. (Average of 3 samples). The results are shown in Table 4.
  • Supporting Substrate 20 Intervening Layer 30 First-conductivity-type Semiconductor Layer (n-type Semiconductor Layer) 41 First Spacer Layer 42 Second Spacer Layer 50 Light Emitting Layer 51 First III-V Group Compound Semiconductor Layer (First Layer) 52 Second III-V Group Compound Semiconductor Layer (Second Layer) 53 Third III-V compound semiconductor layer (third layer) 70 Second conductivity type semiconductor layer (p type semiconductor layer) 80 Second Electrode 90 First Electrode 100 Semiconductor Light Emitting Element

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

発光出力を向上させた半導体発光素子を提供する。本発明の半導体発光素子は、組成比が互いに異なる第１のIII-V族化合物半導体層及び第２のIII-V族化合物半導体層を繰り返し積層した積層構造を有する発光層を備える半導体発光素子であって、前記第１及び前記第２のIII-V族化合物半導体層はいずれも、Ａｌ，Ｇａ及びＩｎ並びにＡｓ，Ｓｂ及びＰから選択される３種以上の元素により構成され、前記第１のIII-V族化合物半導体層の組成波長と、前記第２のIII-V族化合物半導体層の組成波長との組成波長差が５０ｎｍ以下であり、かつ、前記第１のIII-V族化合物半導体層の格子定数と前記第２のIII-V族化合物半導体層の格子定数との格子定数差の比が０．０５％以上０．６０％以下である。

Description

半導体発光素子及び半導体発光素子の製造方法
　本発明は、半導体発光素子及び半導体発光素子の製造方法に関する。
　半導体発光素子における半導体層の半導体材料として、ＩｎＧａＡｓＰなどのIII－V族化合物半導体が使用されている。III－V族化合物半導体材料により形成される発光層の組成比を調整することで、半導体発光素子の発光波長を緑色から赤外までと、幅広く調整することが可能である。例えば、波長７５０ｎｍ以上の赤外領域を発光波長とする赤外発光の半導体発光素子であれば、センサー、ガス分析、監視カメラなどの用途で幅広く用いられている。
　これまで、半導体発光素子の特性を改善するための試みが多数行われてきた。例えば特許文献１では、複数のIII-V族化合物半導体層を積層してなる積層構造を用いた発光層における各層の格子定数差に着目している。
　特許文献１は、ＩｎＧａＡｓＰの４元系化合物半導体層により構成される量子井戸構造を有する発光層を用いている。特許文献１では、各井戸層の組成比を変えることで格子定数差を調整して量子井戸を歪ませ、当該歪みに伴う高出力化等を企図している。なお、特許文献１の各井戸層の組成比は、発光遷移波長が等しくなるように調整されている。
特開平７－１４７４５４号公報
　近年、半導体発光素子の用途はますます広がりつつある。そのため、発光層材料としてIII-V族化合物半導体を用いた半導体発光素子の発光出力をさらに向上させる技術が求められている。
　そこで本発明は、発光出力を向上させた半導体発光素子を提供することを目的とする。さらに本発明は、この半導体発光素子の製造方法を提供することを目的とする。
　本発明者らは、上記の課題を解決すべく鋭意検討を重ねた結果、第１及び第２のIII-V族化合物半導体層を積層してなる積層構造を有する発光層における各層間の組成波長差及び格子定数差に着目した。そして、組成波長差を小さくしつつ、適正範囲の格子定数差を設けた積層構造を設けることにより、半導体発光素子の発光出力を向上できることを知見した。本発明は、上記知見に基づいて完成されたものであり、その要旨構成は以下のとおりである。
（１）組成比が互いに異なる第１のIII-V族化合物半導体層及び第２のIII-V族化合物半導体層を繰り返し積層した積層構造を有する発光層を備える半導体発光素子であって、
　前記第１及び前記第２のIII-V族化合物半導体層におけるIII族元素はＡｌ，Ｇａ，Ｉｎからなる群より選択される１種又は２種以上であり、かつ、前記第１及び前記第２のIII-V族化合物半導体層におけるV族元素はＡｓ，Ｓｂ，Ｐからなる群より選択される１種又は２種以上であり、
　前記第１及び前記第２のIII-V族化合物半導体層はいずれも、前記III族元素及び前記V族元素のうちから選択される３種以上の元素により構成され、
　前記第１のIII-V族化合物半導体層の組成波長と、前記第２のIII-V族化合物半導体層の組成波長との組成波長差が５０ｎｍ以下であり、かつ、前記第１のIII-V族化合物半導体層の格子定数と前記第２のIII-V族化合物半導体層の格子定数との格子定数差の比が０．０５％以上０．６０％以下であることを特徴とする半導体発光素子。
（２）前記格子定数差の比が０．３％以上である、上記（１）に記載の半導体発光素子。
（３）前記第１及び前記第２のIII-V族化合物半導体層の組成波長差が３０ｎｍ以下である、上記（１）又は（２）に記載の半導体発光素子。
（４）前記第１及び前記第２のIII-V族化合物半導体層はいずれも、前記III族元素及び前記V族元素のうちから選択される４種以上の元素により構成される上記（１）～（３）のいずれかに記載の半導体発光素子。
（５）前記４種以上の元素を構成する元素のうち、III族元素はＧａ，Ｉｎであり、V族元素はＡｓ，Ｓｂ，Ｐからなる群より選択される２種以上である、上記（４）に記載の半導体発光素子。
（６）前記第１及び前記第２のIII-V族化合物半導体層はいずれもＩｎＧａＡｓＰの４元系化合物半導体である、上記（１）～（３）のいずれかに記載の半導体発光素子。
（７）前記発光層の前記積層構造において、前記第１及び第２のIII-V族化合物半導体層の間に第３のIII-V族化合物半導体層がさらに設けられ、
　前記第３のIII-V族化合物半導体層は、前記III族元素及び前記V族元素のうちから選択される４種以上の元素により構成され、
　前記第１、第２及び第３のIII-V族化合物半導体層の隣り合う互いの組成波長差がいずれも５０ｎｍ以下であり、かつ、
　前記第１、第２及び第３のIII-V族化合物半導体層の隣り合う互いの格子定数差の比がいずれも０．０５％以上０．６０％以下である、上記（１）～（６）のいずれかに記載の半導体発光素子。
（８）前記第３のIII-V族化合物半導体層はＩｎＧａＡｓＰの４元系化合物半導体である、上記（７）に記載の半導体発光素子。
（９）上記（１）～（８）のいずれかに記載の半導体発光素子の製造する方法であって、
　前記第１のIII-V族化合物半導体層を形成する第１工程と、
　前記第２のIII-V族化合物半導体層を形成する第２工程と、
　前記第１工程及び前記第２工程を繰り返し行い前記発光層を形成する発光層形成工程と、を含むことを特徴とする半導体発光素子の製造方法。
　本発明によれば、発光出力を向上させた半導体発光素子を提供することができる。さらに本発明は、この半導体発光素子の製造方法を提供することができる。
本発明に従う半導体発光素子における発光層の一態様を示す模式断面図である。 本発明に従う半導体発光素子における発光層の別の態様を示す模式断面図である。 本発明の一実施形態に従う半導体発光素子を示す模式断面図である。 実施例における発光出力を対比するグラフである。 実施例における順方向電圧を対比するグラフである。
　本発明による実施形態の説明に先立ち、本明細書における諸定義について説明する。
＜III-V族化合物半導体層＞
　まず、本明細書において単に「III-V族化合物半導体」と称する場合、その組成は一般式：（ＩｎａＧａｂＡｌｃ）（ＰｘＡｓｙＳｂｚ）により表される。ここで、各元素の組成比については以下の関係が成立する。
　III族元素について、ｃ＝１－ａ－ｂ，０≦ａ≦１，０≦ｂ≦１，０≦ｃ≦１
　V族元素について、ｚ＝１－ｘ－ｙ，０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１
　そして後述のとおり、発光層におけるIII-V族化合物半導体層はＡｌ，Ｇａ，Ｉｎからなる群より選択される１種又は２種以上と、III族元素及びＡｓ，Ｓｂ，Ｐからなる群より選択されるV族元素のうちから選択される１種又は２種以上からなる３種以上の元素により構成される。３種の元素では、成長用基板との格子定数差の比を１％以下とする組み合わせが限られることから、４種以上の元素を用いて構成されることがより好ましい。上記一般式における各組成比ａ，ｂ，ｃのうち１種又は２種以上、ｘ，ｙ，ｚのうちのうち１種又は２種以上、の合計３種以上が少なくとも０超である。
＜組成に基づく組成波長及び格子定数＞
　本明細書において組成に基づく組成波長及び格子定数の計算する際には、文献（永井治男ら、「フォトニクスシリーズ6　III-V族半導体混晶」、初版、コロナ社、1988年10月25日）記載の数値（表２．１より３元混晶の非線形因子の値、表２．２より２元結晶の格子定数、表２．３より２元結晶の弾性スティフネス定数、および表２．７より２元結晶のバンドギャップ、等）を使用した。下記では主にＩｎＧａＡｓＰ系を用いて説明するものの、ＡｌやＳｂが含まれる場合についても上記文献に記載の文献値に基づき算出することが可能である。以下、各組成比ａ，ｂ，ｃ，ｘ，ｙ，ｚのうち、ａ，ｂ，ｃから２種、ｘ，ｙ，ｚから２種を有する場合を擬４元混晶と称し、ａ，ｂ，ｃから３種、ｘ，ｙ，ｚから１種（またはａ，ｂ，ｃから１種、ｘ，ｙ，ｚから３種）を有する場合を擬３元混晶と称する。
　本明細書におけるIII-V族化合物半導体層の「組成波長」は、III-V族化合物半導体層の組成に基づくエネルギーバンドギャップＥｇから下記式＜１＞
　　Eg=1239.8／λ　　・・・＜１＞
により換算される波長λを意味する。各組成比（固相比）が既知である場合、まず、擬４元混晶の基になる４つの３元混晶のエネルギーバンドギャップＥを、３元混晶の非線形因子を用いて求める。ＩｎＧａＡｓＰ系（すなわち一般式:(InaGab)(PxAsy))を例として例示すると、３元混晶の(Ga,In)P、(Ga,In)As、Ga(P,As)、In(P,As)について、非線形因子を考慮したエネルギーバンドギャップＥを算出する。それぞれの２元系のバンドギャップE0[eV]として文献値からInP:1.35、GaP：2.74、InAs：0.36、GaAs：1.42、および、非線形因子（ボウイングパラメータE0[eV]）の値として文献値から(Ga,In)P：0.7、(Ga,In)As：0.51、Ga(P,As)：0.3、In(P,As)：0.23を用いて計算を行う。例えばＩｎａＧａｂPのエネルギーバンドギャップＥabxは、
　Eabx=1.35×a + 2.74×b‐0.7×a×b
として計算される。他の３元混晶についても同様に計算する。
　４つの３元混晶のエネルギーバンドギャップを算出した後、ベガードの法則に基づき、擬４元混晶(InaGab)(PxAsy)の物性値Egabxy（擬４元混晶のバンドギャップ）は、４つの３元混晶の物性値Eabx, Eaby, Eaxy, Ebxy(上記により求めた非線形因子を考慮したエネルギーバンドギャップ）を用いると下記式＜２＞に基づき求めることができる。
Figure JPOXMLDOC01-appb-M000001
 　ここで、上記式＜２＞において、４つの３元混晶の物性値は非線形因子を考慮しているので、算出される擬４元混晶の物性値も非線形因子が必然的に考慮されていることになる。
　次に、本明細書における混晶の格子定数の算出について説明する。格子定数には基板平面に対して垂直方向（成長方向）と水平方向（面内方向）の２種があるところ、本明細書においては垂直方向の値を用いる。まずベガート則に従い混晶の単純な格子定数を計算する。ＩｎＧａＡｓＰ系（すなわち一般式：(InaGab)(PxAsy)）を例として例示すると、物性定数Ａａｂｘｙ（ベガート則による格子定数）は、各組成比（固相比）が既知である場合、擬４元混晶の基になる４つの２元混晶の物性定数Bax, Bbx, Bay, Bby（下記表１の文献値の格子定数）をもとに下記式＜３＞により計算される。
　　Aabxy=a×x×Bax+b×x×Bbx+a×y×Bay+b×y×Bby　　　・・・＜３＞
Figure JPOXMLDOC01-appb-T000002
　次いで、弾性定数のＣ１１、Ｃ１２についても、上記式＜３＞と同様にして、(InaGab)(PxAsy)の弾性定数のＣ１１ａｂｘｙ、Ｃ１２ａｂｘｙをそれぞれ算出する。
　そして、成長用基板の格子定数をａsとすると、半導体結晶の弾性的性質に基づく格子変形を考慮して下記式＜４＞を適用し、格子変形を考慮した（垂直方向の）格子定数ａａｂｘｙ求めることができる。
　　aabxy=Aabxy‐2×(as-Aabxy)×C12abxy/C11abxy　　・・・＜４＞
　ここで、本実施形態においては、ＩｎＰを成長用基板としていることから、成長用基板の格子定数をａsにはＩｎＰの格子定数を用いればよい。
　擬３元混晶の場合は、一般式：（ＩｎａＧａｂＡｌｃ）（Ａｓ））を例とすると下記式＜５＞，＜６＞からバンドギャップＥｇａｂｃｙ及びベガート則による格子定数Ａａｂｃｙを計算することができる。
Figure JPOXMLDOC01-appb-M000003
 　　　　　Aabcy=a×Bay+b×Bby+c×Bcy　・・・＜６＞
　なお、III-V族化合物半導体が３元系、５元系又は６元系の場合で前述と同様の考えに従って式を変形し、組成波長及び格子定数を求めることができる。また、２元系については上記文献に記載の値を用いることができる。
＜ｐ型、ｎ型及びｉ型並びにドーパント濃度＞
　本明細書において、電気的にｐ型として機能する層をｐ型層と称し、電気的にｎ型として機能する層をｎ型層と称する。一方、Ｓｉ、Ｚｎ、Ｓ、Ｓｎ、Ｍｇ等の特定の不純物を意図的には添加しておらず、電気的にｐ型又はｎ型として機能しない場合、「ｉ型」又は「アンドープ」と言う。アンドープのIII-V族化合物半導体層には、製造過程における不可避的な不純物の混入はあって良い。具体的には、ドーパント濃度が低い（例えば７．６×１０１５ａｔｏｍｓ／ｃｍ３未満）場合、「アンドープ」であるとして、本明細書では取り扱うものとする。Ｓｉ、Ｚｎ、Ｓ、Ｓｎ、Ｍｇ等の不純物濃度の値は、ＳＩＭＳ分析によるものとする。同様に、活性層のｎ型ドーパント（例えばＳｉ、Ｓ、Ｔｅ、Ｓｎ、Ｇｅ、Ｏ等の）不純物濃度（「ドーパント濃度」）の値もＳＩＭＳ分析によるものとする。なお、各半導体層の境界付近においてドーパント濃度の値は大きく変移するため、活性層の厚さ方向の中央におけるドーパント濃度の値をドーパント濃度の値とする。
＜各層の膜厚及び組成＞
　また、形成される各層の厚さ全体は、光干渉式膜厚測定器を用いて測定することができる。さらに、各層の厚さのそれぞれは、光干渉式膜厚測定器及び透過型電子顕微鏡による成長層の断面観察から算出できる。また、超格子構造に類する程度に各層の厚さが数ｎｍ程度で小さい場合にはＴＥＭ－ＥＤＳを用いて厚さを測定することができ、本明細書における発光層の各層の組成比（固相比）については、発光層を露出させた後、ＳＩＭＳ分析により得られた値を用いることとする。なお、各層の断面図において、所定の層が傾斜面を有する場合、その層の厚さは、当該層の直下層の平坦面からの最大高さを用いるものとする。
　以下、本発明の実施形態について図面を参照して詳細に例示説明する。なお、同一の構成要素には原則として同一の参照番号を付して、重複する説明を省略する。各図において、説明の便宜上、基板及び各層の縦横の比率を実際の比率から誇張して示している。
（半導体発光素子）
　本発明の一態様を示す図１を参照する。本発明に従う半導体発光素子は、組成比が互いに異なる第１のIII-V族化合物半導体層５１及び第２のIII-V族化合物半導体層５２を繰り返し積層した積層構造を有する発光層５０を備える。以下、第１のIII-V族化合物半導体層５１及び第２のIII-V族化合物半導体層５２をそれぞれ第１層５１及び第２層５２とそれぞれ略記する。そして、本発明に従う半導体発光素子において、第１層５１及び第２層５２におけるIII族元素はＡｌ，Ｇａ，Ｉｎからなる群より選択される１種又は２種以上であり、かつ、第１層５１及び第２層５２におけるV族元素はＡｓ，Ｓｂ，Ｐからなる群より選択される１種又は２種以上である。
　以下では、第１層５１のIII-V族化合物半導体の組成を（Ｉｎａ１Ｇａｂ１Ａｌｃ１）（Ｐｘ１Ａｓｙ１Ｓｂｚ１）；ｃ１＝１－ａ１－ｂ１，ｚ１＝１－ｘ１－ｙ１，０≦ａ１≦１，０≦ｂ１≦１，０≦ｃ１≦１，０≦ｘ１≦１，０≦ｙ１≦１，０≦ｚ１≦１と表記する。同様に、第２層５２のIII-V族化合物半導体の組成を（Ｉｎａ２Ｇａｂ２Ａｌｃ２）（Ｐｘ２Ａｓｙ２Ｓｂｚ１）；ｃ２＝１－ａ２－ｂ２，ｚ２＝１－ｘ２－ｙ２，０≦ａ２≦１，０≦ｂ２≦１，０≦ｃ２≦１，０≦ｘ２≦１，０≦ｙ２≦１，０≦ｚ２≦１と表記する。本発明による第１層５１及び第２層５２はいずれも、III族元素から１種または２種以上、及びＶ族元素から１種または２種以上の合計３種以上の元素により構成される。
　そして、本発明においては、第１層５１の組成波長と、第２層５２の組成波長との組成波長差を５０ｎｍ以下とし、かつ、第１層５１の格子定数と第２層５２の格子定数との格子定数差の比を０．０５％以上０．６０％以下とする。なお、組成波長差及び格子定数差は絶対値での値とする。なお、格子定数差の比とは、第１層５１及び第２層５２の格子定数差の絶対値を、第１層５１及び第２層５２の格子定数の平均値で割った値とする。後述する第３層５３が設けられる場合は、隣接する層についてそれぞれ計算し、第１層５１と第３層５３の格子定数差の絶対値を第１層５１と第３層５３の格子定数の平均値で割った値と、第３層５３と第２層５２の格子定数差の絶対値を第３層５３と第２層５２の格子定数の平均値で割った値とし、それぞれの値について０．０５％以上０．６０％以下とする。第１層５１及び第２層５２の組成比に基づく組成波長差及び格子定数差がこの関係を満たす場合に、半導体発光素子の発光出力を従来よりも大幅に高めることができることを本発明者らは実験的に確認した。
　組成波長差及び格子定数差が上記条件を満たすことで半導体発光素子の発光出力が高まる理由は定かではなく、また、本発明は理論に束縛されるものではないものの、本発明効果が得られる理由を本発明者らは以下のように考えている。組成波長差が５０ｎｍ以下であると、通電時（発光時）のジャンクション温度においてホールが容易に超えられる障壁（バリア）しかなく、通電時（発光時）のバンド構造としては組成波長差のないダブルヘテロ構造に似た構造となる。また、組成波長差が３０ｎｍ以下（より好ましくは２５ｎｍ以下）であると、非通電時の室温の熱エネルギーであっても容易に超えられる低い障壁（バリア）しかないために、バンド構造としては組成波長差のないダブルヘテロ構造にさらに近づき、ダブルヘテロ構造とほぼ同じ構造となる。そして、ダブルヘテロ構造に近づくことでバリアハイトを下げ、かつ、格子定数差に起因する歪から価電子帯の分裂が生じることにより量子井戸構造と似た電子の閉じ込め効果を得られるために発光出力が高まると考えられる。
　ここで、本発明効果をより確実に得るためには、第１層５１及び第２層５２の格子定数差の比は０．０５以上であることが好ましく、０．３％以上であることがより好ましい特に、第１層５１及び第２層５２のそれぞれの組成波長の差が２０ｎｍ以下であってもよく、また１ｎｍ以下であってもよく、組成波長差が同一（すなわち、組成波長差が０ｎｍ）であってもよい。
　さらに、III族元素はＧａ，Ｉｎの２種であり、V族元素はＡｓ，Ｓｂ，Ｐからなる群より選択される２種以上であることがより好ましい。また、ＩｎＧａＡｓＰの４元系化合物半導体（以下、ＩｎＧａＡｓＰ系半導体）であることがさらに好ましい。第１層５１及び第２層５２の各III-V族化合物半導体材料がいずれもＩｎＧａＡｓＰの４元系化合物半導体であれば、本発明効果を確実に得ることができる。この場合、第１層５１におけるＡｌの組成比ｃ１及びＳｂの組成比ｚ１はともに０であり、組成式（Ｉｎａ１Ｇａｂ１）（Ｐｘ１Ａｓｙ１）；ｂ１＝１－ａ１，ｙ３＝１－ｘ１，０≦ａ１≦１，０≦ｂ１≦１，０≦ｘ１≦１，０≦ｙ１≦１となり、かつ、第２層５２におけるＡｌの組成比ｃ２及びＳｂの組成比ｚ２はともに０であり、組成式（Ｉｎａ２Ｇａｂ２）（Ｐｘ２Ａｓｙ２）；ｂ２＝１－ａ２，ｙ２＝１－ｘ２，０≦ａ２≦１，０≦ｂ２≦１，０≦ｘ２≦１，０≦ｙ２≦１となる。
　本発明に従う半導体発光素子における発光層５０の積層構造は、第１層５１及び第２層５２のみにより構成されてもよいし、さらなるIII-V族化合物半導体層が設けられていてもよい。例えば、本発明の別の態様を示す図２に図示されるように、発光層５０の積層構造において、第１層５１と第２層５２の間に第３のIII-V族化合物半導体層５３（以下、第３層５３と略記する）がさらに設けられてもよい。第３層５３の好ましい態様について説明する。
　第１層５１及び第２層５２に倣い、第３層５３のIII-V族化合物半導体の組成を（Ｉｎａ３Ｇａｂ３Ａｌｃ３）（Ｐｘ３Ａｓｙ３Ｓｂｚ３）；ｃ３＝１－ａ３－ｂ３，ｚ３＝１－ｘ３－ｙ３，０≦ａ３≦１，０≦ｂ３≦１，０≦ｃ３≦１，０≦ｘ３≦１，０≦ｙ３≦１，０≦ｚ３≦１と表記する。第３層５３が発光層５０に設けられる場合、第３層５３は、第１層５１及び第２層５２と同様に、上述のIII族元素から1種又は2種以上、及びV族元素から1種または2種以上で選択される３種以上の元素により構成されることが好ましい。さらにこの場合、第１層５１と第３層５３、第３層５３と第２層５２、第2層５２と第１層５１の隣り合う互いの組成波長差がいずれも５０ｎｍ以下であり、かつ、隣り合う互いの格子定数差の比がいずれも０．０５％以上０．６０％以下であることが好ましい。
　また、本発明効果をより確実に得る観点で、第３層５３が設けられる場合には、第３層５３のIII-V族化合物半導体材料が、III族元素はＧａ，Ｉｎであり、V族元素はＡｓ，Ｓｂ，Ｐからなる群より選択される２種以上であることが好ましく、ＩｎＧａＡｓＰの４元系化合物半導体（以下、ＩｎＧａＡｓＰ系半導体）であることがより好ましい。この場合、第３層５３におけるＡｌの組成比ｃ３及びＳｂの組成比ｚ３はともに０である。
－膜厚－
　発光層５０の全体の膜厚は制限されないものの、例えば１μｍ～８μｍとすることができる。また、発光層５０の積層構造における第１層５１、第２層５２及び第３層５３の各層の膜厚も制限されないものの、例えば１～１５ｎｍ程度とすることができる。各層の膜厚は互いに同じでもよいし、異なってもよい。また、第１層５１同士の膜厚に関し、積層構造内で同じでもよいし異なっていてもよい。第２層５２同士の膜厚及び第３層５３の膜厚同士についても同様である。ただし、第１層５１同士の膜厚及び第２層５２同士の膜厚（第３層５３が設けられる場合は第３層同士の膜厚についても）を同一にして発光層５０を超格子構造とすることは、本発明における好ましい態様の一つである。
－積層組数－
　図１を参照する。第１層５１及び第２層５２の両者の組数は制限されないものの、例えば３～５０組とすることができる。積層構造の一端を第１層５１とし、他端を第２層５２とすることができる。この場合、第１層５１及び第２層５２の組数はｎ組（ｎは自然数である）であると表記する。
　また、積層構造の一端を第１層５１とし、第２層５２及び第１層５１の繰り返し構造を設けて他端を第１層５１としてもよい。あるいはその逆に両端を第２層５２としてもよい。この場合、第１層５１及び第２層５２の組数をｎ（ｎは自然数である）と表記し、ｎ．５組であると言うこととする。図１では積層構造の両端を第１層５１として図示している。
　なお、図２のように積層構造に第３層５３が設けられている場合の組数も制限されず、図１を参照する態様と同様に３～５０組としてよい。図２では積層組数がｎ組である場合を図示しているものの、必ずしもこの態様に制限されない。
－組成比－
　組成波長差及び格子定数差の条件を満足する限りは、第１層５１、第２層５２及び第３層５３の各層のIII-V族化合物半導体の組成比ａ，ｂ，ｃ，ｘ，ｙ，ｚは制限されない。ただし、発光層の結晶性の悪化を抑制するために、組成比の選択範囲は、成長用基板と発光層（第１層と第２層）との間の格子定数差の比をいずれも１％以下とすることが好ましい。すなわち、成長用基板と第１層の格子定数差の絶対値を成長用基板と第１層の平均値で割った値と、成長用基板と第２層の格子定数差の絶対値を成長用基板と第２層の平均値で割った値がいずれも１％以下であることが好ましい。例えば発光中心波長を１０００～１９００ｎｍとする場合、成長用基板をInP基板とすれば、各層におけるＩｎの組成比ａを0.0～1.0、Ｇａの組成比ｂを0.0～1.0、Ａｌの組成比ｃを0.0～0.35、Ｐの組成比ｘを0.0～0.95、Ａｓの組成比ｙを0.15～1.0、Ｓｂの組成比ｚを0.0～0.7とすることができる。これらの範囲内から組成波長差及び格子定数差の比の条件を満足するよう、適宜設定すればよい。上記発光中心波長は一例に過ぎず、例えばＩｎＧａＡｓＰの４元系化合物半導体（以下、ＩｎＧａＡｓＰ系半導体）である場合には発光中心波長を1000ｎｍ以上2200nm以下の範囲内とすることができ、Ｓｂを含む場合にはさらに長波長（11μｍ以下）の赤外線とすることができる。
－ドーパント－
　発光層５０における各層のドーパントは制限されないものの、第１層５１、第２層５２及び第３層５３のいずれもｉ型とすることが本発明効果を確実に得るためには好ましい。ただし、各層についてｎ型又はｐ型ドーパントをドープしてもよい。
　以下では、本発明の半導体発光素子の具体的構成の限定を意図するものではないが、本発明の半導体発光素子が更に備えることのできる具体的態様について説明する。図３を参照して本発明の一実施形態に従う半導体発光素子１００を説明する。
　本発明の一実施形態に従う半導体発光素子１００は上述した積層構造を有する発光層５０を少なくとも備え、さらに、支持基板１０、介在層２０、第１導電型III-V族化合物半導体層３０、第１スペーサ層４１、発光層５０、第２スペーサ層４２、第２導電型III-V族化合物半導体層７０の中から所望の構成をこの順に備えることが好ましい。また、半導体発光素子１００の第２導電型III-V族化合物半導体層７０上には第２電極８０を、支持基板１０の裏面には第１電極９０をさらに備えることができる。なお、第１導電型がｎ型であれば第２導電型はｐ型となり、逆に第１導電型がｐ型であれば第２導電型はｎ型となる。以下、第１導電型がｎ型であり、第２導電型がｐ型である場合の態様を説明する。以下では、説明の便宜状、第１導電型III-V族化合物半導体層３０をｎ型半導体層３０と表記し、第２導電型III-V族化合物半導体層７０をｐ型半導体層７０と表記して、この具体例に従い本実施形態を説明する。発光層５０はｎ型半導体層３０及びｐ型半導体層７０に挟持されることにより、ダブルヘテロ構造に類した構造とすることができ、発光層５０への通電により発光層５０内で電子及び正孔で結合して発光する。
＜成長用基板＞
　成長用基板は発光層５０の組成に応じて、ＩｎＰ基板、ＩｎＡｓ基板、ＧａＡｓ基板、ＧａＳｂ基板、ＩｎＳｂ基板などの化合物半導体基板から適宜選択すればよい。各基板の導電型については成長用基板上の半導体層の導電型に対応させることが好ましく、本実施形態に適用可能な化合物半導体基板としてｎ型ＩｎＰ基板及びｎ型ＧａＡｓ基板を例示することができる。
＜支持基板＞
　支持基板１０としては、当該支持基板１０上に発光層５０を成長させる成長用基板を用いることができる。後述する接合法を用いる場合は、成長用基板とは異種の種々の基板を支持基板１０として使用してもよい。
＜介在層＞
　支持基板１０上に介在層２０を設けてもよい。介在層２０をIII-V族化合物半導体層とすることができる。成長用基板としての支持基板１０上に半導体層をエピタキシャル成長させるための初期成長層として用いることができる。また、例えば、成長用基板としての支持基板１０と、ｎ型半導体層３０との間の格子歪みを緩衝させるためのバッファ層として用いることもできる。また、成長用基板と介在層２０を格子整合させつつ、半導体組成を変えることで、エッチングストップ層としても用いることができる。例えば支持基板がｎ型のＩｎＰ基板である場合は、介在層２０をｎ型ＩｎＧａＡｓ層とすることが好ましい。この場合、介在層２０をＩｎＰ成長用基板と格子整合させるため、III族元素におけるＩｎ組成比を０．３～０．７とすることが好ましく、０．５～０．６とすることがより好ましい。また上記のＩｎＧａＡｓと同程度にＩｎＰ基板と格子定数が近くなる組成比とするならば、ＡｌＩｎＡｓやＡｌＩｎＧａＡｓ、ＩｎＧａＡｓＰとしてもよい。介在層２０は、単層であってもよいし、あるいは、他層との複合層（例えば超格子層）であっても良い。
＜ｎ型半導体層＞
　支持基板１０及び必要に応じて介在層２０上に、ｎ型半導体層３０を設けることができ、当該ｎ型半導体層３０をｎ型クラッド層として用いることができる。発光層５０のIII-V族化合物半導体の組成に応じてｎ型半導体層３０のIII-V族化合物半導体の組成を適宜定めればよい。発光層５０がＩｎＧａＡｓＰ系半導体で構成される場合には、例えばｎ型ＩｎＰ層を用いることができる。ｎ型半導体層３０は単層構造であってもよいし、複数層が積層された複合層であっても構わない。ｎ型クラッド層の厚さとして１μｍ～５μｍを例示することができる。
＜スペーサ層＞
　ｎ型半導体層３０及びｐ型半導体層７０と発光層５０との間に第１スペーサ層４１及び第２スペーサ層４２をそれぞれ設けることも好ましい。第１スペーサ層４１はアンドープ又はｎ型のIII-V族化合物半導体層とすることができ、例えばｉ型ＩｎＰスペーサ層を用いることが好ましい。一方ｐ側の第２スペーサ層４２はアンドープのIII-V族化合物半導体層とすることが好ましく、例えばｉ型ＩｎＰスペーサ層を用いることができる。アンドープのスペーサ層４２を設けることで、発光層５０とｐ型層との間の不要なドーパントの拡散を防止することができる。各スペーサ層４１，４２の厚さは制限されないが、例えば５～５００ｎｍとすればよい。
＜ｐ型半導体層＞
　発光層５０及び必要に応じて第２スペーサ層４２上にｐ型半導体層７０を設けることができる。ｐ型半導体層７０は発光層５０の側から順に、ｐ型クラッド層７１及びｐ型コンタクト層７３を備えることができる。ｐ型クラッド層７１及びｐ型コンタクト層７３の間に中間層７２を設けることも好ましい。中間層７２を設けることで、ｐ型クラッド層７１及びｐ型コンタクト層７３の格子不整合を緩和することができる。発光層５０のIII-V族化合物半導体の組成に応じてｐ型半導体層７０のIII-V族化合物半導体の組成を適宜定めればよい。発光層５０がＩｎＧａＡｓＰ系半導体で構成される場合には、ｐ型クラッド層としてｐ型ＩｎＰを、中間層としてｐ型ＩｎＧａＡｓＰを、ｐ型コンタクト層７３としてＰを含まないｐ型ＩｎＧａＡｓを例示することができる。ｐ型半導体層７０の各層の膜厚は特に制限されないものの、ｐ型クラッド層７１の膜厚として１μｍ～５μｍを例示することができ、中間層７２の膜厚として５０～２００ｎｍを例示することができ、ｐ型コンタクト層７３の膜厚として５０ｎｍ～２００ｎｍを例示することができる。
＜電極＞
　ｐ型半導体層７０上及び支持基板１０の裏面にそれぞれ第１電極９０及び第２電極８０を設けることができ、各電極を構成するための金属材料は、Ｔｉ、Ｐｔ、Ａｕなどの金属や、金と共晶合金を形成する金属（Ｓｎなど）などの一般的なものを用いることができる。さらに、各電極の電極パターンは任意であり、何ら制限されない。
　これまで、化合物半導体基板を成長用基板として用い、これをそのまま支持基板１０として用いる実施形態を説明してきたが、本発明はこれに制限されない。本発明の半導体発光素子の支持基板としては、成長用基板上に各半導体層を形成した後、接合法により成長用基板を除去しつつ、Ｓｉ基板などの半導体基板、MoやWやコバールなどの金属基板、AlNなどを使用した各種サブマウント基板などを貼り合わせてこれを支持基板として用いることもできる（以下、「接合法」と称し、特開2018-006495号公報を参照する）。
　接合法を用いる場合は、半導体発光素子１００は各電極以外にもIII-V族化合物半導体以外の層が設けられ得る。例えば、接合法を用いる場合ではＳｉ基板からなる支持基板１０上に金属材料からなる介在層２０を形成することができ、この上にｐ型半導体層７０、発光層５０、ｎ型半導体層３０が順次形成される。なお、介在層２０は支持基板１０上の金属反射層として用いることができる。さらに、半導体発光素子１００は必要に応じてIII-V族化合物半導体層の他、オーミック電極部を含む誘電体層が設けられ得る。誘電体材料はＳｉＯ２、ＳｉＮ、ＩＴＯ等である。
　なお前述のとおり、上記の一実施形態では、第１導電型半導体層がｎ型であり、第２導電型半導体層がｐ型である場合を例に説明したものの、各層の導電型のｎ型／ｐ型を上記の実施形態と逆転できることが当然に理解される。
（半導体発光素子の製造方法）
　本発明による前述の半導体発光素子の製造方法は、第１層５１を形成する第１工程と、第２層５２を形成する第２工程と、これら第１工程及び第２工程を繰り返し行い発光層５０を形成する発光層形成工程と、を少なくとも含む。第３層５３を形成する第３工程をさらに含んでもよい。この場合、発光層形成工程においては、第１層５１を形成する第１工程、第３層５３を形成する第３工程、及び第２層５２を形成する第２工程を繰り返し行うことができる。
　また、必要に応じて、図３を参照して説明した半導体発光素子１００の各層を形成する工程を含んでもよい。第１層５１及び第２層５２として用いることのできるIII-V族化合物半導体材料並びにそれらの組成波長差及び格子定数差の各条件、さらには各膜厚、積層組数等については既述のとおりであり、重複する説明を省略する。
　III-V族化合物半導体層の各層は、例えば、有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法や分子線エピタキシ（ＭＢＥ：Molecular Beam Epitaxy）法、スパッタ法などの公知の薄膜成長方法により形成することができる。ＩｎＧａＡｓＰ系半導体であれば、例えば、Ｉｎ源としてトリメチルインジウム（ＴＭＩｎ）、Ｇａ源としてトリメチルガリウム（ＴＭＧａ）、Ａｓ源としてアルシン（ＡｓＨ３）、Ｐ源としてホスフィン（ＰＨ３）などを所定の混合比で用い、これらの原料ガスを、キャリアガスを用いつつ気相成長させることにより、成長時間に応じてＩｎＧａＡｓＰ系半導体層を所望の厚さでエピタキシャル成長させることができる。また、III族元素としてＡｌを用いる場合、Ａｌ源として例えばトリメチルアルミニウム（ＴＭＡ）などを用いればよく、V族元素としてＳｂを用いる場合、Ｓｂ源としてＴＭＳｂ（トリメチルアンチモン）などを用いればよい。さらに、各半導体層をｐ型又はｎ型にドーパントする場合は、所望に応じＳｉ、Ｚｎなどを構成元素に含むドーパント源のガスをさらに用いればよい。
　また、第１及び第２電極などの金属層の形成は公知の手法を用いることができ、例えばスパッタ法、電子ビーム蒸着法、又は抵抗加熱法などを用いることができる。接合法を用いる場合に誘電体層を形成するのであればプラズマＣＶＤ法又はスパッタ法などの、公知の成膜法を適用すればよいし、必要に応じて公知のエッチング法を用いて凹凸形成することも可能である。
　接合法（先に言及した特開2018-006495号公報を参照する）を用いる場合、例えば以下のようにして半導体発光素子を作製することができる。
　まず、成長用基板上にエッチングストップ層、ｎ型半導体層３０、発光層５０、ｐ型クラッド層７１、中間層７２、ｐ型コンタクト層７３を含むIII-V族化合物半導体層の各層を順次形成する。次いで、ｐ型コンタクト層７３上には島状に分散したｐ型オーミック電極部を形成する。その後、ｐ型オーミック電極部及びその周辺にレジストマスクを形成し、オーミック電極部を形成した場所以外のｐ型コンタクト層７３をウェットエッチング等により除去し、中間層７２を露出させる。そして、中間層７２上に誘電体層を形成する。さらに、ｐ型オーミック電極部及びその周辺の誘電体層をエッチングにより除去し、中間層７２を露出させ、金属反射層を中間層７２上に形成する。
　一方、支持基板として導電性Ｓｉ基板などを用いて、支持基板上に金属接合層を形成する。金属反射層及び金属接合層を対向配置して加熱圧縮等により接合する。そして、成長用基板をエッチングして除去しつつ、エッチングストップ層をエッチングしてｎ型半導体層３０を露出させる。ｎ型半導体層３０上に、上面電極を形成することで、接合型の半導体発光を得ることができる。前述のとおり、各層の導電型のｎ型／ｐ型を上記例と逆転しても構わない。
　以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。
（実験例１）
　狙いの発光中心波長を１３００ｎｍとして、以下の発明例１及び比較例１～３に係る半導体発光素子を接合法により作製した。
＜発明例１＞
　発明例１による半導体発光素子１００のIII-V族化合物半導体層の各構成については図３の符号を参照する。Ｓドープのｎ型ＩｎＰ基板を成長用基板として用いた。ｎ型ＩｎＰ基板（Sドープ、ドーパント濃度2×1018atoms/cm3）の（１００）面上に、厚さ１００ｎｍのｎ型ＩｎＰ層及び厚さ２０ｎｍのｎ型Ｉｎ０．５７Ｇａ０．４３Ａｓ層（それぞれを初期成長層及びエッチングストップ層）、厚さ２０００ｎｍのｎ型ＩｎＰ層（ｎ型クラッド層としてのｎ型半導体層３０）、厚さ１００ｎｍのｉ型ＩｎＰ層（第１スペーサ層４１）、詳細を後述する発光層５０、厚さ３２０ｎｍのｉ型ＩｎＰ層（第２スペーサ層４２）、厚さ４８００ｎｍのｐ型ＩｎＰ層（ｐ型クラッド層７１）、厚さ５０ｎｍのｐ型Ｉｎ０．８Ｇａ０．２Ａｓ０．５Ｐ０．５層（中間層７２）、厚さ１００ｎｍのｐ型Ｉｎ０．５７Ｇａ０．４３Ａｓ層（ｐ型コンタクト層７３）をＭＯＣＶＤ法により順次形成した。ｎ型ＩｎＰ層及びｎ型ＩｎＧａＡｓ層（それぞれを初期成長層及びエッチングストップ層）、ｎ型ＩｎＰ層（ｎ型クラッド層としてのｎ型半導体層３０）はＳｉドープを行い、ドーパント濃度は７×101７ atoms/cm3とした。ｐ型ＩｎＰ層（ｐ型クラッド層７１）はＺｎドープを行い、ドーパント濃度は１×101８ atoms/cm3とした。ｐ型ＩｎＧａＡｓＰ層（中間層７２）、ｐ型ＩｎＧａＡｓ層（ｐ型コンタクト層７３）はＺｎドープを行い、ドーパント濃度は１×101９ atoms/cm3とした。
　発光層５０の形成に際しては、ｉ型Ｉｎａ１Ｇａｂ１Ａｓｘ１Ｐｙ１層（第１層５１）をまず形成し、次いでｉ型Ｉｎａ２Ｇａｂ２Ａｓｘ２Ｐｙ２層（第２層５２）及びｉ型Ｉｎａ１Ｇａｂ１Ａｓｘ１Ｐｙ１層（第１層５１）を１０層ずつ交互に積層し、１０．５組の積層構造とした。すなわち、発光層５０の両端はともにｉ型Ｉｎａ１Ｇａｂ１Ａｓｘ１Ｐｙ１層（第１層５１）である。ｉ型Ｉｎａ１Ｇａｂ１Ａｓｘ１Ｐｙ１層（第１層５１）は、厚さ８ｎｍのＩｎ０．６７５Ｇａ０．３２５Ａｓ０．６８９Ｐ０．３１１である。すなわち、Ｉｎ組成比（ａ１）が０．６７５、Ｇａ組成比（ｂ１）が０．３２５、Ａｓ組成比（ｘ１）が０．６８９、Ｐ組成比（ｙ１）が０．３１１である。また、ｉ型Ｉｎａ２Ｇａｂ２Ａｓｘ２Ｐｙ２層（第２層５２）は、厚さ５ｎｍのＩｎ０．６３３Ｇａ０．３６７Ａｓ０．７１６Ｐ０．２８４である。すなわち、Ｉｎ組成比（ａ２）が０．６３３、Ｇａ組成比（ｂ２）が０．３６７、Ａｓ組成比（ｘ２）が０．７１６、Ｐ組成比（ｙ２）が０．２８４である。また、発光層の合計膜厚は１３８ｎｍである。なお、上記した発明例１における各層の各組成はＳＩＭＳ分析により測定した値である。また、発光層の各層については発光層を露出させた後にＳＩＭＳ分析して各層の固相比を確認した。
　ｐ型コンタクト層上には島状に分散したｐ型オーミック電極部（Ａｕ／ＡｕＺｎ／Ａｕ、合計厚さ：５３０ｎｍ）を形成した。なお、島状のパターン形成にあたっては、レジストパターンを形成し、次いでオーミック電極を蒸着し、レジストパターンのリフトオフにより形成した。ｐ型コンタクト層への接触面積率は４．５％であり、チップサイズは３８０μｍ角である。
　次に、ｐ型オーミック電極部及びその周辺にレジストマスクを形成し、オーミック電極部を形成した場所以外のｐ型コンタクト層を、酒石酸－過酸化水素系のウェットエッチングにより除去し、中間層を露出させた。その後、プラズマＣＶＤ法により中間層７２上の全面にＳｉＯ２からなる誘電体層（厚さ：７００ｎｍ）を形成した。そして、ｐ型オーミック電極部の上方領域に、幅方向及び長手方向に幅３μｍを付加した形状の窓パターンをレジストで形成し、ｐ型オーミック電極部及びその周辺の誘電体層を、ＢＨＦによるウェットエッチングにより除去し、中間層７２を露出させた。
　次に、金属反射層（Ａｌ／Ａｕ／Ｐｔ／Ａｕ）を中間層７２上の全面に蒸着により形成した。金属反射層の各金属層の厚さは、順に１０ｎｍ、６５０ｎｍ、１００ｎｍ、９００ｎｍである。
　一方、支持基板となる導電性Ｓｉ基板（厚さ：３００μｍ）上に、金属接合層（Ｔｉ／Ｐｔ／Ａｕ）を形成した。金属接合層の各金属層の厚さは、順に６５０ｎｍ、１０ｎｍ、９００ｎｍである。
　これら金属反射層及び金属接合層を対向配置して、３００℃で加熱圧縮接合を行った。そして、ｎ型ＩｎＰ基板を塩酸希釈液によりウェットエッチングして除去し、さらに、エッチングストップ層を硫酸－過酸化水素系を用いてウェットエッチングして除去してｎ型クラッド層を露出させた。
　ｎ型クラッド層上に、上面電極の配線部として、ｎ型電極（Ａｕ（厚さ：１０ｎｍ）／Ｇｅ（厚さ：３３ｎｍ）／Ａｕ（厚さ：５７ｎｍ）／Ｎｉ（厚さ：３４ｎｍ）／Ａｕ（厚さ：８００ｎｍ）／Ｔｉ（厚さ：１００ｎｍ）／Ａｕ（厚さ：１０００ｎｍ））を、レジストパターン形成、ｎ型電極の蒸着、レジストパターンのリフトオフにより形成した。さらに、パッド部（Ｔｉ（厚さ：１５０ｎｍ）／Ｐｔ（厚さ：１００ｎｍ）／Ａｕ（厚さ：２５００ｎｍ））をｎ型電極上に形成し、上面電極のパターンを形成した。
　最後に、メサエッチングにより各素子間（幅６０μｍ）の半導体層を除去してダイシングラインを形成した。そして、Ｓｉ基板の裏面側への裏面電極（Ｔｉ（厚さ：１０ｎｍ）／Ｐｔ（厚さ：５０ｎｍ）／Ａｕ（厚さ２００ｎｍ））を形成し、ダイシングによるチップ個片化を行って、発明例１に係る半導体発光素子を作製した。
＜比較例１～３＞
　発明例１における第１層５１及び第２層５２の組成比を表２に記載のとおりに変えた以外は、発明例１と同様として半導体発光素子を接合法に従い形成した。表２に、発明例１を含めて、第１層５１及び第２層５２の組成比及びこれらより換算させる組成波長及び格子定数を示す。さらに、表２に組成波長差及び格子定数差の比を絶対値で示す。なお、比較例１の第２層５２はｉ型ＩｎＰ層であり、その他の発光層を構成する層はｉ型ＩｎＧａＡｓＰ層である。
（実験例２）
　狙いの発光中心波長を１４６０ｎｍとして、以下の発明例２及び比較例４～８に係る半導体発光素子を接合法により作製した。
＜発明例２、比較例４～８＞
　発明例１における第１層５１及び第２層５２の組成比を表３に記載のとおりに変えた以外は、発明例１と同様として発明例２及び比較例４～８に係る半導体発光素子を接合法に従い形成した。なお、比較例４の第２層５２はｉ型ＩｎＰ層である。また、表３にこれらの組成波長差及び格子定数差の比を表２と同様に示す。
Figure JPOXMLDOC01-appb-T000004
Figure JPOXMLDOC01-appb-T000005
＜評価１：発光出力評価＞
　発明例１，２、比較例１～８のそれぞれにかかる半導体発光素子に定電流電圧電源を用いて２０ｍＡの電流を流したときの順方向電圧Ｖｆ、積分球による発光出力Ｐｏ、及び発光中心波長λｐを測定し、それぞれ３個の試料の測定結果の平均値を求めた。結果を表４に示す。また、組成波長差と発光出力Ｐｏとの関係を示すグラフを図４に示す。さらに、組成波長差と順方向電圧Ｖｆとの関係を示すグラフを図５に示す。
＜評価２：発光出力の維持率＞
　半導体発光素子作製直後の積分球による初期の発光出力を測定し（３個の試料の平均）、その後、半導体発光素子に室温で２０ｍＡを１０００時間連続して通電した後に積分球による発光出力を測定した（３個の試料の平均）。結果を表４に示す。
Figure JPOXMLDOC01-appb-T000006
　表４及び図４より、本発明条件に従う組成波長差及び格子定数差を満足する場合に発光出力が向上していることが確認される。また、図５より、順方向電圧については、実施例１，２のそれぞれは、各実験例における比較例と同程度以上に良好な値であったことが確認される。また、発光出力の維持率についても、実施例１，２のそれぞれは、各実験例における比較例と同程度以上に良好な値であったことが確認される。
１０　　　　　　支持基板
２０　　　　　　介在層
３０　　　　　　第１導電型半導体層（ｎ型半導体層）
４１　　　　　　第１スペーサ層
４２　　　　　　第２スペーサ層
５０　　　　　　発光層
５１　　　　　　第１のIII-V族化合物半導体層（第１層）
５２　　　　　　第２のIII-V族化合物半導体層（第２層）
５３　　　　　　第３のIII-V族化合物半導体層（第３層）
７０　　　　　　第２導電型半導体層（ｐ型半導体層）
８０　　　　　　第２電極
９０　　　　　　第１電極
１００　　　　　半導体発光素子
 

Claims (9)

  1. 　組成比が互いに異なる第１のIII-V族化合物半導体層及び第２のIII-V族化合物半導体層を繰り返し積層した積層構造を有する発光層を備える半導体発光素子であって、
    　前記第１及び前記第２のIII-V族化合物半導体層におけるIII族元素はＡｌ，Ｇａ，Ｉｎからなる群より選択される１種又は２種以上であり、かつ、前記第１及び前記第２のIII-V族化合物半導体層におけるV族元素はＡｓ，Ｓｂ，Ｐからなる群より選択される１種又は２種以上であり、
    　前記第１及び前記第２のIII-V族化合物半導体層はいずれも、前記III族元素及び前記V族元素のうちから選択される３種以上の元素により構成され、
    　前記第１のIII-V族化合物半導体層の組成波長と、前記第２のIII-V族化合物半導体層の組成波長との組成波長差が５０ｎｍ以下であり、かつ、前記第１のIII-V族化合物半導体層の格子定数と前記第２のIII-V族化合物半導体層の格子定数との格子定数差の比が０．０５％以上０．６０％以下であることを特徴とする半導体発光素子。
  2. 　前記格子定数差の比が０．３％以上である、請求項１に記載の半導体発光素子。
  3. 　前記第１及び前記第２のIII-V族化合物半導体層の組成波長差が３０ｎｍ以下である、請求項１又は２に記載の半導体発光素子。
  4. 　前記第１及び前記第２のIII-V族化合物半導体層はいずれも、前記III族元素及び前記V族元素のうちから選択される４種以上の元素により構成される請求項１～３のいずれか１項に記載の半導体発光素子。
  5. 　前記４種以上の元素を構成する元素のうち、前記III族元素はＧａ，Ｉｎであり、前記V族元素はＡｓ，Ｓｂ，Ｐからなる群より選択される２種以上である、請求項４に記載の半導体発光素子。
  6. 　前記第１及び前記第２のIII-V族化合物半導体層はいずれもＩｎＧａＡｓＰの４元系化合物半導体である、請求項１～３のいずれか１項に記載の半導体発光素子。
  7. 　前記発光層の前記積層構造において、前記第１及び第２のIII-V族化合物半導体層の間に第３のIII-V族化合物半導体層がさらに設けられ、
    　前記第３のIII-V族化合物半導体層は、前記III族元素及び前記V族元素のうちから選択される４種以上の元素により構成され、
    　前記第１、第２及び第３のIII-V族化合物半導体層の隣り合う互いの組成波長差がいずれも５０ｎｍ以下であり、かつ、
    　前記第１、第２及び第３のIII-V族化合物半導体層の隣り合う互いの格子定数差の比がいずれも０．０５％以上０．６０％以下である、請求項１～６のいずれか１項に記載の半導体発光素子。
  8. 　前記第３のIII-V族化合物半導体層はＩｎＧａＡｓＰの４元系化合物半導体である、請求項７に記載の半導体発光素子。
  9. 　請求項１～８のいずれか１項に記載の半導体発光素子の製造する方法であって、
    　前記第１のIII-V族化合物半導体層を形成する第１工程と、
    　前記第２のIII-V族化合物半導体層を形成する第２工程と、
    　前記第１工程及び前記第２工程を繰り返し行い前記発光層を形成する発光層形成工程と、を含むことを特徴とする半導体発光素子の製造方法。
     
     
PCT/JP2019/048778 2019-01-07 2019-12-12 半導体発光素子及び半導体発光素子の製造方法 WO2020145025A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/418,849 US11888090B2 (en) 2019-01-07 2019-12-12 Semiconductor light-emitting element and method of producing semiconductor light-emitting element
DE112019006575.0T DE112019006575B4 (de) 2019-01-07 2019-12-12 Lichtemittierendes Halbleiterelement und Verfahren zur Herstellung eines lichtemittierenden Halbleiterelements
CN201980088201.2A CN113272974A (zh) 2019-01-07 2019-12-12 半导体发光元件和半导体发光元件的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019000854A JP6679767B1 (ja) 2019-01-07 2019-01-07 半導体発光素子及び半導体発光素子の製造方法
JP2019-000854 2019-01-07

Publications (1)

Publication Number Publication Date
WO2020145025A1 true WO2020145025A1 (ja) 2020-07-16

Family

ID=70166391

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/048778 WO2020145025A1 (ja) 2019-01-07 2019-12-12 半導体発光素子及び半導体発光素子の製造方法

Country Status (6)

Country Link
US (1) US11888090B2 (ja)
JP (1) JP6679767B1 (ja)
CN (1) CN113272974A (ja)
DE (1) DE112019006575B4 (ja)
TW (1) TWI725679B (ja)
WO (1) WO2020145025A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112217096A (zh) * 2020-12-14 2021-01-12 陕西源杰半导体技术有限公司 半导体器件及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7368336B2 (ja) * 2020-09-30 2023-10-24 信越半導体株式会社 紫外線発光素子用金属貼り合わせ基板の製造方法、及び紫外線発光素子の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168153A (ja) * 1997-08-08 1999-03-09 Hitachi Ltd 発光ダイオードおよびその製造方法
JP2002026455A (ja) * 2000-07-03 2002-01-25 Nec Corp 半導体光素子およびその製造方法
JP2007519244A (ja) * 2004-01-23 2007-07-12 エグザロス・アクチェンゲゼルシャフト スーパールミネッセント発光ダイオード
JP2008066326A (ja) * 2006-09-04 2008-03-21 Sumitomo Electric Ind Ltd 半導体光素子を作製する方法
JP2012256811A (ja) * 2011-05-18 2012-12-27 Toshiba Corp 半導体発光素子
JP2018101675A (ja) * 2016-12-20 2018-06-28 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2806089B2 (ja) * 1991-08-06 1998-09-30 日本電気株式会社 半導体多重歪量子井戸構造
JPH07147454A (ja) 1993-11-26 1995-06-06 Hitachi Ltd 半導体素子
US5625635A (en) * 1994-11-28 1997-04-29 Sandia Corporation Infrared emitting device and method
US5780867A (en) 1996-03-07 1998-07-14 Sandia Corporation Broadband light-emitting diode
KR20010089540A (ko) 1998-12-03 2001-10-06 추후보정 광전자 장치를 위한 화합물 반도체 구조
US7244965B2 (en) * 2002-09-04 2007-07-17 Cree Inc, Power surface mount light emitting die package
JP4592388B2 (ja) * 2004-11-04 2010-12-01 シャープ株式会社 Ｉｉｉ−ｖ族化合物半導体発光素子およびその製造方法
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
TWI282636B (en) * 2005-12-29 2007-06-11 Epistar Corp Semiconductor light-emitting device and manufacturing method thereof
DE102011103143B4 (de) 2011-05-25 2014-05-22 Julius-Maximilians-Universität Würzburg Interbandkaskadenlaser-Verstärkermedium
JP5514920B2 (ja) * 2012-01-13 2014-06-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板および該基板を用いた深紫外発光素子
EP2696365B1 (en) * 2012-08-09 2021-06-23 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device using a semiconductor buffer structure
US9306115B1 (en) * 2015-02-10 2016-04-05 Epistar Corporation Light-emitting device
JP6452651B2 (ja) 2016-06-30 2019-01-16 Ｄｏｗａエレクトロニクス株式会社 半導体光デバイスの製造方法および半導体光デバイス

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168153A (ja) * 1997-08-08 1999-03-09 Hitachi Ltd 発光ダイオードおよびその製造方法
JP2002026455A (ja) * 2000-07-03 2002-01-25 Nec Corp 半導体光素子およびその製造方法
JP2007519244A (ja) * 2004-01-23 2007-07-12 エグザロス・アクチェンゲゼルシャフト スーパールミネッセント発光ダイオード
JP2008066326A (ja) * 2006-09-04 2008-03-21 Sumitomo Electric Ind Ltd 半導体光素子を作製する方法
JP2012256811A (ja) * 2011-05-18 2012-12-27 Toshiba Corp 半導体発光素子
JP2018101675A (ja) * 2016-12-20 2018-06-28 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112217096A (zh) * 2020-12-14 2021-01-12 陕西源杰半导体技术有限公司 半导体器件及其制备方法

Also Published As

Publication number Publication date
TW202027265A (zh) 2020-07-16
US11888090B2 (en) 2024-01-30
JP2020109817A (ja) 2020-07-16
DE112019006575T5 (de) 2021-09-30
DE112019006575B4 (de) 2024-08-22
TWI725679B (zh) 2021-04-21
CN113272974A (zh) 2021-08-17
US20220059721A1 (en) 2022-02-24
JP6679767B1 (ja) 2020-04-15

Similar Documents

Publication Publication Date Title
KR102209263B1 (ko) 반도체 광디바이스의 제조 방법 및 반도체 광디바이스
WO2018151157A1 (ja) 深紫外発光素子およびその製造方法
JP3839799B2 (ja) 半導体発光素子
JP4554526B2 (ja) 半導体発光素子
JPH09186360A (ja) ＡｌＧａＩｎＰ発光ダイオード
JP6785331B2 (ja) 半導体光デバイスの製造方法及び半導体光デバイスの中間体
WO2020255976A1 (ja) 半導体光デバイスの製造方法及び半導体光デバイス
WO2020145025A1 (ja) 半導体発光素子及び半導体発光素子の製造方法
TWI803785B (zh) 發光元件及其製造方法
TWI743463B (zh) 半導體光元件的製造方法以及半導體光元件的中間體
WO2024019098A1 (ja) 半導体発光素子及び半導体発光素子の製造方法
JP7413599B1 (ja) Ｉｉｉ－ｖ族化合物半導体発光素子及びｉｉｉ－ｖ族化合物半導体発光素子の製造方法
JP3869641B2 (ja) 半導体装置及び半導体レーザ装置
WO2019216308A1 (ja) 半導体発光素子及び半導体発光素子の製造方法
US20230178965A1 (en) Semiconductor stack and light-emitting device
JP6158590B2 (ja) 半導体レーザ
JP6875076B2 (ja) 半導体発光素子の製造方法および半導体発光素子
JP2015167241A (ja) 受光素子およびその製造方法
CN115692561A (zh) 隧穿结及制备方法、多结红外led外延结构及制备方法
JP2017199711A (ja) 受光素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19909529

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 19909529

Country of ref document: EP

Kind code of ref document: A1