JP2015167241A - 受光素子およびその製造方法 - Google Patents
受光素子およびその製造方法 Download PDFInfo
- Publication number
- JP2015167241A JP2015167241A JP2015085973A JP2015085973A JP2015167241A JP 2015167241 A JP2015167241 A JP 2015167241A JP 2015085973 A JP2015085973 A JP 2015085973A JP 2015085973 A JP2015085973 A JP 2015085973A JP 2015167241 A JP2015167241 A JP 2015167241A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- light receiving
- band gap
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Light Receiving Elements (AREA)
Abstract
Description
たとえばInP基板上に、InGaAs/GaAsSbのタイプ2のMQWを形成し、p型またはn型のエピタキシャル層によるpn接合によってカットオフ波長2.39μmのフォトダイオードが提案され、波長1.7μm〜2.7μmの感度特性が示されている(非特許文献1)。
また、InGaAs5nmとGaAsSb5nmとを1ペアとして150ペア積層したタイプ2MQWの受光層を備える受光素子の波長1μm〜3μmの感度特性(200K、250K、295K)が示されている(非特許文献2)。
すなわち、(1)第1の半導体層が、価電子帯が高いほうの層の場合は、受光の時、当該第1の半導体層の価電子帯の電子は、第2の半導体層の伝導帯へとタイプ2の遷移を行う。このとき当該第1の半導体層の価電子帯は、上述の組成の勾配によってエネルギ位置が高くなっているので、タイプ2の遷移におけるエネルギ差は小さくなる。結果、長波長側への受光感度の拡大がなされる。
また、(2)第1の半導体層が、価電子帯が低いほうの層の場合は、受光の時、当該第2の半導体層の価電子帯の電子が、第1の半導体層の伝導帯へとタイプ2の遷移を行う。このとき当該第1の半導体層の伝導帯は、上述の組成の勾配によってエネルギ位置が低くなっているので、タイプ2の遷移におけるエネルギ差は小さくなる。結果、長波長側への受光感度の拡大がなされる。
要は、第1の半導体層が、価電子帯が高いほうの層でもまたは価電子帯が低いほうの層でも、タイプ2の遷移におけるエネルギ差は小さくなり、感度の長波長化が実現する。
なお、第1の半導体層や第2の半導体層における、第1、第2は積層の順序などとは関係ない。たとえば「第1の」を「一方の」に、「第2の」を「他方の」に置き換えてもよい。また、第1の半導体層は、タイプ2の多重量子井戸構造のバンド構造において価電子帯が高いほうの層でも低いほうの層でもよい。
上記の構成によって、第2の半導体層においてもバンドギャップを小さくしてその最小化が実現する面を、第1の半導体層においてバンドギャップの最小化が実現している面と、接することができる。このバンドギャップ最小化が実現した面同士を接することで、当該界面では次のバンド構造が実現する。すなわち、価電子帯が高いほうの層におけるその価電子帯はエネルギ位置が高くなり、価電子帯が低いほうの層における伝導帯はエネルギ位置が低くなる。この結果、タイプ2の遷移を伴う受光が生じたとき、価電子帯が高いほうの層の価電子帯にいた電子は、価電子帯が低いほうの層の伝導帯に遷移して、エネルギ差の下限化が実現する。この界面をエネルギ差下限界面と呼ぶ。
第1および第2の半導体層において、上記下限界面と反対側の面では、組成勾配の付け方から、両方の層ともにバンドギャップは最大となる。この界面をエネルギ差上限界面と呼ぶ。エネルギ差下限界面とエネルギ差上限界面とは厚み方向に交互に位置する。
これによって、受光素子の感度の範囲を長波長側に拡大しながら、暗電流を低く抑制することができる。
これによって、各半導体層のIII―V族半導体基板に対する平均的な格子不整合度を一定の範囲内に制限することができ、厚み方向に組成勾配を付けながらミスフィット転位の発生を防ぐことができる。
これによって、タイプ2の多重量子井戸構造において、価電子帯の高いほうの半導体層にGaAsSbなどのIII−V族半導体を用いることができる。
これによって、タイプ2の多重量子井戸構造において、価電子帯の低いほうの半導体層にInGaAsなどのIII−V族半導体を用いることができる。
これによって、タイプ2の多重量子井戸構造を形成する際、InGaAs層およびGaAsSb層の基板に対する平均的な格子不整合度を一定の範囲内に収めることが可能になり、ミスフィット転位を導入することなく容易に厚み方向に上述の組成勾配を付けることができる。
なお、InxGa1−xAs層における平均組成xaveが(0.38≦xave≦0.68)とは、「InxGa1−xAsという化学式の表示を有する化合物半導体層において、その中のxはその化合物半導体層内で厚み方向に勾配が付いていて、当然ながら、厚み方向にわたる平均値xaveが存在するが、その平均値xave
の範囲が、0.38≦xave≦0.68、である。」ということを示している。GaAs1−ySby層のyaveについても同様である。
上記のInxGa1−xAs層の平均組成範囲、およびGaAs1−ySby層における平均組成範囲を、端から端まで全範囲を利用した場合、上記の端面において3元系の化合物半導体とならない場合が生じる。そのような場合、たとえば端面でGaAsSbが形成されずにGaSbが形成される場合であっても、端面においてGaSb層を積層することになったとしても、1原子層程度であればミスフィット転位を導入することなく半導体層を成長することができる。また、暗電流を増大させることもない。従って上記端面における半導体結晶については、幅広く柔軟に解釈すべきである。
これによって入手が容易な大口径のInP基板を用いて、効率よく受光素子を大量生産することができる。
この方法によって、暗電流はそのままにして(増大させることなく)、受光域を長波長側に拡大することができる。
これによって、エネルギ差下限界面を簡単に形成することができ、タイプ2の遷移におけるエネルギ差を一層小さくすることができる。その場合、当然、エネルギ差上限界面も交互に形成される。このため平均組成は変化せず、実質的なバンドギャップエネルギも変化しないため、暗電流を低いままに維持することができる。
全有機金属気相成長法を用いることで、成長温度を下げることができ、良質のエピタキシャル積層体を得ることができる。また全有機金属気相成長法では、マスフローコントローラによって第1および第2の半導体層の各成分の供給量を調整して組成を意図するように変化させる。マスフローコントローラによる供給量の調整は高精度で正確なので、安定して再現性よく上述の勾配を付けることができる。
(InP基板1/InPまたはInGaAsバッファ層2/タイプ2(InGaAs/GaAsSb)MQWの受光層3/InGaAs拡散濃度分布調整層4/InP窓層5)
InP窓層5から深さ方向に延びるp型領域6は、SiN膜の選択拡散マスクパターン36の開口部から、p型不純物のZnを選択拡散することで形成する。受光素子10の周縁部の内側に、平面的に周囲限定されて拡散導入されるという形態は、上記SiN膜の選択拡散マスクパターン36を用いて選択拡散することによって達せられる。p型領域6にはAuZnによるp側電極11が、またInP基板1の裏面にはAuGeNiのn側電極12が、それぞれオーミック接触するように設けられている。この場合、InP基板1にはn型不純物がドープされ、所定レベルの導電性を確保されている。InP基板1の裏面には、またSiONの反射防止膜35を設け、InP基板の裏面側から光を入射する構造となっている。タイプ2MQWの受光層3には、上記のp型領域6の境界フロントにpn接合が形成され、上記のp側電極11およびn側電極12間に逆バイアス電圧を印加することにより、n型不純物濃度が低い側(n型不純物バックグラウンド)により広く空乏層を生じる。MQWの受光層3におけるバックグラウンドは、n型不純物濃度(キャリア濃度)で5E15cm−3程度またはそれ以下である。そして、pn接合の位置は、多重量子井戸の受光層3のバックグラウンド(n型キャリア濃度)と、p型不純物のZnの濃度プロファイルとの交点で決まる。拡散濃度分布調整層4は、受光層3を構成するMQW内でのp型不純物の濃度分布を調整するために配置されるが、拡散濃度分布調整層4はなくてもよい。受光層3内では、Zn濃度は5E16cm−3以下にするのがよい。
一方、GaAs1−ySby層3bの組成yは、厚み中央でy=0.49付近であり、また、平均組成yaveは、0.49であり、InPと格子整合しているが、界面Kに向かって組成yは0.55付近にまで上昇する。GaAs1−ySby層3bの層内では、組成yは界面Lでの0.43から界面Kにおける0.55付近へと増大する。
なお、図2(a),(b)では、組成x,yともに厚み方向にリニアに変化するように描いており、厚み中央での組成と平均組成が一致しているが、組成勾配の線形性は必須ではなく、ステップ状に増大してもよいし、波打ちながらまたはリップルを伴いながらマクロ的に組成の勾配が認められればよい。よって、厚み中央での組成と平均組成は必ずしも一致する訳ではない。
1.長波長化:
上記のMQWでは、半導体層においてバンドギャップエネルギが小さくなる組成勾配が付いた層の端面(上面または下面)で、そのバンドギャップエネルギは最も小さくなる。すなわち、その端面では、半導体層内で価電子帯は最も高いエネルギ位置をとり、かつ伝導帯は最も低いエネルギ位置をとる。このため、InxGa1−xAs層3aおよびGaAs1−ySby層3bの両方のバンドギャップが小さくなる端面が接する界面Kでは、価電子帯と伝導帯とが最も接近する。GaAs1−ySby層3bの価電子帯は、InxGa1−xAs層3aの価電子帯よりも高いエネルギ位置にあるので、上限の長波長の光を受光するとき、GaAs1−ySby層3bの価電子帯の電子がInxGa1−xAs層3aの伝導帯へとタイプ2の遷移をしてGaAs1−ySby層3bの価電子帯には正孔が生じる。このときの最小エネルギ差ΔEminを図3に示す。GaAs1−ySby層3bにおいて価電子帯が最も高くなる位置に正孔が存在する確率は、バンドのポテンシャル上(正孔に対しては上下逆のポテンシャルになる)、GaAs1−ySby層3bの層内では大きく、かつInxGa1−xAs層3aの伝導帯では最も低くなる位置に電子が位置する確率は、ポテンシャル上、InxGa1−xAs層3aの層内では大きい。このため、受光によって正孔/電子のペアが生成する確率は高くなる。換言すればこのタイプ2の受光効率は高い。
MQWを形成する半導体層の層内全体のバンドギャップが一様に小さくならなくても、図3に示すように半導体層の端の面付近でバンドギャップエネルギが小さくなれば、カットオフ波長は長波長側に確実に拡大される。言い換えれば、受光素子の受光域を長波長側に拡大することができる。
2.暗電流
図3に、半導体層3a,3bの平均組成に対応する価電子帯および伝導帯を破線で示す。この破線は、InPに格子整合する組成の場合のバンド構造の価電子帯または伝導帯とみることができる。図3によれば、各半導体層で最もバンドギャップが小さくなる端面と逆側の端面(すなわち界面L)では、バンドギャップは最も大きくなる。上記のように界面Kではバンドギャップは最も小さくなる。半導体層の平均組成に対応するバンドギャップがこの半導体層における平均的なバンドギャップである。暗電流は、この平均的なバンドギャップエネルギに対応して決まる。このため、半導体層の平均組成を基準として、暗電流を一定基準に保持しながら、一方の端面(エネルギ差下限界面K)でのバンドギャップの最小化によって長波長化を実現することができる。
バッファ層2は、InP層だけでもよいが、所定の場合には、そのInPバッファ層の上に、n型ドープしたIn0.53Ga0.47As層を、膜厚0.15μm(150nm)に成長してもよい。このIn0.53Ga0.47As層も図1中ではバッファ層2に含まれる。
また、InGaAs3aについては、TEGa、TMIn、およびTBAsを用いることができる。In組成xの勾配付与は、TEGaとTMInとを相補的に経時的に増減させて行うことができる。
これらの原料ガスは、すべて有機金属気体であり、化合物の分子量は大きい。このため、400℃以上かつ560℃以下の比較的低温で完全に分解して、結晶成長に寄与することができる。この結果、成膜温度から室温までの温度差を小さくすることができ、受光素子10内の各材料の熱膨張差に起因する歪を小さくでき、格子欠陥密度を小さく抑えることができる。これは暗電流の抑制に有効である。
原料ガスは、流量の制御は、図5に示す流量制御器(MFC)によって制御された上で、石英管65への流入を電磁バルブの開閉によってオンオフされる。そして、石英管65からは、真空ポンプによって強制的に排気される。原料ガスの流れに停滞が生じる部分はなく、円滑に自動的に行われる。よって、量子井戸のペアを形成するときの組成の切り替えは、迅速に行われる。
さらに、本発明の実施の形態では、基板温度を400℃以上かつ560℃以下という低温域に加熱される。このような低温域の基板表面温度でTBAsなどを原料とした全有機金属気相成長法を用いる場合、その原料の分解効率が良いので、ウエハ50aにごく近い範囲を流れる原料ガスで多重量子井戸構造の成長に寄与する原料ガスは、成長に必要な形に効率よく分解したものに限られる。
逆に考えると、ウエハ表面温度を有機金属分子が分解する温度よりほんのわずかに高くすることで、結晶成長に参加できる有機金属分子の範囲をウエハ50a表面上の薄い原料ガス層に限定することができる。
この多重量子井戸構造を形成する場合、600℃程度の温度範囲で成長すると多重量子井戸構造のGaAsSb層に相分離が起こり、清浄で平坦性に優れた多重量子井戸構造の結晶成長表面、および、優れた周期性と結晶性を有する多重量子井戸構造を得ることができない。このことから、成長温度を400℃以上かつ560℃以下という温度範囲にするが、この成膜法を全有機金属気相成長法にして、原料ガスすべてを分解効率の良い有機金属気体にすることが重要である。
図6は、受光素子の製造方法のフローチャートである。図1に示した受光素子10では、タイプ2MQWの受光層3の上には、InPに格子整合するIn0.53Ga0.47As拡散濃度分布調整層4が位置し、そのIn0.53Ga0.47As拡散濃度分布調整層4の上にInP窓層5が位置している。InP窓層5の表面に設けた選択拡散マスクパターン36の開口部からp型不純物のZnが選択拡散されてp型領域6が設けられる。そのp型領域6の先端部にpn接合またはpi接合が形成される。このpn接合またはpi接合に、逆バイアス電圧を印加して空乏層を形成して、光電子変換による電荷を捕捉して、電荷量に画素の明るさを対応させる。p型領域6またはpn接合もしくはpi接合は、画素を構成する主要部である。p型領域6にオーミック接触するp側電極11は画素電極であり、接地電位にされるn側電極12との間で、上記の電荷を画素ごとに読み出す。p型領域6の周囲の、InP窓層表面には、上記の選択拡散マスクパターン36がそのまま残される。さらに図示しないSiON等の保護膜が被覆される。選択拡散マスクパターン36をそのまま残すのは、p型領域6を形成したあと、これを除いて大気中に暴露すると、コンタクト層表面のp型領域との境界に表面準位が形成され、暗電流が増大するからである。
上述のようにMQWを形成したあと、InP窓層5の形成まで、全有機金属気相成長法によって同じ成膜室または石英管65の中で成長を続けることが、一つのポイントになる。すなわち、InP窓層5の形成の前に、成膜室からウエハ50aを取り出して、別の成膜法によってInP窓層5を形成することがないために、再成長界面を持たない点が一つのポイントである。すなわち、InGaAs拡散濃度分布調整層4とInP窓層5とは、石英管65内において連続して形成されるので、界面16,17は再成長界面ではない。このため、酸素および炭素の濃度がいずれも所定レベル以下であり、とくにp型領域6と界面17との交差線において電荷リークが生じることはない。また界面16においても格子欠陥密度は低く抑えられる。
上記の選択拡散によってp型領域6が形成され、その先端部にpn接合またはpi接合が形成される。In0.53Ga0.47As拡散濃度分布調整層4を挿入した場合であっても、In0.53Ga0.47Asはバンドギャップが小さいのでノンドープであっても受光素子の電気抵抗を低くすることができる。電気抵抗を低くすることで、応答性を高めて良好な画質の動画を得ることができる。
In0.53Ga0.47As拡散濃度分布調整層4の上に、同じ石英管65内にウエハ50aを配置したまま連続して、アンドープのInP窓層5を、全有機金属気相成長法によってたとえば膜厚0.8μmにエピタキシャル成長するのがよい。原料ガスには、上述のように、トリメチルインジウム(TMIn)およびターシャリーブチルホスフィン(TBP)を用いる。この原料ガスの使用によって、InP窓層5の成長温度を400℃以上かつ560℃以下に、さらには535℃以下にすることができる。この結果、InP窓層5の下に位置するMQWのGaAsSbが熱のダメージを受けることがなく、MQWの結晶性が害されることがない。InP窓層5を形成するときには、下層にGaAsSbを含むMQWが形成されているので、基板温度は、たとえば温度400℃以上かつ560℃以下の範囲に厳格に維持する必要がある。その理由として、600℃程度に加熱すると、GaAsSbが熱のダメージを受けて結晶性が大幅に劣化する点、および、400℃未満の温度としてInP窓層を形成すると、原料ガスの分解効率が大幅に低下するため、InP窓層5内の不純物濃度が増大し高品質なInP窓層5を得られない点があげられる。
本発明前は、In0.53Ga0.47As拡散濃度分布調整層とInP窓層との界面は、いったん大気に露出された再成長界面であった。再成長界面は、二次イオン質量分析によって、酸素濃度が1E17cm−3以上、および、炭素濃度が1E17cm−3以上、のうち、少なくとも一つを満たすことによって特定することができる。再成長界面は、p型領域と交差線を形成し、交差線で電荷リークを生じて、画質を著しく劣化させる。
また、たとえばInP窓層を単なるMOVPE法(全有機ではない有機金属気相成長法)によって成長すると、燐の原料にホスフィン(PH3)を用いるため、分解温度が高く、下層に位置するGaAsSbの熱によるダメージの発生を誘起してMQWの結晶性を害することとなる。
(ケース1:表1の最上段):
GaAs1−ySby層3bに傾斜組成、しかし、InxGa1−xAs層3aはInPに格子整合するフラットな組成。本発明の実施の形態の説明における図4の構成に相当する。In0.53Ga0.47Asが、格子不整合度ゼロの組成である。
(ケース2:表1の中段):
GaAs1−ySby層3bおよびInxGa1−xAs層3aの両方に傾斜組成。ただしInxGa1−xAs層3aの層内におけるxのレンジは、0.48/0.58と控えめとした。このときのInGaAsの格子不整合度は±0.40%である。
(ケース3:表1の最下段):
GaAs1−ySby層3bおよびInxGa1−xAs層3aの両方に傾斜組成。ただしInxGa1−xAs層3aの層内におけるxのレンジは、0.43/0.63と大きくした。このときのInGaAsの格子不整合度は±0.66%である。
上記の3つのケースについて、受光域の波長上限(カットオフ波長=λmax)の長波長化の度合いを求めた。
結果を表1に示す。
Claims (13)
- III―V族半導体による受光素子であって、
III―V族半導体基板の上に位置し、第1の半導体層と第2の半導体層とが交互に積層されたタイプ2の多重量子井戸構造の受光層を備え、
前記第1の半導体層の層内において、第2の半導体層と接する上面または下面へと、その第1の半導体層のバンドギャップエネルギが小さくなるように厚み方向に組成の勾配が付いて前記面のバンドギャップエネルギが平均組成のバンドギャップエネルギよりも小さくされており、該面でのタイプ2遷移が、平均組成でのタイプ2遷移よりも長波長化していることを特徴とする、受光素子。 - 前記第1の半導体層の平均組成のバンドギャップエネルギよりも小さくされた面における第2の半導体層とのタイプ2遷移の波長が、平均組成でのタイプ2遷移の波長よりも100nm以上長波長化していることを特徴とする、請求項1に記載の受光素子。
- 前記第2の半導体層内において、前記第1の半導体層でバンドギャップエネルギが小さくなる面に接する該第2の半導体層の面へと当該第2の半導体層のバンドギャップエネルギが小さくなるように厚み方向に組成の勾配が付いて前記第2の半導体層の面におけるバンドギャップエネルギが該第2の半導体層の平均組成のバンドギャップエネルギよりも小さくされていることを特徴とする、請求項1に記載の受光素子。
- 前記第1の半導体層の平均組成のバンドギャップエネルギよりも小さくされた面と、前記第2の半導体層の平均組成のバンドギャップエネルギよりも小さくされた面との界面でのタイプ2遷移の波長が、平均組成の第1の半導体層と平均組成の第2の半導体層とのタイプ2遷移の波長よりも100nm以上長波長化していることを特徴とする、請求項3に記載の受光素子。
- 前記組成の勾配が付された、第1の半導体層および/または第2の半導体層において、前記バンドギャップエネルギが小さくなる極限位置の端面での組成は、それぞれの半導体層の平均組成に対して、格子定数の変化に換算して、格子不整合度が0.2%を超えることを特徴とする、請求項1〜4のいずれか1項に記載の受光素子。
- 前記第1の半導体層および/または第2の半導体層における平均組成は、格子定数の変化に換算して、前記III―V族半導体基板との格子不整合度が±1%以内であることを特徴とする、請求項1〜5のいずれか1項に記載の受光素子。
- 前記第1の半導体層および第2の半導体層のうち、価電子帯のポテンシャルエネルギが高いほうの半導体層に、Ga、AsおよびSbのうち少なくとも一つを含むことを特徴とする、請求項1〜6のいずれか1項に記載の受光素子。
- 前記第1の半導体層および第2の半導体層のうち、価電子帯のポテンシャルエネルギが低いほうの半導体層に、In、GaおよびAsのうち少なくとも一つを含むことを特徴とする、請求項1〜7のいずれか1項に記載の受光素子。
- 前記多重量子井戸構造が、InxGa1−xAsとGaAs1−ySbyとで形成されており、前記InxGa1−xAs層における平均組成xaveは(0.38≦xave≦0.68)であり、前記GaAs1−ySby層における平均組成yaveは(0.36≦yave≦0.62)であることを特徴とする、請求項1〜8のいずれか1項に記載の受光素子。
- 前記III―V族半導体基板がInP基板であることを特徴とする、請求項1〜9のいずれか1項に記載の受光素子。
- III―V族半導体による受光素子の製造方法であって、
InP基板の上に、第1の半導体層と第2の半導体層とを交互に積層してタイプ2の多重量子井戸構造の受光層を形成する工程を備え、
前記多重量子井戸構造の形成工程では、前記第1の半導体層の層内において第2の半導体層と接する上面または下面へと、その第1の半導体層のバンドギャップエネルギが小さくなるように、厚み方向に組成の勾配を付け、前記面のバンドギャップエネルギを平均組成のバンドギャップエネルギよりも小さくして、該面でのタイプ2遷移を、平均組成でのタイプ2遷移よりも長波長化することを特徴とする、受光素子の製造方法。 - 前記多重量子井戸構造の形成工程では、前記第2の半導体層内において、前記第1の半導体層でバンドギャップエネルギが小さくなる面に接する該第2の半導体層の面へと当該第2の半導体層のバンドギャップエネルギが小さくなるように厚み方向に組成の勾配を付けて前記第2の半導体層の面におけるバンドギャップエネルギを該第2の半導体層の平均組成のバンドギャップエネルギよりも小さくすることを特徴とする、請求項11に記載の受光素子の製造方法。
- 全有機金属気相成長法により前記多重量子井戸構造を形成し、前記第1の半導体層、もしくは第1の半導体層および第2の半導体層に、前記組成の勾配を付けるとき、前記全有機金属気相成長法の成長機構に組み込まれているマスフローコントローラ(MFC:Mass Flow Controller)を調節することで、前記組成の勾配を付けることを特徴とする、請求項11または12に記載の受光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015085973A JP6036906B2 (ja) | 2015-04-20 | 2015-04-20 | 受光素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015085973A JP6036906B2 (ja) | 2015-04-20 | 2015-04-20 | 受光素子およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011086615A Division JP5736922B2 (ja) | 2011-04-08 | 2011-04-08 | 受光素子およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015167241A true JP2015167241A (ja) | 2015-09-24 |
JP6036906B2 JP6036906B2 (ja) | 2016-11-30 |
Family
ID=54257966
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015085973A Active JP6036906B2 (ja) | 2015-04-20 | 2015-04-20 | 受光素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6036906B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019201091A (ja) * | 2018-05-16 | 2019-11-21 | 住友電気工業株式会社 | 半導体積層体および受光素子 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05160429A (ja) * | 1991-12-09 | 1993-06-25 | Nec Corp | 赤外線検知器 |
JP2006332611A (ja) * | 2005-04-27 | 2006-12-07 | Matsushita Electric Ind Co Ltd | 窒化物半導体素子 |
WO2009101740A1 (ja) * | 2008-02-12 | 2009-08-20 | Nec Corporation | 半導体受光素子 |
WO2011016309A1 (ja) * | 2009-08-01 | 2011-02-10 | 住友電気工業株式会社 | 半導体素子およびその製造方法 |
WO2011129031A1 (ja) * | 2010-04-13 | 2011-10-20 | 住友電気工業株式会社 | 半導体ウエハ、受光素子、受光素子アレイ、ハイブリッド型検出装置、光学センサ装置、および半導体ウエハの製造方法 |
JP2012080010A (ja) * | 2010-10-05 | 2012-04-19 | Sumitomo Electric Ind Ltd | エピタキシャルウエハ、半導体素子、およびこれらの製造方法 |
JP5736922B2 (ja) * | 2011-04-08 | 2015-06-17 | 住友電気工業株式会社 | 受光素子およびその製造方法 |
-
2015
- 2015-04-20 JP JP2015085973A patent/JP6036906B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05160429A (ja) * | 1991-12-09 | 1993-06-25 | Nec Corp | 赤外線検知器 |
JP2006332611A (ja) * | 2005-04-27 | 2006-12-07 | Matsushita Electric Ind Co Ltd | 窒化物半導体素子 |
WO2009101740A1 (ja) * | 2008-02-12 | 2009-08-20 | Nec Corporation | 半導体受光素子 |
WO2011016309A1 (ja) * | 2009-08-01 | 2011-02-10 | 住友電気工業株式会社 | 半導体素子およびその製造方法 |
WO2011129031A1 (ja) * | 2010-04-13 | 2011-10-20 | 住友電気工業株式会社 | 半導体ウエハ、受光素子、受光素子アレイ、ハイブリッド型検出装置、光学センサ装置、および半導体ウエハの製造方法 |
JP2012080010A (ja) * | 2010-10-05 | 2012-04-19 | Sumitomo Electric Ind Ltd | エピタキシャルウエハ、半導体素子、およびこれらの製造方法 |
JP5736922B2 (ja) * | 2011-04-08 | 2015-06-17 | 住友電気工業株式会社 | 受光素子およびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019201091A (ja) * | 2018-05-16 | 2019-11-21 | 住友電気工業株式会社 | 半導体積層体および受光素子 |
Also Published As
Publication number | Publication date |
---|---|
JP6036906B2 (ja) | 2016-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101316476B1 (ko) | 반도체 소자 및 촬상 장치 | |
JP5736922B2 (ja) | 受光素子およびその製造方法 | |
WO2012114849A1 (ja) | 受光素子およびその製造方法 | |
US8198623B2 (en) | Photodiode array, method for manufacturing photodiode array, epitaxial wafer, and method for manufacturing epitaxial wafer | |
JP5218476B2 (ja) | 半導体素子、光学センサ装置および半導体素子の製造方法 | |
US20140054545A1 (en) | Photodetector, epitaxial wafer and method for producing the same | |
JP6036906B2 (ja) | 受光素子およびその製造方法 | |
JP2014216624A (ja) | エピタキシャルウエハ、その製造方法、半導体素子、および光学センサ装置 | |
WO2012002144A1 (ja) | 受光素子およびその製造方法 | |
JP2015015306A (ja) | 半導体素子およびその製造方法 | |
JP2012080010A (ja) | エピタキシャルウエハ、半導体素子、およびこれらの製造方法 | |
JP5794288B2 (ja) | 受光素子アレイ及びエピタキシャルウェハ | |
JP5776715B2 (ja) | 半導体素子、光学センサ装置および半導体素子の製造方法 | |
JP2015015476A (ja) | エピタキシャルウェハおよびその製造方法 | |
JP2014216382A (ja) | エピタキシャルウエハ、受光素子、光学センサ装置、およびエピタキシャルウエハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161017 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6036906 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |