JP7387048B1 - 半導体発光素子及び半導体発光素子の製造方法 - Google Patents

半導体発光素子及び半導体発光素子の製造方法 Download PDF

Info

Publication number
JP7387048B1
JP7387048B1 JP2023116899A JP2023116899A JP7387048B1 JP 7387048 B1 JP7387048 B1 JP 7387048B1 JP 2023116899 A JP2023116899 A JP 2023116899A JP 2023116899 A JP2023116899 A JP 2023116899A JP 7387048 B1 JP7387048 B1 JP 7387048B1
Authority
JP
Japan
Prior art keywords
layer
light emitting
iii
compound semiconductor
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023116899A
Other languages
English (en)
Other versions
JP2024014794A (ja
Inventor
優太 小鹿
嘉孝 門脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Priority to PCT/JP2023/026476 priority Critical patent/WO2024019098A1/ja
Priority to TW112127251A priority patent/TW202408030A/zh
Application granted granted Critical
Publication of JP7387048B1 publication Critical patent/JP7387048B1/ja
Publication of JP2024014794A publication Critical patent/JP2024014794A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/34Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)

Abstract

【課題】従来の発光素子に比べて発光特性が良好な半導体発光素子を提供する。【解決手段】本発明の半導体発光素子は第1のIII-V族化合物半導体層と第2のIII-V族化合物半導体層とを繰り返し積層した積層体を有する発光層を備える半導体発光素子であって、前記第1及び前記第2のIII-V族化合物半導体層におけるIII族元素はAl、Ga、Inからなる群より選択される1種又は2種以上であり、前記第1及び前記第2のIII-V族化合物半導体層におけるV族元素はAs、Sb、Pからなる群より選択される1種又は2種以上であり、前記第1のIII-V族化合物半導体層の組成波長と、前記第2のIII-V族化合物半導体層の組成波長との組成波長差が70nm以上であり、前記積層体のバンド構造における伝導帯側の井戸深さ(Dc)が、価電子帯側の井戸深さ(Dv)よりも大きく、かつDc/(Dc+Dv)が65%以上である。【選択図】図1

Description

本発明は、半導体発光素子及び半導体発光素子の製造方法に関する。
半導体発光素子における半導体層の半導体材料として、InGaAsPやInGaAlAs、InAsSbPなどのIII-V族化合物半導体が使用されている。III-V族化合物半導体材料により形成される発光層の組成比を調整することで、半導体発光素子の発光波長を緑色から赤外までと、幅広く調整することが可能である。例えば、波長750nm以上の赤外領域を発光波長とする赤外発光の半導体発光素子であれば、センサー、ガス分析、監視カメラ、通信などの用途で幅広く用いられている。
特許文献1では、組成比が互いに異なる第1のIII-V族化合物半導体層と第2のIII-V族化合物半導体層を繰り返し積層した積層構造を有する発光層を有する半導体発光素子において、第1のIII-V族化合物半導体層の組成波長と、前記第2のIII-V族化合物半導体層の組成波長との組成波長差が50nm以下であり、かつ、前記第1のIII-V族化合物半導体層の格子定数と前記第2のIII-V族化合物半導体層の格子定数との格子定数差の比が0.05%以上0.60%以下とする発光素子が記載されている。
特開2020-109817
近年、発光素子のさらなる発光効率の向上が求められている。本発明者らは特許文献1の構造よりもさらに発光効率を向上させること目指して研究を行った。
また、波長1300nm~2200nmで使用されるウエアラブル機器などのセンサーや波長2600nm~4700nmで使用される二酸化炭素などのガス分析の用途では、特定の波長を使用するために発光スペクトルにおける発光ピークの半値幅が狭い方が好ましいとされる。半導体発光素子において、高い発光出力及び発光ピークの半値幅(FWHM)の両方の発光特性が良好であることが求められている。そこで、本発明は、従来の発光素子に比べて、発光特性が良好な半導体発光素子を得ることを目的とする。
本発明者等は、上述の課題を達成するために鋭意研究を重ねた結果、本発明者等は、以下に述べる本発明を完成させた。
すなわち、本発明の要旨構成は以下のとおりである。
(1)第1のIII-V族化合物半導体層と第2のIII-V族化合物半導体層とを繰り返し積層した積層体を有する発光層を備える半導体発光素子であって、
前記第1及び前記第2のIII-V族化合物半導体層におけるIII族元素はAl、Ga、Inからなる群より選択される1種又は2種以上であり、
前記第1及び前記第2のIII-V族化合物半導体層におけるV族元素はAs、Sb、Pからなる群より選択される1種又は2種以上であり、
前記第1のIII-V族化合物半導体層の組成波長と、前記第2のIII-V族化合物半導体層の組成波長との組成波長差が70nm以上であり、
前記積層体のバンド構造における伝導帯側の井戸深さ(Dc)が、価電子帯側の井戸深さ(Dv)よりも大きく、かつ前記組成波長差により形成される前記伝導帯側の井戸深さ(Dc)の、前記伝導帯側の井戸深さ(Dc)と前記価電子帯の井戸深さ(Dv)の合計に対する比(Dc/(Dc+Dv))が65%以上であることを特徴とする、半導体発光素子。
(2)前記第1のIII-V族化合物半導体層の格子定数と前記第2のIII-V族化合物半導体層の格子定数における、2つの格子定数の差の絶対値を2つの格子定数の平均値で割った値が、0.10%以上0.40%以下である、前記(1)に記載の半導体発光素子。
(3)前記価電子帯側の井戸深さ(Dv)が0.11eV以下である、前記(1)又は(2)に記載の半導体発光素子。
(4)前記第1及び前記第2のIII-V族化合物半導体層におけるV族元素はAs、Sb、Pからなる群より選択される1種である、前記(1)~(3)のいずれかに記載の半導体発光素子。
(5)前記第1のIII-V族化合物半導体層の組成波長と、前記第2のIII-V族化合物半導体層の組成波長との組成波長差が100nm以上290nm以下である、前記(1)~(4)のいずれかに記載の半導体発光素子。
(6)前記(1)~(5)のいずれかに記載の半導体発光素子を製造する方法であって、
前記発光層を形成する発光層形成工程を含み、
前記発光層形成工程は、前記第1のIII-V族化合物半導体層を形成する第1工程と、前記第2のIII-V族化合物半導体層を形成する第2工程と、を繰り返すことにより前記積層体を形成する、半導体発光素子の製造方法。
本発明によれば、従来の発光素子に比べて発光特性が良好な半導体発光素子及びその製造方法を提供することができる。
シュミレーションソフトを用いて計算した本実施形態の発光層におけるバンド構造の一例を示す図である。 本発明に従う半導体発光素子における発光層の一態様を示す模式断面図である。 本発明の一実施形態に従う半導体発光素子を示す模式断面図である。 接合法を用いた本発明の一実施形態に従う半導体発光素子の製法を示す模式断面図である。
本発明による実施形態の説明に先立ち、本明細書における諸定義について説明する。
<III-V族化合物半導体層>
まず、本明細書において単に「III-V族化合物半導体」と称する場合、その組成は一般式:(InGaAl)(PAsSb)により表される。ここで、各元素の組成比については以下の関係が成立する。
III族元素について、c=1-a-b,0≦a≦1,0≦b≦1,0≦c≦1
V族元素について、z=1-x-y,0≦x≦1,0≦y≦1,0≦z≦1
本発明の発光層におけるIII-V族化合物半導体層はAl,Ga,Inからなる群より選択される1種又は2種以上のIII族元素と、As,Sb,Pからなる群より選択される1種又は2種以上のV族元素により構成される。
また、発光層におけるIII-V族化合物半導体層はAl,Ga,Inからなる群より選択される1種又は2種以上のIII族元素と、As,Sb,Pからなる群より選択される1種のV族元素により構成される場合の組成は、各元素の組成比が以下の関係となる。
III族元素について、c=1-a-b,0≦a≦1,0≦b≦1,0≦c≦1
V族元素について、x、y、zはいずれか一つが1であり、他の2つが0である。
そして、発光層におけるIII-V族化合物半導体層はV族元素が1種類であるとき、III族元素は2種以上の元素を用いて構成されることが好ましく、3種の元素を用いて構成されることがより好ましい。発光層におけるIII-V族化合物半導体層のV族元素は、少なくともAs又はSbを含むことが好ましい。III族元素とV族元素とで合わせて3種以下の元素とすると、所望の発光波長を得ようとする場合に、本発明の範囲の組成比となるような第1層と第2層との組み合わせの選択肢が限られる。そのため、少なくとも第1層と第2層のいずれか一方はIII族元素とV族元素とで合わせて4種以上の元素を用いることが好ましく、第1層と第2層の両方ともに、III族元素とV族元素とで合わせて4種以上の元素を用いることがより好ましい。
<組成に基づく格子定数>
本明細書における混晶の格子定数の算出について説明する。格子定数には基板平面に対して垂直方向(成長方向)と水平方向(面内方向)の2種があるところ、本明細書においては垂直方向の値を用いる。まずベガート則に従い混晶の単純な格子定数を計算する。InGaAsP系(すなわち一般式:(InGa)(PAs))を例として例示すると、物性定数Aabxy(ベガート則による格子定数)は、各組成比(固相比)が既知である場合、擬4元混晶の基になる4つの2元混晶の物性定数Bax,Bbx,Bay,Bby(下記表1の文献値の格子定数)をもとに下記式<1>により計算される。
Aabxy=a×x×Bax+b×x×Bbx+a×y×Bay+b×y×Bby ・・・<1>
Figure 0007387048000002
次いで、弾性定数のC11、C12についても、上記式<1>と同様にして、(InGa)(PAs)の弾性定数のC11abxy、C12abxyをそれぞれ算出する。
そして、成長用基板の格子定数をaとすると、半導体結晶の弾性的性質に基づく格子変形を考慮して下記式<2>を適用し、格子変形を考慮した(垂直方向の)格子定数aabxy求めることができる。
aabxy=Aabxy‐2×(as-Aabxy)×C12abxy/C11abxy ・・・<2>
ここで、本実施形態においては、InPを成長用基板としていることから、成長用基板の格子定数aにはInPの格子定数を用いればよい。
擬3元混晶の場合は、一般式:(InGaAl)(As))を例とすると下記式<3>,<4>からバンドギャップEgabcy及びベガート則による格子定数Aabcyを計算することができる。
Aabcy=a×Bay+b×Bby+c×Bcy ・・・<4>
なお、III-V族化合物半導体が3元系、5元系又は6元系の場合でも、前述と同様の考えに従って式を変形し、組成波長及び格子定数を求めることができる。また、2元系については上記文献に記載の値を用いることができる。
<組成に基づく伝導帯側の井戸深さ(Dc)と価電子帯側の井戸深さ(Dv)及び組成波長>
STRJapan社製シュミレーションソフト(SiLENSe_Version 6.4)を用い、初期設定状態で各層の組成比の値を入力することでバンド構造を計算した。図1に当該シュミレーションソフトを用いて計算した本実施形態の発光層におけるバンド構造を例示する。図内中央付近の水平線はフェルミ準位である。当該シュミレーションソフトを用いると、バンド構造を表示すると共に、各層のエネルギーバンドギャップEg(eV)、伝導帯側の障壁層と井戸層との間のバンドギャップ差である井戸深さ(Dc、単位eV)及び、価電子帯側の障壁層と井戸層との間のバンドギャップ差である井戸深さ(Dv、単位eV)が算出される。そして、エネルギーバンドギャップEgから下記式<5>
Eg=1239.8/λ ・・・<5>
により換算される波長λで表される各層の組成波長を計算した。
<各層の膜厚及び組成>
また、形成される各層の厚さ全体は、光干渉式膜厚測定器を用いて測定することができる。さらに、各層のそれぞれの厚さは、光干渉式膜厚測定器及び透過型電子顕微鏡による成長層の断面観察から算出できる。また、超格子構造に類する程度に各層の厚さが数nm程度で小さい場合にはTEM-EDSを用いて厚さを測定することができ、本明細書における各層の組成比(固相比)については、SIMS分析することにより得られた値を用いることとする。本明細書における発光層の各層の組成比(固相比)については、エッチングにより発光層の最上層付近を露出させた後、発光層の厚さ方向にSIMS分析(四重極型)を実施することにより得られた値を用いることとする。なお、SIMS分析結果に対して、各層の厚さ方向の中央部における各層の半分の厚さ範囲の平均元素濃度の値を使用するものとする。製造時においては、単膜で成長したものについてXRD測定による格子定数とPL測定による発光中心波長をEgに換算した値を用いて固相比を算出することで目的の組成比となる成長条件を決め、当該成長条件を用いて目的の組成比を持つ層を積層すればよい。
<p型、n型及びi型並びにドーパント濃度>
本明細書において、電気的にp型として機能する層をp型層と称し、電気的にn型として機能する層をn型層と称する。一方、Si、Zn、S、Sn、Mg等の特定の不純物を意図的には添加しておらず、電気的にp型又はn型として機能しない場合、「i型」又は「アンドープ」と言う。アンドープのIII-V族化合物半導体層には、製造過程における不可避的な不純物の混入はあって良い。具体的には、ドーパント濃度が低い(例えば7.6×1015atoms/cm未満)場合、「アンドープ」であるとして、本明細書では取り扱うものとする。Si、Zn、S、Sn、Mg等の不純物濃度の値は、SIMS分析によるものとする。同様に、活性層のn型ドーパント(例えばSi、S、Te、Sn、Ge、O等の)不純物濃度(「ドーパント濃度」)の値もSIMS分析によるものとする。なお、各半導体層の境界付近においてドーパント濃度の値は大きく変移するため、厚さ方向の中央におけるドーパント濃度の値をその層のドーパント濃度の値とする。
以下、本発明の実施形態について図面を参照して詳細に例示説明する。なお、同一の構成要素には原則として同一の参照番号を付して、重複する説明を省略する。各図において、説明の便宜上、基板及び各層の縦横の比率を実際の比率から誇張して示している。
(半導体発光素子)
本発明の一態様を示す図2を参照する。本発明に従う半導体発光素子は、第1のIII-V族化合物半導体層51と第2のIII-V族化合物半導体層52とを繰り返し積層した積層体を有する発光層50を備える。第1のIII-V族化合物半導体層51と第2のIII-V族化合物半導体層52は、互いに組成比が異なる。以下、第1のIII-V族化合物半導体層51及び第2のIII-V族化合物半導体層52をそれぞれ第1層51及び第2層52とそれぞれ略記する。そして、本発明に従う半導体発光素子において、第1層51及び第2層52におけるIII族元素はAl,Ga,Inからなる群より選択される1種又は2種以上であり、かつ、第1層51及び第2層52におけるV族元素はAs,Sb,Pからなる群より選択される1種又は2種以上である。以下、第1層51が障壁層であり、第2層52が井戸層である場合を例として説明を行う。
そして、本発明においては、第1層51の組成波長と、第2層52の組成波長との組成波長差が70nm以上であり、組成波長差により形成される伝導帯側の井戸深さ(Dc)が、価電子帯側の井戸深さ(Dv)よりも大きく、伝導帯側の井戸深さ(Dc)の、伝導帯側の井戸深さ(Dc)と価電子帯の井戸深さ(Dv)の合計に対する比(Dc/(Dc+Dv))を百分率で65%以上とすることで、半導体発光素子の発光特性を従来の半導体発光素子よりも改善でき、発光出力の増大及び発光スペクトルにおける半値幅の狭小化の少なくともいずれかを達成できることを、本発明者らは実験的に見出した。
組成波長差が上記条件を満たし、上記条件となるように伝導帯側の井戸深さ(Dc)を価電子帯側の井戸深さ(Dv)よりも大きくすることによって、発光出力を大きく、半値幅を小さくできる理由は定かではないが、本発明者らは以下のように考えている。特許文献1では、バンド構造としてはダブルヘテロ構造とほぼ同じ構造としながら、格子定数差に起因する歪から価電子帯の分裂を生じさせて、量子井戸構造と似た電子の閉じ込め効果を得たと考えられている。本発明では、価電子帯はバンド構造の井戸深さ(Dv)を小さくしてバリアハイトを下げつつ、格子定数差に起因する歪から価電子帯の分裂を生じさせる一方、伝導帯側は井戸深さ(Dc)を大きくする。このように価電子帯と伝導帯とで異なる様式で電子・ホールを閉じ込めることによって量子井戸構造の効率を向上することが出来たと考えている。
第1のIII-V族化合物半導体層の組成波長と、第2のIII-V族化合物半導体層の組成波長との組成波長差は上記のとおり、70nm以上である。この組成波長差が600nm以下であることが好ましい。また、発光効率の向上には、組成波長差が100nm以上290nm以下であることがより好ましい。
組成波長差により形成される伝導帯側の井戸深さ(Dc)の、伝導帯側の井戸深さ(Dc)と価電子帯の井戸深さ(Dv)の合計に対する比(Dc/(Dc+Dv))は上記のとおり、百分率で65%以上である。価電子帯側の井戸深さ(Dv)は、0.11eV以下であることが好ましく、0.08eV以下であることがより好ましく、0.00eV以上0.05eV以下であることがさらに好ましい。なお、価電子帯側の井戸深さ(Dv)はゼロであってもよい。伝導帯側の井戸深さ(Dc)は価電子帯側の井戸深さ(Dv)より大きく、0.02eV以上であることが好ましく、0.04eV以上であることがより好ましい。伝導帯側の井戸深さ(Dc)の上限は特に制限されないが、上限値を障壁層の伝導帯と価電子帯の間のバンドギャップの半分の値とすることができる。なお、価電子帯側の井戸深さ(Dv)がゼロのとき、伝導帯側の井戸深さ(Dc)と価電子帯の井戸深さ(Dv)の合計に対する比は100%となるため、比(Dc/(Dc+Dv))の上限は、原理上100%である。比(Dc/(Dc+Dv))の上限は80%以下が好ましい。比(Dc/(Dc+Dv))は67~70%であることがより好ましい。
第1層51の格子定数と、第2層52の格子定数における2つの格子定数の差の絶対値を2つの格子定数の平均値で割った値(以下、「格子定数差の比」という)は、百分率で0.10%以上0.40%以下であることが好ましい。0.10%以上0.38%以下であることがより好ましい。発光出力の向上には、0.20%以上であることがさらに好ましい。
第1層51及び第2層52におけるV族元素はAs,Sb,Pからなる群より選択される1種であることが好ましく、As又はSbであることがより好ましい。V族元素を1種類に限定することによって、井戸層と障壁層の境界におけるV族元素の拡散現象を無くすことができる。V族の拡散領域を無くすことで井戸層と障壁層の境界を急峻にすることができるため、本発明の効果を大きくすることができる。
本発明の効果を奏する範囲であれば、種々の変更は可能である。例えば、本実施形態のように第1層51と第2層52による積層体が量子井戸構造全体に及ぶ場合だけでなく、第1層51と第2層52による積層体は量子井戸構造の一部であって、他の積層体との組み合わせによってバンド構造に山や谷を設けてもよい。
<発光層>
以下、本発明の実施形態における発光層50の各構成の詳細についてさらに説明する。
-膜厚-
発光層50の全体の膜厚は制限されないものの、例えば1μm~8μmとすることができる。また、発光層50の積層体における第1層51、第2層52の各層の膜厚も制限されないものの、例えば1nm以上15nm以下程度とすることができる。各層の膜厚は互いに同じでもよいし、異なってもよい。また、第1層51同士の膜厚に関し、積層体内で同じでもよいし異なっていてもよい。第2層52同士の膜厚の膜厚同士についても同様である。ただし、第1層51同士の膜厚及び第2層52同士の膜厚を同一にして発光層50を超格子構造とすることは、本発明における好ましい態様の一つである。
-積層組数-
図2を参照する。第1層51及び第2層52の両者の組数は制限されないものの、例えば3組以上50組以下とすることができる。積層体の一端を第1層51とし、他端を第2層52とすることができる。この場合、第1層51及び第2層52の組数はn組(nは自然数である)であると表記する。
また、積層体の一端を第1層51とし、第2層52及び第1層51の繰り返し構造を設けて他端を第1層51としてもよい。あるいはその逆に両端を第2層52としてもよい。この場合、第1層51及び第2層52の組数をn(nは自然数である)と表記し、n.5組であると言うこととする。図2では積層体の両端を第1層51として図示している。
-組成比-
組成波長差及び格子定数差の条件を満足する限りは、第1層51、第2層52の各層の一般式:(InGaAl)(PAsSb)で表されるIII-V族化合物半導体の組成比a,b,c,x,y,zは制限されない。ただし、発光層の結晶性の悪化を抑制するために、組成比の選択範囲は、成長用基板と発光層中の第1層及び第2層のそれぞれとの間の格子定数差の比をいずれも1%以下とすることが好ましい。すなわち、成長用基板と第1層の格子定数差の絶対値を成長用基板と第1層の平均値で割った値と、成長用基板と第2層の格子定数差の絶対値を成長用基板と第2層の平均値で割った値がいずれも1%以下であることが好ましい。例えば発光中心波長を1000nm以上1900nm以下とする場合、成長用基板をInP基板とすれば、各層におけるInの組成比aを0.0以上1.0以下、Gaの組成比bを0.0以上1.0以下、Alの組成比cを0.0以上0.35以下、Pの組成比xを0.0以上0.95以下、Asの組成比yを0.15以上1.0以下、Sbの組成比zを0.0以上0.7以下とすることができる。これらの範囲内から組成波長差及び格子定数差の比の条件を満足するよう、適宜設定すればよい。上記発光中心波長は一例に過ぎず、例えばInGaAsP系半導体やInGaAlAs系半導体である場合には発光中心波長を1000nm以上2200nm以下の範囲内とすることができ、発光中心波長を1300nm以上とすることが好ましく、1400nm以上とすることがより好ましい。Sbを含む場合にはさらに長波長(11μm以下)の赤外線とすることができる。
-ドーパント-
発光層50における各層のドーパントは制限されないものの、第1層51、第2層52のいずれもi型とすることが本発明効果を確実に得るためには好ましい。ただし、各層についてn型又はp型ドーパントをドープしてもよい。
以下では、本発明の半導体発光素子の具体的構成の限定を意図するものではないが、本発明の半導体発光素子が更に備えることのできる具体的態様について説明する。図3を参照して本発明の一実施形態に従う半導体発光素子100を説明する。
本発明の一実施形態に従う半導体発光素子100は上述した積層体を有する発光層50を少なくとも備え、さらに、支持基板10、介在層20、第1導電型III-V族化合物半導体層30、第1スペーサ層41、第2スペーサ層42、第2導電型III-V族化合物半導体層70の中から所望の構成をこの順に備えることが好ましい。また、半導体発光素子100の第2導電型III-V族化合物半導体層70上には第2導電型電極80を、支持基板10の裏面には第1導電型電極90をさらに備えることができる。なお、第1導電型がn型であれば第2導電型はp型となり、逆に第1導電型がp型であれば第2導電型はn型となる。以下、第1導電型がn型であり、第2導電型がp型である場合の態様を説明する。以下では、説明の便宜状、第1導電型III-V族化合物半導体層30をn型半導体層30と表記し、第2導電型III-V族化合物半導体層70をp型半導体層70と表記して、この具体例に従い本実施形態を説明する。発光層50はn型半導体層30及びp型半導体層70に挟持されることにより、発光層50への通電により発光層50内で電子及び正孔で結合して発光する。
<成長用基板>
成長用基板は発光層50の組成に応じて、InP基板、InAs基板、GaAs基板、GaSb基板、InSb基板などの化合物半導体基板から適宜選択すればよい。各基板の導電型については成長用基板上の半導体層の導電型に対応させることが好ましく、本実施形態に適用可能な化合物半導体基板としてn型InP基板及びn型GaAs基板を例示することができる。
<支持基板>
支持基板10としては、当該支持基板10上に発光層50を成長させる成長用基板を用いることができる。後述する接合法を用いる場合は、成長用基板とは異種の種々の基板を支持基板110(図4参照)として使用してもよい。
<介在層>
支持基板10上に介在層20を設けてもよい。支持基板10として成長用基板を用いる場合、介在層20をIII-V族化合物半導体層とすることができる。成長用基板としての支持基板10上に半導体層をエピタキシャル成長させるための初期成長層として用いることができる。また、例えば、成長用基板としての支持基板10と、n型半導体層30との間の格子歪みを緩衝させるためのバッファ層として用いることもできる。また、成長用基板と介在層20を格子整合させつつ、半導体組成を変えることで、エッチングストップ層としても用いることができる。例えば支持基板がn型のInP基板である場合は、介在層20をn型InGaAs層とすることが好ましい。この場合、介在層20をInP成長用基板と格子整合させるため、III族元素におけるIn組成比を0.3以上0.7以下とすることが好ましく、0.5以上0.6以下とすることがより好ましい。また上記のInGaAsと同程度にInP基板と格子定数が近くなる組成比とするならば、AlInAsやAlInGaAs、InGaAsPとしてもよい。介在層20は、単層であってもよいし、あるいは、他層との複合層(例えば超格子層)であっても良い。
<n型半導体層>
支持基板10及び必要に応じて介在層20上に、n型半導体層30を設けることができ、当該n型半導体層30をn型クラッド層として用いることができる。発光層50のIII-V族化合物半導体の組成に応じてn型半導体層30のIII-V族化合物半導体の組成を適宜定めればよい。発光層50がInGaAsP系半導体やInGaAlAs系半導体で構成される場合には、例えばn型InP層を用いることができる。n型半導体層30は単層構造であってもよいし、複数層が積層された複合層であっても構わない。n型クラッド層の厚さとして1μm以上5μm以下を例示することができる。
<スペーサ層>
n型半導体層30及びp型半導体層70と発光層50との間に第1スペーサ層41及び第2スペーサ層42をそれぞれ設けることも好ましい。第1スペーサ層41はアンドープ又はn型のIII-V族化合物半導体層とすることができ、例えばi型InPスペーサ層を用いることが好ましい。一方p側の第2スペーサ層42はアンドープのIII-V族化合物半導体層とすることが好ましく、例えばi型InPスペーサ層を用いることができる。アンドープのスペーサ層42を設けることで、発光層50とp型層との間の不要なドーパントの拡散を防止することができる。各スペーサ層41,42の厚さは制限されないが、例えば5nm以上500nm以下とすればよい。
<p型半導体層>
発光層50及び必要に応じて第2スペーサ層42上にp型半導体層70を設けることができる。p型半導体層70は発光層50の側から順に、p型クラッド層71及びp型コンタクト層73を備えることができる。p型クラッド層71及びp型コンタクト層73の間に中間層72を設けることも好ましい。中間層72を設けることで、p型クラッド層71及びp型コンタクト層73の格子不整合を緩和することができる。発光層50のIII-V族化合物半導体の組成に応じてp型半導体層70のIII-V族化合物半導体の組成を適宜定めればよい。発光層50がInGaAlAs系半導体で構成される場合には、p型クラッド層としてp型InPを、中間層としてp型InGaAsPを、p型コンタクト層73としてPを含まないp型InGaAsを例示することができる。p型半導体層70の各層の膜厚は特に制限されないものの、p型クラッド層71の膜厚として1μm以上5μm以下を例示することができ、中間層72の膜厚として10nm以上200nm以下を例示することができ、p型コンタクト層73の膜厚として50nm以上200nm以下を例示することができる。
<電極>
p型半導体層70上及び支持基板10の裏面にそれぞれ第2導電型電極80及び第1導電型電極90を設けることができ、各電極を構成するための金属材料は、Ti、Pt、Auなどの金属や、金と共晶合金を形成する金属(Snなど)などの一般的なものを用いることができる。さらに、各電極の電極パターンは任意であり、何ら制限されない。
これまで、化合物半導体基板を成長用基板として用い、これをそのまま支持基板10として用いる実施形態を説明してきたが、本発明はこれに制限されない。本発明の半導体発光素子の支持基板としては、成長用基板上に各半導体層を形成した後、接合法により成長用基板を除去しつつ、Si基板などの半導体基板、MoやWやコバールなどの金属基板、AlNなどを使用した各種サブマウント基板などを貼り合わせてこれを支持基板として用いることもできる(以下、「接合法」と称し、特開2018-006495号公報及び特開2019-114650号公報を参照する)。接合法を用いた場合について図4を参照し、以下に説明する。なお、図中の符号下二桁は既述の構成と同様であり、重複する説明を省略する。
接合法を用いる場合は、例えば成長用基板10上に各半導体層を形成すればよい。そして、各半導体層を形成後に、金属反射層122と、支持基板110上に設けた金属接合層121とで両者を接合し、その後、成長用基板10を除去すればよい。製造方法の実施形態については後述する。成長用基板10を除去した後の半導体発光素子200の構成をより具体的に説明する。半導体発光素子200は各電極以外にもIII-V族化合物半導体以外の層が設けられ得る。例えば、接合法を用いる場合では、Si基板からなる支持基板110上には上述の初期成長層ではなく支持基板接合用の金属接合層121を含むように形成することができ、この上にp型半導体層170、発光層150、n型半導体層130が順次配置される。なお、金属接合層121上には、金属反射層122を設けることができる。さらに、金属反射層122の上には必要に応じてIII-V族化合物半導体層の他、オーミック電極部181や、島状に点在するオーミック電極部181を取り囲む誘電体層160が設けられ得る。誘電体材料としてはSiO、SiN、ITO等を例示することができる。
なお前述のとおり、上記の一実施形態では、第1導電型半導体層がn型であり、第2導電型半導体層がp型である場合を例に説明したものの、各層の導電型のn型/p型を上記の実施形態と逆転できることが当然に理解される。
(半導体発光素子の製造方法)
本発明による前述の半導体発光素子の製造方法は、発光層50を形成する発光層形成工程を少なくとも含み、この発光層形成工程は、第1層51を形成する第1工程と、第2層52を形成する第2工程と、を繰り返すことにより前述の積層体を形成する。
また、必要に応じて、図3を参照して説明した半導体発光素子100の各層を形成する工程を含んでもよい。第1層51及び第2層52として用いることのできるIII-V族化合物半導体材料並びにそれらの組成波長差及び格子定数差の各条件、さらには各膜厚、積層組数等については既述のとおりであり、重複する説明を省略する。
III-V族化合物半導体層の各層は、例えば、有機金属気相成長(MOCVD:Metal Organic Chemical Vapor Deposition)法や分子線エピタキシ(MBE:Molecular Beam Epitaxy)法、スパッタ法などの公知の薄膜成長方法により形成することができる。InGaAsP系半導体であれば、例えば、In源としてトリメチルインジウム(TMIn)、Ga源としてトリメチルガリウム(TMGa)、As源としてアルシン(AsH)、P源としてホスフィン(PH)などを所定の混合比で用い、これらの原料ガスを、キャリアガスを用いつつ気相成長させることにより、成長時間に応じてInGaAsP系半導体層を所望の厚さでエピタキシャル成長させることができる。また、III族元素としてAlを用いる場合、Al源として例えばトリメチルアルミニウム(TMA)などを用いればよく、V族元素としてSbを用いる場合、Sb源としてTMSb(トリメチルアンチモン)などを用いればよい。さらに、各半導体層をp型又はn型にドーパントする場合は、所望に応じSi、Znなどを構成元素に含むドーパント源のガスをさらに用いればよい。
また、第1導電型電極及び第2導電型電極などの金属層の形成は公知の手法を用いることができ、例えばスパッタ法、電子ビーム蒸着法、又は抵抗加熱法などを用いることができる。接合法を用いる場合に誘電体層を形成するのであればプラズマCVD法又はスパッタ法などの、公知の成膜法を適用すればよいし、必要に応じて公知のエッチング法を用いて凹凸形成することも可能である。
接合法(先に言及した特開2018-006495号公報および特開2019-114650号公報を参照する)を用いて図4に示す素子を形成する場合、例えば以下のようにして半導体発光素子を作製することができる。
まず、成長用基板10上にエッチングストップ層120、n型半導体層130、発光層150、p型クラッド層171、中間層172、p型コンタクト層173を含むIII-V族化合物半導体層の各層を順次形成する(なお、図4は接合後の状態のため、天地逆転している)。次いで、p型コンタクト層173上には島状に分散したp型オーミック電極部181を形成する。その後、p型オーミック電極部及びその周辺にレジストマスクを形成し、オーミック電極部を形成した場所以外のp型コンタクト層173をウェットエッチング等により除去し、中間層172を露出させる。そして、中間層172上に誘電体層160を形成する。さらに、誘電体層160を部分的にエッチングすることでp型オーミック電極部181の上部及びp型オーミック電極部181の周辺部分の中間層172を露出させる。金属反射層122をp型オーミック電極部181、p型オーミック電極部181の周辺部に露出した中間層172及び除去していない領域の誘電体層160の上を含む全面に形成する。
一方、支持基板110として導電性Si基板などを用いて、支持基板上に金属接合層121を形成する。金属反射層122及び金属接合層121を対向配置して加熱圧縮等により接合する。そして、成長用基板をエッチングして除去しエッチングストップ層120を露出させる。エッチングストップ層20上にn型電極90を形成し、n型電極形成箇所以外のエッチングストップ層120をエッチングして除去する、もしくは、エッチングストップ層120の一部以外をエッチングして除去した後に、エッチングストップ層120の一部の上にn型電極190を形成することで、接合型の半導体発光素子200を得ることができる。前述のとおり、各層の導電型のn型/p型を上記例と逆転しても構わない。
以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。
狙いの発光中心波長を1480nmとして、以下の実施例1~4及び比較例1~9に係る半導体発光素子を接合法により作製した。
(実施例1)
実施例1による半導体発光素子200のIII-V族化合物半導体層の各構成については図4の符号を参照し、後述の支持基板に接合する前の成長用基板の上に成長された状態について表2に厚さとドーパント濃度を示す。Sドープのn型InP基板を成長用基板10として用いた。n型InP基板(Sドープ、ドーパント濃度2.0×1018atoms/cm)の(100)面上に、厚さ100nmのn型InP層及び厚さ20nmのn型In0.57Ga0.43As層(それぞれを初期成長層及びエッチングストップ層120)、厚さ3500nmのn型InP層(n型クラッド層としてのn型半導体層130)、厚さ100nmのi型InP層(第1スペーサ層141)、詳細を後述する発光層150、厚さ320nmのi型InP層(第2スペーサ層142)、厚さ2400nmのp型InP層(p型クラッド層171)、厚さ50nmのp型In0.8Ga0.2As0.50.5層(中間層172)、厚さ100nmのp型In0.57Ga0.43As層(p型コンタクト層173)をMOCVD法により順次形成した。n型InP層及びn型InGaAs層(それぞれを初期成長層及びエッチングストップ層120)、n型InP層(n型クラッド層としてのn型半導体層130)はSiドープを行い、ドーパント濃度は5.0×1017atoms/cmとした。p型InP層(p型クラッド層171)はZnドープを行い、ドーパント濃度は7.0×1017atoms/cmとした。p型InGaAsP層(中間層172)、p型InGaAs層(p型コンタクト層173)はZnドープを行い、ドーパント濃度は1.5×1019atoms/cmとした。
発光層150の形成に際しては、障壁層となるi型Ina1Gab1Alc1As層(第1層151)をまず形成し、次いで井戸層となるi型Ina2Gab2Alc2As層(第2層152)及び障壁層となるi型Ina1Gab1Alc1As層(第1層151)を10層ずつ交互に積層し、10.5組の積層体とした。すなわち、発光層150の両端はともに障壁層(第1層51)である。障壁層(第1層151)は、厚さ8nmのIn0.5264Ga0.3597Al0.1139Asである。すなわち、In組成比(a1)が0.5264、Ga組成比(b1)が0.3597、Al組成比(c1)が0.1139である。また、井戸層(第2層152)は、厚さ10nmのIn0.5663Ga0.3516Al0.0821Asである。すなわち、In組成比(a2)が0.5663、Ga組成比(b2)が0.3516、Al組成比(c2)が0.0821である。そして、上述したように格子定数を計算し、STRJapan社製シュミレーションソフト(SiLENSe)を用いてバンド構造を計算した。障壁層(第1層51)及び井戸層(第2層152)の、厚み、組成比、組成波長及び格子定数の値を、表3に記載する。実施例1の発光層の組成比における組成波長差は126.6nmであり、2つの格子定数の差の絶対値を2つの格子定数の平均値で割った値(格子定数差の比)は百分率で0.28%であり、伝導帯側の井戸深さ(Dc)の、伝導帯側の井戸深さ(Dc)と価電子帯の井戸深さ(Dv)の合計に対する比(Dc/(Dc+Dv))が百分率で66.5%であった。これらの値を表4に記載する。また、発光層の合計膜厚は180nmである。なお、上記した実施例1における各層の各組成はSIMS分析により測定した値である。なお、発光層の各層については発光層を露出させた後にSIMS分析して各層の固相比を確認した。
Figure 0007387048000004
p型コンタクト層上には島状に分散したp型オーミック電極部181(Au/AuZn/Au、合計厚さ:530nm)を形成した。なお、島状のパターン形成にあたっては、レジストパターンを形成し、次いでオーミック電極181を蒸着し、レジストパターンのリフトオフにより形成した。チップ面積に対するp型オーミック電極部面積の割合(接触面積率)は0.95%であり、チップサイズは280μm角である。
次に、p型オーミック電極部181及びその周辺にレジストマスクを形成し、オーミック電極部181を形成した場所以外のp型コンタクト層173を、酒石酸-過酸化水素系のウェットエッチングにより除去し、中間層172を露出させた。その後、プラズマCVD法により中間層172上の全面にSiOからなる誘電体層160(厚さ:700nm)を形成した。そして、p型オーミック電極部181の上方領域に、幅方向及び長手方向に幅3μmを付加した形状の窓パターンをレジストで形成し、p型オーミック電極部181及びその周辺の誘電体層160を、BHFによるウェットエッチングにより除去し、p型オーミック電極部181の上部及びp型オーミック電極部周辺の中間層172を露出させた(図示せず)。
次に、金属反射層122を中間層172上の全面(p型オーミック電極部181の上部、誘電体層60の上部、及びp型オーミック電極部周辺の露出した中間層172)に蒸着により形成した。金属反射層(Ti/Au/Pt/Au)の各金属層の厚さは、順に2nm、650nm、100nm、900nmである。一方、支持基板となる導電性Si基板(厚さ:200μm)上に、金属接合層121を形成した。金属接合層(Ti/Pt/Au)の各金属層の厚さは、順に650nm、10nm、900nmである。
これら金属反射層122及び金属接合層121を対向配置して、315℃で加熱圧縮接合を行った。そして、n型InP基板110を塩酸希釈液によりウェットエッチングして除去した。
n型エッチングストップ層120上に、上面電極の配線部として、n型電極190(Au(厚さ:10nm)/Ge(厚さ:33nm)/Au(厚さ:57nm)/Ni(厚さ:34nm)/Au(厚さ:800nm)/Ti(厚さ:100nm)/Au(厚さ:1000nm))を、レジストパターン形成、n型電極の蒸着、レジストパターンのリフトオフにより形成した。さらに、パッド部(Ti(厚さ:150nm)/Pt(厚さ:100nm)/Au(厚さ:2500nm))をn型電極上に形成し、上面電極のパターンを形成した。そして、n型電極190の直下とその近傍以外のn型エッチングストップ層120をウェットエッチングにより除去し、粗面化処理を行った。その後、パッド部の上面を除く発光素子100の上面と側面に誘電体の保護膜(図示しない)を形成した。
(実施例2)
障壁層となる第1層151の組成を、In0.5264Ga0.3597Al0.1139Asから、In0.5264Ga0.3166Al0.1570Asに変更した以外は、実施例1と同様にして実施例2にかかる半導体発光素子を得た。障壁層(第1層151)及び井戸層(第2層152)の、厚み、組成比、組成波長及び格子定数の値を、表3に記載する。実施例2の発光層の組成比における組成波長差は218.4nmであり、2つの格子定数の差の絶対値を2つの格子定数の平均値で割った値(格子定数差の比)は0.28%であり、伝導帯側の井戸深さ(Dc)の、伝導帯側の井戸深さ(Dc)と価電子帯の井戸深さ(Dv)の合計に対する比(Dc/(Dc+Dv))が68.7%であった。これらの値を表4に記載する。
(実施例3~5、比較例1~9)
障壁層(第1層151)の組成及び井戸層(第2層152)の組成と厚みを、表3に記載したとおりに変えた以外は、実施例1と同様にして、実施例3~5、及び比較例1~9にかかる半導体発光素子を得た。
さらに、実施例と比較例について、障壁層(第1層151)の組成及び井戸層(第2層152)の組成から算出されるそれぞれの組成波長及び格子定数を表3に記載した。そして、障壁層(第1層151)及び井戸層(第2層152)の組成波長差及び2つの格子定数の差の絶対値を2つの格子定数の平均値で割った値(格子定数差の比)、そして、伝導帯の井戸深さ(Dc)及び価電子帯の井戸深さ(Dv)の計算値と、伝導帯側の井戸深さ(Dc)と価電子帯の井戸深さ(Dv)の合計に対する比(Dc/(Dc+Dv))の値を、それぞれ表4に記載した。
Figure 0007387048000005
Figure 0007387048000006
実施例1~5、比較例1~9のそれぞれにかかる半導体発光素子に、定電流電圧電源を用いて36mAの電流を流したときの順方向電圧Vf(V)、積分球による発光出力Po(mW)、及びスペクトルアナライザ(横河計測株式会社製AQ6374)による発光中心波長λp(nm)及び半値幅(FWHM、単位nm)を測定し、それぞれ3個の試料の測定結果の平均値を求めた。それぞれの測定結果を表4に示し、半値幅及び発光出力についての評価も併せて示した。
表4中、発光ピークの半値幅(FWHM)及び発光出力のそれぞれについて、下記基準で評価した。
半値幅
++・・・110nm未満
+・・・110nm以上120nm未満
-・・・120nm以上
発光出力
++・・・4.80mW以上
+・・・4.40mW以上4.80mW未満
-・・・4.40mW未満
表4の結果より、本発明に従う組成波長差及び(Dc/(Dc+Dv))の値を兼ね備える実施例は、いずれも発光出力が大きく半値幅が小さいことが分かる。V族元素が1種類である比較例1~2と実施例1~5とを比較すると、実施例の方が、発光出力が大きくかつ半値幅の値も小さい。また、組成波長差が50nm以下である比較例1と3に対しては、実施例1と2と5では発光出力が大幅に向上しており、実施例3と4では同等の発光出力を持ちつつ半値幅が小さくなっていることが分かる。比較例4~9は、組成波長差が大きいものの(Dc/(Dc+Dv))の値が65%未満であるため、実施例に比べて出力が小さい。
本発明によれば、従来の発光素子に比べて発光特性が良好な半導体発光素子及びその製造方法を提供することができ、有用である。
10 支持基板
20 介在層
30 n型半導体積層体
41 第1スペーサ層
42 第2スペーサ層
50 発光層
51 第1層
52 第2層
60 誘電体層
70 p型半導体層
71 p型クラッド層
72 中間層
73 p型コンタクト層
80 第2導電型電極
90 第1導電型電極
100 半導体発光素子

Claims (5)

  1. 第1のIII-V族化合物半導体層と第2のIII-V族化合物半導体層とを繰り返し積層した積層体を有する発光層を備える半導体発光素子であって、
    前記第1及び前記第2のIII-V族化合物半導体層におけるIII族元素はAl、Ga、Inからなる群より選択される1種又は2種以上であり、
    前記第1及び前記第2のIII-V族化合物半導体層におけるV族元素はAs、Sb、Pからなる群より選択される1種又は2種以上であり、
    前記第1のIII-V族化合物半導体層の組成波長と、前記第2のIII-V族化合物半導体層の組成波長との組成波長差が70nm以上であり、
    前記積層体のバンド構造における伝導帯側の井戸深さ(Dc)が、価電子帯側の井戸深さ(Dv)よりも大きく、かつ前記組成波長差により形成される前記伝導帯側の井戸深さ(Dc)の、前記伝導帯側の井戸深さ(Dc)と前記価電子帯の井戸深さ(Dv)の合計に対する比(Dc/(Dc+Dv))が65%以上であり、
    前記第1のIII-V族化合物半導体層の格子定数と前記第2のIII-V族化合物半導体層の格子定数における、2つの格子定数の差の絶対値を2つの格子定数の平均値で割った値が、0.10%以上0.40%以下であることを特徴とする、半導体発光素子。
  2. 前記価電子帯側の井戸深さ(Dv)が0.11eV以下である、請求項1に記載の半導体発光素子。
  3. 前記第1及び前記第2のIII-V族化合物半導体層におけるV族元素はAs、Sb、Pからなる群より選択される1種である、請求項1に記載の半導体発光素子。
  4. 前記第1のIII-V族化合物半導体層の組成波長と、前記第2のIII-V族化合物半導体層の組成波長との組成波長差が100nm以上290nm以下である、請求項1に記載の半導体発光素子。
  5. 請求項1~のいずれか1項に記載の半導体発光素子を製造する方法であって、
    前記発光層を形成する発光層形成工程を含み、
    前記発光層形成工程は、前記第1のIII-V族化合物半導体層を形成する第1工程と、前記第2のIII-V族化合物半導体層を形成する第2工程と、を繰り返すことにより前記積層体を形成する、半導体発光素子の製造方法。
JP2023116899A 2022-07-22 2023-07-18 半導体発光素子及び半導体発光素子の製造方法 Active JP7387048B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2023/026476 WO2024019098A1 (ja) 2022-07-22 2023-07-19 半導体発光素子及び半導体発光素子の製造方法
TW112127251A TW202408030A (zh) 2022-07-22 2023-07-21 半導體發光元件和半導體發光元件的製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022117526 2022-07-22
JP2022117526 2022-07-22

Publications (2)

Publication Number Publication Date
JP7387048B1 true JP7387048B1 (ja) 2023-11-27
JP2024014794A JP2024014794A (ja) 2024-02-01

Family

ID=88917931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023116899A Active JP7387048B1 (ja) 2022-07-22 2023-07-18 半導体発光素子及び半導体発光素子の製造方法

Country Status (3)

Country Link
JP (1) JP7387048B1 (ja)
TW (1) TW202408030A (ja)
WO (1) WO2024019098A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134842A (ja) * 2000-10-26 2002-05-10 Hitachi Ltd 半導体レーザ装置
WO2004112208A1 (ja) * 2003-06-11 2004-12-23 Nec Corporation 半導体レーザ
JP2006196484A (ja) * 2005-01-11 2006-07-27 Hitachi Ltd 光半導体装置
WO2009100943A1 (de) * 2008-02-15 2009-08-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Infrarot-halbleiterlaser

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134842A (ja) * 2000-10-26 2002-05-10 Hitachi Ltd 半導体レーザ装置
WO2004112208A1 (ja) * 2003-06-11 2004-12-23 Nec Corporation 半導体レーザ
JP2006196484A (ja) * 2005-01-11 2006-07-27 Hitachi Ltd 光半導体装置
WO2009100943A1 (de) * 2008-02-15 2009-08-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Infrarot-halbleiterlaser

Also Published As

Publication number Publication date
WO2024019098A1 (ja) 2024-01-25
TW202408030A (zh) 2024-02-16
JP2024014794A (ja) 2024-02-01

Similar Documents

Publication Publication Date Title
JP5112511B2 (ja) 放射線放出半導体ボディ
US11302843B2 (en) Deep ultraviolet light-emitting device and method of manufacturing same
US8901595B2 (en) Semiconductor light emitting device
JP6940664B2 (ja) 深紫外発光素子およびその製造方法
WO2018003374A1 (ja) 半導体光デバイスの製造方法および半導体光デバイス
JPH09186360A (ja) AlGaInP発光ダイオード
JP2002305323A (ja) n型窒化物半導体積層体およびそれを用いる半導体素子
JP6785331B2 (ja) 半導体光デバイスの製造方法及び半導体光デバイスの中間体
WO2020255976A1 (ja) 半導体光デバイスの製造方法及び半導体光デバイス
US20150115220A1 (en) (Al, In, Ga, B)N DEVICE STRUCTURES ON A PATTERNED SUBSTRATE
TWI725679B (zh) 半導體發光元件以及半導體發光元件的製造方法
TWI803785B (zh) 發光元件及其製造方法
JP7387048B1 (ja) 半導体発光素子及び半導体発光素子の製造方法
JP7413599B1 (ja) Iii-v族化合物半導体発光素子及びiii-v族化合物半導体発光素子の製造方法
TWI743463B (zh) 半導體光元件的製造方法以及半導體光元件的中間體
WO2019216308A1 (ja) 半導体発光素子及び半導体発光素子の製造方法
JP6158591B2 (ja) 半導体レーザ
JP2022120619A (ja) 発光素子
CN116670839A (zh) 混合应变多量子阱超辐射发光二极管
JP2010016232A (ja) 半導体素子および半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231114

R150 Certificate of patent or registration of utility model

Ref document number: 7387048

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150