CN112424930A - 改善的漏极和/或栅极互连件以及指状结构 - Google Patents

改善的漏极和/或栅极互连件以及指状结构 Download PDF

Info

Publication number
CN112424930A
CN112424930A CN201980046430.8A CN201980046430A CN112424930A CN 112424930 A CN112424930 A CN 112424930A CN 201980046430 A CN201980046430 A CN 201980046430A CN 112424930 A CN112424930 A CN 112424930A
Authority
CN
China
Prior art keywords
gate
drain
finger
semiconductor structure
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980046430.8A
Other languages
English (en)
Inventor
Z·莫克提
F·特朗
H·蒋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/032,571 external-priority patent/US10483352B1/en
Application filed by Cree Inc filed Critical Cree Inc
Publication of CN112424930A publication Critical patent/CN112424930A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

依据本发明的一些实施例，提供了晶体管器件，该晶体管器件包括：半导体结构；在第一方向上在半导体结构上延伸的栅极指；以及栅极互连件，在第一方向上延伸并且被构造为在栅极互连件的内部位置处耦合到栅极信号，其中栅极互连件在从栅极互连件的内部位置偏移的位置处连接到栅极指。

Description

改善的漏极和/或栅极互连件以及指状结构
相关申请的交叉引用
本申请要求于2019年4月4日提交的美国申请序列No.16/375,398的优先权，该美国申请是于2018年7月11日提交的美国申请序列No.16/032,571的部分继续申请并要求美国申请序列No.16/032,571的优先权，这些美国申请中的每一个的全部内容通过引用合并于此。
技术领域
本文描述的发明构思涉及微电子器件，并且更具体地，涉及具有基于单位单元的结构的高功率、高频率晶体管。
背景技术
近年来，在诸如射频(500MHz)、S波段(3GHz)和X波段(10GHz)之类的高频率下操作的同时需要高功率处理能力的电路已变得越来越普遍。由于高功率、高频率电路的增加，对在能够可靠地以射频和微波频率操作的同时仍然能够处理较高的功率负载的晶体管的需求也相应地增加。
为了提供增加的输出功率，已经开发了具有较大的栅极外围的晶体管。一种用于增加晶体管的有效栅极外围的技术是提供以单位单元构造并联连接的多个晶体管单元。例如，如图1中所示，高功率晶体管可以包括在相应的细长源极和漏极触件之间平行地延伸的多个栅极指。
特别地，图1示出了常规的半导体晶体管器件10的金属布局，该半导体晶体管器件10包括在半导体衬底20上的栅极焊盘12和漏极焊盘32。图1是该器件的平面图(即，从上方向下看该器件)。如图1中所示，在常规的半导体晶体管器件10中，栅极焊盘12通过栅极总线14连接到沿着第一方向(例如，图1中所示的Y方向)彼此间隔开并且在第二方向(例如，图1中所示的X方向)上延伸的多个平行的栅极指16。漏极焊盘32经由漏极总线34连接到多个漏极触件36。另外，源极触件26也可以位于半导体晶体管器件10上。每个栅极指16在一对相邻的源极触件26和漏极触件36之间沿着X方向延伸。半导体晶体管器件10的单位单元在方框40处示出，并且包括在相邻的源极触件26和漏极触件36之间延伸的栅极指16。“栅极长度”指的是栅极金属化在Y方向上的距离，而“栅极宽度”是源极触件26和漏极触件36在X方向上重叠的距离。也就是说，栅极指16的“宽度”指的是平行于相邻的源极/漏极触件26、36延伸的栅极指16的尺寸(沿着X方向的距离)。器件的栅极外围指的是半导体晶体管器件10的每个栅极指16的栅极宽度之和。
除了增加单位单元之外，可以通过使栅极指更宽(即，在X方向上更长)来增加多单元晶体管器件的栅极外围。然而，随着器件的栅极指变宽，器件的高频性能可能受到不利影响。另外，使栅极指变宽通常意味着栅极指必须处理增加的电流电平，这可能导致栅极指金属化的电迁移。
发明内容
依据本发明的一些实施例，提供了晶体管器件，该晶体管器件包括：半导体结构；栅极指，在第一方向上在半导体结构上延伸；和栅极互连件，在第一方向上延伸并且被构造为在栅极互连件的内部位置处耦合到栅极信号，其中，栅极互连件在从栅极互连件的内部位置偏移的位置处连接到栅极指。
在一些实施例中，栅极指包括在栅极指的相对边缘处的边缘部分，其中，中心部分在边缘部分之间，以及其中，栅极互连件经由多个导电通孔连接到栅极指的边缘部分。
在一些实施例中，栅极指没有连接到栅极指的中心部分的导电通孔。
在一些实施例中，边缘部分与栅极指的相应的相对边缘相距栅极指在第一方向上的宽度的三分之一以内。
在一些实施例中，栅极互连件在栅极指上的与栅极指的第一边缘相邻的第一位置处以及在栅极指上的与栅极指的第二边缘相邻的第二位置处连接到栅极指。
在一些实施例中，器件还包括：栅极流道，在第一方向上在半导体结构上延伸，其中，栅极互连件具有第一端部和第二端部，以及其中，栅极互连件在栅极互连件的远离栅极互连件的第一端部和第二端部的内部位置处连接到栅极流道。
在一些实施例中，栅极指在半导体结构上方的第一水平处在半导体结构上延伸，栅极互连件在半导体结构上方的高于第一水平的第二水平处在半导体结构上延伸，并且栅极流道在半导体结构上方的等于或高于第二水平的第三水平处在半导体结构上延伸。
在一些实施例中，栅极指包括第一段和第二段，在第一段和第二段之间具有间隙。
在一些实施例中，器件还包括：漏极指，在第一方向上在半导体结构上延伸；以及漏极互连件，在第一方向上延伸并且被构造为在漏极互连件的内部位置处耦合到漏极信号，其中，漏极互连件通过多个导电通孔连接到漏极指。
在一些实施例中，从栅极互连件的内部位置偏移的所述位置从栅极互连件的内部位置偏移第一偏移量并且从栅极指的边缘偏移第二偏移量，以及第一偏移量大于第二偏移量。
依据本发明的一些实施例，提供了晶体管器件，该晶体管器件包括：半导体结构；漏极指，在第一方向上在半导体结构上延伸；以及漏极互连件，在第一方向上延伸并且被构造为在漏极互连件的内部位置处耦合到漏极信号，其中，漏极互连件在从漏极互连件的内部位置偏移的位置处连接到漏极指。
在一些实施例中，漏极指包括在漏极指的相对边缘处的边缘部分，其中，中心部分在边缘部分之间，以及漏极互连件经由多个导电通孔连接到漏极指的边缘部分。
在一些实施例中，漏极指没有连接到漏极指的中心部分的导电通孔。
在一些实施例中，边缘部分与漏极指的相应的相对边缘相距漏极指在第一方向上的宽度的三分之一以内。
在一些实施例中，漏极互连件在漏极指上的与漏极指的第一边缘相邻的第一位置处以及在漏极指上的与漏极指的第二边缘相邻的第二位置处连接到漏极指。
在一些实施例中，器件还包括：漏极流道，在第一方向上在半导体结构上延伸，其中，漏极互连件具有第一端部和第二端部，以及漏极互连件在漏极互连件的远离漏极互连件的第一端部和第二端部的内部位置处连接到漏极流道。
在一些实施例中，漏极指在半导体结构上方的第一水平处在半导体结构上延伸，漏极互连件在半导体结构上方的高于第一水平的第二水平处在半导体结构上延伸，以及漏极流道在半导体结构上方的等于或高于第二水平的第三水平处在半导体结构上延伸。
在一些实施例中，器件还包括：栅极指，在第一方向上在半导体结构上延伸；以及栅极互连件，在第一方向上延伸并且被构造为在栅极互连件的内部位置处耦合到栅极信号，其中，栅极互连件通过多个导电通孔连接到栅极指。
在一些实施例中，从漏极互连件的内部位置偏移的所述位置从漏极互连件的内部位置偏移第一偏移量并且从漏极指的边缘偏移第二偏移量，以及第一偏移量大于第二偏移量。
依据本发明的一些实施例，提供了晶体管器件，该晶体管器件包括：半导体结构；和交替地布置在半导体结构上的多个栅极指和多个漏极指，多个栅极指和多个漏极指各自在第一方向上延伸。多个栅极指中的栅极指和多个漏极指中的漏极指包括在其相对边缘处的相应的边缘部分，其中，中心部分在相应的边缘部分之间，栅极指或漏极指中的一个具有连接到其相应的边缘部分的多个导电通孔，并且没有连接到中心部分的导电通孔，以及栅极指或漏极指中的另一个具有连接到其中心部分的至少一个导电通孔。
在一些实施例中，相应的边缘部分与栅极指或漏极指的相对边缘相距栅极指或漏极指在第一方向上的宽度的三分之一以内。
在一些实施例中，器件还包括：在半导体结构上的多个栅极互连件，多个栅极互连件中的相应栅极互连件耦合到多个栅极指中的相应栅极指；以及多个栅极流道，在半导体结构上延伸。多个栅极互连件中的每个栅极互连件具有第一端部和第二端部，以及栅极互连件中的至少一个栅极互连件在栅极互连件中的至少一个栅极互连件的远离栅极互连件中的至少一个栅极互连件的第一端部和第二端部的内部位置处连接到栅极流道中的一个栅极流道。
在一些实施例中，器件还包括交替地布置在半导体结构上的多个源极区和多个漏极区，其中，多个栅极指中的相应栅极指在相邻的源极区和漏极区之间延伸，以及栅极流道中的至少一个栅极流道在源极区中的一个源极区上延伸。
在一些实施例中，栅极流道中的至少一个栅极流道在第一方向上延伸，以及栅极流道中的至少一个栅极流道在与第一方向交叉的第二方向上的第一尺寸超过栅极互连件中的至少一个栅极互连件在第二方向上的第二尺寸。
依据本发明的一些实施例，提供了晶体管器件，该晶体管器件包括：半导体结构；在半导体结构上方的第一水平处延伸的多个栅极指；在半导体上方的第二水平处延伸的多个漏极指；在半导体结构上方的高于第一水平的第三水平处在半导体结构上的多个栅极互连件，相应的栅极互连件被构造为在其内部位置处接收栅极信号；以及在半导体结构上方的高于第一水平的第四水平处在半导体结构上的多个漏极互连件，相应的漏极互连件被构造为在其内部位置处输出漏极信号，其中栅极互连件中的至少一个栅极互连件在栅极指的相对端部处连接到多个栅极指中的相应栅极指，或者漏极互连件中的至少一个漏极互连件在漏极指的相对端部处连接到多个漏极指中的相应漏极指。
依据本发明的一些实施例，提供了晶体管器件，该晶体管器件包括：半导体结构；多个栅极指，在第一方向上在半导体结构上延伸；多个栅极互连件，每个栅极互连件具有在第一方向上在半导体结构上延伸的第一端部和第二端部，其中，每个栅极互连件通过多个第一导电通孔连接到相应的栅极指；以及多个栅极流道，在第一方向上在半导体结构上延伸。栅极互连件中的至少一个栅极互连件在至少一个栅极互连件的远离至少一个栅极互连件的第一端部和第二端部的内部位置处通过第二导电通孔连接到栅极流道中的一个栅极流道。
在一些实施例中，栅极指中的相应栅极指可以被构造为用作晶体管器件的栅极电极。
在一些实施例中，栅极指可以在半导体结构上方的第一水平处在半导体结构上延伸，栅极互连件可以在半导体结构上方的高于第一水平的第二水平处在半导体结构上延伸，以及栅极流道可以在半导体结构上方的高于第二水平的第三水平处在半导体结构上延伸。
在一些实施例中，至少一个栅极互连件的内部位置可以在至少一个栅极互连件的第一端部与第二端部之间的距离的三分之一与三分之二之间。在一些实施例中，至少一个栅极互连件的内部位置可以在至少一个栅极互连件的第一端部与第二端部之间的中点处。
在一些实施例中，栅极指中的第一栅极指可以包括第一段和第二段，在第一段和第二段之间具有间隙。在一些实施例中，至少一个栅极互连件的内部位置可以垂直地与间隙重叠。
在一些实施例中，晶体管器件还可以包括连接到栅极流道的在半导体结构上的栅极歧管。栅极歧管可以在与第一方向交叉的第二方向上在半导体结构上延伸。
在一些实施例中，栅极流道可以是第一栅极流道，每个第一栅极流道具有第三端部和第四端部，并且内部位置可以是第一内部位置，并且晶体管器件还可以包括在第一方向上在半导体结构上延伸的多个第二栅极流道。在这样的实施例中，至少一个第二栅极流道可以通过第三导电通孔连接到第一栅极流道，第三导电通孔在第一栅极流道的可以远离第一栅极流道的第三端部和第四端部的第二内部位置处连接到第一栅极流道。栅极歧管可以通过第二栅极流道中的相应第二栅极流道连接到第一栅极流道。
在一些实施例中，内部位置可以是第一内部位置，并且晶体管器件还可以包括：多个漏极指，在第一方向上在半导体结构上延伸；多个漏极互连件，每个漏极互连件具有在第一方向上在半导体结构上延伸的第三端部和第四端部，其中，每个漏极互连件通过多个第三导电通孔连接到相应的漏极指；以及多个漏极流道，在第一方向上在半导体结构上延伸。至少一个漏极互连件的远离至少一个漏极互连件的第三端部和第四端部的第二内部位置可以通过第四导电通孔连接到漏极流道；以及漏极歧管可以设置在半导体结构上并且连接到多个漏极流道。
依据本发明的进一步实施例，提供了晶体管器件，该晶体管器件包括：半导体结构；交替地布置在半导体结构上的多个源极区和多个漏极区；多个栅极指，分别在相邻的源极区和漏极区之间在半导体结构上方的第一水平处延伸；多个栅极互连件，在半导体结构上方的高于第一水平的第二水平处在半导体结构上，其中，每个栅极互连件通过多个第一导电通孔连接到相应的栅极指；以及多个栅极流道，在半导体结构上方的高于第二水平的第三水平处在半导体结构上。栅极流道中的至少一个栅极流道通过第二导电通孔连接到栅极互连件中的至少一个栅极互连件，第二导电通孔在栅极互连件中的至少一个栅极互连件上的与相邻的源极区重叠的第一内部位置处连接到栅极互连件中的至少一个栅极互连件。
在一些实施例中，第一内部位置可以在栅极互连件中的至少一个栅极互连件的第一端部与第二端部之间的距离的三分之一与三分之二之间。
在一些实施例中，晶体管器件还可以包括在半导体结构上并且连接到栅极流道的栅极歧管，并且多个栅极流道可以是第一栅极流道，每个第一栅极流道具有第三端部和第四端部。在一些这样的实施例中，晶体管器件还可以包括在半导体结构上延伸的多个第二栅极流道，其中，第二栅极流道可以通过第三导电通孔连接到第一栅极流道中的至少一个第一栅极流道，第三导电通孔在第一栅极流道中的至少一个第一栅极流道的远离第一栅极流道中的至少一个第一栅极流道的第三端部和第四端部的第二内部位置处连接到第一栅极流道中的至少一个第一栅极流道。栅极歧管可以通过多个第二栅极流道中的相应第二栅极流道连接到多个第一栅极流道。
在一些实施例中，栅极流道中的至少一个栅极流道的宽度可以超过栅极互连件中的至少一个栅极互连件的宽度。
在一些实施例中，晶体管器件还可以包括：多个漏极指，分别在多个漏极区上；在半导体结构上的多个漏极互连件，其中，漏极互连件中的每个漏极互连件通过多个第三导电通孔连接到相应的漏极指；在半导体结构上的多个漏极流道，其中，漏极流道中的至少一个漏极流道通过第四导电通孔连接到漏极互连件中的至少一个漏极互连件，第四导电通孔在漏极互连件中的至少一个漏极互连件上的与相邻的源极区重叠的第二内部位置处连接到漏极互连件中的至少一个漏极互连件；以及漏极歧管，在半导体结构上并且连接到漏极流道。在一些实施例中，栅极流道与漏极流道中的至少一个漏极流道可以在半导体结构上方处于不同的水平处。
依据本发明的又进一步的实施例，提供了晶体管器件，该晶体管器件包括：半导体结构；多个栅极指，在半导体结构上延伸；在半导体结构上的多个栅极互连件，栅极互连件中的每个栅极互连件电耦合到相应的栅极指，其中，每个栅极互连件具有第一端部和第二端部；以及在半导体结构上的多个栅极流道，其中栅极流道中的至少一个栅极流道通过导电通孔连接到栅极互连件中的至少一个栅极互连件，其中，经由导电通孔在栅极互连件中的至少一个栅极互连件的第一端部处接收到的电流与经由导电通孔在栅极互连件中的至少一个栅极互连件的第二端部处接收到的电流相比具有小于1度的相位差。
在一些实施例中，栅极流道和栅极互连件可以在第一方向上延伸，并且栅极流道中的至少一个栅极流道在与第一方向交叉的第二方向上的第一尺寸可以超过栅极互连件中的至少一个栅极互连件在第二方向上的第二尺寸。
在一些实施例中，导电通孔可以连接到栅极互连件中的至少一个栅极互连件的内部位置，该内部位置在栅极互连件中的至少一个栅极互连件的第一端部与第二端部之间的距离的三分之一与三分之二之间。
在一些实施例中，栅极指中的第一栅极指可以包括第一段和第二段，在第一段和第二段之间具有间隙。
附图说明
被包括以提供对本发明的进一步理解并且被并入本申请中并构成本申请的一部分的附图示出了本发明的某些实施例。在附图中：
图1是常规的多单元晶体管的金属布局的平面图。
图2A是示出利用栅极和漏极流道的多单元晶体管的实施例的平面图。图2B是沿着线A-A'截取的图2A的截面图。图2C是沿着线B-B'截取的图2A的截面图。
图3A是常规的横向扩散金属氧化物半导体(LDMOS)晶体管器件的单位单元的截面图。图3B是利用底部源极端子的常规LDMOS晶体管器件的单位单元的截面图。图3C是常规的高电子迁移率晶体管(HEMT)单元的截面。
图4是示出其中栅极指的数量增加的晶体管器件的平面图。
图5A是示出其中栅极指的宽度增加的晶体管器件的平面图。图5B是沿着线A-A'截取的图5A的截面图。图5C是沿着线B-B'截取的图5A的截面图。
图6A是示出根据本发明的一些实施例的其中栅极指的宽度增加的晶体管器件的平面图。图6B是根据本发明的一些实施例的沿着线A-A'截取的图6A的截面图。图6C是根据本发明的一些实施例的沿着线B-B'截取的图6A的截面图。
图7和图8示出了沿着图6A的线A-A'截取的本发明的另外的实施例。
图9和图10示出了常规的栅极指构造与根据本发明的实施例的栅极指构造的比较。
图11是示出根据本发明的一些实施例的其中利用多个栅极流道的晶体管器件的截面图。
图12A是示出其中栅极指和漏极指在内部位置处被馈送而没有中间互连件的晶体管器件的平面图。图12B是根据本发明的一些实施例的沿着线A-A'截取的图12A的截面图。图12C是根据本发明的一些实施例的沿着线B-B'截取的图12A的截面图。
图13A是示出其中栅极流道在源极区之上延伸的晶体管器件的平面图。图13B是根据本发明的一些实施例的沿着线C-C'截取的图13A的截面图。图13C也是根据本发明的附加实施例的沿着线C-C'截取的图13A的截面图。
图14A是沿着线A-A'截取的图6A的截面图，示出了根据本发明的一些实施例的导电通孔的附加构造。图14B是根据本发明的一些实施例的沿着线B-B'截取的图6A的截面图。图14C和14D示出了图14A的实施例的附加示例。
图15A是沿着线A-A'截取的图6A的截面图，示出了根据本发明的一些实施例的导电通孔的附加构造。图15B是根据本发明的一些实施例的沿着线B-B'截取的图6A的截面图。图15C和图15D示出了图15A的实施例的附加示例。
图16A是示出并入其中栅极流道在源极区之上延伸的边缘馈送栅极指的晶体管器件的平面图。图16B是根据本发明的一些实施例的沿着线D-D'截取的图16A的截面图。图16C也是根据本发明的附加实施例的沿着线D-D'截取的图16A的截面图。
图17A示出了其中栅极流道和栅极互连件均在半导体结构的与栅极指相邻的区域之上延伸的实施例。图17B示出了根据本发明的实施例的沿着线D-D'截取的图17A的截面图。
具体实施方式
在下文中，参考示出了本发明的实施例的附图，更全面地描述了本发明构思的实施例。然而，本发明构思可以以许多不同的形式来体现，并且不应被解释为限于在此阐述的实施例。相反，提供这些实施例以使得本公开将是透彻和完整的，并将向本领域技术人员充分传达本发明构思的范围。贯穿全文，相同的附图标记指的是相同的元件。
本发明构思的实施例提供了一种具有大有效栅极宽度的多单元晶体管器件。通过在诸如栅极互连件的中点之类的栅极互连件的内部位置处将栅极信号馈送到栅极指，可以减小和/或避免由于栅极信号传播跨越长的栅极指的全部长度而可能出现的大相位差。根据一些实施例，可以通过在栅极互连件上方添加栅极流道来容纳多单元晶体管器件的更大的栅极宽度，其中导电通孔将栅极流道耦合到栅极互连件上的内部位置。栅极流道与栅极互连件的内部位置的连接可以用于将栅极指分成多个段。栅极信号因此可以从栅极互连件的内部位置行进到栅极互连件的端部，并以在最终传播的栅极信号中极小的或没有相位差的形式被提供给栅极指。
通过有效地将栅极指划分为多个段并且借助于栅极流道将栅信号分配给每个栅极指段，与常规器件相比，可以提高晶体管的增益性能。
根据本发明的一个方面，当栅极信号被馈送到栅极互连件的内部并且栅极互连件被耦合到从栅极信号被馈送到栅极互连件偏移的相应栅极指段时，可以获得附加的益处。在一些实施例中，栅极信号在与栅极指段的边缘相邻或者从边缘偏移少量的位置处被馈送到相应的栅极指段。在栅极指段的边缘处或附近向栅极指段馈送栅极信号可以允许各个段的执行就像它们是并联电有线连接的一样。
取决于实施例，提供给漏极指的信号可以继续在内部位置处提供。如本文将要讨论的，向栅极指段的边缘提供栅极信号可以通过改善栅极和漏极信号之间的相位关系，来改善从晶体管器件得到的输出信号。
例如，可以在两个相对的边缘处馈入串联排列的栅极指的两个部分，以使其表现得像它们并联排列的一样。同时，漏极可以在内部位置处被馈送。该构造可以提供优点，即，其允许晶体管的每个长指作为并行地一对短指来操作，但是不会使指的数量加倍。这保留了较低的栅极电阻的优势，在产生相同的高功率的同时产生较高的增益。另外，将边缘馈送的栅极指与中心馈送的漏极指组合的构造遵循能量传播方向，并确保电流求和同相。就输出功率密度和效率而言，这将有助于保持较短指的RF性能。
根据本发明的一个方面，漏极信号被馈送到漏极互连件的内部位置，并且漏极互连件被耦合到从漏极信号被馈送到漏极互连件偏移的相应的漏极指段。在一些实施例中，漏极信号在与漏极指段的边缘相邻或者从边缘偏移少量的位置处被馈送到相应的漏极指段。在漏极指段的边缘处或附近将漏极信号馈送到漏极指段可以允许各个段的执行就好像它们是并联电有线连接的一样。在一些实施例中，栅极和漏极段被分别从与内部位置偏移的位置馈送，在内部位置处漏极和栅极互连件分别被馈送漏极和栅极信号。
因此，在一些实施例中，提供了晶体管，该晶体管包括：半导体结构；在第一方向上在半导体结构上延伸的多个栅极指，相应栅极指具有第一边缘以及在栅极指的与第一边缘在第一方向上的相对侧的第二边缘；以及多个栅极互连件，相应的栅极互连件在与相应的栅极指的第一边缘相邻的第一位置处和与第二边缘相邻的第二位置处连接到相应的栅极指，相应的栅极互连件被构造为在栅极互连件的中心部分的内部位置处接收栅极信号。
在一些实施例中，提供了晶体管，该晶体管包括：半导体结构；在半导体结构上方的第一水平处延伸的多个栅极指；在半导体结构上方的第二水平处延伸的多个漏极指；在半导体结构上方的高于第一水平的第三水平处在半导体结构上的多个栅极互连件，相应的栅极互连件被构造为在其内部位置处接收栅极信号；以及在半导体结构上方的高于第一水平的第四水平处在半导体结构上的多个漏极互连件，相应的漏极互连件被构造为在其内部位置处输出漏极信号，其中至少一个栅极互连件在栅极指的相对端部处连接到多个栅极指中的相应栅极指，或者至少一个漏极互连件在漏极指的相对端部处连接到多个漏极指中的相应漏极指。
在一些实施例中，提供了晶体管，该晶体管包括：半导体结构；以及交替地布置在半导体结构上的多个栅极指和多个漏极指，每个栅极指和漏极指在第一方向上延伸。多个栅极指中的栅极指和多个漏极指中的漏极指包括在其相对边缘处的相应边缘部分，在边缘部分之间具有中心部分，栅极指或漏极指中的一个具有连接到其边缘部分的多个导电通孔，并且没有连接到中心部分的导电通孔，并且栅极指或漏极指中的另一个具有连接到其中心部分的至少一个导电通孔。
在一些实施例中，提供了晶体管，该晶体管包括：半导体结构；在第一方向上在半导体结构上延伸的栅极指；以及在第一方向上延伸并且被构造为在栅极互连件的内部位置处接收栅极信号的栅极互连件，其中栅极互连件在栅极互连件的远离内部位置的远程位置处连接到栅极指。
现在将参考图2A-图11更详细地描述本发明的实施例。
如在背景技术部分中所讨论的，一种用于增加晶体管的有效栅极外围的技术是提供并联连接的多个单位单元晶体管。这样的多个单位单元晶体管可以用于涉及高频和/或高功率的应用中。例如，基站可以在信号放大的最后级中使用RF功率放大器来生成小区覆盖所需的高输出功率。这些RF功率放大器以及类似应用中的重要元件是产生放大机制的单位单元晶体管。
图2A是示出利用栅极和漏极流道的多单元晶体管的实施例的平面图。图2B是沿着线A-A'截取的图2A的截面图。图2C是沿着线B-B'截取的图2A的截面图。
首先参考图2A，示出了包括多个晶体管单元200的晶体管器件100。晶体管单元200的有源区可以包括栅极指210、漏极指215和源极触件205。在放大期间，电流在漏极指215和源极触件205之间流动，并且可以通过施加到栅极指210的电压信号来调制电流量。
如图2B中所示，可以经由栅极指210将栅极信号提供给晶体管单元200。栅极指210可以电耦合到晶体管单元200的栅极区。类似地，如图2C中所示，可以经由漏极指215将漏极信号提供给晶体管单元200。
栅极指210、漏极指215和源极205可以形成在包含晶体管的实施例的半导体结构190上。更具体地，漏极指215、源极触件205和栅极指210可以分别耦合到晶体管单元200的半导体实施方式的漏极区、源极区和栅极区(例如，沟道)。将理解的是，可以连接到图2A的漏极指215、源极触件205和栅极指210的基于半导体的晶体管单元200的多个实施例是可能的。例如，漏极指215、源极触件205和栅极指210可以耦合到LDMOS和/或HEMT晶体管实施例，但是本发明不限于此。
例如，作为沿着线C-C'截取的图2A的截面图的图3A示出了其中晶体管单元是LDMOS晶体管单元的图2A的晶体管单元200的实施方式。LDMOS场效应晶体管(FET)是具有在半导体结构190中形成的源极区105和漏极区115的三端子晶体管器件。半导体结构190包括半导体衬底121(例如，p型导电性)和半导体衬底121上的漂移层123(例如，n型导电性)。半导体衬底可以包括半导体和非半导体衬底，包括例如蓝宝石、金刚石、氮化铝、氮化铝镓、氮化镓、硅、碳化硅、GaAs、LGO、ZnO、LAO、InP等。LDMOS晶体管单元200可以包括提供源极区105和漏极区115的掺杂阱区。LDMOS晶体管单元200的源极区105、漏极区115和栅极区110可以耦合到用于LDMOS晶体管单元200的操作的触件。例如，栅极区110可以电耦合到图2A中所示的栅极指210。类似地，漏极区115可以电耦合到图2A中所示的漏极指215。
栅极区110通过绝缘体层129(例如，SiO2)与导电沟道隔离。相对于源极区105向栅极区110施加正电压可以通过在源极区105和漏极区115之间形成反型层(例如，沟道)来提供在漏极区115和源极区105之间流动的电流。LDMOS FET可以在“增强模式”下操作，这意味着在施加的正栅极电压增强了p阱上的沟道之前，漏极-源极电流不可以流动。
尽管图3A示出了具有连接到LDMOS晶体管单元200的源极区105的上表面的触件的LDMOS，但是将理解的是，其它实施例也是可能的。例如，在一些实施例中，可以提供通孔或其它连接区以将源极区105连接到LDMOS器件的底表面上的触件。例如，图3B是利用底部源极触件205的常规LDMOS晶体管单元200的截面图。如在图3B中所示的，横向扩散的低电阻p+“沉降片(sinker)”127可以将源极区105连接到衬底121和源极触件205。当图3B的LDMOS器件与诸如图2A中所示的并行晶体管构造结合使用时，在器件的顶表面上可能不需要源极指和/或其它源极触件。在一些实施例中，可以提供类似于栅极指210和/或漏极指215的源极指。
作为沿着线C-C'截取的图2A的截面图的图3C示出了其中晶体管单元200是HEMT晶体管单元的图2A的晶体管单元200的实施方式。如图3C中所示，HEMT晶体管单元200可以包括半导体结构190，该半导体结构190包括衬底122，衬底122可以例如包括4H-SiC或6H-SiC。尽管碳化硅可以用作衬底材料，但是本发明的实施例可以利用任何合适的衬底，诸如蓝宝石、金刚石、氮化铝、氮化铝镓、氮化镓、硅、GaAs、LGO、ZnO、LAO、InP等。外延结构形成在衬底122上。外延结构可以包括形成在衬底122上的沟道层124和形成在沟道层124上的阻挡层126。沟道层124和阻挡层126可以包括基于III族氮化物的材料，其中阻挡层126的材料具有比沟道层124的材料更高的带隙。例如，沟道层124可以包括GaN，而阻挡层126可以包括AlGaN。尽管沟道层124和阻挡层126被示出为单层结构，但是将意识到的是，沟道层124和/或阻挡层126中的任一个或两者都可以被实现为多层结构。还将意识到的是，也可以包括附加层，例如缓冲层、应变平衡层、过渡层等作为设在衬底122上的外延结构的部分。
由于阻挡层126与沟道层124之间的带隙不同以及阻挡层126与沟道层124之间的界面处的压电效应，在沟道层124和阻挡层126之间的结处在沟道层124中感应出二维电子气(2DEG)。2DEG用作高导电层，其允许器件的分别在源极触件段205和漏极指215下方的源极和漏极区之间导通。源极触件段205和漏极指215形成在阻挡层126上。栅极指210形成在漏极指215和源极触件段205之间的阻挡层126上。
图3A、图3B和图3C的LDMOS和HEMT器件被包括作为晶体管单元200的可能构造的示例。然而，将理解的是，在不脱离本文描述的实施例的范围的情况下，本发明可以利用其它晶体管单元构造。例如，可以使用栅极指和/或漏极指与其它晶体管单元组合的晶体管单元200的任何构造可以受益于本文所述的实施例。这样，本发明不限于HEMT和LDMOS晶体管单元。如本文中所使用的，术语“半导体结构”将用于指代可以连接到图2A的栅极指210和漏极指215的晶体管单元构造(诸如，例如图3A、图3B和图3C中所示的LDMOS和HEMT示例)。
回到参考图2A、图2B和图2C，栅极指210可以通过多个第一导电栅极通孔228耦合到栅极流道225。在一些实施例中，栅极流道225可以在半导体衬底上方的比栅极指210高的水平处。栅极流道225可以通过第二导电栅极通孔227进一步连接到栅极焊盘221。栅极焊盘221可以进一步连接到栅极歧管220。栅极歧管220可以将栅极信号提供给多个晶体管单元200。
漏极指215可以通过多个第一导电漏极通孔238耦合到漏极流道235。在一些实施例中，漏极流道235可以在半导体结构190上方的比漏极指215高的水平处。漏极流道235可以通过第二导电漏极通孔237进一步连接到漏极焊盘231。漏极焊盘231可以进一步连接到漏极歧管240。漏极歧管240可以将漏极信号提供给多个晶体管单元200。
对于提供给晶体管器件100的给定的固定漏极偏置电压，输出电流的量会影响晶体管器件100的输出功率。输出电流部分地基于总的栅极外围，总的栅极外围即图2A-图2B中所示的栅极指宽度(W)乘以栅极指210的数量。
较大的栅极外围可以用于在晶体管器件100中产生较高的功率。此较高的功率输出可以通过增加栅极指210的数量和/或通过增加栅极指210的宽度来实现(例如，在X方向上延伸栅极指210)。但是，每种解决方案都有其局限性。
例如，增加栅极指210的数量可能增加(例如，在图2A中的Y方向上)最终晶体管管芯物理宽度。因此，物理晶体管封装和/或半导体处理设备可能对可以包括在器件中的栅极指210的最大数量(或者可替代地，器件可以在Y方向上延伸的最大程度)施加约束。这可以参考图4看到，图4是具有大量栅极指210的晶体管器件100的平面图。如在图4中可以看到的，物理晶体管封装405的大小可能受到其上放置晶体管器件100的基底410的大小的限制。物理晶体管封装405也可能受到诸如栅极引线415和/或漏极引线420之类的封装引线的大小的影响。
同样如图4中所示，在晶体管器件100中使用增加数量的栅极指210的另一个潜在的不利方面是沿着栅极歧管220的长度可能发生的不均匀的信号相位分布。增加栅极指的数量可能对信号相位分布和器件心能的影响的大小可能取决于晶体管器件的设计。给定的晶体管器件100可以具有中心部分450和端部部分455。随着栅极歧管220的长度变更长，在沿着栅极歧管220(例如，在Y方向上)的长度传输的信号中可能会出现相位差，信号诸如是传输到栅极指210的栅极信号。在一些实施例中，可以主要在栅极歧管220的中心部分450处从栅极引线415接收栅极信号，以将栅极信号分配到栅极歧管220的端部部分455。由于传输长度的差异，端部部分455处的栅极信号的相位可能与中心部分450处的相位不同。因此，在这些不同区域处产生的漏极电流也可能不能在输出端(例如，漏极引线420)处同相求和，使得总输出电流幅值下降，从而晶体管器件100的输出功率下降。
除了增加晶体管器件100内的栅极指的数量之外，另一种增加晶体管输出功率的技术可以包括增加栅极指的宽度(W)，以及对应地增加源极触件和漏极指的宽度。图5A是示出晶体管器件500的实施例的平面图，其中栅极指510、源极触件505和漏极指515的宽度增加。图5B是沿着线A-A'截取的图5A的截面图。图5C是沿着线B-B'截取的图5A的截面图。
图5A-图5C的晶体管器件500可以非常类似于图2A-图2C的晶体管器件。然而，与晶体管器件100的对应的栅极指210、源极触件205和漏极指215的宽度相比，包括在晶体管器件500中的栅极指510、源极触件505和漏极指515的宽度增加了。例如，晶体管器件500的栅极指510的宽度可以是2W(例如，是晶体管器件100的栅极指210的栅极宽度的两倍)。具有增加的宽度的栅极指510、源极触件和漏极指515可以连接到半导体结构190以形成晶体管单元590。加宽的栅极指510可以包括栅极焊盘221和栅极流道525，栅极焊盘221和栅极流道525的结构类似于本文中相对于图2B的栅极焊盘221和栅极流道225所讨论的结构。加宽的漏极指515可以包括漏极焊盘231和漏极流道535，漏极焊盘231和漏极流道535的结构类似于在本文中相对于图2C的漏极焊盘231和漏极流道235所讨论的结构。晶体管器件500的其它方面可以类似于以上相对于图2A-图2C所讨论的晶体管器件100。另外，将意识到的是，晶体管器件500可以包括半导体结构190，该半导体结构190可以以与以上参考图3A-图3C所讨论的晶体管器件100相同的方式被构造为例如HEMT或其它类型的晶体管，诸如LDMOS晶体管。
不幸的是，增加栅极指510的宽度可能会引入性能问题。第一个问题是栅极电阻的增加。(参见，例如，P.H.Aaen、J.A.Pla、J.Wood的“Modeling and Characterization of RFand Microwave Power FETs”，Cambridge University Press，2007)。如果栅极指510的数量保持恒定，并且栅极指510的长度改变，则栅极指510的新构造的栅极电阻Rnew为：
Figure BDA0002891832970000191
其中Rorig和Worig分别是原始栅极指构造(例如，图2A的栅极指210)的栅极电阻和栅极指宽度，并且Wnew是新构造中的栅极指(例如，图5A的栅极指510)的宽度。从等式1可以看出，将栅极指宽度从W增加到2W会使栅极电阻加倍。增大栅极电阻可能导致较低的晶体管增益，这是放大器的重要规格。例如，如果栅极指长度为W的晶体管产生输出功率P，则将栅极指510的宽度加倍至2W将产生低于2P的输出功率。对于给定的输出功率要求，这种非线性缩放也对功率放大器设计人员在选择正确的晶体管管芯大小方面构成了挑战。增大的电阻还降低了放大器的效率。
与具有大宽度的栅极指510和/或漏极指515相关联的另一个缺点是在沿着指的长度(例如，从栅极指510的区域550到区域560和/或从漏极指515的区域555到区域565)的信号中发生的相位差的增加。该相位差可能是由与沿着栅极指510和/或漏极指515的传输距离有关的各种分布效应引起的。这些相位差可能在漏极歧管240处进行求和(组合)后降低总输出电流幅值。最终结果可能是晶体管器件500的输出功率低于增加尺寸所预期的功率。由于输入功率相同，因此这也可能导致增益降低现象。
另外，异相电流组合可能影响时域输出电流波形形状，并且可能影响晶体管效率，这是功率放大器的另一个关键指标。(参见，例如，S.C.Crips的“RF Power Amplifiers forWireless Communications”，Artech House，2006。)非均匀相位现象也可能存在于图2A-图2C的原始较短的栅极指210中，但是程度较小。
为了在需要较高的输出功率时减轻这些问题，提出了如图6A、图6B和6C中所示的解决方案。图6A是示出根据本发明的一些实施例的其中栅极指610的宽度增加的晶体管器件600的平面图。图6B是根据本发明的一些实施例的沿着线A-A'截取的图6A的截面图。图6C是根据本发明的一些实施例的沿着线B-B'截取的图6A的截面图。
如图6A、图6B和图6C中所示，本发明的一些实施例可以提供重复地布置在半导体结构690上的多个晶体管单元700。将意识到的是，晶体管单元700可以由诸如图3A-图3C(例如，LDMOS或HEMT晶体管单元)中所示的半导体结构690形成。晶体管单元700可以被布置为晶体管器件600的部分，以提供组合的输出信号。例如，可以将多个晶体管单元700的各个栅极区、漏极区和源极区共同连接，以提供并联耦合的多个晶体管。
晶体管单元700可以在第一方向(例如，Y方向)上重复地布置。相应的晶体管单元700的栅极区、漏极区和源极区可以在与第一方向交叉的第二方向(例如，X方向)上延伸。每个晶体管单元700的有源区可以包括半导体结构690的其中相应的栅极区、漏极区和源极区在第一方向(例如，X方向)上重叠的区域。在一些实施例中，相邻晶体管单元700的源极区可以是用作用于两个不同的栅极区的源极区的共享源极区。类似地，在一些实施例中，相邻晶体管单元700的漏极区可以是用作用于两个不同的栅极区的漏极区的共享漏极区。
晶体管器件600还可以包括多个栅极指610，所述多个栅极指610在第一方向(例如，Y方向)上沿着半导体结构690在半导体结构690上彼此间隔开。每个栅极指610可以在第二方向(例如，X方向)上具有2W的宽度，或者可以具有超过常规晶体管器件的宽度的一些其它宽度。在一些实施例中，宽度2W可以是800微米。
栅极指610可以设置在半导体结构690上，以与多个晶体管单元700的栅极区(例如，沟道)分别电接触。多个栅极指610可以向相应的晶体管单元700提供栅极信号。
在一些实施例中，晶体管器件600还可以包括在第一方向(例如，Y方向)上布置在半导体结构690上的多个漏极指615。多个漏极指615中的每一个可以在第二方向(例如，X方向)上具有2W的宽度，但是本发明不限于此。多个漏极指615可以设置在半导体结构690上，以与多个晶体管单元700的漏极区分别电接触。漏极指615可以传导相应晶体管单元700的漏极信号。
在一些实施例中，晶体管器件600还可以将各个晶体管单元700的每个源极区电连接到公共源极信号。在一些实施例中，用于源极区的电连接可以在半导体结构690的背面(例如，半导体结构690的与栅极指610和漏极指615相反的一侧)。在一些实施例中，多个源极指605也可以与栅极指610和漏极指615设在半导体结构690的同一侧。多个源极指605可以具有与本文相对于栅极指610和漏极指615所讨论的结构类似的结构。
每个栅极指610可以通过多个第一导电栅极通孔628耦合到栅极互连件625。在一些实施例中，栅极互连件625可以在半导体结构690上方的比栅极指610高的水平处(例如，在Z方向上)。在一些实施例中，栅极互连件625在第一方向上(例如，在Y方向上)可以具有比栅极指610大的尺寸。栅极互连件625可以通过第二导电栅极通孔627连接到栅极流道621。在一些实施例中，栅极流道621可以在半导体结构690上方的比栅极互连件625高的水平处。在一些实施例中，栅极流道621可以在第一方向上(例如，在Y方向上)具有比栅极互连件625大的尺寸。在一些实施例中，栅极流道621可以包含金属或其它高导电性材料，包括例如铜、金和/或复合金属。栅极流道621可以进一步连接到栅极歧管620。栅极歧管620可以将栅极信号提供给多个晶体管单元700。
在一些实施例中，将栅极流道621连接到相应的栅极互连件625的每个第二导电栅极通孔627可以在栅极互连件625的内部位置629处连接到栅极互连件625。例如，栅极互连件625可以具有相对的第一和第二端部645、646。在一些实施例中，第二导电栅极通孔627可以在栅极互连件625的在第一端部645和第二端部646之间的内部位置629处连接到栅极互连件625。在一些实施例中，内部位置629可以在栅极互连件625的第一端部645和第二端部646的中点(例如，在它们之间的中点)处。在一些实施例中，内部位置629可以在与栅极互连件625的中点相距栅极互连件625的长度的百分之十以内的距离处。在一些实施例中，内部位置629可以在与栅极互连件625的中点相距栅极互连件625的长度的百分之二十以内的距离处。在一些实施例中，内部位置629可以在栅极互连件625的第一端部645与第二端部646之间的距离的三分之一与三分之二之间的距离处。
在一些实施例中，每个栅极指610可以由第一段610A和第二段610B构成。在一些实施例中，第一段610A和第二段610B可以共线地延伸。在一些实施例中，第一段610A和第二段610B可以布置在第二导电栅极通孔627的相对侧。例如，对于具有宽度2W的栅极指610，第一段610A和第二段610B均可以具有宽度W，但是本发明不限于此。在一些实施例中，第一段610A和第二段610B可以通过间隙物理地分开，如图6B中所示。例如，可以在第一段610A和第二段610B之间设置附加元件(例如，绝缘层)。然而，本发明不限于此，并且将意识到的是，在其它实施例中，栅极指610可以不被划分为分开的第一和第二段610A、610B。例如，图7示出了第一段610A和第二段610B一体地连接的实施例。
如上所述，在一些实施例中，第二导电栅极通孔627可以位于在位于栅极互连件625的中点处的内部位置629处。但是，在一些实施例中，第二导电栅极通孔627可以位于从栅极互连件625的中点偏移的内部位置629处。在这样的实施例中，第一段610A可以具有与第二段610B不同的长度(或者反之亦然)。例如，如图8中所示，第一段610A可以具有第一长度W，并且第二段610B可以具有与第一长度W不同的第二长度W'。
每个漏极指615可以通过多个第一导电漏极通孔638耦合到相应的漏极互连件635。在一些实施例中，漏极互连件635可以在半导体结构690上方的比漏极指615高的水平处。在一些实施例中，漏极互连件635可以在半导体结构690上方的与栅极互连件625相同的水平处。在一些实施例中，漏极互连件635可以在半导体结构690上方的与栅极互连件625不同的水平处。在一些实施例中，漏极互连件635可以在第一方向上(例如，在Y方向上)具有比漏极指615大的尺寸。
每个漏极互连件635可以通过相应的第二导电漏极通孔637连接到相应的漏极流道631。在一些实施例中，漏极流道631可以在半导体结构690上方的比漏极互连件635高的水平处。在一些实施例中，漏极流道631可以在半导体结构690上方的与栅极流道621相同的水平处。在一些实施例中，漏极流道631可以在半导体结构690上方的与栅极流道621不同的水平处。在一些实施例中，漏极流道631可以在第一方向上(例如，在Y方向上)具有比漏极互连件635大的尺寸。在一些实施例中，漏极流道631可以包含金属或其它高导电性的材料，包括例如铜、金和/或复合金属。漏极流道631可以连接到漏极歧管640。漏极歧管640可以将漏极信号提供给多个晶体管单元700。
与栅极流道621一样，在一些实施例中，将每个漏极流道631连接到相应的漏极互连件635的第二导电漏极通孔637可以在漏极互连件635的内部位置639处连接到漏极互连件635。用于将漏极流道631连接到漏极互连件635的各种可能性类似于在本文中相对于将栅极流道621连接到栅极互连件625讨论的那些可能性，并且为简洁起见将不重复其重复描述。
本文描述的解决方案可以将每个栅极互连件625分裂成两个段，并且可以通过位于例如大约每个栅极互连件625的中心(例如，中心部分)处的第二导电栅极通孔627提供从栅极流道621到各个栅极互连件625的馈送，向栅极指610的第一段610A和第二段610B提供对称的馈送。对于漏极侧(例如，对于漏极互连件635和漏极流道631)也可以实现类似的构造。该方法保留了原始的短栅极和漏极指长度(例如，各个长度为W的分开的段)，同时实现了期望的较高输出功率。在一些实施例中，可以比栅极互连件625宽并且具有比栅极互连件625低的电阻的栅极流道621的使用可以不显着增加栅极电阻，并且可以有利地减小可能降低晶体管器件600的输出功率的晶体管单元700的组合信号中的相位差。例如，在本发明的实施例中，当信号(例如，电流)通过第二导电栅极通孔627传输到栅极互连件625时，在栅极互连件625的第一端部645处接收到的信号可以与在栅极互连件625的第二端部646处接收到的信号具有小于1度的相位差。在一些实施例中，相位差可以小于0.5度。
本发明增加了在并联构造中而不是如在常规器件中使用的那样在串联构造中的晶体管器件的指长度。然而，本发明达到了与常规器件基本相同或更大的总栅极外围。因此，本文描述的实施例产生期望的较高输出功率，但保留了常规器件的原始较短的各个栅极指长度。
利用这种技术，栅极指的栅极电阻(或漏极指的漏极电阻)并联而不是串联添加，降低了总电阻并且改善了高功率构造中的晶体管增益。
该技术具有与使栅极指的数量加倍类似的效果，但是不会导致管芯尺寸在物理上太宽而不能容纳在封装中。它还减轻了与在本文中相对于图4所讨论的宽晶体管管芯相关联的相位变化问题。
本文描述的该实施例还减小了相对于图5A-图5C描述的沿着增加的栅极和漏极指长度(2W)的相位变化，返回到相对于图2A-图2C描述的较短栅极长度(W)的原始相位增量，但增加(例如，加倍)输出电流。
图9和图10分别是常规晶体管器件和根据本发明的实施例的晶体管器件的平面图。图10中所示的本发明的实施例可以使用与如图9中所示的现有管芯相同的栅极和漏极接合焊盘构造，在制造中启用标准线接合工艺。例如，与栅极指宽度为W的常规晶体管器件相比，本发明的实施例可以在第一方向(例如，Y方向)上维持相同的整体晶体管尺寸，同时例如将在第二方向(例如，X方向)上栅极指宽度加倍为2W。因此，根据本发明的实施例的晶体管器件可以允许使用与常规晶体管器件相同或基本类似的制造工艺。
如在图10中可以看到的，利用本文描述的栅极/漏极流道和栅极/漏极互连件构造可以通过减小传播通过该器件的信号的相移来改善现有器件的性能。在一些实施例中，图10中所示的改善的构造可以与现有管芯集成在一起，同时最小化对制造工艺的修改。
图11是示出根据本发明的一些实施例的利用多个栅极流道的晶体管器件的截面图。在一些实施例中，可以以分支形式使用附加导体层(例如，栅极流道)，如图11中所示。在一些实施例中，分支可以是对称的。可以扩展导体层的数量以允许更多的分支，从而在产生相同的期望栅极外围的同时，可以使用较短的指。例如，如图11中所示，可以将栅极指1110分开成多个栅极指段1110A、1110B、1110C等。如相对于图6B和图7所讨论的，栅极指段1110A、1110B、1110C可以彼此分开或者可以被集成。
栅极指1110可以通过多个第一导电栅极通孔1128进一步耦合到栅极互连件1125。在一些实施例中，栅极互连件1125可以在比栅极指1110高的水平处。在一些实施例中，栅极互连件1125可以在第一方向上(例如，在Y方向上)具有比栅极指1110大的尺寸。栅极指1110可以以类似于图6A-图6C的半导体结构690的方式连接到半导体结构1190。
栅极互连件1125可以通过多个第二导电栅极通孔1127_1进一步连接到第一栅极流道1121_1。第一栅极流道1121_1可以在比栅极互连件1125高的水平处。在一些实施例中，栅极流道1121_1可以在第一方向上(例如，在Y方向上)具有比栅极互连件1125大的尺寸。在一些实施例中，栅极互连件1125可以是分段的。例如，栅极互连件1125可以被分开成可以彼此物理隔离的多个(例如，4个)段。栅极互连件1125的每个段可以通过多个第二导电栅极通孔1127_1中的放置在栅极互连件1125的段的内部位置处的一个连接到第一栅极流道1121_1。在一些实施例中，栅极互连件1125的段的内部位置可以是栅极互连件1125的该段的中点。
第一栅极流道1121_1可以通过多个第三导电栅极通孔1127_2进一步连接到第二栅极流道1121_2。第二栅极流道1121_2可以在比第一栅极流道1121_1高的水平处。在一些实施例中，第二栅极流道1121_2可以在第一方向上(例如，在Y方向上)具有比第一栅极流道1121_1大的尺寸。第二栅极流道1121_2可以通过第四导电栅极通孔1127_3进一步连接到第三栅极流道1121_3。第三栅极流道1121_3可以在比第二栅极流道1121_2高的水平处。在一些实施例中，第三栅极流道1121_3可以在第一方向上(例如，在Y方向上)具有比第二栅极流道1121_2大的尺寸。以此方式，可以构建具有三层栅极流道1121_1、1121_2、1121_3的器件。
在一些实施例中，每个栅极流道层可以通过位于相邻下层的内部位置处的导电通孔连接到栅极流道层下方的相邻下层。例如，第三栅极流道1121_3可以通过位于第二栅极流道1121_2的内部位置处的第四导电栅极通孔1127_3连接到第二栅极流道1121_2。在一些实施例中，内部位置可以是第二栅极流道1121_2的中点。在一些实施例中，内部位置可以在与栅极流道层的中点相距栅极流道层的长度的百分之十以内的距离处。在一些实施例中，内部位置可以在与栅极流道层的中点相距栅极流道层的长度的百分之二十以内的距离处。在一些实施例中，内部位置可以在栅极流道层的第一端部和第二端部之间的距离的三分之一与三分之二之间的距离处。
如图11中所示，一些堆叠的栅极流道层可以成段。例如，第一栅极流道1121_1可以被分开成可以彼此物理隔离的两个段。第一栅极流道1121_1的每个段可以通过多个第三导电栅极通孔1127_2中的放置在该段的内部位置处的一个连接到第二栅极流道1121_2。在一些实施例中，第一栅极流道1121_1的段的内部位置是该段的中点。在一些实施例中，第一栅极流道1121_1可以是单一层。另外，尽管图11示出了三个栅极流道1121_1、1121_2和1121_3，但是将理解的是，可以提供更多或更少的栅极流道和/或层而不超出本发明的范围。
本文描述的发明是技术独立的，这意味着它可以应用于LDMOS、GaN和其它高功率RF晶体管技术。尽管参考LDMOS和HEMT结构示出了本发明的实施例，但是本发明构思不限于这样的器件。因此，本发明的实施例可以包括具有多个单位单元和控制电极的其它晶体管器件。本发明的实施例可以适用于期望较宽的控制电极并且存在该器件的多个单位单元的任何晶体管器件。因此，例如，本发明的实施例可以适用于使用SiC、GaN、GaAs、硅等制造的各种类型的器件，诸如MESFET、MMIC、SIT、LDMOS、BJT、pHEMT等。
尽管本文描述的实施例已经包括了栅极互连件(例如，参见图6B中的栅极互连件625和图6C中的漏极互连件635)，但是将理解的是，在一些实施例中，漏极/栅极流道可以在内部位置处直接连接到漏极/栅极指。图12A是示出晶体管器件1200的平面图，其中栅极指和漏极指在内部位置处被馈送而没有中间互连件。图12B是根据本发明的一些实施例的沿着线A-A'截取的图12A的截面图。图12C是根据本发明的一些实施例的沿着线B-B'截取的图12A的截面图。与先前描述的那些类似的图12A-图12C的元件由类似的附图标记表示，并且可以省略其重复描述。
如图12A-图12C中所示，在内部位置处而没有中间互连件结构，栅极流道621可以连接到栅极指610和/或漏极流道631可以连接到漏极指615。例如，参考图12B，栅极流道621可以在栅极指610之上延伸以经由导电通孔627连接到栅极指610的内部位置1229。在一些实施例中，内部位置1229可以在栅极指610的中点处。在一些实施例中，内部位置1229可以在与栅极指610的中点相距栅极指610的长度的百分之十以内的距离处。在一些实施例中，内部位置1229可以在与栅极指610的中点相距栅极指610的长度的百分之二十以内的距离处。在一些实施例中，内部位置1229可以在栅极指610的相对端部之间的距离的三分之一与三分之二之间的距离处。
以类似的方式，如图12C中所示，漏极流道631可以在漏极指615之上延伸以经由导电通孔637连接到漏极指615的内部位置1239。在一些实施例中，内部位置1239可以在漏极指615的中点处。在一些实施例中，内部位置1239可以在与漏极指615的中点相距漏极指615的长度的百分之十以内的距离处。在一些实施例中，内部位置1239可以在与漏极指615的中点相距漏极指615的长度的百分之二十以内的距离处。在一些实施例中，内部位置1239可以在漏极指615的相对端部之间的距离的三分之一与三分之二之间的距离处。
尽管图12A示出了漏极指615和栅极指610均分别直接连接到漏极流道631和栅极流道621而没有相应的互连件，但是将理解的是，其它构造也是可能的。例如，在一些实施例中，栅极流道621可以通过栅极互连件625的内部位置629连接到栅极指610，例如，如图6B中所示，而漏极流道631可以在内部位置1239处连接到漏极指615而没有漏极互连件，例如，如图12C中所示。在一些实施例中，漏极流道631可以通过漏极互连件635的内部位置639连接到漏极指615，例如，如图6C中所示，而栅极流道621可以在内部位置1229处连接到栅极指610而没有栅极互连件，例如，如图12B中所示。
互连件(例如，栅极互连件和/或漏极互连件)的使用可以允许使用具有比晶体管器件的本征指(例如，栅极指和/或漏极指)低的电阻的层。例如，在一些实施例中，互连件可以由金属层形成和/或可以具有比指大的尺寸。在一些实施例中，指可以由多晶硅制成。在一些技术中，用作互连件的附加金属层可能不可用。在一些实施例中，当附加的空间可用时，可以使用附加金属层。例如，如本文所讨论的，器件的源极区可以通过器件的后表面而不是顶表面电连接。在这样的实施例中，到器件的栅极指的布线层可以在源极区的表面之上延伸而不会干扰到源极区的连接。
图13A是示出晶体管器件1300的平面图，其中栅极流道621在源极区605之上延伸。图13B是根据本发明的一些实施例的沿着线C-C'截取的图13A的截面图。图13C也是根据本发明的附加实施例的沿着线C-C'截取的图13A的截面图。与先前描述的那些类似的图13A-图13C的元件用类似的附图标记表示，并且可以省略其重复描述。
如图13A中所示，在一些实施例中，栅极流道621和/或栅极互连件625的部分可以在晶体管器件1300的源极区605之上延伸。栅极流道621和/或栅极互连件625的部分可以从栅极指610(例如，在Y方向上)偏移。例如，如图13A和图13B中所示，栅极流道621可以在与栅极指610相邻的源极区605之上延伸。栅极流道621可以在栅极互连件625的内部位置629处连接到栅极互连件625。内部位置629可以在栅极互连件625的第一端部645和第二端部646之间。在一些实施例中，内部位置629可以在栅极指610的中点处。在一些实施例中，内部位置629可以在与栅极指610的中点相距栅极指610的长度的百分之十以内的距离处。在一些实施例中，内部位置629可以在与栅极指610的中点相距栅极指610的长度的百分之二十以内的距离处。在一些实施例中，内部位置629可以在栅极指610的相对端部之间的距离的三分之一与三分之二之间的距离处。栅极互连件625可以通过多个导电通孔628耦合到栅极指610(例如，第一和第二段610A、610B)。
栅极流道621可以通过导电部分627'连接到栅极互连件625。在一些实施例中，导电部分627'可以在平行于半导体结构690的表面的方向(例如，Y方向)上在栅极流道621和栅极互连件625之间延伸。在一些实施例中，导电部分627'可以由与栅极流道621相同或类似的材料构成。
栅极流道621可以设置在与栅极互连件625相同的水平处，如图图13B中所示，但是本文描述的实施例不限于此。例如，如图13C中所示，栅极流道621可以设置在与栅极互连件625不同的水平处。在这样的实施例中，导电部分627'也可以在垂直于半导体结构690的顶表面的方向(例如，Z方向)上延伸。
如本文中所讨论的，在一些实施例中，互连件(例如，漏极互连件和/或栅极互连件)可以通过多个导电通孔(例如，图6B的导电通孔628和/或图6C的导电通孔638)连接到晶体管器件的本征指。在一些实施例中，使到栅极指的导电通孔的构造不同于到漏极指的导电通孔的构造可能是有益的。
例如，当在诸如图6A中的平面图中查看时，可以看出，施加到栅极流道621的栅极信号将在栅极互连件625的内部位置处传送到栅极互连件625。如图6A-图6C中所示，信号然后将通过导电通孔628从栅极指610的内部位置电流动到栅极指610的外部/边缘。因此，栅极信号从内部位置到边缘施加到半导体结构690。
在晶体管单元的漏极侧，在漏极指615的内部位置处接收到的电信号/电流具有最短的距离以行进到漏极流道631以由器件输出，而在漏极指615的边缘部分处接收到的电信号/电流具有最长的距离以行进到漏极流道631以由器件输出。当被看做是完整的晶体管单元时，沿着栅极路径行进最远的施加到栅极指610的最外边缘的偏置可以在漏极指615上感应出也具有沿着漏极路径行进最远的信号。如发明人所认识的，这种变化可能引起器件中电流求和的问题。
图14A是沿着图6A的线A-A'截取的截面图，示出了其中内部馈送的栅极互连件625在与栅极指610的相邻边缘的位置处耦合到栅极指610的本发明的实施例。图14B是沿着图6A的线B-B'截取的截面图，示出了其中内部馈送的漏极互连件635经由多个导电通孔638耦合到漏极指615的本发明的实施例。与先前描述的那些类似的图14A和图14B的元件用类似的附图标记表示，并且可以省略其重复描述。
根据本发明的一个方面，栅极信号被馈送到栅极互连件625的内部位置629，并且栅极互连件625在从内部位置629偏移(例如，偏移量1412和/或偏移量1422)的位置647、648处耦合到栅极指610。在一些实施例中，内部馈送的栅极互连件625在与栅极指610的边缘相邻的位置处耦合到栅极指610。在一些实施例中，关于图14A描述的栅极互连件/指构造可以与本文中进一步描述的图15B的漏极互连件/指构造一起使用。在一些实施例中，其它栅极和/或漏极互连件/指构造是可能的，诸如在任何其它附图中描述的构造。例如，图14A的栅极构造也可以在图11中所描述的构造之内使用或与图11中所描述的构造一起使用。
如图14A中所示，可以以与先前描述的方式类似的方式将栅极流道621耦合到栅极指610。例如，每个栅极指610可以通过多个第一导电栅极通孔628耦合到栅极互连件625。在一些实施例中，栅极互连件625可以在半导体结构690上方的比栅极指610高的水平处(例如，在Z方向上)。在一些实施例中，栅极互连件625在第一方向上(例如，在Y方向上)可以具有比栅极指610大的尺寸。栅极互连件625可以通过在栅极互连件625的内部位置629处的第二导电栅极通孔627连接到栅极流道621。在一些实施例中，栅极流道621可以在半导体结构690上方的比栅极互连件625高的水平处。在一些实施例中，内部位置629可以在栅极互连件625的第一端部645和第二端部646的中点处(例如，在它们之间的中点)。在一些实施例中，内部位置629可以在与栅极互连件625的中点相距栅极互连件625的长度的百分之十以内的距离处。在一些实施例中，内部位置629可以在与栅极互连件625的中点相距栅极互连件625的长度的百分之二十以内的距离处。在一些实施例中，内部位置629可以在栅极互连件625的第一端部645和第二端部646之间的距离的三分之一与三分之二之间的距离处。
在一些实施例中，栅极流道621可以在第一方向上(例如，在Y方向上)具有比栅极互连件625大的尺寸。在一些实施例中，栅极流道621可以包含金属或其它高导电性材料，包括例如铜、金和/或复合金属。栅极流道621可以进一步连接到栅极歧管620。栅极歧管620可以将栅极信号提供给多个晶体管单元700。
在一些实施例中，栅极指610可以由第一段610A和第二段610B构成，在第一段610A和第二段610B之间具有间隙，但是本发明不限于此。例如，在一些实施例中，栅极指610可以是单个段。在一些实施例中，第一段610A和第二段610B可以共线地布置。第一段610A(例如，在X方向上)的长度可以与第二段610B的长度相同或不同。栅极指610可以具有相对边缘654和656。第一相对边缘654可以位于栅极指610的最接近栅极歧管620的边缘处(参见图6A)。第二相对边缘656可以位于栅极指610的最接近漏极歧管640的边缘处(参见图6A)。栅极互连件625和栅极指610之间的第一导电通孔628可以在从第一相对边缘654偏移第一偏移量1410的第一位置647处连接到栅极指610，并且栅极互连件625和栅极指610之间的第二导电通孔628可以在从栅极指610的第二相对边缘656偏移第二偏移量1420的第二位置648处连接到栅极指610。换句话说，第一位置647可以与第一相对边缘654相邻，并且第二位置648可以与第二相对边缘656相邻。
第一偏移量1410和第二偏移量1420可以被构造为将第一和/或第二导电通孔628定位成与栅极指610的相应的相对边缘654、656相邻。在一些实施例中，第一和/或第二导电通孔628可以从栅极指610的相应相对边缘654、656偏移第一和第二偏移量1410、1420，第一和第二偏移量1410、1420与栅极指610的最接近的相对边缘654、656相距栅极指(例如，在X方向上)的宽度的三分之一以内。如本文中所使用的，栅极指610的宽度(例如，用于相关联的晶体管单元的栅极的宽度)是栅极指610(例如，在X方向上)的相对边缘654、656之间的不包括栅极指段610A、610B之间的间隙的距离。在一些实施例中，栅极指610的宽度可以是第一栅极指段610A的宽度和第二栅极指段610B的宽度之和。在一些实施例中，第一和/或第二导电通孔628可以从栅极指610的相应的相对边缘654、656偏移第一和第二偏移量1410、1420，第一和第二偏移量1410、1420与栅极指610的最接近的相对边缘654、656相距栅极指610(例如，在X方向上)的宽度的四分之一以内。将理解的是，从边缘654、656的第一偏移量1410和第二偏移量1420可以具有彼此不同的值(例如，偏移量中的一个可能大于另一个偏移量)。在一些实施例中，在栅极互连件625的内部位置629与栅极指610的位置647和/或648之间的偏移量1412和/或1422可以分别大于在导电通孔628与栅极指610的边缘654、656之间的第一和/或第二偏移量1410、1420。
在一些实施例中，栅极指610可以被划分为其中第一和/或第二导电通孔628可以连接到栅极指610的边缘部分E，在边缘部分E之间具有中心部分C。例如，可以在第一位置647处连接第一导电通孔628，并且可以在第二位置648处连接第二导电通孔628。第一导电通孔628的第一位置647可以从栅极互连件625的内部位置偏移第一偏移量1412，并且第二导电通孔628的第二位置648可以从栅极互连件625的内部位置偏移第二偏移量1422。
在一些实施例中，第一位置647可以位于栅极指610的第一段610A内，即在第一段610A的最接近栅极歧管620的一半以内(参见图6A)。在一些实施例中，第二位置648可以位于栅极指610的第二段610B内，即在第二段610B的最接近漏极歧管640的一半以内(参见图6A)。
在一些实施例中，距边缘654的第一偏移量1410和/或距边缘656的第二偏移量1420可以基本上为零，但是本发明不限于此。换句话说，第一和/或第二导电通孔628可以位于栅极指610的相应的相对边缘654、656处或附近。在图14C中示出了该实施例。
尽管图14A和图14C示出了其中栅极指610的每个相对边缘654、656具有从相应边缘偏移的单个导电通孔628的实施例，但是将理解的是，本发明不限于此。在一些实施例中，多个导电通孔628可以位于栅极指610的边缘部分E中(例如，从栅极指610的边缘偏移)。在图14D中示出了其中栅极指段610A、610B中的每一个在相应的栅极指段610A、610B的边缘部分E内具有多个导电通孔628的示例。
在一些实施例中，栅极互连件625和栅极指610之间的唯一连接可以在边缘部分E内(例如，从栅极指610的相对边缘偏移)，例如，在第一位置647和第二位置648处，使得中心部分(例如，中心部分C)没有与栅极互连件625的连接。
现在参考图14B，示出了漏极指615可以与栅极指610具有导电通孔638的不同构造。尽管栅极互连件625可以在栅极指610的相对边缘654、656处或从栅极指610的相对边缘654、656偏移地连接到栅极指610，但是漏极互连件635可以跨越漏极指615的多个位置连接到漏极指615。换句话说，漏极指的构造可以是如先前相对于图6C所讨论的构造。
漏极指615和栅极指610之间的导电通孔的不同构造可以遵循器件600的能量传播方向，并允许晶体管器件600比常规器件更有效地操作。
尽管图14A和图14B示出了其中栅极指610在从栅极指610的相对边缘偏移的位置处连接到栅极互连件625并且漏极指615跨越漏极指615的长度连接到漏极互连件635的实施例，但是将理解的是，该构造可以如图15A和图15B中所示的颠倒。
在一些实施例中，漏极指615可以在从漏极指615的相对边缘偏移的位置处连接到漏极互连件635，并且栅极指610可以跨越栅极指610的长度连接到栅极互连件625。该实施例在图15A和图15B中示出。图15A是沿着图6A的线A-A'截取的截面图，示出了其中内部馈送的栅极互连件625通过多个导电通孔628耦合到栅极指610的本发明的另一个实施例。在图15B中，沿着图6A的线B-B'截取的截面图，内部馈送的漏极互连件635在与漏极指615的相邻边缘的位置处耦合到漏极指615。
根据本发明的一个方面，图15B示出了将漏极信号馈送到漏极互连件635的内部位置639，并且漏极互连件635在从内部位置639具有偏移量1512的第一位置657处以及从内部位置639具有偏移量1522的第二位置658处耦合到至少一个漏极指615。在一些实施例中，内部馈送的漏极互连件635在与漏极指615的边缘相邻的位置处耦合到漏极指615。在一些实施例中，漏极互连件/指构造可以与图15A的栅极互连件/指构造一起使用。在一些实施例中，其它漏极和/或栅极互连件/指构造是可能的，诸如在任何一个附图中描述的构造。图15B的漏极构造还可以在如图11结构化的构造之内使用或与如图11结构化的构造一起使用。
参考图15B，漏极指615可以由第一段615A和第二段615B构成，第一段615A和第二段615B之间具有间隙，但是本发明不限于此。例如，在一些实施例中，漏极指615可以是单个段。在一些实施例中，第一段615A和第二段615B可以共线地布置。第一段615A(例如，在X方向上)的长度可以与第二段615B的长度相同或不同。漏极指615可以具有相对边缘664和665。第一相对边缘664可以位于漏极指615的最接近栅极歧管620的边缘处(参见图6A)。第二相对边缘665可以位于漏极指615的最接近漏极歧管640的边缘处(参见图6A)。漏极互连件635和漏极指615之间的第二导电通孔638可以在从第一相对边缘664偏移第一偏移量1510的第一位置657处连接到漏极指615，并且漏极互连件635和漏极指615之间的第二导电通孔638可以在从漏极指615的第二相对边缘665偏移第二偏移量1520的第二位置658处连接到漏极指615。
第一偏移量1510和第二偏移量1520可以被构造为将第一和/或第二导电通孔638定位成与漏极指615的相应的相对边缘664、665相邻。在一些实施例中，第一和/或第二导电通孔638可以从漏极指615的相应相对边缘664、665偏移第一和第二偏移量1510、1520，第一和第二偏移量1510、1520与漏极指615的最接近的相对边缘664、665相距漏极指615(例如，在X方向上)的宽度的三分之一以内或者在一些实施例中为四分之一以内。如本文所使用的，漏极指615的宽度是漏极指615的相对边缘664、665之间(例如，在X方向上)的不包括漏极指段615A、615B之间的间隙的距离。在一些实施例中，漏极指615的宽度可以是第一漏极指段615A的宽度和第二漏极指段615B的宽度之和。在一些实施例中，第一和/或第二导电通孔638可以从漏极指615的相应的相对边缘664、665偏移第一和第二偏移量1510、1520，第一和第二偏移量1510、1520与漏极指615的最接近的相对边缘664、665相距漏极指615(例如，在X方向上)的宽度的四分之一以内。将理解的是，第一偏移量1510和第二偏移量1520可以具有彼此不同的值(例如，偏移量中的一个可以大于另一个偏移量)。在一些实施例中，漏极互连件635的内部位置639与漏极指615的位置657和/或658之间的偏移量1512和/或1522可以大于导电通孔638与漏极指615的边缘664、665之间的第一和/或第二偏移量1510、1520。
在一些实施例中，漏极指615可以被划分为其中第一和/或第二导电通孔638可以连接到漏极指615的边缘部分E，边缘部分E之间具有中心部分C。在一些实施例中，第一位置657可以位于漏极指615的第一段615A内，第一位置657在第一段615A的最接近栅极歧管620的一半以内(参见图6A)。在一些实施例中，第二位置658可以位于漏极指615的第二段615B内，该第二位置658在第二段615B的最接近漏极歧管640的一半以内(参见图6A)。
在一些实施例中，第一偏移量1510和/或第二偏移量1520可以基本为零，但是本发明不限于此。换句话说，第一导电通孔638和/或第二导电通孔638可以位于漏极指615的相应的相对边缘664、665处或附近。该实施例在图15C中示出。
尽管图15A和图15C示出了其中漏极指615的每个相对边缘664、665具有从相应边缘偏移的单个导电通孔638的实施例，但是将理解的是，本发明不限于此。在一些实施例中，多个导电通孔638可以位于漏极指615的边缘部分E中(例如，从漏极指615的边缘偏移)。在图15D中示出了其中漏极指段615A、615B中的每一个在相应的漏极指段615A、615B的边缘部分E内具有多个导电通孔638的示例。
在一些实施例中，漏极互连件635与漏极指615之间的唯一连接可以在边缘部分E内(例如，从漏极指615的相对边缘偏移，例如，在第一位置657和第二位置658处，使得中心部分(例如，中心部分C)没有与漏极互连件635的连接。
现在参考图15A，示出了栅极指610可以具有与漏极指615的导电通孔628的不同构造。虽然漏极互连件635可以在漏极指615的相对边缘664、665处或从漏极指615的相对边缘664、665偏移地连接到漏极指615，但是栅极互连件625可以跨越栅极指610的多个位置连接到栅极指610。换句话说，栅极指的构造可以如先前相对于图6B所讨论的构造。
如本文相对于先前实施例所讨论的，并入边缘馈送的栅极和/或漏极的本发明的实施例可以被构造为在源极区之上延伸栅极互连件和/或栅极流道的至少一部分。图16A是示出并入边缘馈送的栅极指610的晶体管器件1300'的平面图，其中栅极流道621在源极区605之上延伸。图16B是根据本发明的一些实施例的沿着线D-D'截取的图16A的截面图。图16C也是根据本发明的附加实施例的沿着线D-D'截取的图16A的截面图。与先前描述的那些类似的图16A-图16C的元件用类似的附图标记表示，并且可以省略其重复描述。
如图16A中所示，在一些实施例中，栅极流道621和/或栅极互连件625的部分可以在晶体管器件1300'的源极区605之上延伸。栅极流道621和/或栅极互连件625的部分可以从栅极指610偏移(例如，在Y方向上)。例如，如图16A和图16B中所示，栅极流道621可以在与栅极指610相邻的源极区605之上延伸。栅极流道621可以在栅极互连件625的内部位置629处连接到栅极互连件625。内部位置629可以在栅极互连件625的第一端部645和第二端部646之间。在一些实施例中，内部位置629可以在栅极指610的中点处。在一些实施例中，内部位置629可以在与栅极指610的中点相距栅极指610的长度的百分之十以内的距离处。在一些实施例中，内部位置629可以与栅极指610的中点相距栅极指610的长度的百分之二十以内的距离处。在一些实施例中，内部位置629可以在栅极指610的相对端部之间的距离的三分之一与三分之二之间的距离处。
栅极流道621可以通过导电部分627'连接到栅极互连件625。在一些实施例中，导电部分627'可以在平行于半导体结构690的表面的方向(例如，Y方向)上在栅极流道621和栅极互连件625之间延伸。
在一些实施例中，栅极指610可以由第一栅极指段610A和第二栅极指段610B构成，第一栅极指段610A和第二栅极指段610B之间具有间隙。在一些实施例中，第一栅极指段610A和第二栅极指段610B可以共线地布置。栅极指610可以具有相对边缘654和656。第一相对边缘654可以位于栅极指610的最接近栅极歧管620的边缘处(参见图6A)。第二相对边缘656可以位于栅极指610的最接近漏极歧管640的边缘处(参见图6A)。栅极互连件625和栅极指610之间的第一导电通孔628可以在从第一相对边缘654偏移的第一位置647处连接到栅极指610，并且栅极互连件625和栅极互连件610之间的第二导电通孔628可以在从栅极指610的第二相对边缘656偏移的第二位置648处连接到栅极指610。尽管图16A示出了导电通孔628从相对边缘654、656偏移的量基本上为零，但是将理解的是，本发明不限于此，并且导电通孔628可以从栅极指610的相对边缘654、656偏移非零距离。因此，栅极互连件625和栅极指610之间的连接可以基本上类似于本文中相对于图14A所讨论的连接。
栅极流道621可以设置在与栅极互连件625相同的水平处，如图16B中所示，但是本文中描述的实施例不限于此。例如，如图16C中所示，栅极流道621可以设置在与栅极互连件625不同的水平处。在这样的实施例中，导电部分627'也可以在垂直于半导体结构690的顶表面的方向(例如，Z方向)上延伸。
尽管图16A-图16C示出了其中栅极互连件625在栅极指610之上延伸的实施例，但是将理解的是，本发明不限于此。在一些实施例中，栅极互连件625的部分可以在半导体衬底的在栅极指610与相邻的源极区之间的部分上延伸。图17A示出了晶体管器件1300”的实施例，其中栅极流道621和栅极互连件625均在半导体结构的与栅极指相邻的区域之上延伸。图17B示出了根据本发明的实施例的沿着线D-D'截取的图17A的截面图。
如图17A中所示，栅极流道621可以部分地在与栅极指610相邻的源极区605之上延伸。栅极流道621可以经由第一导电部分627'连接到栅极互连件625。在一些实施例中，第一导电部分627'可以在平行于半导体结构690的表面的方向(例如，Y方向)上在栅极流道621和栅极互连件625之间延伸。在一些实施例中，第一导电部分627'可以由与栅极流道621相同或类似的材料构成。
栅极互连件625还可以在半导体结构690的与栅极指610相邻的一部分之上延伸。在一些实施例中，栅极互连件625可以在半导体结构690的在栅极指610和源极区105之间的一部分之上延伸。在一些实施例中，栅极互连件625可以在源极区105的一部分之上延伸。
栅极互连件可以部分地通过第二导电部分627”连接到栅极指610。第二导电部分627”可以在栅极互连件625和导电通孔628之间延伸。如图17B中所示，导电通孔628可以如本文中例如相对于图14A所讨论地耦合到栅极指610的边缘部分E。
栅极流道621和栅极互连件625可以设置在不同的水平处。在一些实施例中，栅极流道621的至少一部分可以与栅极互连件625的一部分重叠。在一些实施例中，栅极流道621和栅极互连件625均可以包括金属，但是本发明不限于此。在一些实施例中，栅极流道621的截面可以具有较大尺寸(例如，在Y方向上)，该尺寸大于栅极互连件625的截面。
如本文所描述的实施例可以允许共线地布置的分段的栅极指610以仍然操作为好像它们并联地布置一样，而漏极以内部馈送的方式操作。在一些实施例中，该构造可以允许具有2W宽度的晶体管的每个栅极指以每个栅极指具有W的宽度的平行的一对较短的栅极指的方式操作，但不使指的数量加倍。该构造可以保留较低的栅极电阻的益处，在产生相同的高功率的同时产生较高的增益。
边缘馈送的栅极指和中心馈送的漏极指遵循器件的能量传播方向，并允许电流求和同相。就输出功率密度和效率而言，这将有助于保留较短指的RF性能。在一些实施例中，可以通过使用中心馈送的栅极指和边缘馈送的漏极指来获得类似的益处。
将理解的是，尽管本文可以使用术语第一、第二等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于区分一个元件和另一个元件。例如，在不脱离本发明的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。如本文所使用的，术语“和/或”包括一个或多个相关联的所列项目的任何和所有组合。
本文所使用的术语仅是出于描述特定实施例的目的，并不旨在限制本发明。如本文所使用的，单数形式“一”、“一个”和“该”也意图包括复数形式，除非上下文另外明确指出。将进一步理解的是，当在本文中使用时，术语“包括”、“包括有”、“包含”和/或“包含有”指定了存在指定的特征、整数、步骤、操作、元件和/或组件，但不排除一个或多个其它特征、整数、步骤、操作、元件、组件和/或其组的存在或增加。
除非另有定义，否则本文中使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常所理解的相同含义。将进一步理解的是，除非在此明确地定义，否则本文中使用的术语应被解释为具有与本说明书和相关领域的上下文中的含义一致的含义，并且将不以理想化或过度正式的意义来解释。
将理解的是，当诸如层、区域或衬底的元件被称为在另一个元件“上”或在另一个元件“上”延伸时，它可以直接在另一个元件上或直接在另一个元件上延伸，或者还可以存在中间元件。相反，当一个元件被称为“直接在另一个元件上”或“直接在另一个元件上延伸”时，则不存在中间元件。还将理解的是，当一个元件被称为“连接”或“耦合”到另一个元件时，它可以直接连接或耦合到另一个元件，或者可以存在中间元件。相反，当一个元件被称为“直接连接”或“直接耦合”到另一个元件时，则不存在中间元件。
诸如“在...下方”或“在…上方”或“上部”或“下部”或“水平”或“侧面”或“垂直”之类的相对术语在本文中可以用于描述如图中所示的一个元件、层或区域与另一个元件、层或区域的关系。将理解的是，这些术语除了附图中描绘的取向之外还意图涵盖器件的不同取向。
在此参考截面图描述了本发明的实施例，这些截面图是本发明的理想实施例(和中间结构)的示意图。为了清楚起见，附图中的层和区域的厚度可能被放大。另外，由于例如制造技术和/或公差，可以预期图示形状的变化。因此，本发明的实施例不应被解释为限于在此示出的区域的特定形状，而应包括例如由制造引起的形状偏差。
在附图和说明书中，已经公开了本发明的典型实施例，并且尽管采用了特定术语，但是它们仅在一般性和描述性意义上使用，而不是出于限制的目的，本发明的范围在所附权利要求书中阐明。

Claims (44)

1.一种晶体管器件，包括：
半导体结构；
栅极指，在第一方向上在所述半导体结构上延伸；和
栅极互连件，在所述第一方向上延伸并且被构造为在所述栅极互连件的内部位置处耦合到栅极信号，其中，所述栅极互连件在从所述栅极互连件的所述内部位置偏移的位置处连接到所述栅极指。
2.根据权利要求1所述的晶体管器件，其中，所述栅极指包括在所述栅极指的相对边缘处的边缘部分，其中，中心部分在所述边缘部分之间，以及
其中，所述栅极互连件经由多个导电通孔连接到所述栅极指的所述边缘部分。
3.根据权利要求1或2所述的晶体管器件，其中，所述栅极指没有连接到所述栅极指的所述中心部分的导电通孔。
4.根据权利要求1-3中的任一项所述的晶体管器件，其中，所述边缘部分与所述栅极指的相应的相对边缘相距所述栅极指在所述第一方向上的宽度的三分之一以内。
5.根据权利要求1-4中的任一项所述的晶体管器件，其中，所述栅极互连件在所述栅极指上的与所述栅极指的第一边缘相邻的第一位置处以及在所述栅极指上的与所述栅极指的第二边缘相邻的第二位置处连接到所述栅极指。
6.根据权利要求1-5中的任一项所述的晶体管器件，还包括：
栅极流道，在所述第一方向上在所述半导体结构上延伸，
其中，所述栅极互连件具有第一端部和第二端部，以及
其中，所述栅极互连件在所述栅极互连件的远离所述栅极互连件的所述第一端部和所述第二端部的所述内部位置处连接到所述栅极流道。
7.根据权利要求6所述的晶体管器件，其中，所述栅极指在所述半导体结构上方的第一水平处在所述半导体结构上延伸，所述栅极互连件在所述半导体结构上方的高于所述第一水平的第二水平处在所述半导体结构上延伸，并且所述栅极流道在所述半导体结构上方的等于或高于所述第二水平的第三水平处在所述半导体结构上延伸。
8.根据权利要求1-7中的任一项所述的晶体管器件，其中，所述栅极指包括第一段和第二段，在所述第一段和所述第二段之间具有间隙。
9.根据权利要求1-8中的任一项所述的晶体管器件，还包括：
漏极指，在所述第一方向上在所述半导体结构上延伸；以及
漏极互连件，在所述第一方向上延伸并且被构造为在所述漏极互连件的内部位置处耦合到漏极信号，其中，所述漏极互连件通过多个导电通孔连接到所述漏极指。
10.根据权利要求1-9中的任一项所述的晶体管器件，其中，从所述栅极互连件的内部位置偏移的所述位置从所述栅极互连件的内部位置偏移第一偏移量并且从所述栅极指的边缘偏移第二偏移量，以及
其中，所述第一偏移量大于所述第二偏移量。
11.一种晶体管器件，包括：
半导体结构；
漏极指，在第一方向上在所述半导体结构上延伸；以及
漏极互连件，在所述第一方向上延伸并且被构造为在所述漏极互连件的内部位置处耦合到漏极信号，其中，所述漏极互连件在从所述漏极互连件的所述内部位置偏移的位置处连接到所述漏极指。
12.根据权利要求11所述的晶体管器件，其中，所述漏极指包括在所述漏极指的相对边缘处的边缘部分，其中，中心部分在所述边缘部分之间，以及
其中，所述漏极互连件经由多个导电通孔连接到所述漏极指的所述边缘部分。
13.根据权利要求11或12所述的晶体管器件，其中，所述漏极指没有连接到所述漏极指的所述中心部分的导电通孔。
14.根据权利要求11-13中的任一项所述的晶体管器件，其中，所述边缘部分与所述漏极指的相应的相对边缘相距所述漏极指在所述第一方向上的宽度的三分之一以内。
15.根据权利要求11-14中的任一项所述的晶体管器件，其中，所述漏极互连件在所述漏极指上的与所述漏极指的第一边缘相邻的第一位置处以及在所述漏极指上的与所述漏极指的第二边缘相邻的第二位置处连接到所述漏极指。
16.根据权利要求11-15中的任一项所述的晶体管器件，还包括：
漏极流道，在所述第一方向上在所述半导体结构上延伸，
其中，所述漏极互连件具有第一端部和第二端部，以及
其中，所述漏极互连件在所述漏极互连件的远离所述漏极互连件的所述第一端部和所述第二端部的所述内部位置处连接到所述漏极流道。
17.根据权利要求16所述的晶体管器件，其中，所述漏极指在所述半导体结构上方的第一水平处在所述半导体结构上延伸，所述漏极互连件在所述半导体结构上方的高于所述第一水平的第二水平处在所述半导体结构上延伸，以及所述漏极流道在所述半导体结构上方的等于或高于所述第二水平的第三水平处在所述半导体结构上延伸。
18.根据权利要求11-17中的任一项所述的晶体管器件，还包括：
栅极指，在所述第一方向上在所述半导体结构上延伸；以及
栅极互连件，在所述第一方向上延伸并且被构造为在所述栅极互连件的内部位置处耦合到栅极信号，其中，所述栅极互连件通过多个导电通孔连接到所述栅极指。
19.根据权利要求11-19中的任一项所述的晶体管器件，其中，从所述漏极互连件的内部位置偏移的所述位置从所述漏极互连件的内部位置偏移第一偏移量并且从所述漏极指的边缘偏移第二偏移量，以及
其中，所述第一偏移量大于所述第二偏移量。
20.一种晶体管器件，包括：
半导体结构；和
在所述半导体结构上交替地布置的多个栅极指和多个漏极指，所述多个栅极指和所述多个漏极指各自在第一方向上延伸，
其中，所述多个栅极指中的栅极指和所述多个漏极指中的漏极指包括在其相对边缘处的相应的边缘部分，其中，中心部分在相应的边缘部分之间，
其中，所述栅极指或所述漏极指中的一个具有连接到其相应的边缘部分的多个导电通孔，并且没有连接到所述中心部分的导电通孔，以及
其中，所述栅极指或所述漏极指中的另一个具有连接到其中心部分的至少一个导电通孔。
21.根据权利要求20所述的晶体管器件，其中，相应的边缘部分与所述栅极指或所述漏极指的相对边缘相距所述栅极指或所述漏极指在所述第一方向上的宽度的三分之一以内。
22.根据权利要求20或21所述的晶体管器件，还包括：
在所述半导体结构上的多个栅极互连件，所述多个栅极互连件中的相应栅极互连件耦合到所述多个栅极指中的相应栅极指；以及
多个栅极流道，在所述半导体结构上延伸，
其中，所述多个栅极互连件中的每个栅极互连件具有第一端部和第二端部，以及
其中，所述栅极互连件中的至少一个栅极互连件在所述栅极互连件中的所述至少一个栅极互连件的远离所述栅极互连件中的所述至少一个栅极互连件的第一端部和第二端部的内部位置处连接到所述栅极流道中的一个栅极流道。
23.根据权利要求20-22中的任一项所述的晶体管器件，还包括交替地布置在所述半导体结构上的多个源极区和多个漏极区，
其中，所述多个栅极指中的相应栅极指在相邻的源极区和漏极区之间延伸，以及
其中，所述栅极流道中的所述至少一个栅极流道在所述源极区中的一个源极区上延伸。
24.根据权利要求23所述的晶体管器件，其中，所述栅极流道中的所述至少一个栅极流道在所述第一方向上延伸，以及
其中，所述栅极流道中的所述至少一个栅极流道在与所述第一方向交叉的第二方向上的第一尺寸超过所述栅极互连件中的所述至少一个栅极互连件在所述第二方向上的第二尺寸。
25.一种晶体管器件，包括：
半导体结构；
多个栅极指，在第一方向上在所述半导体结构上延伸；
多个栅极互连件，每个栅极互连件具有在所述第一方向上在所述半导体结构上延伸的第一端部和第二端部，其中，每个栅极互连件通过多个第一导电通孔连接到相应的栅极指；以及
多个栅极流道，在所述第一方向上在所述半导体结构上延伸，
其中，所述栅极互连件中的至少一个栅极互连件在所述至少一个栅极互连件的远离所述至少一个栅极互连件的第一端部和第二端部的内部位置处通过第二导电通孔连接到所述栅极流道中的一个栅极流道。
26.根据权利要求25所述的晶体管器件，其中，所述栅极指中的相应栅极指被构造为用作所述晶体管器件的栅极电极。
27.根据权利要求25或26所述的晶体管器件，其中，所述栅极指在所述半导体结构上方的第一水平处在所述半导体结构上延伸，所述栅极互连件在所述半导体结构上方的高于所述第一水平的第二水平处在所述半导体结构上延伸，以及所述栅极流道在所述半导体结构上方的高于所述第二水平的第三水平处在所述半导体结构上延伸。
28.根据权利要求25-27中的任一项所述的晶体管器件，其中，所述至少一个栅极互连件的内部位置在所述至少一个栅极互连件的第一端部与第二端部之间的距离的三分之一与三分之二之间。
29.根据权利要求25-28中的任一项所述的晶体管器件，其中，所述至少一个栅极互连件的内部位置在所述至少一个栅极互连件的第一端部与第二端部之间的中点处。
30.根据权利要求25-29中的任一项所述的晶体管器件，其中，所述栅极指中的第一栅极指包括第一段和第二段，在所述第一段和所述第二段之间具有间隙。
31.根据权利要求30所述的晶体管器件，其中，所述至少一个栅极互连件的内部位置垂直地与所述间隙重叠。
32.根据权利要求25-31中的任一项所述的晶体管器件，还包括连接到所述栅极流道的在所述半导体结构上的栅极歧管，其中，所述栅极歧管在与所述第一方向交叉的第二方向上在所述半导体结构上延伸。
33.根据权利要求32所述的晶体管器件，其中，所述栅极流道是第一栅极流道，每个第一栅极流道具有第三端部和第四端部，
其中，所述内部位置是第一内部位置，
其中，所述晶体管器件还包括在所述第一方向上在所述半导体结构上延伸的多个第二栅极流道，
其中，至少一个第二栅极流道通过第三导电通孔连接到第一栅极流道，所述第三导电通孔在所述第一栅极流道的远离所述第一栅极流道的所述第三端部和所述第四端部的第二内部位置处连接到所述第一栅极流道，以及
其中，所述栅极歧管通过所述第二栅极流道中的相应第二栅极流道连接到所述第一栅极流道。
34.根据权利要求25-33中的任一项所述的晶体管器件，其中，所述内部位置是第一内部位置，以及
其中，所述晶体管器件还包括：
多个漏极指，在所述第一方向上在所述半导体结构上延伸；
多个漏极互连件，每个漏极互连件具有在所述第一方向上在所述半导体结构上延伸的第三端部和第四端部，其中，每个漏极互连件通过多个第三导电通孔连接到相应的漏极指；
多个漏极流道，在所述第一方向上在所述半导体结构上延伸，
其中，至少一个漏极互连件的远离所述至少一个漏极互连件的所述第三端部和所述第四端部的第二内部位置通过第四导电通孔连接到漏极流道；以及
漏极歧管，在所述半导体结构上并且连接到所述多个漏极流道。
35.一种晶体管器件，包括：
半导体结构；
在所述半导体结构上交替地布置的多个源极区和多个漏极区；
多个栅极指，分别在相邻的源极区和漏极区之间在所述半导体结构上方的第一水平处延伸；
多个栅极互连件，在所述半导体结构上方的高于所述第一水平的第二水平处在所述半导体结构上，其中，每个所述栅极互连件通过多个第一导电通孔连接到相应的栅极指；以及
多个栅极流道，在所述半导体结构上方的高于所述第二水平的第三水平处在所述半导体结构上，其中，所述栅极流道中的至少一个栅极流道通过第二导电通孔连接到所述栅极互连件中的至少一个栅极互连件，所述第二导电通孔在所述栅极互连件中的所述至少一个栅极互连件上的与相邻的源极区重叠的第一内部位置处连接到所述栅极互连件中的所述至少一个栅极互连件。
36.根据权利要求35所述的晶体管器件，其中，所述第一内部位置在所述栅极互连件中的所述至少一个栅极互连件的第一端部与第二端部之间的距离的三分之一与三分之二之间。
37.根据权利要求35或36所述的晶体管器件，还包括在所述半导体结构上并且连接到所述栅极流道的栅极歧管，
其中，所述多个栅极流道是第一栅极流道，每个第一栅极流道具有第三端部和第四端部，
其中，所述晶体管器件还包括在所述半导体结构上延伸的多个第二栅极流道，
其中，第二栅极流道通过第三导电通孔连接到所述第一栅极流道中的至少一个第一栅极流道，所述第三导电通孔在所述第一栅极流道中的所述至少一个第一栅极流道的远离所述第一栅极流道中的所述至少一个第一栅极流道的第三端部和第四端部的第二内部位置处连接到所述第一栅极流道中的所述至少一个第一栅极流道，以及
其中，所述栅极歧管通过所述多个第二栅极流道中的相应第二栅极流道连接到所述多个第一栅极流道。
38.根据权利要求35-37中的任一项所述的晶体管器件，其中，所述栅极流道中的所述至少一个栅极流道的宽度超过所述栅极互连件中的所述至少一个栅极互连件的宽度。
39.根据权利要求35-38中的任一项所述的晶体管器件，其中，所述晶体管器件还包括：
多个漏极指，分别在所述多个漏极区上；
在所述半导体结构上的多个漏极互连件，其中，所述漏极互连件中的每个漏极互连件通过多个第三导电通孔连接到相应的漏极指；
在所述半导体结构上的多个漏极流道，其中，所述漏极流道中的至少一个漏极流道通过第四导电通孔连接到所述漏极互连件中的至少一个漏极互连件，所述第四导电通孔在所述漏极互连件中的所述至少一个漏极互连件上的与相邻的源极区重叠的第二内部位置处连接到所述漏极互连件中的所述至少一个漏极互连件；以及
漏极歧管，在所述半导体结构上并且连接到所述漏极流道。
40.根据权利要求39所述的晶体管器件，其中，所述栅极流道与所述漏极流道中的所述至少一个漏极流道在所述半导体结构上方处于不同的水平处。
41.一种晶体管器件，包括：
半导体结构；
多个栅极指，在所述半导体结构上延伸；
在所述半导体结构上的多个栅极互连件，所述栅极互连件中的每个栅极互连件电耦合到相应的栅极指，其中，每个栅极互连件具有第一端部和第二端部；以及
在所述半导体结构上的多个栅极流道，其中所述栅极流道中的至少一个栅极流道通过导电通孔连接到所述栅极互连件中的至少一个栅极互连件，其中，经由所述导电通孔在所述栅极互连件中的所述至少一个栅极互连件的第一端部处接收的电流与经由所述导电通孔在所述栅极互连件中的所述至少一个栅极互连件的第二端部处接收的电流相比具有小于1度的相位差。
42.根据权利要求41所述的晶体管器件，其中，所述栅极流道和所述栅极互连件在第一方向上延伸，
其中，所述栅极流道中的所述至少一个栅极流道在与所述第一方向交叉的第二方向上的第一尺寸超过所述栅极互连件中的所述至少一个栅极互连件在所述第二方向上的第二尺寸。
43.根据权利要求41或42所述的晶体管器件，其中，所述导电通孔连接到所述栅极互连件中的所述至少一个栅极互连件的内部位置，所述内部位置在所述栅极互连件中的所述至少一个栅极互连件的所述第一端部与所述第二端部之间的距离的三分之一与三分之二之间。
44.根据权利要求41-43中的任一项所述的晶体管器件，其中，所述栅极指中的第一栅极指包括第一段和第二段，在所述第一段和所述第二段之间具有间隙。
CN201980046430.8A 2018-07-11 2019-07-09 改善的漏极和/或栅极互连件以及指状结构 Pending CN112424930A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US16/032,571 US10483352B1 (en) 2018-07-11 2018-07-11 High power transistor with interior-fed gate fingers
US16/032,571 2018-07-11
US16/375,398 2019-04-04
US16/375,398 US10763334B2 (en) 2018-07-11 2019-04-04 Drain and/or gate interconnect and finger structure
PCT/US2019/040960 WO2020014199A1 (en) 2018-07-11 2019-07-09 Improved drain and/or gate interconnect and finger structure

Publications (1)

Publication Number Publication Date
CN112424930A true CN112424930A (zh) 2021-02-26

Family

ID=67470700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980046430.8A Pending CN112424930A (zh) 2018-07-11 2019-07-09 改善的漏极和/或栅极互连件以及指状结构

Country Status (6)

Country Link
US (3) US10763334B2 (zh)
EP (1) EP3821462A1 (zh)
JP (2) JP7132419B2 (zh)
KR (2) KR102531010B1 (zh)
CN (1) CN112424930A (zh)
WO (1) WO2020014199A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2505371B (en) * 2011-05-05 2018-02-28 Arctic Sand Technologies Inc DC-DC converter with modular stages
US10763334B2 (en) 2018-07-11 2020-09-01 Cree, Inc. Drain and/or gate interconnect and finger structure
US10600746B2 (en) 2018-07-19 2020-03-24 Cree, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
US10770415B2 (en) 2018-12-04 2020-09-08 Cree, Inc. Packaged transistor devices with input-output isolation and methods of forming packaged transistor devices with input-output isolation
US11417746B2 (en) 2019-04-24 2022-08-16 Wolfspeed, Inc. High power transistor with interior-fed fingers
US10720913B1 (en) * 2019-05-28 2020-07-21 Infineon Technologies Austria Ag Integrated failsafe pulldown circuit for GaN switch
CN112447834A (zh) * 2019-08-30 2021-03-05 广东致能科技有限公司 半导体器件及其制造方法
US10958268B1 (en) 2019-09-04 2021-03-23 Infineon Technologies Austria Ag Transformer-based driver for power switches
US10979032B1 (en) 2020-01-08 2021-04-13 Infineon Technologies Austria Ag Time-programmable failsafe pulldown circuit for GaN switch
EP4016611A1 (en) * 2020-12-21 2022-06-22 Nxp B.V. Metal oxide semicondutor device and method of construction therefor

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169302B1 (en) * 1999-07-27 2001-01-02 Advanced Micro Devices, Inc. Determination of parasitic capacitance between the gate and drain/source local interconnect of a field effect transistor
CN101064348A (zh) * 2006-04-28 2007-10-31 株式会社半导体能源研究所 半导体器件及半导体器件的制造方法
US20110102077A1 (en) * 2009-10-30 2011-05-05 Freescale Semiconductor, Inc. Semiconductor device with feedback control
JP2013247618A (ja) * 2012-05-29 2013-12-09 Asahi Kasei Electronics Co Ltd 電流制御回路およびこれを用いたｐｌｌ回路
CN103730346A (zh) * 2013-12-24 2014-04-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
US20150145025A1 (en) * 2013-11-22 2015-05-28 Renesas Electronics Corporation Semiconductor device
CN106941121A (zh) * 2017-05-16 2017-07-11 厦门天马微电子有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
WO2017160707A1 (en) * 2016-03-17 2017-09-21 Cree, Inc. Transistor with bypassed gate structure

Family Cites Families (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS555915B2 (zh) 1975-01-14 1980-02-12
US4498093A (en) 1981-09-14 1985-02-05 At&T Bell Laboratories High-power III-V semiconductor device
US4721986A (en) 1984-02-21 1988-01-26 International Rectifier Corporation Bidirectional output semiconductor field effect transistor and method for its maufacture
US5025296A (en) 1988-02-29 1991-06-18 Motorola, Inc. Center tapped FET
ATE166183T1 (de) 1991-09-30 1998-05-15 Luminis Pty Ltd Gallium-arsenid-mesfet-bildaufnehmer
JPH0643970A (ja) 1992-07-24 1994-02-18 Matsushita Electric Ind Co Ltd 情報記憶媒体とこの情報記憶媒体に使用される情報記憶媒体用機能ブロックとこの情報記憶媒体を使用した情報記憶装置
US5430247A (en) 1993-08-31 1995-07-04 Motorola, Inc. Twisted-pair planar conductor line off-set structure
US5592006A (en) 1994-05-13 1997-01-07 International Rectifier Corporation Gate resistor for IGBT
US5744843A (en) * 1996-08-28 1998-04-28 Texas Instruments Incorporated CMOS power device and method of construction and layout
US6023086A (en) 1997-09-02 2000-02-08 Motorola, Inc. Semiconductor transistor with stabilizing gate electrode
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP2001094094A (ja) 1999-09-21 2001-04-06 Hitachi Ltd 半導体装置およびその製造方法
US6274896B1 (en) 2000-01-14 2001-08-14 Lexmark International, Inc. Drive transistor with fold gate
SE520109C2 (sv) 2000-05-17 2003-05-27 Ericsson Telefon Ab L M Effekttransistorer för radiofrekvenser
JP4322414B2 (ja) 2000-09-19 2009-09-02 株式会社ルネサステクノロジ 半導体装置
JP3542116B2 (ja) 2000-09-29 2004-07-14 ユーディナデバイス株式会社 高周波回路
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
JP3712111B2 (ja) 2001-03-30 2005-11-02 ユーディナデバイス株式会社 電力増幅用半導体装置
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
JP2003007727A (ja) 2001-06-22 2003-01-10 Sanyo Electric Co Ltd 化合物半導体装置
JP2003115732A (ja) 2001-10-03 2003-04-18 Hitachi Ltd 半導体装置
JP2003168736A (ja) 2001-11-30 2003-06-13 Hitachi Ltd 半導体素子及び高周波電力増幅装置並びに無線通信機
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
JP2005183770A (ja) 2003-12-22 2005-07-07 Mitsubishi Electric Corp 高周波用半導体装置
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7135747B2 (en) 2004-02-25 2006-11-14 Cree, Inc. Semiconductor devices having thermal spacers
GB0416174D0 (en) 2004-07-20 2004-08-18 Koninkl Philips Electronics Nv Insulated gate field effect transistors
US7238560B2 (en) 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
US7288803B2 (en) 2004-10-01 2007-10-30 International Rectifier Corporation III-nitride power semiconductor device with a current sense electrode
JP2006156902A (ja) 2004-12-01 2006-06-15 Mitsubishi Electric Corp 高周波用半導体装置
JP5011549B2 (ja) 2004-12-28 2012-08-29 株式会社村田製作所 半導体装置
JP2007173731A (ja) 2005-12-26 2007-07-05 Mitsumi Electric Co Ltd 半導体装置
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US7492235B2 (en) 2006-10-25 2009-02-17 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Transmission line transistor attenuator
JP5300238B2 (ja) 2006-12-19 2013-09-25 パナソニック株式会社 窒化物半導体装置
US20080157222A1 (en) 2006-12-27 2008-07-03 Mediatek Inc. Rf integrated circuit device
US9741673B2 (en) 2007-06-22 2017-08-22 Cree, Inc. RF transistor packages with high frequency stabilization features and methods of forming RF transistor packages with high frequency stabilization features
US8076994B2 (en) 2007-06-22 2011-12-13 Cree, Inc. RF power transistor packages with internal harmonic frequency reduction and methods of forming RF power transistor packages with internal harmonic frequency reduction
JP2009016686A (ja) 2007-07-06 2009-01-22 Toshiba Corp 高周波用トランジスタ
US8026596B2 (en) 2007-08-15 2011-09-27 International Rectifier Corporation Thermal designs of packaged gallium nitride material devices and methods of packaging
JP5106041B2 (ja) 2007-10-26 2012-12-26 株式会社東芝 半導体装置
US8178908B2 (en) 2008-05-07 2012-05-15 International Business Machines Corporation Electrical contact structure having multiple metal interconnect levels staggering one another
JP2010147254A (ja) 2008-12-18 2010-07-01 Renesas Electronics Corp 半導体装置
WO2010113779A1 (ja) 2009-03-30 2010-10-07 日本電気株式会社 半導体装置
JP5238633B2 (ja) 2009-07-27 2013-07-17 株式会社東芝 半導体装置
JP5573941B2 (ja) 2010-03-19 2014-08-20 富士通株式会社 化合物半導体装置及びその製造方法
JP5457292B2 (ja) 2010-07-12 2014-04-02 パナソニック株式会社 窒化物半導体装置
JP5185341B2 (ja) 2010-08-19 2013-04-17 株式会社東芝 半導体装置及びその製造方法
JP2012084743A (ja) 2010-10-13 2012-04-26 Fujitsu Semiconductor Ltd 半導体装置及び電源装置
JP2012182438A (ja) 2011-02-08 2012-09-20 Toshiba Corp 半導体装置
JP5733616B2 (ja) 2011-04-21 2015-06-10 住友電工デバイス・イノベーション株式会社 半導体装置
WO2012176399A1 (ja) 2011-06-24 2012-12-27 パナソニック株式会社 窒化物半導体装置
JP2013183061A (ja) 2012-03-02 2013-09-12 Toshiba Corp 半導体装置
US20130313653A1 (en) 2012-05-25 2013-11-28 Infineon Technologies Austria Ag MOS Transistor with Multi-finger Gate Electrode
JP5983117B2 (ja) 2012-07-11 2016-08-31 三菱電機株式会社 半導体装置
JP2014078568A (ja) 2012-10-09 2014-05-01 Sumitomo Electric Ind Ltd 半導体装置
WO2014097524A1 (ja) 2012-12-21 2014-06-26 パナソニック株式会社 半導体装置
JP5940481B2 (ja) 2013-03-22 2016-06-29 株式会社東芝 半導体装置
US9788466B2 (en) 2013-04-16 2017-10-10 Skyworks Solutions, Inc. Apparatus and methods related to ground paths implemented with surface mount devices
TWI577022B (zh) 2014-02-27 2017-04-01 台達電子工業股份有限公司 半導體裝置與應用其之半導體裝置封裝體
US10833185B2 (en) 2013-09-10 2020-11-10 Delta Electronics, Inc. Heterojunction semiconductor device having source and drain pads with improved current crowding
US10236236B2 (en) 2013-09-10 2019-03-19 Delta Electronics, Inc. Heterojunction semiconductor device for reducing parasitic capacitance
US9741653B2 (en) 2013-09-18 2017-08-22 Skyworks Solutions, Inc. Devices and methods related to radio-frequency switches having reduced-resistance metal layout
JP6211867B2 (ja) 2013-09-24 2017-10-11 ルネサスエレクトロニクス株式会社 半導体装置
JP6199147B2 (ja) 2013-10-02 2017-09-20 トランスフォーム・ジャパン株式会社 電界効果型化合物半導体装置及びその製造方法
JP5505915B1 (ja) 2013-10-30 2014-05-28 太陽誘電株式会社 通信モジュール
US9450547B2 (en) 2013-12-12 2016-09-20 Freescale Semiconductor, Inc. Semiconductor package having an isolation wall to reduce electromagnetic coupling
US9673164B2 (en) 2014-04-25 2017-06-06 Nxp Usa, Inc. Semiconductor package and system with an isolation structure to reduce electromagnetic coupling
US9641163B2 (en) 2014-05-28 2017-05-02 Cree, Inc. Bandwidth limiting methods for GaN power transistors
JP6600491B2 (ja) 2014-07-31 2019-10-30 エイブリック株式会社 Ｅｓｄ素子を有する半導体装置
US9564861B2 (en) 2014-10-31 2017-02-07 Nxp Usa, Inc. Broadband radio frequency power amplifiers, and methods of manufacture thereof
JP2016100471A (ja) 2014-11-21 2016-05-30 住友電気工業株式会社 半導体装置及び半導体装置の製造方法
JP6837432B2 (ja) 2015-05-11 2021-03-03 株式会社村田製作所 高周波モジュール
US9986639B2 (en) 2015-06-29 2018-05-29 Analog Devices Global Vertical magnetic barrier for integrated electronic module and related methods
US9607953B1 (en) 2016-02-24 2017-03-28 Nxp Usa, Inc. Semiconductor package with isolation wall
US9653410B1 (en) 2016-03-15 2017-05-16 Nxp Usa, Inc. Transistor with shield structure, packaged device, and method of manufacture
US10128365B2 (en) 2016-03-17 2018-11-13 Cree, Inc. Bypassed gate transistors having improved stability
JP6724546B2 (ja) 2016-05-24 2020-07-15 Tdk株式会社 電子部品パッケージ
US10249725B2 (en) 2016-08-15 2019-04-02 Delta Electronics, Inc. Transistor with a gate metal layer having varying width
WO2018078686A1 (ja) 2016-10-24 2018-05-03 三菱電機株式会社 高周波増幅器
US9979361B1 (en) 2016-12-27 2018-05-22 Nxp Usa, Inc. Input circuits for RF amplifier devices, and methods of manufacture thereof
US10103258B2 (en) 2016-12-29 2018-10-16 Texas Instruments Incorporated Laterally diffused metal oxide semiconductor with gate poly contact within source window
US10515924B2 (en) 2017-03-10 2019-12-24 Skyworks Solutions, Inc. Radio frequency modules
US9917104B1 (en) 2017-06-19 2018-03-13 Tower Semiconductor Ltd. Hybrid MOS-PCM CMOS SOI switch
US10270402B1 (en) 2017-11-30 2019-04-23 Nxp Usa, Inc. Broadband input matching and video bandwidth circuits for power amplifiers
US10483352B1 (en) * 2018-07-11 2019-11-19 Cree, Inc. High power transistor with interior-fed gate fingers
US10763334B2 (en) * 2018-07-11 2020-09-01 Cree, Inc. Drain and/or gate interconnect and finger structure
US10600746B2 (en) 2018-07-19 2020-03-24 Cree, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
US10506704B1 (en) 2018-08-21 2019-12-10 Nxp Usa, Inc. Electromagnetically-shielded microelectronic assemblies and methods for the fabrication thereof
US10593619B1 (en) 2018-08-28 2020-03-17 Nsp Usa, Inc. Transistor shield structure, packaged device, and method of manufacture
US10886399B2 (en) 2018-09-07 2021-01-05 Nxp Usa, Inc. High voltage semiconductor device and method of fabrication
US11417746B2 (en) 2019-04-24 2022-08-16 Wolfspeed, Inc. High power transistor with interior-fed fingers

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169302B1 (en) * 1999-07-27 2001-01-02 Advanced Micro Devices, Inc. Determination of parasitic capacitance between the gate and drain/source local interconnect of a field effect transistor
CN101064348A (zh) * 2006-04-28 2007-10-31 株式会社半导体能源研究所 半导体器件及半导体器件的制造方法
US20110102077A1 (en) * 2009-10-30 2011-05-05 Freescale Semiconductor, Inc. Semiconductor device with feedback control
JP2013247618A (ja) * 2012-05-29 2013-12-09 Asahi Kasei Electronics Co Ltd 電流制御回路およびこれを用いたｐｌｌ回路
US20150145025A1 (en) * 2013-11-22 2015-05-28 Renesas Electronics Corporation Semiconductor device
CN103730346A (zh) * 2013-12-24 2014-04-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
WO2017160707A1 (en) * 2016-03-17 2017-09-21 Cree, Inc. Transistor with bypassed gate structure
CN106941121A (zh) * 2017-05-16 2017-07-11 厦门天马微电子有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置

Also Published As

Publication number Publication date
JP2021530868A (ja) 2021-11-11
US11757013B2 (en) 2023-09-12
JP2022169706A (ja) 2022-11-09
US20200020779A1 (en) 2020-01-16
WO2020014199A1 (en) 2020-01-16
KR102457015B1 (ko) 2022-10-21
EP3821462A1 (en) 2021-05-19
US10763334B2 (en) 2020-09-01
KR102531010B1 (ko) 2023-05-11
KR20220147694A (ko) 2022-11-03
KR20210020143A (ko) 2021-02-23
US11424333B2 (en) 2022-08-23
JP7132419B2 (ja) 2022-09-06
JP7443437B2 (ja) 2024-03-05
US20200381527A1 (en) 2020-12-03
US20220302272A1 (en) 2022-09-22

Similar Documents

Publication Publication Date Title
US10748996B2 (en) High power transistor with interior-fed gate fingers
CN113892187B (zh) 带内部馈送指的高功率晶体管
JP7443437B2 (ja) 改善されたドレイン相互接続部及び／又はゲート相互接続部、並びにフィンガ構造
US10600746B2 (en) Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
KR20240017989A (ko) 트랜지스터 레벨 입력 및 출력 고조파 종단들
CN116403982A (zh) 具有旁路栅极晶体管的高功率mmic器件
US9472497B2 (en) Semiconductor device
US8963658B2 (en) Micropstrip transmission line/coplanar waveguide (CPW) transistor structure
CN112913013B (zh) 晶体管电平输入和输出谐波终止

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: North Carolina USA

Applicant after: Wofu Semiconductor Co.,Ltd.

Address before: North Carolina USA

Applicant before: CREE, Inc.

CB02 Change of applicant information