CN112424915A - 半导体器件的制造方法、衬底处理装置及程序 - Google Patents

半导体器件的制造方法、衬底处理装置及程序 Download PDF

Info

Publication number
CN112424915A
CN112424915A CN201880095678.9A CN201880095678A CN112424915A CN 112424915 A CN112424915 A CN 112424915A CN 201880095678 A CN201880095678 A CN 201880095678A CN 112424915 A CN112424915 A CN 112424915A
Authority
CN
China
Prior art keywords
region
gas
layer
substrate
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880095678.9A
Other languages
English (en)
Other versions
CN112424915B (zh
Inventor
出贝求
中谷公彦
芦原洋司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Publication of CN112424915A publication Critical patent/CN112424915A/zh
Application granted granted Critical
Publication of CN112424915B publication Critical patent/CN112424915B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

提供能够选择性地在衬底上形成膜的技术。具有下述工序：在将在表面具有第1区域和与所述第1区域不同的第2区域的衬底的温度根据所述第1区域的组成进行调节的同时，向所述衬底供给具有有机配体的吸附控制剂，使所述第1区域有机封端的工序；和向所述衬底供给堆积气体，使膜选择生长于所述第2区域的工序。

Description

半导体器件的制造方法、衬底处理装置及程序
技术领域
本发明涉及半导体器件的制造方法、衬底处理装置及程序。
背景技术
与大规模集成电路(Large Scale Integrated Circuit以下记为LSI)的微细化相伴，图案化技术的微细化也在发展。作为图案化技术，例如使用硬掩模等，但由于图案化技术的微细化，很难应用对抗蚀剂进行曝光来划分出蚀刻区域和非蚀刻区域的方法。因此，在硅(Si)晶片等衬底上选择性地生长并形成硅(Si)、硅锗(SiGe)等外延膜(例如，参见专利文献1、专利文献2)。
现有技术文献
专利文献
专利文献1：日本特开2003-100746号公报
专利文献2：日本特开2015-122481号公报
发明内容
发明要解决的课题
本发明的目的在于，提供能够选择性地在衬底上形成膜的技术。
用于解决课题的手段
根据本发明的一方案，提供具有下述工序的技术：
在将在表面具有第1区域和与所述第1区域不同的第2区域的衬底的温度根据所述第1区域的组成进行调节的同时，向所述衬底供给具有有机配体的吸附控制剂，使所述第1区域有机封端的工序；和
向所述衬底供给堆积气体，使膜选择生长于所述第2区域的工序。
发明效果
根据本发明，能够选择性地在衬底上形成膜。
附图说明
图1是示出本发明一实施方式的衬底处理装置的处理炉的概略的纵剖视图。
图2是图1中示出的处理炉的A-A线概略横剖视图。
图3是本发明一实施方式中的衬底处理装置的控制器的概略构成图，是将控制器的控制系统以框图示出的图。
图4是示出本发明一实施方式中的气体供给的时机的图。
图5的(A)是示出使用HMDSN气体进行暴露前的形成有Si层、SiN层及SiO2层的晶片表面的情形的模型图；(B)是示出刚刚用HMDSN气体使晶片表面暴露后的状态的模型图；(C)是示出使用HMDSN气体暴露后的晶片表面的情形的模型图。
图6的(A)是示出刚刚供给TiCl4气体后的晶片表面的状态的模型图；(B)是示出使用TiCl4气体暴露后的晶片表面的状态的模型图；(C)是示出刚刚供给NH3气体后的晶片表面的状态的模型图。
图7的(A)是示出使用NH3气体暴露后的晶片表面的状态的模型图；(B)是示出进行本发明一实施方式的衬底处理工序后的晶片表面的图。
图8的(A)是示出刚刚用HMDSN气体使晶片表面暴露后的状态的模型图；(B)是示出将晶片表面使用HMDSN气体暴露后的晶片表面的情形的模型图；(C)是示出将晶片表面使用HMDSN气体暴露的(B)之后的晶片表面的情形的模型图。
图9的(A)是示出于处理温度200℃分别在Si层、SiN层及SiO2层上形成的TiN膜的成膜循环数与膜厚的关系的图；(B)是示出于处理温度200℃在Si层、SiN层及SiO2层上形成的TiN膜的100循环后的晶片表面的状态的模型图。
图10的(A)是示出于处理温度350℃分别在Si层、SiN层及SiO2层上形成的TiN膜的成膜循环数与膜厚的关系的图；(B)是示出于处理温度350℃在Si层、SiN层及SiO2层上形成的TiN膜的100循环后的晶片表面的状态的模型图。
具体实施方式
接下来，说明本发明的优选实施方式。
图1是用于实施半导体器件的制造方法的衬底处理装置(以下，简称为衬底处理装置10)的纵剖视图。
以下，参照图1～4进行说明。衬底处理装置10构成为在半导体器件的制造工序中使用的装置的一例。需要说明的是，在以下的说明中，使用在作为基底膜而在表面形成有硅(Si)层、氮化硅(SiN)层及氧化硅(SiO2)层的晶片200上形成氮化钛(TiN)膜作为薄膜的情况进行说明。
(1)衬底处理装置的构成
衬底处理装置10具备设有作为加热单元(加热机构、加热系统)的加热器207的处理炉202。加热器207为圆筒形状，通过支承在作为保持板的加热器基座(未图示)上而被垂直安装。
在加热器207的内侧与加热器207呈同心圆状地配设有构成反应容器(处理容器)的外管203。外管203由例如石英(SiO2)、碳化硅(SiC)等耐热性材料形成，并形成为上端闭塞且下端开口的圆筒形状。在外管203的下方与外管203呈同心圆状地配设有歧管(入口凸缘)209。歧管209由例如不锈钢(SUS)等金属形成，并形成为上端及下端开口的圆筒形状。在歧管209的上端部与外管203之间设有作为密封构件的O型圈220a。歧管209支承在加热器基座上，从而外管203成为被垂直组装的状态。
在外管203的内侧配设有构成反应容器的内管204。内管204由例如石英(SiO2)、碳化硅(SiC)等耐热性材料形成，并形成为上端闭塞且下端开口的圆筒形状。主要由外管203、内管204、歧管209构成处理容器(反应容器)。在处理容器的筒中空部(内管204的内侧)形成有处理室201。
处理室201构成为能够将作为衬底的晶片200利用后述的晶舟217以水平姿态且以在铅直方向上排列多层的状态收容。
在处理室201内，喷嘴410、420、430以贯通歧管209的侧壁及内管204的方式设置。在喷嘴410、420、430上，分别连接有气体供给管310、320、330。但本实施方式的处理炉202不限定于上述方式。
在气体供给管310、320、330上，从上游侧起依次分别设有作为流量控制器(流量控制部)的质量流量控制器(MFC)312、322、332。另外，在气体供给管310、320、330上分别设有作为开闭阀的阀314、324、334。在气体供给管310、320、330的阀314、324、334的下游侧，分别连接有供给非活性气体的气体供给管510、520、530。在气体供给管510、520、530上，分别从上游侧起依次设有作为流量控制器(流量控制部)的MFC512、522、532及作为开闭阀的阀514、524、534。
在气体供给管310、320、330的前端部分别结合连接有喷嘴410、420、430。喷嘴410、420、430构成为L字型的喷嘴，其水平部以贯通歧管209的侧壁及内管204的方式设置。喷嘴410、420、430的垂直部设置在朝向内管204的径向外侧突出且以沿铅直方向延伸的方式形成的通道形状(槽形状)的预备室201a的内部，并在预备室201a内沿着内管204的内壁而朝向上方(晶片200的排列方向上方)设置。
喷嘴410、420、430以从处理室201的下部区域延伸到处理室201的上部区域的方式设置，在与晶片200相对的位置分别设有多个气体供给孔410a、420a、430a。由此，分别从喷嘴410、420、430的气体供给孔410a、420a、430a向晶片200供给处理气体。该气体供给孔410a、420a、430a在内管204的从下部到上部的范围内设有多个，分别具有相同的开口面积，进一步以相同的开口间距设置。但气体供给孔410a、420a、430a不限定于上述方式。例如，也可以从内管204的下部朝向上部而使开口面积逐渐增大。由此，能够使从气体供给孔410a、420a、430a供给的气体的流量更加均匀化。
喷嘴410、420、430的气体供给孔410a、420a、430a在后述的晶舟217的从下部到上部的高度位置设置多个。因此，从喷嘴410、420、430的气体供给孔410a、420a、430a向处理室201内供给的处理气体被供给至晶舟217的从下部到上部所收容的晶片200的全域范围。喷嘴410、420、430以从处理室201的下部区域延伸至上部区域的方式设置即可，但优选以延伸至晶舟217的顶板附近的方式设置。
作为前处理气体，从气体供给管310经由MFC312、阀314、喷嘴410向处理室201内供给具有有机配体的处理气体。作为具有有机配体的处理气体，能够使用含有二烷基胺等烷基且在配体具有烷基胺的(具有烷基配体的)处理气体，作为其一例，能够使用含有甲基的六甲基二硅氮烷(HMDSN)气体。具有有机配体的处理气体作为对此后供给的堆积气体的成膜进行控制的吸附控制剂(吸附阻碍剂)使用。
作为处理气体，从气体供给管320经由MFC322、阀324、喷嘴420向处理室201内供给作为堆积气体的原料气体。作为原料气体，可使用作为不吸附于烷基配体的原料分子且具有作为例如卤素等电负性的配体的包含氯(Cl)的含Cl气体等，作为其一例，能够使用四氯化钛(TiCl4)气体。
作为处理气体，从经由MFC332、阀334、喷嘴430向处理室201内供给与作为堆积气体的原料气体反应的反应气体。作为反应气体，例如能够使用含有氮(N)的含N气体，作为其一例能够使用氨(NH3)气体。
作为非活性气体，从气体供给管510、520、530分别经由MFC512、522、532、阀514、524、534、喷嘴410、420、430向处理室201内供给例如氮(N2)气体。以下，作为非活性气体对使用N2气体的例子进行说明，但作为非活性气体，除了N2气体以外，例如也可以使用氩(Ar)气体、氦(He)气体、氖(Ne)气体、氙(Xe)气体等稀有气体。
主要由气体供给管310、320、330、MFC312、322、332、阀314、324、334、喷嘴410、420、430构成处理气体供给系统，但也可以仅将喷嘴410、420、430视为处理气体供给系统。处理气体供给系统也可以简称为气体供给系统。在从气体供给管310使吸附控制剂流入的情况下，主要由气体供给管310、MFC312、阀314构成供给具有有机配体的吸附控制剂的第1气体供给系统，但也可以考虑将喷嘴410包含在第1气体供给系统中。另外，由气体供给管320、330、MFC322、332、阀324、334、喷嘴420、430构成供给堆积气体的第2气体供给系统，但也可以仅将喷嘴420、430视为第2气体供给系统。另外，在从气体供给管320使原料气体流入的情况下，主要由气体供给管320、MFC322、阀324构成原料气体供给系统，但也可以考虑将喷嘴420包含在原料气体供给系统中。另外，在从气体供给管330使反应气体流入的情况下，主要由气体供给管330、MFC332、阀334构成反应气体供给系统，但也可以考虑将喷嘴430包含在反应气体供给系统中。在从气体供给管330作为反应气体供给含氮气体的情况下，也可以将反应气体供给系统称为含氮气体供给系统。另外，主要由气体供给管510、520、530、MFC512、522、532、阀514、524、534构成非活性气体供给系统。
就本实施方式中的气体供给的方法而言，经由在由内管204的内壁和多张晶片200的端部定义的圆环状的纵长的空间内的预备室201a内配置的喷嘴410、420、430输送气体。并且，从与喷嘴410、420、430的在与晶片相对的位置设置的多个气体供给孔410a、420a、430a向内管204内喷出气体。更详细来说，利用喷嘴410的气体供给孔410a、喷嘴420的气体供给孔420a及喷嘴430的气体供给孔430a朝向与晶片200的表面平行的方向喷出原料气体等。
排气孔(排气口)204a为在内管204的侧壁且在与喷嘴410、420、430相对的位置形成的贯通孔，例如为沿铅直方向细长地开设的狭缝状的贯通孔。从喷嘴410、420、430的气体供给孔410a、420a、430a向处理室201内供给并在晶片200的表面上流动的气体经由排气孔204a流入由在内管204与外管203之间形成的间隙形成的排气通路206内。另外，流入排气通路206内的气体流入排气管231内并排出到处理炉202外。
排气孔204a设置在与多个晶片200相对的位置，从气体供给孔410a、420a、430a供给至处理室201内的晶片200附近的气体在朝向水平方向流动后，经由排气孔204a流入排气通路206内。排气孔204a不限于构成为狭缝状的贯通孔的情况，也可以由多个孔构成。
在歧管209上，设有对处理室201内的气氛进行排气的排气管231。在排气管231上，从上游侧起依次连接有对处理室201内的压力进行检测的作为压力检测器(压力检测部)的压力传感器245、APC(Auto Pressure Controller：自动压力控制器)阀243、作为真空排气装置的真空泵246。APC阀243通过在使真空泵246工作的状态下使阀开闭，从而能够进行处理室201内的真空排气及真空排气停止，此外，通过在使真空泵246工作的状态下对阀开度进行调节，从而能够对处理室201内的压力进行调节。主要由排气孔204a、排气通路206、排气管231、APC阀243及压力传感器245构成排气系统。也可以考虑将真空泵246包含在排气系统中。
在歧管209的下方设有能够将歧管209的下端开口气密地封堵的作为炉口盖体的密封盖219。密封盖219以从铅直方向下侧与歧管209的下端抵接的方式构成。密封盖219由例如SUS等金属形成，并形成为圆盘状。在密封盖219的上表面设有与歧管209的下端抵接的作为密封构件的O型圈220b。在密封盖219中的与处理室201相反的一侧设有使收容晶片200的晶舟217旋转的旋转机构267。旋转机构267的旋转轴255贯通密封盖219并与晶舟217连接。旋转机构267构成为通过使晶舟217旋转而使晶片200旋转。密封盖219构成为通过在外管203的外部垂直设置的作为升降机构的晶舟升降机115而在铅直方向上升降。晶舟升降机115构成为能够通过使密封盖219升降而将晶舟217向处理室201内外搬入及搬出。晶舟升降机115构成为将晶舟217及晶舟217中收容的晶片200向处理室201内外搬送的搬送装置(搬送机构)。
作为衬底支承件的晶舟217以将多张例如25～200张晶片200呈水平姿态且中心相互对齐的状态在铅直方向上空开间隔排列的方式构成。晶舟217由例如石英、SiC等耐热性材料形成。由例如石英、SiC等耐热性材料形成的隔热板218以水平姿态且分多层(未图示)地支承在晶舟217的下部。通过该构成，来自加热器207的热量不易向密封盖219侧传递。但本实施方式不限定于上述方式。例如，也可以不在晶舟217的下部设置隔热板218，而设置由石英、SiC等耐热性材料形成的构成为筒状构件的隔热筒。
如图2所示，在内管204内设有作为温度检测器的温度传感器263，构成为基于利用温度传感器263检测到的温度信息来调节向加热器207的通电量，从而使得处理室201内的温度成为希望的温度分布。温度传感器263与喷嘴410、420及430同样地构成为L字型，并沿内管204的内壁设置。
如图3所示，作为控制部(控制单元)的控制器121采用具备CPU(CentralProcessing Unit)121a、RAM(Random Access Memory)121b、存储装置121c、I/O端口121d的计算机的形式构成。RAM121b、存储装置121c、I/O端口121d构成为能够经由内部总线与CPU121a进行数据交换。在控制器121上，连接有采用例如触摸面板等形式构成的输入输出装置122。
存储装置121c由例如闪存、HDD(Hard Disk Drive：硬盘驱动器)等构成。在存储装置121c内，以能够读取的方式保存有对衬底处理装置的动作进行控制的控制程序、记载有后述的半导体器件的制造方法的步骤、条件等的工艺制程等。工艺制程是以使控制器121执行后述的半导体器件的制造方法中的各工序(各步骤)并能够获得规定的结果的方式组合而成的，作为程序发挥功能。以下也将该工艺制程、控制程序等统称为程序。在本说明书中使用程序这一词语的情况下，存在仅包含工艺制程的情况、仅包含控制程序的情况、或包含工艺制程及控制程序的组合的情况。RAM121b构成为暂时保持由CPU121a读取的程序、数据等的存储器区域(工作区)。
I/O端口121d与上述MFC312、322、332、512、522、532、阀314、324、334、514、524、534、压力传感器245、APC阀243、真空泵246、加热器207、温度传感器263、旋转机构267、晶舟升降机115等连接。
CPU121a构成为从存储装置121c读取控制程序并执行，对应于从输入输出装置122的操作命令的输入等从存储装置121c读取制程等。CPU121a构成为，按照所读取的制程的内容，控制MFC312、322、332、512、522、532进行的各种气体的流量调节动作、阀314、324、334、514、524、534的开闭动作、APC阀243的开闭动作及APC阀243进行的基于压力传感器245的压力调节动作、基于温度传感器263的加热器207的温度调节动作、真空泵246的起动及停止、旋转机构267进行的晶舟217的旋转及旋转速度调节动作、晶舟升降机115进行的晶舟217的升降动作、晶片200向晶舟217的收容动作等。
控制器121能够通过将保存在外部存储装置(例如磁带、软盘、硬盘等磁盘、CD、DVD等光盘、MO等光磁盘、USB存储器、存储卡等半导体存储器)123中的上述程序安装到计算机中来构成。存储装置121c、外部存储装置123构成为计算机能够读取的记录介质。以下，也将以上构件统称为记录介质。在本说明书中，记录介质存在仅包含存储装置121c的情况、仅包含外部存储装置123的情况或包含以上二者的情况。向计算机的程序提供也可以不使用外部存储装置123，而使用互联网、专用线路等通信机构进行。
(2)衬底处理工序
作为半导体器件(device)的制造工序的一个工序，使用图4，对于在作为基底膜而在表面上具有多个区域、例如作为第1区域的Si层和SiO2层及作为第2区域的SiN层的晶片200上的SiN层上，使TiN膜选择生长的例子进行说明。该工序使用上述的衬底处理装置10的处理炉202执行。在以下的说明中，构成衬底处理装置10的各部分的动作由控制器121控制。
本实施方式的衬底处理工序(半导体器件的制造工序)具有下述工序：
在将在表面具有Si层、SiN层及SiO2层的晶片200的温度根据Si层及SiO2层的组成进行调节的同时，向晶片200供给具有有机配体的作为吸附控制剂的HMDSN气体，使Si层及SiO2层上有机封端的工序；和
作为堆积气体，向晶片200供给作为原料气体的TiCl4气体和作为反应气体的NH3气体，在SiN层上使TiN膜选择生长的工序。
需要说明的是，使Si层及SiO2层上有机封端的工序也可以分别执行多次。需要说明的是，将该使Si层及SiO2层上有机封端的工序称为前处理。并且，将在SiN层上使TiN膜选择生长的工序称为成膜处理。
在本说明书中使用“晶片”这一词语的情况下，存在表示“晶片本身”的情况、表示“晶片与在其表面形成的规定的层、膜等的层叠体”的情况。在本说明书中使用“晶片的表面”这一词语的情况下，存在表示“晶片本身的表面”的情况、“在晶片上形成的规定的层、膜等的表面”的情况。在本说明书中使用“衬底”这一词语的情况也与使用“晶片”这一词语的情况含义相同。
(晶片搬入)
在多片晶片200被装填到晶舟217(晶片填充)中时，如图1所示，支承有多片晶片200的晶舟217被晶舟升降机115举起并搬入处理室201内(晶舟装载)。在该状态下，密封盖219成为借助O型圈220使反应管203的下端开口闭塞的状态。
(压力调节及温度调节)
通过真空泵246进行真空排气，以使得处理室201内成为希望的压力(真空度)。此时，处理室201内的压力由压力传感器245测定，基于该测定的压力信息进行APC阀243的反馈控制(压力调节)。真空泵246至少在直到针对晶片200的处理完成为止的期间始终维持工作的状态。另外，通过加热器207加热，使得处理室201内成为希望的温度。此时，基于温度传感器263检测到的温度信息对通向加热器207的通电量进行反馈控制(温度调节)，使得处理室201内成为希望的温度分布。加热器207进行的处理室201内的加热至少在直到针对晶片200的处理完成为止的期间持续进行。
A.有机封端工序(前处理)
首先，作为前处理，在晶片200的Si层及SiO2层上生成有机封端。
A-1：[吸附控制剂供给工序]
(HMDSN气体供给)
将阀314打开，使作为吸附控制剂的HMDSN气体流入气体供给管310内。HMDSN气体由MFC312进行流量调节，从喷嘴410的气体供给孔410a向处理室201内供给，并从排气管231排气。此时向晶片200供给HMDSN气体。与之并行地，将阀514打开，使N2气体等非活性气体流入气体供给管510内。在气体供给管510内流动的N2气体由MFC512进行流量调节，与HMDSN气体一并向处理室201内供给，并从排气管231排气。此时，为了防止HMDSN气体侵入喷嘴420、430内，将阀524、534打开，使N2气体流入气体供给管520、530内。N2气体经由气体供给管320、330、喷嘴420、430向处理室201内供给，被从排气管231排气。
此时，对APC阀243进行调节，将处理室201内的压力设为例如10～1000Pa范围内的压力。由MFC312控制的HMDSN气体的供给流量设为例如10～1000sccm范围内的流量。由MFC512、522、532控制的N2气体的供给流量分别为例如20～2000sccm范围内的流量。此时，加热器207的温度设定为使得晶片200的温度为例如100～250℃范围内的温度，优选为150～250℃、进一步优选180～220℃的温度。需要说明的是，本说明书中的“100～250℃”这样的数值范围的表述表示下限值及上限值包含在其范围内。由此，“100～250℃”表示“100℃以上且250℃以下”。其他数值范围也相同。
也就是说，此时的加热器207的温度为HMDSN气体中含有的有机配体吸附在Si层及SiO2层上而不吸附在SiN层上以使Si层及SiO2层的表面有机封端的温度。
此时流入处理室201内的气体为HMDSN气体和N2气体。通过HMDSN气体的供给，从而使HMDSN气体中含有的有机配体与晶片200的Si层及SiO2层的表面键合而进行有机封端。
在此，根据晶片表面的Si层、SiO2层及SiN层等种类(组成)，吸附控制剂开始吸附、脱离、分解的温度不同。具体来说，就在Si层上而言，与在SiO2层及SiN层上比较，吸附控制剂容易吸附，吸附控制剂开始脱离、分解的温度高。另外，就在SiO2层上而言，在达到80℃前吸附控制剂未吸附，而从100℃左右开始吸附。并且，随着温度上升，吸附速率加快，在200℃左右最快。但是，若上升至250℃左右，则开始自分解。即，若为低于100℃的温度，则存在Si层及SiO2层均不吸附吸附控制剂的情况，若为高于250℃的温度，则存在吸附控制剂自分解、有机配体(甲基等)至少从SiO2层上分离/脱离的情况。也就是说，要使Si层及SiO2层表面有机封端，将加热器207的温度调节为使得晶片200的温度为例如100～250℃，优选180～220℃，进一步优选190～210℃。
也就是说，通过对使该吸附控制剂暴露时的晶片200的温度进行控制，从而能够使得吸附控制剂中含有的有机配体所要吸附的晶片200表面的种类不同，能够进行与晶片表面的种类对应的成膜。即，能够对所要选择生长的晶片200表面的种类进行控制。
需要说明的是，HMDSN气体中含有的有机配体吸附在Si层上以使Si层的表面有机封端的温度为100～500℃范围内的温度，优选150～400℃，进一步优选180～350℃。另外，HMDSN气体中含有的有机配体吸附在SiO2层上以使SiO2层的表面有机封端的温度为150～250℃范围内的温度，优选180～220℃，进一步优选190～210℃。
并且，在HMDSN气体的供给开始并经过规定时间后，将气体供给管310的阀314关闭，使HMDSN气体的供给停止。
在图5中示出这样的Si层及SiO2层的表面被有机封端的情形。图5的(A)是示出使用HMDSN气体进行暴露前的形成有Si层、SiN层及SiO2层的晶片200表面的情形的模型图，图5的(B)是示出使用HMDSN气体使晶片200表面刚刚暴露后的状态的模型图，图5的(C)是示出使用HMDSN气体暴露后的晶片200表面的情形的模型图。在图5的(B)、图5的(C)及之后示出的图中，Me表示甲基(CH3)。
参照图5的(B)及图5的(C)，在使用HMDSN气体暴露后的晶片200表面，利用HMDSN气体，吸附于表面的Si层上、SiO2层上的H分子与HMDSN气体的N分子键合，生成NH3而脱离。并且，含有作为有机配体的甲基的Si(Me)3在H分子脱离后吸附，Si层及SiO2层表面被有机封端。
A-2：[吹扫工序]
(残留气体除去)
接下来，若HMDSN气体的供给停止，则进行对处理室201内的气体进行排气的吹扫处理。此时，排气管231的APC阀243保持打开状态，利用真空泵246对处理室201内进行真空排气，将在处理室201内残留的未反应的HMDSN气体或对Si层及SiO2层表面进行有机封端后的HMDSN气体从处理室201内排除。此时，阀514、524、534保持打开状态，维持N2气体向处理室201内的供给。N2气体作为吹扫气体发挥作用，能够提高将处理室201内残留的未反应的HMDSN气体、或HMDSN气体从处理室201内排除的效果。
(实施规定次数)
将依次进行上述吸附控制剂供给工序及吹扫工序的循环进行1次以上(规定次数(n次))，从而在晶片200上形成的Si层及SiO2层的表面被有机封端。
需要说明的是，在上述的前处理工序中，HMDSN气体的供给与排气交替进行。若HMDSN气体与作为基底膜的Si层及SiO2层反应而产生的副生成物(例如HMDSN)滞留在晶片200上，则存在由于这些副生成物而妨碍原料气体中含有的含Cl气体到达晶片200的SiN层上的可能性。因此，对这样的副生成物进行排气。由此，防止产生由副生成物引起的弊端。
B.选择生长工序(成膜处理)
接下来，在通过前处理而使Si层及SiO2层的表面有机封端化的晶片200上的SiN层的表面上生成TiN膜。
B-1：[第1工序]
(TiCl4气体供给)
将阀324打开，使作为原料气体的TiCl4气体流入气体供给管320内。TiCl4气体由MFC322进行流量调节，从喷嘴420的气体供给孔420a向处理室201内供给，从排气管231排气。此时，向晶片200供给TiCl4气体。与之并行地，将阀524打开，使N2气体等非活性气体流入气体供给管520内。在气体供给管520内流动的N2气体由MFC522进行流量调节，与TiCl4气体一并向处理室201内供给，从排气管231排气。此时，为了防止TiCl4气体侵入喷嘴410、430内，将阀514、534打开，使N2气体流入气体供给管510、530内。N2气体经由气体供给管310、330、喷嘴410、430向处理室201内供给，并从排气管231排气。
此时，对APC阀243进行调节，使处理室201内的压力为例如10～1000Pa范围内的压力例如50Pa。由MFC322控制的TiCl4气体的供给流量为例如0.01～1slm范围内的流量。由MFC512、522、532控制的N2气体的供给流量分别为例如0.1～2slm范围内的流量。向晶片200供给TiCl4气体的时间为例如0.1～100秒范围内的时间。此时，加热器207的温度设定为使得晶片200的温度为例如150～500℃范围内的温度，优选200～400℃、更加优选200～350℃的温度。
此时流入处理室201内的气体为TiCl4气体和N2气体。TiCl4气体在上述前处理中未吸附在表面被有机封端后的Si层及SiO2层上，而吸附在SiN层上。这是由于，TiCl4气体中含有的卤素(Cl)与Si层及SiO2层上的有机配体均为电负性的配体，因此成为排斥因子，成为不易吸附的状态。
在此，在针对特定的晶片表面选择性地形成薄膜的情况下，存在原料气体吸附于不希望成膜的晶片表面而发生不希望的成膜的情况。此为选择性的失效(日文：選択性の破れ)。该选择性的失效在原料气体分子向晶片的吸附概率高的情况下容易发生。即，降低原料气体分子向不希望成膜的晶片的吸附概率与选择性的提高直接相关。
晶片表面的原料气体的吸附基于原料分子与晶片表面的电相互作用而由原料气体以某时间停留在晶片表面所带来。也就是说，吸附概率依赖于原料气体或其分解物对晶片的暴露密度以及晶片自身所具有的电化学因子这二者。在此，所谓晶片自身具有的电化学因子，大多是指例如原子级别的表面缺陷、由极化、电场等引起的带电。也即，可以说只要晶片表面上的电化学因子与原料气体为容易相互吸引的关系，则容易发生吸附。
在以往的半导体的成膜工艺中，通过在原料气体侧降低原料气体的压力、提高气体流速等来尽可能抑制其向晶片的易吸附部位的滞留，基于该方法实现了选择性的成膜工艺。但是，随着半导体器件的表面积因微细化、三维化的发展而增大，技术发展趋向于使得原料气体相对于晶片的暴露量增加。近年来，使用交替供给气体的方法从而针对微细且表面积大的图案也能够获得高的高低差被覆性的方法成为主流。即，处于难以基于原料气体侧的对策来实现选择性成膜的目的这样的状况。
另外，在半导体器件中，使用Si、SiO2膜、SiN膜、金属膜等多种薄膜，特别是，SiO膜(其为被最广泛使用的材料之一)上的选择生长性的控制对于提高器件加工的裕度、自由度助益很大。
本实施方式中的作为吸附控制剂的HMDSN气体中含有的作为烷基配体的甲基为电负性，因此若原料分子为负性则相互排斥而难以键合。例如吸附在Si层及SiO2层上的甲基(Me-)与TiCl4气体中含有的卤素(Cl-)相互为负性而难以键合。即，可以说具有烷基配体的材料具有针对卤素的选择控制性。由此，在Si层及SiO2层上，潜伏期变长，能够在Si层及SiO2层以外的SiN层的表面上使TiN膜选择生长。在此，潜伏期是直到在晶片表面上开始生长膜为止的时间。
也就是说，在向晶片200表面供给堆积气体前供给吸附控制剂，从而能够抑制不希望成膜的晶片200的薄膜的生长。换言之，能够通过使吸附控制剂吸附于晶片200表面来阻碍原料气体中含有的原料分子的表面吸附。
B-2：[第2工序]
(残留气体除去)
在形成含Ti层后，将阀324关闭，停止TiCl4气体的供给。
然后，将处理室201内残留的未反应或参与含Ti层的形成后的TiCl4气体、反应副生成物从处理室201内排除。
B-3：[第3工序]
(NH3气体供给)
在将处理室201内的残留气体除去后，将阀334打开，使作为反应气体NH3气体流入气体供给管330内。NH3气体由MFC332进行流量调节，从喷嘴430的气体供给孔430a向处理室201内供给，并从排气管231排气。此时，向晶片200供给NH3气体。与之并行地，将阀534打开，使N2气体流入气体供给管530内。在气体供给管530内流动的N2气体由MFC532调节流量。N2气体与NH3气体一并向处理室201内供给，并从排气管231排气。此时，为了防止NH3气体侵入喷嘴410、420内，将阀514、524打开，使N2气体流入气体供给管510、520内。N2气体经由气体供给管310、320、喷嘴410、420向处理室201内供给，并从排气管231排气。
此时，调节APC阀243，使处理室201内的压力成为例如10～2000Pa范围内的压力、例如100Pa。由MFC332控制的NH3气体的供给流量设为例如0.1～2slm范围内的流量。由MFC512、522、532控制的N2气体的供给流量分别设为例如0.2～3slm范围内的流量。向晶片200供给NH3气体的时间设为例如1～200秒范围内的时间。此时的加热器207的温度设定为与TiCl4气体供给步骤相同的温度。
此时流入处理室201内的气体仅为NH3气体和N2气体。NH3气体与在上述第1工序中在晶片200的SiN层上形成的含Ti层的至少一部分进行置换反应。在置换反应时，含Ti层中含有的Ti与NH3气体中含有的N键合，在晶片200上的SiN层上形成含有Ti和N的TiN膜。即，在晶片200上的Si层及SiO2层上未形成TiN膜。
B-4：[第4工序]
(残留气体除去)
在形成TiN膜后，将阀334关闭，停止NH3气体的供给。
然后，通过与上述第1工序相同的处理步骤，将处理室201内残留的未反应或者参与TiN膜的形成后的NH3气体、反应副生成物从处理室201内排除。
将这样的在SiN层上形成TiN膜的情形示于图6的(A)～图6的(C)及图7的(A)。图6的(A)为示出刚刚供给TiCl4气体后的晶片表面的状态的模型图，图6的(B)是示出使用TiCl4气体进行暴露后的晶片表面的状态的模型图，图6的(C)是示出刚刚供给NH3气体后的晶片表面的状态的模型图。图7的(A)是示出使用NH3气体进行暴露后的晶片表面的状态的模型图。
参照图7的(A)可知，在晶片200表面上，晶片200上的Si层及SiO2层表面由有机配体封端(有机封端)。另外可知，在晶片200上的SiN层表面形成有含有Ti和N的TiN膜。也就是说，可知Si层及SiO2层表面被有机封端而未形成TiN膜。
(实施规定次数)
另外，将作为原料气体的TiCl4气体和作为反应气体的NH3气体以不相互混合的方式交替供给，将依次进行上述第1工序～第4工序的循环进行1次以上(规定次数(n次))，从而如图7的(B)所示，在晶片200的SiN层上形成规定厚度(例如～nm)的TiN膜。优选上述循环重复多次。
需要说明的是，在上述的前处理中，对进行吸附控制剂供给工序(HMDSN气体供给)和吹扫工序(残留气体除去)交替进行多次的脉冲供给的构成进行了说明，但也可以在处理室201内将吸附控制剂供给工序(HMDSN气体供给)和吹扫工序(残留气体除去)连续地依次各进行1次后，在处理室201内执行上述的成膜处理。
(后吹扫及大气压恢复)
分别从气体供给管510、520、530向处理室201内供给N2气体，并从排气管231排气。N2气体作为吹扫气体发挥作用，由此，利用非活性气体对处理室201内进行吹扫，处理室201内残留的气体、副生成物被从处理室201内除去(后吹扫)。之后，处理室201内的气氛被置换为非活性气体(非活性气体置换)，处理室201内的压力恢复为常压(大气压恢复)。
(晶片搬出)
之后，利用晶舟升降机115使密封盖219下降，使反应管203的下端开口。并且，处理完的晶片200以支承于晶舟217的状态被从反应管203的下端搬出到反应管203的外部(晶舟卸载)。之后，处理完的晶片200被从晶舟217取出(晶片取出)。
(3)本发明一实施方式的效果
在本实施方式中，首先向晶片200表面供给HMDSN气体以进行暴露，使Si层及SiO2层上有机封端化。由此，使原料分子仅吸附在未有机封端化的SiN层上。也就是说，在吸附有HMDSN气体中含有的有机配体的Si层及SiO2层上，原料分子的吸附变得困难，能够不形成TiN膜。另外，原料分子吸附在HMDSN气体中含有的有机配体未吸附的SiN层上，能够使TiN膜选择生长。
也就是说，通过对使该吸附控制剂暴露时的晶片200的温度进行控制，从而能够使吸附控制剂中含有的有机配体所吸附的晶片200表面的种类不同，能够进行与晶片表面的种类对应的成膜。即，能够对所要选择生长的晶片200表面的种类进行控制。
其结果，根据本实施方式，能够提供能形成在晶片200上选择性地形成膜的半导体器件的技术。
(4)其他实施方式
接下来，对通过控制暴露在吸附控制剂中时的晶片200的温度来进行与晶片表面的种类对应的成膜的其他实施方式进行说明。在此，对在作为基底膜而在表面具有作为第1区域的Si层及作为第2区域的SiO2层和SiN层的晶片200上的SiO2层及SiN层上使TiN膜选择生长的例子进行说明。
本实施方式中的衬底处理工序(半导体器件的制造工序)具有下述工序：
在将在表面具有Si层、SiN层及SiO2层的晶片200的温度根据Si层的组成进行调节的同时，向晶片200供给具有有机配体的作为吸附控制剂的HMDSN气体，使Si层上有机封端的工序；和
作为堆积气体，向晶片200供给作为原料气体的TiCl4气体和作为反应气体的NH3气体，使TiN膜选择生长于SiO2层及SiN层上的工序。
在图8中示出这样的Si层的表面被有机封端的情形。图8的(A)是示出将形成有Si层、SiN层及SiO2层的晶片200表面使用HMDSN气体刚刚暴露后的状态的模型图，图8的(B)是示出使用HMDSN气体暴露后的晶片200表面的情形的模型图，图8的(C)是示出使用HMDSN气体暴露后的图8的(B)后的晶片200表面的情形的模型图。
参照图8的(A)及图8的(B)，在使用HMDSN气体暴露后的晶片200表面上，由于HMDSN气体，吸附于表面的Si层上、SiO2层上的H分子与HMDSN气体的N分子键合，生成NH3并脱离。并且，含有作为有机配体的甲基的Si(Me)3在H分子脱离后吸附，使得Si层及SiO2层表面有机封端。但是，在300～500℃范围内的温度时，吸附在SiO2层上的Si(Me)3如图8的(C)所示从表面分离/脱离。或者，HMDSN气体中含有的有机配体从一开始就未吸附于SiN层及SiO2层。由此，仅在未有机封端化的SiO2层及SiN层上吸附原料分子。也就是说，在吸附有HMDSN气体中含有的有机配体的Si层上，原料分子的吸附变得困难，能够实现不形成TiN膜。另外，在未吸附HMDSN气体中含有的有机配体的SiO2层及SiN层上，原料分子进行吸附，能够使TiN膜选择生长。
也就是说，本实施方式中的暴露在HMDSN气体中时的晶片200的温度为HMDSN气体中含有的有机配体仅吸附于Si层而未吸附在SiO2层及SiN层上以仅使Si层的表面有机封端的温度，为例如300～500℃范围内的温度，优选300～400℃，进一步优选330～350℃。若为低于300℃的温度，则存在HMDSN气体中含有的有机配体(甲基等)保持也被吸附于SiO2层的状态而SiO2层难以吸附原料分子的情况。若为高于500℃的温度，则存在HMDSN气体中含有的有机配体不仅未吸附于SiO2层，也未吸附于Si层，或即使吸附也会从表面分离/脱离的情况。
即，通过改变暴露在吸附控制剂中时的晶片的温度，从而能够改变吸附控制剂的吸附的衬底选择性，由此能够改变成膜的选择性。例如，在作为吸附控制剂使用HMDSN气体、HMDSN气体中含有的甲基吸附在Si层和SiO2层上而不吸附于SiN层的低晶片温度(100～250℃)的情况下，仅在Si层、SiO2层及SiN层中的SiN层上成膜，在HMDSN气体中含有的甲基仅吸附于Si、而不吸附于SiO2层及SiN的高晶片温度(300～500℃)的情况下，能够在Si层、SiO2层及SiN层中的SiO2层和SiN层上成膜。
即，作为前处理，使吸附控制剂向晶片200表面暴露以使特定种类的晶片200表面有机封端化。由此，仅使未有机封端化的特定种类的晶片200表面吸附原料分子。这样，在吸附有吸附控制剂的特定种类的晶片200表面上，原料分子的吸附变得困难，能够不在吸附有该吸附控制剂的特定种类的晶片200表面上成膜。另外，在未吸附吸附控制剂的特定种类的晶片200表面上吸附原料分子，能够在未吸附该吸附控制剂的特定种类的晶片200的表面上选择生长。
需要说明的是，在上述实施方式中，对于使用作为吸附控制剂的HMDSN气体中含有的甲基的情况进行了说明，但本发明并非限定于这样的情况。作为吸附控制剂，只要是配体中具有烷基胺的气体即可，在希望致密地布满烷基胺的情况下，与乙基等其他基团相比，配体小的甲基更有效，在希望进一步提高耐热性的情况下，乙基等配体大而不易挥发，因此更加有效。另外，作为吸附控制剂，使用含有具有向晶片200表面的吸附概率依赖于Si层、SiO2层及SiN层等晶片的种类的特征的分子的气体。
也就是说，通过改变吸附控制剂的具有衬底选择性的配体，从而能够改变吸附控制剂进行吸附的衬底选择性，由此能够改变成膜的选择性。例如，通过将吸附控制剂的具有衬底选择性的配体设为二烷基胺，从而能够选择性地使吸附控制剂吸附于SiO2层及Si层，由此能够不在SiO2层和Si层上成膜。
同样地，在上述实施方式中，对利用堆积气体使TiN膜选择生长的情况进行了说明，但本发明并非限定于这样的情况。即使在使低温成膜的膜种类、例如使超低温SiO膜选择生长的情况下，也同样地能够应用本发明。
需要说明的是，在上述实施方式中，对于将作为有机封端工序的前处理和作为选择生长工序的成膜处理在1个处理室201内进行的情况进行了说明，但本发明并非限定于这样的情况。例如，在使用具有多个处理室的集群式装置在不同的处理室内分别进行各工序的情况下，也同样地能够应用本发明。在该情况下，也可以使搬送系统、控制部共用。另外，在使用具有多个衬底处理装置的衬底处理系统，利用不同的衬底处理装置分别进行各工序的情况下，也同样地能够应用本发明。
另外，在上述实施方式中，对使用一次处理多张晶片的分批式处理炉形成膜的情况进行了说明，但本发明并非限定于这样的情况。例如，在使用一次处理1张或数张晶片的单片式处理炉形成膜的情况下也同样地能够应用本发明。另外，上述的集群式装置及衬底处理系统分别含有的处理室既可以全部为分批式处理炉也可以全部为单片式处理炉，在二者的组合的情况下也同样地能够应用本发明。
以上，对本发明的多种典型实施方式进行了说明，但本发明不限定于以上实施方式，能够适当组合使用。
(5)实施例
接下来，基于图9及图10，进行下述说明：在作为基底膜分别形成有Si层、SiO2层及SiN层的晶片上，在使用上述说明的衬底处理装置10和图4中说明的衬底处理工序形成TiN膜的情况下，根据晶片温度，所生成的TiN膜的膜厚存在怎样的差。图9的(A)及图9的(B)示出于晶片温度200℃进行TiN膜的选择成膜的结果，图10的(A)及图10的(B)示出于晶片温度350℃进行TiN膜的选择成膜的结果。
如图9的(A)所示，在晶片温度200℃时，确认到在SiN层上开始上述的成膜处理后立即对应于循环数而形成了TiN膜。另一方面，确认到，在SiO2层上和Si层上，若不将上述的成膜处理重复进行100循环以上，则无法形成图9的(B)所示的TiN膜。其原因被认为是，在晶片温度200℃时，在少于100循环的情况下，SiO2层表面和Si层表面被有机封端，而SiN层上未被有机封端。即，若在SiO2层表面和Si层表面上开始成膜前(在SiO2层表面和Si层表面上发生吸附控制剂的脱离、分解前)中止成膜处理，则能够选择性地在SiN层上形成TiN膜。
另外，如图10的(A)所示，在晶片温度350℃时，确认到在SiN层上和SiO2层上，在上述的成膜处理开始后立即对应于循环数形成了TiN膜。另一方面，确认到在Si层上，若不将上述的成膜处理重复100循环以上，则未形成图10的(B)所示的TiN膜。其理由被认为是，在晶片温度350℃时，在达到100循环左右之前，Si层表面被有机封端。即，若在Si层表面上开始成膜前(Si层表面上的吸附控制剂开始脱离、分解前)中止成膜处理，则能够选择性地在SiN层上及SiO2层上形成TiN膜。
根据以上结果可知，通过在供给堆积气体前供给吸附控制剂以进行基底膜表面的有机封端化，从而能够对应于成膜温度改变选择性。
附图标记说明
10 衬底处理装置
121 控制器
200 晶片(衬底)
201 处理室

Claims (10)

1.半导体器件的制造方法，其具有下述工序：
在将在表面具有第1区域和与所述第1区域不同的第2区域的衬底的温度根据所述第1区域的组成进行调节的同时，向所述衬底供给具有有机配体的吸附控制剂，使所述第1区域有机封端的工序；和
向所述衬底供给堆积气体，使膜选择生长于所述第2区域的工序。
2.根据权利要求1所述的半导体器件的制造方法，其中，所述有机配体包含烷基。
3.根据权利要求1所述的半导体器件的制造方法，其中，所述有机配体为烷基胺。
4.根据权利要求1所述的半导体器件的制造方法，其中，所述第1区域为硅层及氧化硅层，在使所述第1区域有机封端的工序中，以使得所述衬底的温度成为100℃以上且250℃以下的方式进行调节。
5.根据权利要求1所述的半导体器件的制造方法，其中，所述第1区域为硅层，所述第2区域为氧化硅层及氮化硅层，在使所述第1区域有机封端的工序中，以使得所述衬底的温度成为300℃以上且500℃以下的方式进行调节。
6.根据权利要求1所述的半导体器件的制造方法，其中，所述堆积气体中含有的配体、和所述有机配体分别选自电负性的配体。
7.半导体器件的制造方法，其具有下述工序：
在将在表面具有第1区域和与所述第1区域不同的第2区域的衬底的温度根据所述第1区域的组成进行调节的同时，向所述衬底在不使所述堆积气体吸附的情况下供给具有向第1区域吸附的配体的前处理气体，使所述配体吸附于所述第1区域的工序；和
向所述衬底供给所述堆积气体，使膜仅选择生长于所述第2区域的工序。
8.半导体器件的制造方法，其具有下述工序：
向在表面具有第1区域和与所述第1区域不同的第2区域的衬底供给具有有机配体的吸附控制剂，使所述第1区域有机封端的工序；和
向所述衬底供给堆积气体，使膜选择生长于所述第2区域的工序，
所述制造方法中，在使所述第1区域有机封端的工序中，根据所述第1区域的组成来选择所述有机配体的种类。
9.衬底处理装置，其具有：
处理室，其收容衬底；
加热系统，其对所述处理室进行加热；
第1气体供给系统，其向所述处理室供给具有有机配体的吸附控制剂；
第2气体供给系统，其向所述处理室供给堆积气体；和
控制部，其构成为以进行下述处理的方式对所述第1气体供给系统、所述第2气体供给系统及所述加热系统进行控制：在根据第1区域的组成对所述处理室的温度进行调节的同时，向收容有在表面具有第1区域和与所述第1区域不同的第2区域的衬底的所述处理室供给所述吸附控制剂，使所述第1区域有机封端的处理；和向所述处理室供给所述堆积气体，使膜选择生长于所述第2区域的处理。
10.程序，其利用计算机使衬底处理装置执行下述步骤：
在将收容在所述衬底处理装置的处理室中且在表面具有第1区域和与所述第1区域不同的第2区域的衬底的温度根据所述第1区域的组成进行调节的同时，供给具有有机配体的吸附控制剂，使所述第1区域有机封端的步骤；和
向所述衬底供给堆积气体，使膜选择生长于所述第2区域的步骤。
CN201880095678.9A 2018-07-17 2018-07-17 半导体器件的制造方法、衬底处理装置及记录介质 Active CN112424915B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/026672 WO2020016914A1 (ja) 2018-07-17 2018-07-17 半導体装置の製造方法、基板処理装置及びプログラム

Publications (2)

Publication Number Publication Date
CN112424915A true CN112424915A (zh) 2021-02-26
CN112424915B CN112424915B (zh) 2024-04-16

Family

ID=69164819

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880095678.9A Active CN112424915B (zh) 2018-07-17 2018-07-17 半导体器件的制造方法、衬底处理装置及记录介质

Country Status (7)

Country Link
US (1) US20210166948A1 (zh)
JP (1) JP7024087B2 (zh)
KR (1) KR102640002B1 (zh)
CN (1) CN112424915B (zh)
SG (1) SG11202100492RA (zh)
TW (2) TWI784399B (zh)
WO (1) WO2020016914A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023153647A1 (ko) * 2022-02-10 2023-08-17 솔브레인 주식회사 산화막 반응면제어제, 이를 이용한 산화막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7227122B2 (ja) * 2019-12-27 2023-02-21 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7072012B2 (ja) * 2020-02-27 2022-05-19 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、及びプログラム
JP2021147634A (ja) * 2020-03-17 2021-09-27 東京エレクトロン株式会社 成膜装置及び基板処理方法
JP7254044B2 (ja) * 2020-03-25 2023-04-07 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7204718B2 (ja) 2020-09-29 2023-01-16 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005248315A (ja) * 2004-03-08 2005-09-15 Seiko Epson Corp 成膜方法、膜、電子部品および電子機器
US20140061870A1 (en) * 2012-09-03 2014-03-06 Semiconductor Manufacturing International Corp. Semiconductor device and fabrication method
JP2016065287A (ja) * 2014-09-25 2016-04-28 株式会社日立国際電気 半導体デバイスの製造方法、基板処理装置およびプログラム
US20170062205A1 (en) * 2015-08-24 2017-03-02 Samsung Electronics Co., Ltd. Methods of forming thin films and methods of fabricating integrated circuit devices using the same
CN107533951A (zh) * 2015-05-01 2018-01-02 应用材料公司 使用表面封端化学性质的薄膜电介质的选择性沉积

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100746A (ja) 2001-09-27 2003-04-04 Hitachi Ltd 半導体装置の製造方法
US7053010B2 (en) * 2004-03-22 2006-05-30 Micron Technology, Inc. Methods of depositing silicon dioxide comprising layers in the fabrication of integrated circuitry, methods of forming trench isolation, and methods of forming arrays of memory cells
TWI509695B (zh) * 2010-06-10 2015-11-21 Asm Int 使膜選擇性沈積於基板上的方法
JP5687587B2 (ja) * 2011-09-14 2015-03-18 株式会社東芝 膜形成方法および膜形成装置
JP2015122481A (ja) 2013-11-22 2015-07-02 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US20170092533A1 (en) * 2015-09-29 2017-03-30 Applied Materials, Inc. Selective silicon dioxide deposition using phosphonic acid self assembled monolayers as nucleation inhibitor
JP2018532271A (ja) * 2015-10-15 2018-11-01 東京エレクトロン株式会社 インターコネクトのための選択的なボトムアップ式金属フィーチャ充填
CN109075021B (zh) * 2016-03-03 2023-09-05 应用材料公司 利用间歇性空气-水暴露的改良自组装单层阻挡
JP6576277B2 (ja) 2016-03-23 2019-09-18 東京エレクトロン株式会社 窒化膜の形成方法
JP2017222928A (ja) 2016-05-31 2017-12-21 東京エレクトロン株式会社 表面処理による選択的堆積
US10612137B2 (en) * 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
JP6671262B2 (ja) 2016-08-01 2020-03-25 東京エレクトロン株式会社 窒化膜の形成方法および形成装置
US9911595B1 (en) * 2017-03-17 2018-03-06 Lam Research Corporation Selective growth of silicon nitride
CN110612596B (zh) * 2017-04-13 2023-08-15 应用材料公司 用于沉积低介电常数膜的方法与设备
KR102637397B1 (ko) * 2018-07-17 2024-02-16 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 방법, 기판 처리 장치, 프로그램 및 반도체 장치의 제조 방법
JP6953480B2 (ja) * 2019-07-31 2021-10-27 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005248315A (ja) * 2004-03-08 2005-09-15 Seiko Epson Corp 成膜方法、膜、電子部品および電子機器
US20140061870A1 (en) * 2012-09-03 2014-03-06 Semiconductor Manufacturing International Corp. Semiconductor device and fabrication method
CN103681269A (zh) * 2012-09-03 2014-03-26 中芯国际集成电路制造(上海)有限公司 选择性形成高k介质层的方法
JP2016065287A (ja) * 2014-09-25 2016-04-28 株式会社日立国際電気 半導体デバイスの製造方法、基板処理装置およびプログラム
CN107533951A (zh) * 2015-05-01 2018-01-02 应用材料公司 使用表面封端化学性质的薄膜电介质的选择性沉积
US20170062205A1 (en) * 2015-08-24 2017-03-02 Samsung Electronics Co., Ltd. Methods of forming thin films and methods of fabricating integrated circuit devices using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023153647A1 (ko) * 2022-02-10 2023-08-17 솔브레인 주식회사 산화막 반응면제어제, 이를 이용한 산화막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자

Also Published As

Publication number Publication date
JP7024087B2 (ja) 2022-02-22
US20210166948A1 (en) 2021-06-03
JPWO2020016914A1 (ja) 2021-07-15
KR102640002B1 (ko) 2024-02-27
TW202018776A (zh) 2020-05-16
KR20210020139A (ko) 2021-02-23
TW202129717A (zh) 2021-08-01
SG11202100492RA (en) 2021-03-30
TWI720540B (zh) 2021-03-01
WO2020016914A1 (ja) 2020-01-23
TWI784399B (zh) 2022-11-21
CN112424915B (zh) 2024-04-16

Similar Documents

Publication Publication Date Title
CN112424915B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
KR101521466B1 (ko) 가스 공급 장치, 열처리 장치, 가스 공급 방법 및 열처리 방법
TWI708281B (zh) 半導體裝置的製造方法、基板處理裝置及程式
JP4961381B2 (ja) 基板処理装置、基板処理方法及び半導体装置の製造方法
JP3913723B2 (ja) 基板処理装置及び半導体デバイスの製造方法
CN113206000A (zh) 半导体器件的制造方法、记录介质及衬底处理装置
JP6475135B2 (ja) 半導体装置の製造方法、ガス供給方法及び基板処理装置並びに基板保持具
CN113227450A (zh) 半导体器件的制造方法、衬底处理装置及程序
CN112740364B (zh) 半导体装置的制造方法、基板处理装置和记录介质
KR20190100381A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP7110468B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法。
JP2006066557A (ja) 基板処理装置
WO2023037452A1 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置および記録媒体
JP4415005B2 (ja) 基板処理装置
CN113574640B (zh) 半导体装置的制造方法、基板处理装置和记录介质
WO2023181405A1 (ja) 基板処理装置、処理容器、基板保持具及び半導体装置の製造方法
CN116134173A (zh) 半导体装置的制造方法、记录介质及基板处理装置
JP2024016232A (ja) 基板処理方法、基板処理装置、半導体装置の製造方法、およびプログラム
JP2005197541A (ja) 基板処理装置
JP2005064538A (ja) 基板処理装置及び半導体デバイスの製造方法
JP2007073879A (ja) 基板処理装置
JP2008294138A (ja) 基板処理装置
JP2005303153A (ja) 基板処理装置及び半導体デバイスの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant