CN111557041A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN111557041A
CN111557041A CN201880085517.1A CN201880085517A CN111557041A CN 111557041 A CN111557041 A CN 111557041A CN 201880085517 A CN201880085517 A CN 201880085517A CN 111557041 A CN111557041 A CN 111557041A
Authority
CN
China
Prior art keywords
probe
manufacturing
probes
electrode
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880085517.1A
Other languages
English (en)
Other versions
CN111557041B (zh
Inventor
大泷智久
水野贵之
平野辽
藤村彻
加藤茂彦
奈良安彦
大木克夫
影山晃
古森正明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Publication of CN111557041A publication Critical patent/CN111557041A/zh
Application granted granted Critical
Publication of CN111557041B publication Critical patent/CN111557041B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

随着半导体器件的微细化而具有晶圆上的划线区域也减少的倾向。因此，划线区域所配置的TEG也需要减小，并且需要高效地配置供探针接触用的电极焊垫。因此，需要使电极焊垫的高效布局与探针对应。本发明的目的是提供一种使容易进行电气特性评价的TEG的电极焊垫的布局、与探针对应的技术。在本发明的半导体装置的制造方法中，通过呈扇状排列的多个探针、或者与采用MEMS(Micro Electro Mechanical Systems：微机电系统)技术制造的探针对应的TEG的电极焊垫的布局来解决上述课题。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置的制造。
背景技术
在半导体装置的制造中，制造工序的管理技术对于提高产品的成品率、产量是很重要的。在用于工序管理的检查装置中，有使探针直接接触试样来进行电气特性评价的装置。
专利文献1公开了一种技术：对在半导体晶圆的划线区域上配置的多个用于评价的试样(Test Element Group：测试元件组，以下称为TEG)进行测定，从而能够提高半导体装置的成品率。专利文献2公开了一种技术：具备与试样室连接并暂时贮存试样的试样交换室、以及在试样交换室与试样室之间输送试样的输送单元，将探针粗图像获取装置与电子光学系统装置并列设置，并使试样载台和探针组件在探针粗图像获取装置的垂直方向的位置与电子光学系统装置的垂直方向的位置之间沿着水平方向移动。专利文献3公开了一种半导体检查装置，其构成为包括：向试样晶圆照射带电粒子束的带电粒子光学系统装置；在试样室内自由地进行移动的试样载台；安装了设置有探针的探测器并在试样室内自由地进行移动的探测器载台；当粗略接近探测器的位置时获取试样晶圆的光学图像的粗图像获取组件；基于在使带电粒子束一边进行扫描一边进行照射时从试样晶圆放出的二次带电粒子的检测信号来获取带电粒子图像的带电粒子图像获取组件；对从探针得到的电流或电压进行检测的电流电压检测组件；以及控制计算机。
现有技术文献
专利文献
专利文献1:日本特开2002－217258号公报
专利文献2:日本特开2005－189239号公报
专利文献3:日本特开2013－187510号公报
发明内容
发明所要解决的课题
伴随着半导体器件的微细化而具有晶圆上的划线区域也减少的倾向。因此，划线区域所配置的TEG也需要减小，并需要有效地配置供探针接触用的电极焊垫。因此，需要使探针与电极焊垫的有效布局对应。就专利文献1～3公开的技术而言，由于独立地安装各探针而需要时间来进行使各探针与电极焊垫接触的控制。
本发明的目的在于，提供一种使易于进行电气特性评价的TEG的电极焊垫的布局与探针对应的技术。
用于解决课题的方案
在本发明的半导体装置的制造方法中，通过呈扇状排列的多个探针、或者与采用MEMS(Micro Electro Mechanical Systems：微机电系统)技术制造的探针对应的TEG的电极焊垫的布局来解决上述课题。
发明的效果
根据本发明，能够使易于进行电气特性评价的TEG的电极焊垫的布局与探针对应。进而能够提高半导体装置制造的前工序的生产率。
附图说明
图1是本发明实施例的电气特性评价装置的概要图。
图2是本发明实施例的探针模块的概要图。
图3是试样例的半导体晶圆的概要图。
图4(a)是表示划线区域上的FETTEG的电极焊垫配置例的图。
图4(b)是表示划线区域上的微小FETTEG的电极焊垫配置例的图。
图5是表示探针模块的配置的一例的图。
图6(a)是表示划线区域上的FETTEG的电极焊垫配置例的图。
图6(b)是表示划线区域上的FETTEG的电极焊垫配置的变形例的图。
图6(c)是表示划线区域上的FETTEG的电极焊垫配置的变形例的图。
图7(a)是概要表示本发明实施例的安装了MEMS探针的探针模块的立体图。
图7(b)是概要表示本发明实施例的安装了MEMS探针的探针模块的俯视图。
图8(a)是本发明实施例的探针盒的与面向试样侧的相反侧的立体图。
图8(b)是本发明实施例的探针盒的面向试样侧的立体图。
图8(c)是本发明实施例的探针盒的面向试样侧的立体图。
图9是本发明实施例的MEMS探针的整体立体图。
图10是本发明实施例的MEMS探针的悬臂的立体图。
图11是本发明实施例的MEMS探针的俯视图。
图12是本发明实施例的MEMS探针的剖视图。
图13是本发明实施例的MEMS探针的制造流程图。
图14(a)是说明本发明实施例的MEMS探针的制造工序的图。
图14(b)是说明本发明实施例的MEMS探针的制造工序的图。
图14(c)是说明本发明实施例的MEMS探针的制造工序的图。
图14(d)是说明本发明实施例的MEMS探针的制造工序的图。
图14(e)是说明本发明实施例的MEMS探针的制造工序的图。
图14(f)是说明本发明实施例的MEMS探针的制造工序的图。
图14(g)是说明本发明实施例的MEMS探针的制造工序的图。
图14(h)是说明本发明实施例的MEMS探针的制造工序的图。
图14(i)是说明本发明实施例的MEMS探针的制造工序的图。
图14(j)是说明本发明实施例的MEMS探针的制造工序的图。
图14(k)是说明本发明实施例的MEMS探针的制造工序的图。
图14(l)是说明本发明实施例的MEMS探针的制造工序的图。
图14(m)是说明本发明实施例的MEMS探针的制造工序的图。
图15是本发明实施例的MEMS探针的俯视图。
图16是本发明实施例的MEMS探针的俯视图。
图17是本发明实施例的MEMS探针的俯视图。
图18是本发明实施例的MEMS探针的俯视图。
图19是本发明实施例的MEMS探针的悬臂的立体图。
图20是本发明实施例的MEMS探针的悬臂的立体图。
图21是本发明实施例的MEMS探针的剖视图。
图22是本发明实施例的MEMS探针的整体立体图。
图23是本发明实施例的MEMS探针的俯视图。
图24是本发明实施例的MEMS探针的剖视图。
图25是本发明实施例的MEMS探针的剖视图。
图26是本发明实施例的MEMS探针的制造流程图。
图27(a)是说明本发明实施例的MEMS探针的制造工序的图。
图27(b)是说明本发明实施例的MEMS探针的制造工序的图。
图27(c)是说明本发明实施例的MEMS探针的制造工序的图。
图27(d)是说明本发明实施例的MEMS探针的制造工序的图。
图27(e)是说明本发明实施例的MEMS探针的制造工序的图。
图27(f)是说明本发明实施例的MEMS探针的制造工序的图。
图27(g)是说明本发明实施例的MEMS探针的制造工序的图。
图27(h)是说明本发明实施例的MEMS探针的制造工序的图。
图28(a)是表示探针与TEG的电极焊垫接触时的状态的概要图。
图28(b)是表示探针与TEG的电极焊垫接触时的状态的概要图。
图29(a)是表示划线区域上的FETTEG配置例的图。
图29(b)是表示划线区域上的FETTEG配置例的图。
图30是用于确认探针盒的各探针正常度的电极焊垫例的概要图。
图31是利用探针盒进行电气特性评价的流程图的例子的图。
图32(a)是表示照射带电粒子束来进行电气特性测定的例子的图。
图32(b)是表示以不照射带电粒子束的状态来进行电气特性测定的例子的图。
图33是表示吸收电流图像的例子的图。
图34是表示半导体装置制造工序中的前工序流程的例子的图。
图35是表示本发明的半导体装置的制造工序的例子的图。
具体实施方式
在以下的实施方式中，当为了方便而有必要时，分割为多个区段或实施方式来进行说明，但是除了特别明示的情况之外，它们彼此之间并非无关，而是具有一方为另一方的一部分或全部的变形例、详情、补充说明等的关系。另外，在用于对以下实施方式进行说明的各图中，对于具有相同功能者原则上标记相同的符号并省略重复的说明。以下参照附图对本发明的实施方式详细地进行说明。
实施例1
图1示出了能够在本发明实施例的半导体装置的制造工序中使用的电气特性评价装置的一例。电气特性评价装置100在真空腔室内具备：扫描电子显微镜(ScanningElectron Microscope，以下称为SEM)镜筒103；用于进行SEM观察的检测器104；搭载试样保持器105所保持的试样101的试样载台102；与试样101接触来进行电气特性评价的探针盒106；用于安装并驱动探针盒106的探针驱动机构107；用于进行探针盒106的交换的探针交换器110；用于对SEM和探针组件进行控制的控制器108；显示试样101、探针盒106的SEM像的显示装置109；以及试样室113。
SEM镜筒103具备：电子枪、聚光透镜、可动光阑、偏转器、物镜。具备产生一次电子束的电子源，电子源的种类可以任意采用灯丝方式、肖特基方式、或场致发射方式。另外，偏转器用于使一次电子束偏转并在试样101上进行扫描，可采用磁场偏转型或者静电偏转型。通常，SEM镜筒103的物镜可采用磁场透镜，磁场透镜利用磁场对电子的集束作用。检测器104可以如图1那样安装于SEM镜筒103的外部，也可以安装于SEM镜筒103的内部。
试样载台102可由电动机进行驱动，在X轴、Y轴和Z轴方向上移动，并且还能够进行倾斜动作和以Z轴为中心的旋转。此外，X轴和Y轴是水平方向，Z轴是与X轴和Y轴正交的方向。探针驱动机构107采用压电元件，能够在X轴、Y轴和Z轴方向上以纳米级来驱动探针106。
探针交换器110具备：预备的探针盒112、探针交换机构111。另外，探针交换器110与预备排气系统连接，能够在使真空腔室即试样室113恢复为大气的状态下进行探针盒106与探针盒112的交换。通过预先在探针交换器110上安装多个预备的探针盒112并对交换机构进行自动控制，从而能够在对半导体元件、配线的电气特性进行评价时自动地进行探针盒交换。
控制器108具有：带电粒子图像获取组件114a、电流电压检测组件114b、电流电压图像获取组件114c、以及控制计算机114d。带电粒子图像获取组件114a在使带电粒子束即从SEM镜筒103发出的电子束进行扫描并向试样101照射时，获取利用检测器104对从试样101放出的二次带电粒子进行检测的检测信号，并基于该二次带电粒子的检测信号和使带电粒子束即电子束进行扫描的控制信号，来生成、获取试样101的带电粒子图像。此外，在本实施例中带电粒子束是电子束，因此将这样获取的带电粒子图像称为SEM图像。
电流电压检测组件114b由电流电压检测电路、电流电压源电路等构成，并与试样室113内的探针盒106的探针分别电连接。即，电流电压检测组件114b在探针盒106的各探针与形成于试样101的电极焊垫、配线接触时，获取利用探针盒106的各探针进行检测的电流或电压的值，并且根据需要向探针盒106的各探针提供电流或电压。
电流电压图像获取组件114c在使从SEM镜筒103发出的带电粒子束即电子束进行扫描并向试样101照射时，获取利用电流电压检测组件114b从各探针得到的电流或电压信号，并基于该获取的电流或电压信号和使带电粒子束进行扫描的控制信号，来生成、获取试样101的电流电压图像。
控制计算机114d构成为包括未图示的输入装置、存储装置。另外，控制计算机114d与试样载台102、SEM镜筒103、检测器104、探针驱动机构107、探针交换器110、带电粒子图像获取组件114a、电流电压检测组件114b、电流电压图像获取组件114c、显示装置109等连接并对它们集中地进行控制。另外，控制计算机114d分别地获取并在显示装置109上显示：利用带电粒子图像获取组件114a获取的带电粒子图像即SEM图像、利用电流电压图像获取组件114c获取的电流电压图像、利用电流电压检测组件114b获取的电流电压的数据。
图2示出了本发明实施例的探针模块201的概要图。探针模块201具有：钨探针120、保持钨探针120的探针保持器121、探针驱动机构122。钨探针120和探针保持器121的组合与图1的探针盒106对应。探针驱动机构122与图1的探针驱动机构107对应。钨探针120的形状呈前端尖锐且前端的曲率为纳米级。在本实施例中，钨探针120的材质是钨，但是除了探针自身的材质是钨以外，也可以采用镀敷了钨的探针。作为探针120的材质，也可以采用作为钨基合金的铼钨合金。通过作为探针120的材质采用铼钨合金，能够获得高强度、更细且高寿命的探针。另外，作为钨以外的其它材料，也可以将与试样101的制造工艺具有亲合性的其它材料用于探针自身的材质或者对探针进行镀敷。例如可以将钛或铂用于对探针的镀敷。这里，为了使探针具备与试样101的制造工艺的亲合性，例如可以将在试样101即半导体晶圆的制造工序中使用的材料中的其一为同种的材料用于探针的制造。作为在半导体晶圆的制造工序中使用的材料的例子，可以举出铜、钛、钨、铂、铝等。在半导体装置的制造工序中，可以增加如图35所示的、步骤S3501的在半导体晶圆的划线区域形成TEG的电极焊垫的步骤；后续步骤S3502的利用以与在该半导体晶圆的制造工序中使用的材料中的其一为同种的材料制造的探针来进行检查的步骤，从而能够使探针具备与试样101的制造工艺的亲合性。此外，通过使探针前端的材料、与供探针前端接触的试样101的电极焊垫为同种材料，从而在使探针前端接触来进行检查时，探针前端与试样101表面露出的材料为同种的材料，从而能够进一步提高亲合性。例如，探针前端的材料和试样101的电极焊垫的材料可以是钨。由此，能够进一步抑制由于探针的接触而对试样101表面造成的污染。探针保持器121、探针驱动机构107的外装优选使用导电性材料而具备导电性，以避免因接触电子显微镜的带电粒子而带电。
图3示出了作为试样101的例子的半导体晶圆130的概要图。半导体晶圆130具有：与由晶体管、电路等构成的芯片对应的图案131；作为图案与图案之间的间隙的划线区域132。在划线区域132配置用于确认芯片是否不良的检查用的TEG。
图4(a)示出了在划线区域132上配置的场效应晶体管(Field EffectTransistor，以下称为FET)TEG的一例。在FETTEG的情况下，在FET140周边配置：基板用的电极焊垫141、栅极用的电极焊垫142、漏极用的电极焊垫143、以及源极用的电极焊垫144。在从FET140到电极焊垫的电路图案145可采用金、铜等导电率高的材质。另外，划线区域132的宽度为100μm左右，TEG的各电极焊垫配置在划线区域132的宽度以下的宽度中。
图4(b)示出了在划线区域132上配置的多个与图4(a)所示的FETTEG相比更加微小的FETTEG。微小FETTEG的微小的电极焊垫配置于平坦面上。它们与图4(a)的电极相比非常小，因此能够在划线区域132上配置更多。虽然各电极焊垫141～144的尺寸可以微细化到与钨探针120前端相同程度的几nm～几十nm，但是优选为考虑了接触电阻、接触位置精度的尺寸。
图5示出了使用图2的探针模块201来进行划线区域132的TEG的电气特性评价时的一例。探针模块201在探针模块支撑台150上呈扇状安装并以各自的钨探针106前端接近的方式配置。通过使探针模块201在探针模块支撑台150上呈扇状安装，从而能够将四个钨探针120呈扇状配置，使四个钨探针120的前端彼此接近，并高密度地配置TEG的电极焊垫。另外，探针模块支撑台150安装于轨道151。基本上是通过利用试样载台102使试样101移动来进行各钨探针120前端向测定位置的相对位置移动。这是为了避免来自驱动部分的灰尘落到作为试样101的半导体晶圆上，但是也可以在通过在作为试样101的半导体晶圆与探针模块支撑台150之间设置灰尘托盘来防止灰尘的条件下使探针模块支撑台150移动。
图6(a)示出了与图5所示的扇状的探针模块配置对应的TEG的电极焊垫配置的一例。就图6(a)所示的TEG的电极焊垫配置而言，通过将TEG的基板用的电极焊垫141、栅极用的电极焊垫142、漏极用的电极焊垫143、源极用的电极焊垫144配置为コ状，从而适于使图5所示的呈扇状配置的探针模块的钨探针120前端如图6(a)所示那样呈扇状接近地配置的测定。由此，能够使钨探针120的前端彼此接近，能够进一步高密度地配置TEG的电极焊垫。通过使用SEM镜筒103和检测器104的SEM观察，来检测各钨探针120因与对应的电极焊垫接触而发生的弯曲，从而能够检测各钨探针120前端与对应的电极焊垫的接触。图6(b)和图6(c)各自示出了图6(a)所示的电极焊垫配置的变形例。
实施例2
在本实施例中，针对取代在实施例1中说明的钨探针120而使用以MEMS(MicroElectro Mechanical Systems：微机电系统)技术制造的探针(以下称为MEMS探针)的实施例进行说明。
图7(a)和图7(b)示出了本实施例的探针模块701。图7(a)是探针模块701的立体图，图7(b)是探针模块701的与面向试样101侧的相反侧的俯视图。
如图7(a)和图7(b)所示，探针模块701具有：探针驱动机构702、后述的MEMS探针901、以及保持MEMS探针901的探针保持器703。MEMS探针901和探针保持器703与图1的探针盒106对应，探针驱动机构702与图1的探针驱动机构107对应。
探针驱动机构702具有用于安装探针盒的盒架704。另外，探针驱动机构702具备用于与探针盒进行电接合的电极而能够在进行探针盒交换时容易地进行电连接。
图8(a)、图8(b)和图8(c)是本实施例的探针盒801的概要图。图8(a)是探针盒801的与面向试样101侧的相反侧的立体图。图8(b)和图8(c)是探针盒801的面向试样101侧的立体图。
如上所述，探针盒801具有MEMS探针901、和保持MEMS探针901的探针保持器703。探针保持器703与MEMS探针901电连接，且在试样侧的表面具备配线图案。MEMS探针901的各探针与保持器703的对应的配线电连接例如采用引线键合。图8(b)和图8(c)所示的配线802a、配线802b、配线802c、配线802d、配线802e、配线802f与各自对应的MEMS探针901的探针电连接。配线802a与电极803a连接、配线802b与电极803b连接、配线802c与电极803c连接、配线802d与电极803d连接、配线802e与电极803e连接、配线802f与电极803f连接。在本实施例中，由于是用于评价晶体管的探针，因此探针为四个而配线则准备了六个且对此后述。
另外，探针保持器703具有配线804、和与配线804连接的电极805。配线804与在后述的MEMS探针901的与面向试样侧的相反侧设置的导电体层连接。由此，能够防止SEM观察时的MEMS探针901的充电。配线804与MEMS探针901例如能够在通过焊料使MEMS探针901与保持器703接合时电连接。
这样，探针盒801具有用于在向探针驱动机构107安装时进行电连接的电极803a～803f和电极805，因此当在电气特性评价中发生探针的磨损、破损等不良时，能够通过交换探针盒801而容易地交换为新探针。
以下对MEMS探针901进行说明。图9是本实施例的探针即MEMS探针901的整体立体图。图9为了容易理解而以探针所在侧为上侧。如图9所示，MEMS探针901具有悬臂902、和对悬臂902进行支撑的主体部903。主体部903由硅支撑基板904、埋入氧化膜905、以及硅层906的层叠结构即SOI(Silicon on Insulator：绝缘体上硅)基板形成。在主体部903的硅层906上形成有电极907a、电极907b、电极907c、电极907d、电极907e、电极907f。电极907a～907f例如是钨电极。例如通过引线键合分别地，使电极907a与探针保持器703的配线802a连接、使电极907b与探针保持器703的配线802b连接、使电极907c与探针保持器703的配线802c连接、使电极907d与探针保持器703的配线802d连接、使电极907e与探针保持器703的配线802e连接、使电极907f与探针保持器703的配线802f连接。
图10表示悬臂902的放大图。在悬臂902上形成有探针1001a、探针1001b、探针1001c、以及探针1001d。在悬臂902和主体部903的与形成有探针1001a～1001d的面的相反侧的面形成有导电体层1002。导电体层1002例如是钨层。导电体层1002与试样保持器105电连接，而抑制因从SEM镜筒103发出的电子束的照射而引起的MEMS探针901的充电。
参照MEMS探针901的俯视图即图11对探针1001a～1001d进行说明。探针1001a具有电极面1101a和电极面1101b。电极面1101a和电极面1101b例如由钨形成。电极面1101a与配线1102a电连接。配线1102a与电极907a电连接。电极面1101b与配线1102b电连接。配线1102b与电极907b电连接。配线1102a和配线1102b例如由钨形成。探针1001b的电极面与配线1103电连接。配线1103与电极907c电连接。探针1001b的电极面和配线1103例如由钨形成。探针1001c的电极面与配线1104连接。配线1104与电极907d电连接。探针1001c的电极面和配线1104例如由钨形成。探针1001d具有电极面1105a和电极面1105b。电极面1105a和电极面1105b例如由钨形成。电极面1105a与配线1106a电连接。配线1106a与电极907e电连接。电极面1105b与配线1106b电连接。配线1106b与电极907f电连接。配线1106a和配线1106b例如由钨形成。在本实施例中，作为与试样101的电极焊垫接触的电极面的材料而使用钨，但是作为钨以外的其它材料，也可以采用具有与试样101的亲合性的其它材料。在本实施例中，设置于探针1001a～1001d的各电极面与实施例1的钨探针120的前端相当。因此，在本实施例中，探针的前端是设置于探针1001a～1001d的各电极面。
探针1001a通过在与电极焊垫接触时检测电极面1101a与电极面1101b之间的导通，而作为与电极焊垫接触的接触传感器发挥功能。另外，探针1001d通过在与电极焊垫接触时检测电极面1105a与电极面1105b之间的导通，而作为与电极焊垫接触的接触传感器发挥功能。
图28(a)和图28(b)是表示探针1001d与TEG的电极焊垫2801接触时的状态的概要图。图28(a)是表示从悬臂902的侧面观察接触的状态的概要图，图28(b)是表示从图28(a)的箭头2802的方向观察接触的状态的图。如图28(a)所示，探针1001d的电极面1105b与电极焊垫2801在接触状态下彼此平行。另外，通过检测电极面1105a与电极面1105b之间的导通而能够检测与电极焊垫2801的接触。此外，通过确认各探针的接触电阻为预定值以下而能够确保探针相对于电极焊垫的接触强度。另外，通过探针1001a与探针1001d分别作为接触传感器发挥功能，从而能够利用试样载台102对试样101表面的倾斜进行调整，以使得探针1001a～1001d的探针列与检查对象的晶圆面平行，从而稳定地进行检查。
图12示出了以图11的A－A’间的虚线剖切的MEMS探针901的断面。如上所述，主体部903由硅支撑基板904、埋入氧化膜905、以及硅层906的SOI基板形成。主体部903的厚度主要地通过硅支撑基板904的厚度进行调整。另外，如上所述，在悬臂902和主体部903的与形成有探针1001a～1001d的面的相反侧的面形成有导电体层1002。探针1001b的电极面相对于悬臂902倾斜，以使得探针1001b的电极面以与电极焊垫平行的状态与电极焊垫接触。探针1001a、探针1001c、以及探针1001d也与探针1001b同样地各自的电极面相对于悬臂902倾斜。探针1001b与配线1103电连接。
参照图13、图14(a)～图14(m)对本实施例的MEMS探针901的制造方法进行说明。图13是MEMS探针901的制造的流程图。图14(a)～图14(m)是利用以图11的A－A’间的虚线剖切的断面来说明MEMS探针901的制造工序的图。
在图13的步骤S1301中，如图14(a)所示，在具有硅支撑基板904、埋入氧化膜905、以及硅层906的SOI基板的两面通过热氧化来设置氧化硅膜1201和氧化硅膜1401，进而在氧化硅膜1401上设置光致抗蚀剂膜1402。接下来，在步骤S1302中，如图14(b)所示，以光致抗蚀剂膜1402为掩模而使氧化硅膜1401形成图案。
接下来，在步骤S1303中，以在S1302中形成了图案的氧化硅膜1401为掩模，采用反应性离子蚀刻或湿法蚀刻来对硅层906进行蚀刻，从而如图14(c)所示那样形成突起1403。图14(c)示出了与探针1001b对应的突起1403。探针1001a、探针1001c、探针1001d各自对应的突起也与突起1403同样地通过步骤S1303形成。接下来，在步骤S1304中使用缓冲氟酸(BHF)如图14(d)所示那样将在S1302中形成了图案的氧化硅膜1401除去。
接下来，在步骤S1305中如图14(e)所示那样形成配线1103。具体而言，是以光致抗蚀剂在钨层上形成图案来形成配线1103。另外，在步骤S1305中，配线1102a、配线1102b、配线1104、配线1106a、配线1106b、以及电极907a～907f也与配线1103同样地形成。接下来，在步骤S1306中进行悬臂902的图案形成。悬臂902的图案形成例如采用光刻法进行。
接下来，在步骤S1307中对氧化硅膜1201进行蚀刻，从而如图14(f)所示那样形成用于形成主体部903的掩模。接下来，在步骤S1308中为了保护悬臂902而如图14(g)所示那样在悬臂902侧形成光致抗蚀剂膜1404。
接下来，在步骤S1309中，以利用在步骤S1307中形成的掩模的湿法蚀刻来对硅支撑基板904进行蚀刻，从而如图14(h)所示那样形成主体部903。接下来，在步骤S1310中，利用缓冲氟酸(BHF)如图14(i)所示那样将除了主体部903之外的埋入氧化膜905、氧化硅膜1201通过蚀刻除去。
接下来，在步骤S1311中，如图14(j)所示，在悬臂902和主体部903的与形成有探针1001a～1001d的面的相反侧的面形成导电体层1002。接下来，在步骤S1312中，如图14(k)所示，将在步骤S1308中形成的光致抗蚀剂膜1404除去。
接下来，在步骤S1313中，利用聚焦离子束(FIB)将突起1403的一部分削除，从而如图14(l)所示那样在突起1404设置相对于悬臂902具有倾斜的面1405。探针1001a、探针1001c、探针1001d各自对应的突起也与突起1403同样地通过步骤S1313将一部分削除。接下来，在步骤S1314中，以利用聚焦离子束的化学蒸镀法(FIB－CVD)来沉积钨，从而如图14(m)所示那样形成与配线1103电连接的探针1001b的电极面。这里，如上所述将倾斜的角度设定为使得探针1001b的电极面以与TEG的电极焊垫平行的状态与TEG的电极焊垫接触。探针1001a、探针1001c、探针1001d也与探针1001b同样地形成如图11所示的各电极面。
以上能够制造本实施例的MEMS探针901。在本实施例中，以采用MEMS技术的器件制造方式来制造MEMS探针901，因此能够进行再现性良好的制造。
图15示出了本实施例的变形例的MEMS探针的悬臂的放大图。如图15所示，通过FIB将悬臂902的被虚线包围的区域1501的一部分削除，从而能够使在利用SEM镜筒103和检测器104的SEM观察中隐蔽于悬臂的面积减少。
图16示出了本实施例的变形例的MEMS探针的悬臂的放大图。如图16所示，通过FIB将悬臂902的被虚线包围的区域1601的一部分削除而在各探针之间切入切口，从而即使在电极焊垫的高度不同的情况下，也能够利用各探针的悬臂的柔韧性使各探针与电极焊垫可靠地接触。另外，就图16的MEMS探针而言，四个探针全部设置两个电极，从而能够检测各探针与电极焊垫的接触。
图17示出了本实施例的变形例的MEMS探针的悬臂的放大图。就图17所示的MEMS探针而言，探针数为八个，从而容易进行变换器的检查。
图18示出了本实施例的变形例的MEMS探针的悬臂的放大图。就图18所示的MEMS探针而言，两探针之间的间隔即B—B’间的距离为几mm，从而容易进行配线的检查。配线图案的评价可以通过描绘基于在使探针与配线的一端接触的状态下将从SEM镜筒103发出的带电粒子束即电子束向配线上照射时流入探针的吸收电流的吸收电流图像(包含吸收电压图像)来进行。因此，探针间的距离需要最大为几mm的程度。通过改变探针间的距离来制作MEMS探针，从而能够与各种宽度的配线图案对应。
图19示出了本实施例的变形例的MEMS探针的悬臂的放大图。就图19所示的MEMS探针而言，探针1004a～1004d形成于共同的突起上。由此，能够容易地缩窄探针1004a～1004d的间隔，即使在电极焊垫的排列间距较短的情况下也能够进行检查。探针1004a～1004d的间隔例如可以是几百nm～几十微米的程度。
图20示出了本实施例的变形例的MEMS探针的悬臂的放大图。图21是以通过图20的探针1001c和与探针1001c连接的配线的断面剖切的MEMS探针的剖视图。就图20和图21所示的MEMS探针而言，在悬臂902的硅层906设置进行了硼离子注入的区域2001而做成压阻元件，从而能够检测悬臂902因与试样接触而产生的弯曲。因此，能够根据压阻元件的电阻变化来检测探针与试样的接触。另外，此时也可以向悬臂902施加振动并根据由接触引起的共振频率的变化来检测接触。
伴随着硼离子注入的区域2001的设置，追加了使进行了硼离子注入的区域2001和与探针1001c连接的配线绝缘的绝缘体层2002、以及使进行了离子注入的区域2001和导电体层1002绝缘的绝缘体层2003。绝缘体层2002和绝缘体层2003例如可以由溅镀的氧化硅膜形成。另外，为了读取压阻元件的电阻变化，在绝缘体层2002上如图20所示那样设置开口部2004a和开口部2004b，并使配线2005a和配线2005b与进行了硼离子注入的区域2001连接。就制造方法而言，在图13所示的步骤S1304之后，追加形成硼离子注入的区域2001工序，接下来，追加形成设置有开口部2004a和开口部2004b的绝缘体层2002的工序。进而在步骤S1310之后追加设置绝缘体层2003的工序。
在由压阻元件实现接触传感器的情况下，也可以并用如图11所示那样对一个探针设置两个电极面，而根据电极面间的导通来检测与焊垫的接触的方式。由此，能够更加可靠地检测探针与试样的接触。
实施例3
在本实施例中，对安装于探针保持器703的MEMS探针的另一实施例进行说明。
图22为本实施例的探针即MEMS探针2201的整体立体图。图22为了易于理解而以探针所在侧为上侧。如图22所示，MEMS探针2201具有：金属探针2202a、金属探针2202b、金属探针2202c、金属探针2202d、以及对金属探针2202a～2202d进行支撑的主体部2203。
主体部2203具有硅基板2204和氧化硅膜2205。在主体部2203的氧化硅膜2205上形成有电极2206a、电极2206b、电极2206c、以及电极2206d。电极2206a～2206d例如是钨电极。电极2206a～2206d与探针保持器703的配线802a～802f中的四个分别以例如引线键合连接。
图23示出了MEMS探针2201的金属探针2202a～2202d附近的俯视图。如图23所示，金属探针2202a～2202d形成为各自的前端彼此接近。这样，金属探针2202a～2202d呈扇状排列。金属探针2202a～2202d各自的前端与TEG的电极焊垫接触。金属探针2202a～2202d例如由钨形成。在本实施例中，作为与试样101的电极焊垫接触的金属探针2202a～2202d的材料而使用了钨，但是作为钨以外的其它材料，也可以采用与试样101具有亲合性的其它材料。
金属探针2202a与配线2301a电连接。配线2301a与电极2206a电连接。金属探针2202b与配线2301b电连接。配线2301b与电极2206b电连接。金属探针2202c与配线2301c电连接。配线2301c与电极2206c电连接。金属探针2202d与配线2301d电连接。配线2301d与电极2206d电连接。配线2301a～2301d例如由钨形成。
图24示出了以图23的C－C’间的虚线剖切的MEMS探针2201的断面。就MEMS探针2201而言，如上所述，在硅基板2204上形成有氧化硅膜2205。在绝缘层即氧化硅膜2205上形成有配线2301b，并与配线2301b连续地形成有金属探针2202b。配线2301a、金属探针2202a、配线2301c、金属探针2202c、配线2301d、金属探针2202d也与配线2301b和金属探针2202b同样地形成。另外，在主体部2203的与形成有金属探针2202a～2202d的面的相反侧的面形成有导电体层2401。导电体层2401例如是钨层。导电体层2401与金属探针2202a～2202d以避免电连接的方式分离。
图25是图24的虚线圆2402部分的放大图。如图25所示，氧化硅膜2205位于比硅基板2204的边缘靠向内侧的位置。如后述那样，在通过溅镀等形成导电体层2401时，通过氧化硅膜2205的靠向内侧的结构使导电体层2401与金属探针2202a～2202d和配线2301a～2301d分离。导电体层2401例如是钨层。导电体层2401与试样保持器105电连接而抑制因照射从SEM镜筒103发出的电子束而引起的MEMS探针2201的充电。此外，虽然在图24中进行了省略，但是如图25所示，在金属探针2202a～2202d的与TEG的电极焊垫接触的面的相反侧，在形成导电体层2401时形成导电体层2501。
参照图26、图27(a)～图27(h)对本实施例的MEMS探针2201的制造方法进行说明。图26是MEMS探针2201的制造流程图。图27(a)～图27(h)是通过以图23的C－C’间的虚线剖切的断面来说明MEMS探针2201的制造工序的图。
在图26的步骤S2601中，如图27(a)所示，通过热氧化在硅基板2204的一个面设置氧化硅膜2205并在另一个面设置氧化硅膜2701。
接下来，在步骤S2602中，使用氩气等对氧化硅膜2205的表面进行溅射蚀刻、或者向氧化硅膜2205的表面打入杂质离子，从而向氧化硅膜2205的表面导入改性层。由此，在后述的在氧化硅膜2205上形成金属层时，能够形成高品质的金属层，并能够获得高品质的金属探针2202a～2202d。
接下来，在步骤S2603中，在氧化硅膜2205上形成金属层并形成图案，从而如图27(b)所示那样形成金属探针2202a～2202d、配线2301a～2301d、电极2206a～2206d。金属层例如可以通过钨的溅镀而形成。此时，通过步骤S2602的改性层的导入，使得氧化硅膜2205的表面成为存在元素的结合键的表面状态，可形成体心立方晶体结构的钨核，促进体心立方晶体结构的钨层的形成。由此，可形成体心立方晶体结构的钨的大结晶粒，并且减少晶界上的异物的偏析，能够形成高品质的钨层。
接下来，在步骤S2604中，对氧化硅膜2701进行蚀刻，从而如图27(c)所示那样形成用于形成主体部2203的掩模。接下来，在步骤S2605中，为了保护金属探针2202a～2202d而如图27(d)所示那样在金属探针2202a～2202d侧形成光致抗蚀剂膜2702。接下来，在步骤S2606中，利用在步骤S2604中形成的掩模以湿法蚀刻对硅基板2204进行蚀刻，从而如图27(e)所示那样形成主体部2203。
接下来，在步骤S2607中使用缓冲氟酸(BHF)如图27(f)所示那样将除了主体部2203之外的氧化硅膜2205、氧化硅膜2701通过蚀刻除去。在步骤S2607中对氧化硅膜2205进行蚀刻时，如图25所示那样对氧化硅膜2205进行蚀刻直到比硅基板2204的边缘靠向内侧的位置。
接下来，在步骤S2608中，如图27(g)所示，在与形成有金属探针2202a～2202d的面的相反侧的面形成导电体层2401。导电体层2401例如可以通过钨的溅镀而形成。导电体层2401的厚度比氧化硅膜2205的厚度薄。在通过溅镀等形成导电体层2401时，导电体层2401由于不会蒸镀到氧化硅膜2205的比硅基板2204的边缘靠向内侧的部分而与金属探针2202a～2202d和配线2301a～2301d电分离。接下来，在步骤S2609中，如图27(h)所示，将在步骤S2605中形成的光致抗蚀剂膜2702除去。
以上能够制造本实施例的MEMS探针2201。在本实施例中，以采用MEMS技术的器件制造方式来制造MEMS探针2201，因此能够进行再现性良好的制造。
实施例4
在本实施例中，以图29(a)和图29(b)示出了与实施例1～3的探针的阵列对应的FETTEG的布局的例子。
在图29(a)所示的FETTEG布局例中，就FETTEG的电极焊垫而言，在横向延伸的X方向的划线区域132和纵向延伸的Y方向的划线区域132，在沿着各划线区域132的方向上配置有电极焊垫。例如，处于X方向的划线区域132的FETTEG的电极焊垫群2901a和处于Y方向的划线区域132的FETTEG的电极焊垫组2901b布局于彼此正交的方向。
另外，在图29(b)中，FETTEG的电极焊垫全部沿着横向延伸的X方向的划线区域132配置。例如，处于X方向的划线区域132的FETTEG的电极焊垫组2901c和处于纵向延伸的Y方向的划线区域132的FETTEG的电极焊垫组2901d布局于相同方向。此外，在图29(b)中，在Y方向的划线区域宽度上配置有一个FETTEG，但是也可以采用更加微小的电极焊垫而在Y方向的划线区域宽度上配置多个FETTEG。图29(b)所示的FETTEG的电极焊垫的排列全部为相同方向，因此不必改变探针盒106相对于试样101的方向而能够连续地对X方向和Y方向的划线区域132的FETTEG进行评价。由此，能够高效地进行半导体装置的制造。
实施例5
在本实施例中，对实施例1～3的探针盒106的各探针的检查例进行说明。图30示出了用于确认探针盒106的各探针的正常度的电极焊垫3001的概要图。用于确认探针的正常度的电极焊垫3001配置于划线区域132，并与各探针的前端位置对应地配置。各电极焊垫3001通过配线3002电连接。针对探针盒106的各探针的正常度确认可以通过对在使各探针与各电极焊垫3001接触的状态下向任一探针施加电压时流过其它探针的电流值进行测定而实现。本实施例的探针正常度确认用于在进行TEG的电气特性评价之前确认各探针有无异常、探针盒106的安装是否不良。
实施例6
在本实施例中，示出了使用实施例1～3的探针盒106进行电气特性评价的流程的例子。图31示出了使用探针盒106进行电气特性评价的流程图的例子。
以下对评价步骤进行说明。首先，在步骤S3101中，利用探针交换器110来进行探针盒106向探针驱动机构107的安装或者探针盒106的交换。此外，探针盒106的安装或交换在使探针驱动机构107移动到探针盒交换位置的状态下进行。
接下来，在步骤S3102中，确认探针盒106是否正常地安装，并判断是否为能够进行测定的状态。探针盒106是否正常地安装的判断通过用于确认与设置于探针驱动机构107的探针盒106的接触的传感器来进行。这里，在探针盒106的安装异常的情况下，返回步骤S3101进行探针盒106的交换。
在正常的情况下，在步骤S3103中，使探针驱动机构107从交换位置向测定位置移动，接下来使试样载台102移动，以使得探针前端到达存在进行电气特性评价的TEG的划线区域132。
接下来，在步骤S3104中，使所安装的各探针与用于确认探针的正常度的电极焊垫3001接触来确认探针的状态。此时，各探针与电极焊垫3001的接触可以在通过试样载台102的移动或者探针驱动机构107的粗动而在一定程度上使电极焊垫3001与各探针接近之后通过探针驱动机构107的微动来进行。就对探针前端与电极焊垫的接触进行确认的方法而言，可以采用如下的任意方法，即：通过SEM图像来确认各探针的形状变化的方法、通过安装于各探针的接触传感器来进行检测的方法、或者根据在接触时流过各探针的微弱的电流来进行判断的方法等。在正常度确认的结果为探针有问题的情况下，则返回步骤S3101的探针盒106的交换。
在探针正常的情况下则转入步骤S3105，电气特性评价装置100使所安装的各探针与划线区域132的TEG的各电极焊垫接触来进行TEG的评价。在步骤S3105中，也通过与向用于确认接触的电极焊垫3001接触的方法同样的方法，使电气特性评价装置100的各探针与TEG的电极焊垫接触。在确认接触后，电气特性评价装置100进行元件的电气特性评价。当电气特性评价完成后，则电气特性评价装置100使探针通过探针驱动机构107从所接触的电极焊垫退避并向下一测定位置移动。当下一测定位置距离前一测定位置较远时，需要使试样载台102移动，但是在测定位置较近时则能够利用探针驱动机构107使探针106移动而转入下一测定。
接下来，在步骤S3106中，电气特性评价装置100等待操作员的是否结束测定的输入。在选择了不结束时则返回步骤S3103。
实施例7
在本实施例中，对试样保持器105的例子进行说明。试样保持器105所保持的试样101即半导体晶圆需要尽可能地避免污染。通常以机械的方式保持半导体晶圆，但是在本实施例中采用了能够进行静电夹装的试样保持器105，可利用试样保持器105通过静电夹装来保持试样101即半导体晶圆而减轻污染。
这里，通过静电夹装而成为持续向试样101即半导体晶圆施加电压的状态，如果保持该状态则会导致使电气特性评价装置100的各探针进行接触来测定元件、配线的电气特性时的缺点。因此在本实施例中，能够通过向电气特性评价装置100的探针施加与试样101即半导体晶圆相同的电压、或者向试样101施加方向与通过静电夹装而施加的电压值相反的负方向的等值电压来抵消电压，来进行电气特性的测定。
利用电气特性评价装置100进行测定的方式包括：测定吸收电流的方式和测定电气特性的方式。图32(a)和图32(b)示出了通过使探针前端与试样101接触来进行探测的电气测定方法的例子。图32(a)是对从SEM镜筒103发出的带电粒子束3201的吸收电流进行测定的例子，图32(b)是不照射带电粒子束3201而对MOS(Metal Oxide Semiconductor：金属氧化物半导体)晶体管的特性进行测定的例子。
在图32(a)的例子中，使电气特性评价装置100的探针3203的前端与在试样101即半导体晶圆上形成的导电性的配线3202的一端接触并使探针3203接地，并且在探针3203与接地点之间设置有电流计3204。在该状态下，将从SEM镜筒103细径集束的带电粒子束3201向配线3202的上照射，则能够基于电流计3204的输出来测定配线3202中因带电粒子束3201而流通的所谓的吸收电流。
此外，电流计3204是电流电压检测组件114b中包含的构成要素，具体而言，是由检测吸收电流所对应的电压的电路、和对该电压进行放大的放大电路等构成。并且，通过该放大电路放大的电压的值适当地经过AD(Analog to Digital：模数)变换而被控制计算机114d读取。
吸收电流是配线3202基于吸收了带电粒子束3201的电荷而产生的电流，通常相当于在单位时间内从由带电粒子束3201提供给配线3202的电荷量(束电流)减去从配线3202反射或放出的带电粒子的电荷量后所得到的值。因此，通过利用电流计3204测定吸收电流，能够知晓从带电粒子束3201的照射位置到探针3203的接触位置是否导通。
带电粒子束3201能够贯通较薄的绝缘层等，因此即使配线3202被绝缘层等覆盖，也能够在带电粒子束3201能够到达的范围内对处于绝缘层的下层的配线检测吸收电流。此外，如果使两个探针3203与不同位置的配线接触(图示省略)，则也能够通过至少一方的探针3203来测定吸收电流，从而获得连接两个探针3203的配线的电阻值的分布。
另外，如图32(b)所示，在使多个(例如四个)探针3205a～3205d在试样101即半导体晶圆上接触的情况下，能够在不照射带电粒子束3201的状态下，获取在试样101即半导体晶圆上形成的元件(例如MOS晶体管元件)等的工作特性。
在图32(b)的例子中，使探针3205a与源极区域3206接触、使探针3205b与栅极电极3207接触、使探针3205c与漏极区域3208接触、使探针3205d与基板(衬底)区域3209接触。因此，如果向各探针3205a～3205d适当地施加电压，并例如对探针3205a－探针3205c间流通的电流进行测定，则能够获取源－漏电流的栅极电压特性等。在图32(b)中示出了使探针3205a～3205d直接与元件接触的例子，但是在使探针3205a～3205d与元件所连接的电极焊垫接触的情况下，也能够在不照射带电粒子束3201的状态下，获取在试样101即半导体晶圆上形成的元件(例如MOS晶体管元件)等的工作特性。
图33示出了通过测定吸收电流得到吸收电流图像(电流电压图像)的例子。图33的吸收电流图像3301中示出了：电气特性评价装置100的探针3302的前端部的像、探针3302所接触的焊垫电极的像3303、最上层的配线的像3304、绝缘层的下层的配线的像3305的例子。如图33所示，在吸收电流图像3301中，对于与探针3302导通的配线、元件可获取任意的像，在这里是焊垫电极的像3303、最上层的配线的像3304、和绝缘层的下层的配线的像3305，对于没有导通的配线、元件则未获取任何像。
此外，在吸收电流图像3301中，只要从SEM镜筒103发出的带电粒子束能够贯通绝缘层而到达，则即便是绝缘层的下层的配线，也能够得到吸收电流的像(下层的配线的像3305)。因此，在吸收电流图像3301中能够以非破坏方式观察到无法通过SEM图像等带电粒子图像进行观察的处于绝缘层下的配线结构。吸收电流图像3301能够在显示装置109上进行显示。
在获取吸收电流时，如果在进行测定的试样101即半导体晶圆上电压不是0V的状态则无法进行测定。通过如上所述以静电夹装将试样101即半导体晶圆固定，从而能够在试样表面施加有+V(V)的电压的情况下，通过向试样表面施加－V(V)的电流来抵消电压，在试样表面的测定部位成为表观0V，从而能够对吸收电流进行测定。
另外，在对电气特性进行测定时也能够以同样的方法进行测定，但是在进行电气特性测定的情况下，通常使两个探针分别与测定位置接触，并向两个探针间施加1V的电位差而流通电流，来对电气特性进行评价。因此，例如在+V(V)的电压施加于试样101即半导体晶圆上表面的情况下，向一探针施加+V(V)的电压并向另一探针进一步追加1V而成为施加+V+1(V)的电压的状态，从而能够进行电气特性的评价。
实施例8
在本实施例中，示出了将前述的实施例1～8应用于半导体装置制造的例子。图34示出了半导体装置制造工序中的前工序流程的例子。
首先，在步骤S3401中，提拉作为半导体材料的硅锭。接下来，在步骤S3402中，利用金刚石刀具等将硅锭切断，获得晶圆。接下来，在步骤S3403中，进行晶圆的研磨，在步骤S3404中，将晶圆放入高温的扩散炉中，暴露于氧化性气氛，在晶圆表面形成氧化膜。该氧化膜是烧制电路图案所需的。
接下来，在步骤S3405中，在形成有氧化膜的晶圆上涂布光致抗蚀剂。接下来，在步骤S3406中，在晶圆表面上形成图案。接下来，在步骤S3407中，通过进行蚀刻而将不需要的氧化膜除去。接下来，在步骤S3408中，利用氧化等离子体将在蚀刻后不需要的光致抗蚀剂除去，并在清洗装置中将晶圆浸渍于药液，将晶圆上残留的杂质除去。
接下来，在步骤S3409中，利用CVD装置等来沉积氧化膜而形成层间绝缘膜。接下来，在步骤S3410中，在通过热氧化法形成栅极绝缘膜后，使表面氮化，并在其上使用CVD法来形成栅极膜。并且，在进行图案形成并形成栅极电极后，通过离子注入法向硅基板注入杂质元素，并进一步通过高温扩散而使杂质均匀地扩散来形成源漏区域。
接下来，在步骤S3411中，通过CVD法来沉积氧化膜，通过CMP装置进行研磨使表面平坦化。并且，利用掩模对接触孔抗蚀剂图案进行蚀刻処理，在绝缘膜上形成接触孔。这里通过CVD法埋入金属膜，并通过CMP研磨将多余的膜除去。接下来，在步骤S3412中，通过CVD法再次形成绝缘膜，并形成图案，形成作为配线的部分(沟槽)。在该沟槽中埋入金属膜，并将多余的膜研磨除去。通过多次重复而形成多层配线。并且，通过适当地重复进行从涂布光致抗蚀剂的步骤S3405到形成多层配线的步骤3412的工序，从而完成多层配线的半导体晶圆。
在完成多层配线的半导体晶圆后，在步骤S3413中，实施晶圆检查，如果是合格品，则将多层配线的半导体晶圆向半导体装置制造的后续工序输送。在步骤S3413的前工序的检查中，使探针与晶圆中的一个一个LSI芯片抵接，并与所连接的测试器进行通信来判别芯片的合格/不良。虽然对于半导体制造的后续工序没有图示，但通常是将晶圆按照LSI芯片进行切断，将切断的芯片固定于金属的导线框架，并将芯片与导线框架利用微细的线材连接，之后进行封装、印字、最终检查而完成半导体产品。
这里，在到前工序为止完成晶圆后，在步骤S3413中进行检查，即使发现不良也必须将该晶圆废弃。即使利用专利文献1～3所示的现有的纳米探测器来进行检查，为了确定不良部位并进行测定，也必须对完成了前工序的晶圆进行研磨，使LSI芯片内的配线露出来进行测定，因此结局是必须将检查的晶圆废弃。另外，在对晶圆进行检查时，如果导致晶圆污染，则会导致丧失作为产品的价值，其损失较大。
这里，在利用实施例1～7所示的装置或方法来进行测定、检查的情况下，由于探针是由钨等与试样101即半导体晶圆具有亲合性的材料制造的，因此能够显著地减少晶圆的污染。因此，在适当地重复进行从前述的涂布光致抗蚀剂的步骤S3405到形成多层配线的步骤3412的工序的作业途中，能够将半导体晶圆投入电气特性评价装置100进行不良分析。由此，能够在各层的制造工序中获取电气特性、吸收电流像，从而尽早地反馈在工序途中因制造装置、材料等而发生的不良情况，减少不良晶圆的数量。例如在图32(a)、图32(b)和图33所示的方法中，能够在晶体管层的生产工序中确认不同扩散层区域间的绝缘电阻值，或测定栅极部的端部与端部之间的电阻值，从而能够在电气上确认空间性的制造是否良好。这些是到此为止仅通过关键尺寸SEM即可进行的作业，在关键尺寸SEM的工序之后新追加利用电气特性评价装置100进行的检查工序，从而能够获取电气特性来进行空间性的制造确认，进一步提高制造工序的可靠性。除了空间性的检查之外，还能够利用图32(a)和图32(b)所示的方法，获取半导体的PN结的电气特性，确认栅极与其它区域的绝缘性能，从而找出无法由外观形状判断的电气不良情况。至于晶体管层以外的配线层，可以利用电气特性评价装置100简单地对配线端部与端部之间的电阻进行测定、对配线间的电阻进行测定，来确认配线层的电气导通、绝缘。另外，能够通过获取吸收电流像而通过图像发现配线的断线、配线间的短路等不良部位。因此与通过关键尺寸SEM进行的线宽确认相比，利用电气特性评价装置100能够通过图像来确认电连接，这意味着能够提高器件生产工序的可靠性。
这样，通过在各生产工序中加入利用关键尺寸SEM在各层生成工序时进行的空间性的确认和利用电气特性评价装置100进行的电气确认，能够迅速地向后续批次进行反馈，从而提高整体而言的晶圆成品率并降低生产成本。现有技术在晶圆完成并认为发生某种不良后为了进行不良分析而进行研磨来进行确认作业，因此必须将完成的晶圆废弃，但是根据上述的实施方式，将电气特性评价装置100投入生产工序，并且能够避免对晶圆的污染，在半导体装置制造工序中的前工序的大多情况下，能够提高缺陷分析的效率。
符号说明
100—电气特性评价装置；101—试样；102—试样载台；103—SEM镜筒；104—检测器；105—试样保持器；106—探针盒；107—探针驱动机构；108—控制器；109—显示装置；110—探针交换器；132—划线区域；141—基板用的电极焊垫；142—栅极用的电极焊垫；143—漏极用的电极焊垫；144—源极用的电极焊垫；901—MEMS探针；2201—MEMS探针。

Claims (12)

1.一种半导体装置的制造方法，其特征在于，具有以下工序：
在半导体晶圆的划线区域上以コ状形成晶体管的电极焊垫组的工序；
使呈扇状排列的探针列的各探针与所述电极焊垫组内的各对应的电极焊垫接触的工序；以及
检查所述晶体管的电气特性的工序。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述探针的前端的材料与在所述半导体晶圆的制造工序中使用的材料中的一个为同种材料。
3.根据权利要求2所述的半导体装置的制造方法，其特征在于，
所述探针的前端及电极焊垫组的材料是钨。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在所述半导体晶圆的制造工序的中途，具有检查所述晶体管的电气特性的工序。
5.一种半导体装置的制造方法，其特征在于，具有以下工序：
在纵向延伸的划线区域和横向延伸的划线区域，在同一方向上形成半导体元件的电极焊垫组的工序；
使探针列的各探针与所述电极焊垫组内的各对应的电极焊垫接触的工序；以及
检查所述半导体元件的电气特性的工序。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于，
所述半导体元件是晶体管。
7.根据权利要求5所述的半导体装置的制造方法，其特征在于，
所述半导体元件是变换器。
8.一种半导体装置的制造方法，其特征在于，具有以下工序：
在半导体晶圆的划线区域上形成半导体元件的电极焊垫组的工序；
利用静电夹装来固定所述半导体晶圆的工序；
使探针列的各探针与所述电极焊垫组内的各对应的电极焊垫接触的工序；以及
检查所述半导体元件的电气特性的工序。
9.根据权利要求8所述的半导体装置的制造方法，其特征在于，
所述半导体元件是晶体管。
10.根据权利要求8所述的半导体装置的制造方法，其特征在于，
所述半导体元件是变换器。
11.根据权利要求8所述的半导体装置的制造方法，其特征在于，
所述探针列形成在悬臂上。
12.根据权利要求8所述的半导体装置的制造方法，其特征在于，
所述探针列呈扇状排列。
CN201880085517.1A 2018-02-06 2018-02-06 半导体装置的制造方法 Active CN111557041B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/003987 WO2019155519A1 (ja) 2018-02-06 2018-02-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN111557041A true CN111557041A (zh) 2020-08-18
CN111557041B CN111557041B (zh) 2023-12-26

Family

ID=67548225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880085517.1A Active CN111557041B (zh) 2018-02-06 2018-02-06 半导体装置的制造方法

Country Status (6)

Country Link
US (1) US11977099B2 (zh)
JP (1) JP7065124B2 (zh)
KR (1) KR20200096600A (zh)
CN (1) CN111557041B (zh)
TW (1) TWI757577B (zh)
WO (1) WO2019155519A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115298793A (zh) * 2020-03-20 2022-11-04 Asml荷兰有限公司 检查晶片期间静电卡盘的动态控制方法、装置和系统

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05307049A (ja) * 1992-04-30 1993-11-19 Nec Kansai Ltd 半導体ウェーハ特性測定装置
JPH06163655A (ja) * 1992-11-26 1994-06-10 Nec Kansai Ltd プローブカード
TW472182B (en) * 1999-12-20 2002-01-11 Japan Science & Tech Corp Apparatus for evaluating electrical characteristics
US20020153911A1 (en) * 2001-04-18 2002-10-24 Ic Mems, Inc. Probe structure for testing semiconductor devices and method for fabricating the same
JP2002313864A (ja) * 2001-04-12 2002-10-25 Nec Corp 半導体装置
US20030141889A1 (en) * 2002-01-24 2003-07-31 Scs Hightech, Inc. Vertical probe card and method for using the same
JP2004226086A (ja) * 2003-01-20 2004-08-12 Yokogawa Electric Corp コンタクトプローブ
TWI227781B (en) * 2000-09-06 2005-02-11 Hitachi Ltd Semiconductor-device inspecting apparatus and a method for manufacturing the same
JP2007121317A (ja) * 2007-02-01 2007-05-17 Sii Nanotechnology Inc 微小接触式プローバー
CN101490570A (zh) * 2006-01-03 2009-07-22 佛姆法克特股份有限公司 探针阵列结构以及制造探针阵列结构的方法
JP2009206272A (ja) * 2008-02-27 2009-09-10 Mitsumi Electric Co Ltd 半導体装置の検査方法及びプローバ装置
JP2010181340A (ja) * 2009-02-06 2010-08-19 Fujitsu Ltd プローブ針

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4749947A (en) 1986-03-10 1988-06-07 Cross-Check Systems, Inc. Grid-based, "cross-check" test structure for testing integrated circuits
JPS62290144A (ja) 1986-06-09 1987-12-17 Yokogawa Electric Corp 半導体ウエ−ハ用プロ−ブ装置
JPH04100252A (ja) 1990-08-20 1992-04-02 Fujitsu Ltd 電子ビームテスタの試料搭載機構
US5917197A (en) * 1997-05-21 1999-06-29 Siemens Aktiengesellschaft Integrated multi-layer test pads
US6014032A (en) 1997-09-30 2000-01-11 International Business Machines Corporation Micro probe ring assembly and method of fabrication
US20070245553A1 (en) 1999-05-27 2007-10-25 Chong Fu C Fine pitch microfabricated spring contact structure & method
JP2002217258A (ja) 2001-01-22 2002-08-02 Hitachi Ltd 半導体装置およびその測定方法、ならびに半導体装置の製造方法
KR100466984B1 (ko) 2002-05-15 2005-01-24 삼성전자주식회사 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법
JP2004228314A (ja) 2003-01-22 2004-08-12 Renesas Technology Corp パッドを有する半導体装置
JP4675615B2 (ja) 2003-12-05 2011-04-27 株式会社日立ハイテクノロジーズ 不良検査装置並びにプローブ位置決め方法およびプローブ移動方法
US7297945B2 (en) 2003-12-05 2007-11-20 Hitachi High-Technologies Corporation Defective product inspection apparatus, probe positioning method and probe moving method
JP4377300B2 (ja) * 2004-06-22 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体ウエハおよび半導体装置の製造方法
KR100624434B1 (ko) 2004-09-07 2006-09-19 삼성전자주식회사 저항성 팁을 구비한 반도체 탐침 및 그 제조방법
JP2006258429A (ja) * 2005-03-15 2006-09-28 Sii Nanotechnology Inc 走査型プローブ顕微鏡
US7528618B2 (en) 2006-05-02 2009-05-05 Formfactor, Inc. Extended probe tips
JP5142145B2 (ja) * 2008-03-27 2013-02-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法、半導体ウェハ、およびテスト方法
US7898266B2 (en) 2008-06-04 2011-03-01 Seagate Technology Llc Probe with electrostatic actuation and capacitive sensor
KR101583000B1 (ko) * 2009-03-09 2016-01-19 삼성전자주식회사 반도체 디바이스 테스트 장치 및 방법
US8171791B2 (en) 2009-05-13 2012-05-08 Robert Bosch Gmbh Rotation sensor with onboard power generation
JP2011033422A (ja) * 2009-07-31 2011-02-17 Hitachi High-Technologies Corp 検査装置及び検査方法
JP2011249366A (ja) * 2010-05-21 2011-12-08 Panasonic Corp 半導体装置及びその製造方法
US8421243B2 (en) * 2010-06-24 2013-04-16 Headway Technologies, Inc. Layered chip package and method of manufacturing same
JP5788767B2 (ja) 2011-11-07 2015-10-07 株式会社日本マイクロニクス プローブブロックとそれを備えるプローブカード並びにプローブ装置
US9293073B2 (en) * 2011-12-14 2016-03-22 Shenzhen China Star Optoelectronics Technology Co., Ltd. Testing system
JP5873741B2 (ja) 2012-03-09 2016-03-01 株式会社日立ハイテクノロジーズ 半導体検査装置および半導体検査方法
KR101339493B1 (ko) * 2012-05-14 2013-12-10 삼성전기주식회사 프로브 카드용 공간 변환기 및 그 제조방법
TW201400819A (zh) 2012-06-22 2014-01-01 Advanced Semiconductor Eng 探針結構與薄膜式探針的製造方法
TWI574013B (zh) 2013-03-15 2017-03-11 穩懋半導體股份有限公司 探針卡、探針結構及其製造方法
US9995770B2 (en) * 2014-03-21 2018-06-12 Taiwan Semiconductor Manufacturing Company Limited Multidirectional semiconductor arrangement testing
KR102396428B1 (ko) * 2014-11-11 2022-05-11 삼성전자주식회사 반도체 테스트 장치 및 방법
US10699973B2 (en) * 2017-11-06 2020-06-30 GLOBALFOUNDERS Inc. Semiconductor test structure and method for forming the same
JP7079799B2 (ja) * 2018-02-06 2022-06-02 株式会社日立ハイテク 半導体装置の評価装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05307049A (ja) * 1992-04-30 1993-11-19 Nec Kansai Ltd 半導体ウェーハ特性測定装置
JPH06163655A (ja) * 1992-11-26 1994-06-10 Nec Kansai Ltd プローブカード
TW472182B (en) * 1999-12-20 2002-01-11 Japan Science & Tech Corp Apparatus for evaluating electrical characteristics
TWI227781B (en) * 2000-09-06 2005-02-11 Hitachi Ltd Semiconductor-device inspecting apparatus and a method for manufacturing the same
JP2002313864A (ja) * 2001-04-12 2002-10-25 Nec Corp 半導体装置
US20020153911A1 (en) * 2001-04-18 2002-10-24 Ic Mems, Inc. Probe structure for testing semiconductor devices and method for fabricating the same
US20030141889A1 (en) * 2002-01-24 2003-07-31 Scs Hightech, Inc. Vertical probe card and method for using the same
JP2004226086A (ja) * 2003-01-20 2004-08-12 Yokogawa Electric Corp コンタクトプローブ
CN101490570A (zh) * 2006-01-03 2009-07-22 佛姆法克特股份有限公司 探针阵列结构以及制造探针阵列结构的方法
JP2007121317A (ja) * 2007-02-01 2007-05-17 Sii Nanotechnology Inc 微小接触式プローバー
JP2009206272A (ja) * 2008-02-27 2009-09-10 Mitsumi Electric Co Ltd 半導体装置の検査方法及びプローバ装置
JP2010181340A (ja) * 2009-02-06 2010-08-19 Fujitsu Ltd プローブ針

Also Published As

Publication number Publication date
TWI757577B (zh) 2022-03-11
JPWO2019155519A1 (ja) 2021-01-14
TW201935015A (zh) 2019-09-01
CN111557041B (zh) 2023-12-26
US11977099B2 (en) 2024-05-07
KR20200096600A (ko) 2020-08-12
US20210048450A1 (en) 2021-02-18
JP7065124B2 (ja) 2022-05-11
WO2019155519A1 (ja) 2019-08-15

Similar Documents

Publication Publication Date Title
CN111566790B (zh) 半导体装置的评价装置
US6960765B2 (en) Probe driving method, and probe apparatus
EP0853243A2 (en) Method and apparatus for detecting defects in wafers
US8134131B2 (en) Method and apparatus for observing inside structures, and specimen holder
CN111630648B (zh) 探针模块及探针
CN111557041B (zh) 半导体装置的制造方法
JP4090657B2 (ja) プローブ装置
JP3741897B2 (ja) 荷電ビーム処理装置およびその方法、半導体の不良解析方法
JPH1116967A (ja) 試料検査装置
JP3695181B2 (ja) 基板抽出方法及びそれを用いた電子部品製造方法
JP2002026100A (ja) 半導体基板および電気回路製造プロセスの検査方法並びに電気回路装置の製造方法
JP2002181898A (ja) プローブ装置
JP2004328003A (ja) 基板抽出方法及びそれを用いた電子部品製造方法
CN117092146A (zh) 探针结构、观察样品的装置和方法
TW202422616A (zh) 使用帶電粒子束觀察樣本的設備、其探頭結構以及觀察樣本中的缺陷的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant