CN110832589B - 用于多电平传信的信道均衡 - Google Patents

用于多电平传信的信道均衡 Download PDF

Info

Publication number
CN110832589B
CN110832589B CN201880045069.2A CN201880045069A CN110832589B CN 110832589 B CN110832589 B CN 110832589B CN 201880045069 A CN201880045069 A CN 201880045069A CN 110832589 B CN110832589 B CN 110832589B
Authority
CN
China
Prior art keywords
signal
driver circuit
emphasis
data
channel equalization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880045069.2A
Other languages
English (en)
Other versions
CN110832589A (zh
Inventor
林锋
T·M·霍利斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110832589A publication Critical patent/CN110832589A/zh
Application granted granted Critical
Publication of CN110832589B publication Critical patent/CN110832589B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03343—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03356—Baseband transmission
    • H04L2025/03363—Multilevel

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Hardware Design (AREA)
  • Dc Digital Transmission (AREA)
  • Dram (AREA)

Abstract

本申请案涉及一种用于多电平传信的信道均衡。存储器接口可包含产生由传达多个数据位的符号构成的多电平信号的发射器。所述发射器可包含用于符号中的第一位(例如，最低有效位LSB)的第一数据路径和用于所述符号中的第二位(例如，最高有效位MSB)的第二数据路径。每个路径可包含去加重或预加重缓冲器电路，其使在所述去加重或预加重缓冲器电路处接收的信号反相和延迟。所延迟和反相的数据信号可控制去加重或预加重驱动器，其配置成将去加重或预加重应用于多电平信号。

Description

用于多电平传信的信道均衡
交叉参考
本专利申请案要求让渡给本受让人的2018年7月30日申请的标题为“用于多电平传信的信道均衡(Channel Equalization for Multi-Level Signaling)”的由Lin等人所著的PCT申请案第PCT/US2018/044411号的优先权，所述PCT申请案要求2018年1月31日申请的标题为“用于多电平传信的信道均衡(Channel Equalization for Multi-LevelSignaling)”的由Lin等人所著的美国专利申请案第15/885,536号的优先权，所述美国专利申请案要求2017年8月7日申请的标题为“用于多电平传信的信道均衡(ChannelEqualization for Multi-Level Signaling)”的由Lin等人所著的美国临时专利申请案第62/542,166号的权益，且所述申请案中的每一个以全文引用的方式明确并入本文中。
相关参考
本专利申请案是关于让渡给本受让人的与本申请案同时申请的标题为“用于多电平传信的可编程信道均衡(Programmable Channel Equalization for Multi-LevelSignaling)”的由Lin等人所著的美国专利申请案第15/885,532号和让渡给本受让人的2017年8月7日申请的标题为“用于多电平传信的可编程信道均衡(Programmable ChannelEqualization for Multi-Level Signaling)”的由Lin等人所著的美国临时专利申请案第62/542,263号，且所述申请案中的每一个以引用的方式明确并入本文中。
技术领域
技术领域涉及用于多电平传信的信道均衡。
背景技术
以下内容大体上涉及信道均衡，且更具体地说，涉及用于多电平传信的信道均衡。
存储器装置广泛用于将信息存储在如计算机、无线通信装置、相机、数字显示器以及类似物的各种电子装置中。通过将不同状态编程到存储器装置的存储器单元中来存储信息。举例来说，二进制装置具有两个状态，通常表示为逻辑“1”或逻辑“0”。在其它系统中，可存储超过两个状态。为了存取所存储信息，存储器装置的组件可读取或感测存储器单元中的所存储状态。为了存储信息，电子装置的组件可写入或编程存储器单元中的状态。
存在多种类型的存储器装置，包含磁性硬盘、随机存取存储器(random accessmemory；RAM)、动态RAM(dynamic RAM；DRAM)、同步动态RAM(synchronous dynamic RAM；SDRAM)、铁电RAM(ferroelectric RAM；FeRAM)、磁性RAM(magnetic RAM；MRAM)、电阻式RAM(resistive RAM；RRAM)、只读存储器(read only memory；ROM)、快闪存储器、相变存储器(phase change memory；PCM)、自选存储器(self-selecting memory)等。存储器装置可以是易失性或非易失性的。即使在无外部电源存在下，非易失性存储器(例如，快闪存储器)也可维持其所存储逻辑状态很长一段时间。易失性存储器装置(例如，DRAM)除非被外部电源定期刷新，否则可随时间推移而丢失其所存储状态。改进存储器装置可包括增大存储器单元密度、增大读取/写入速度、提高可靠性、增强数据保持、降低功率消耗或降低制造成本以及其它度量标准。
发明内容
描述一种设备。设备可包含与第一预驱动器电路电子通信的第一信道均衡缓冲器，第一信道均衡缓冲器配置成使第一数据信号延迟和反相且将第一数据信号传送到第一预驱动器电路。设备可包含与第二预驱动器电路电子通信的第二信道均衡缓冲器，第二信道均衡缓冲器配置成使第二数据信号延迟和反相且将第二数据信号传送到第二预驱动器电路。设备可包含第一驱动器电路，其配置成从第一预驱动器电路接收第一数据信号的修改版本且去加重或预加重表示对应于第一数据信号的逻辑状态的信号，其中去加重或预加重至少部分地基于第一数据信号的修改版本。设备可包含第二驱动器电路，其配置成从第二预驱动器电路接收第二数据信号的修改版本且去加重或预加重表示对应于第二数据信号的逻辑状态的信号，其中去加重或预加重至少部分地基于第二数据信号的修改版本。
描述一种方法。方法可包含产生可包含多个叠加信号的多电平信号，多电平信号使用具有至少三个电平的调制方案而调制。方法可包含将第一去加重或预加重调整应用于多个叠加信号的第一信号。方法可包含将第二去加重或预加重调整应用于多个叠加信号的第二信号。
描述一种方法。方法可包含将表示第一数据位的第一信号传送到与第一驱动器电路电子通信的第一信道均衡缓冲器。方法可包含将表示第二数据位的第二信号传送到与第二驱动器电路电子通信的第二信道均衡缓冲器。方法可包含使用第一信道均衡缓冲器来延迟和反相第一信号以形成第一控制信号。方法可包含使用第二信道均衡缓冲器来延迟和反相第二信号以形成第二控制信号。方法可包含将第一控制信号传送到第一驱动器电路，第一驱动器电路配置成至少部分地基于第一控制信号而去加重或预加重表示第一数据位的信号。方法可包含将第二控制信号传送到第二驱动器电路，第二驱动器电路配置成至少部分地基于第二控制信号而去加重或预加重表示第二数据位的信号。
描述一种设备。设备可包含用于产生可包含多个叠加信号的多电平信号的装置，多电平信号使用具有至少三个电平的调制方案而调制。设备可包含用于将第一去加重或预加重调整应用于多个叠加信号的第一信号的装置。设备可包含用于将第二去加重或预加重调整应用于多个叠加信号的第二信号的装置。
描述一种设备。设备可包含用于将表示第一数据位的第一信号传送到与第一驱动器电路电子通信的第一信道均衡缓冲器的装置。设备可包含用于将表示第二数据位的第二信号传送到与第二驱动器电路电子通信的第二信道均衡缓冲器的装置。设备可包含用于使用第一信道均衡缓冲器来延迟和反相第一信号以形成第一控制信号的装置。设备可包含用于使用第二信道均衡缓冲器来延迟和反相第二信号以形成第二控制信号的装置。设备可包含用于将第一控制信号传送到第一驱动器电路的装置，第一驱动器电路配置成至少部分地基于第一控制信号而去加重或预加重表示第一数据位的信号。设备可包含用于将第二控制信号传送到第二驱动器电路的装置，第二驱动器电路配置成至少部分地基于第二控制信号而去加重或预加重表示第二数据位的信号。
附图说明
图1说明根据本公开的各种方面的支持用于多电平信号的信道均衡的存储器装置的实例。
图2说明根据本公开的各种方面的支持用于多电平信号的信道均衡的眼图(eyediagram)的实例。
图3说明根据本公开的各种方面的支持用于多电平信号的信道均衡的多电平信号发射器的实例。
图4说明根据本公开的各种方面的多电平信号的绘图。
图5说明根据本公开的各种方面的支持用于多电平信号的信道均衡的眼图的实例。
图6展示根据本公开的各种方面的说明用于多电平信号的信道均衡的方法的流程图。
图7展示根据本公开的各种方面的说明用于多电平信号的信道均衡的方法的流程图。
具体实施方式
存储器接口可实现由存储器装置(例如，用于图形)存储的信息的通信。但在一些情况下，由存储器接口传送的信号可由于通信信道所造成的失真而丧失完整性。举例来说，信号可在改变信号的通信信道中经历耗损、延迟和反射。如果信号经历过多改变，那么接收器可能无法解码信号且由信号传达的信息可丢失。当信号是每单元时间间隔传达信息的多个位的多电平信号(例如，多符号信号)时，与具有更少信号的信号比较甚至可能丢失更多信息。丢失信息可降低系统性能和整体用户体验。
根据本文中所描述的技术，可通过在经由通信信道传送多电平信号之前应用去加重或预加重来改进多电平信号的态样。去加重或预加重的多电平信号可补偿信道失真，这可增强接收器成功地获得由信号传达的信息的能力。
下文在存储器装置的情形中进一步描述以上引入的本公开的特征。随后描述利用去加重来支持多电平传信的存储器装置的具体实例。进一步通过有关多电平传信(例如，多符号传信)的设备图、系统图和流程图来说明并参考其来描述本公开的这些和其它特征。
图1说明根据本公开的各种实例的实例存储器装置100。存储器装置100还可称作电子存储器设备。存储器装置100可配置成使用多电平传信来在存储器装置100的各种组件之间传递数据。多电平传信在本文中也可称为多符号传信且可经由多电平调制方案(如PAM2、PAM4、PAM8等)实施。因此，多电平传信的一些实例可包含PAM传信，如PAM4传信、PAM8传信等。存储器装置100可包含存储器单元阵列105、控制器110、多个信道115、传信接口120、其它组件或其组合。传信接口120也可称为存储器接口120。
存储器装置100可使用多电平传信来增大使用频率资源的给定带宽发射的信息的量。在二进制电平传信中，信号的两个符号(例如，两个电压电平)用于表示高达两个逻辑状态(例如，逻辑状态‘0’或逻辑状态‘1’)。在多电平传信中，符号的较大库可用于表示数据。每个符号可表示超过两个逻辑状态(例如，具有多个位的逻辑状态)。举例来说，如果信号能够具有四个独特符号，那么信号可用于表示高达四个逻辑状态(例如，‘00’、‘01’、‘10’和‘11’)。因此，多个数据位可压缩成单个符号，由此增大使用给定带宽传递的数据量。
在多电平传信的一些情况下，信号的幅度可用于产生不同符号。举例来说，第一幅度电平可表示‘00’，第二幅度电平可表示‘01’，第三幅度电平可表示‘10’，且第四幅度电平可表示‘11’。一些多电平传信方案的一个缺陷是符号可由比其它传信方案(例如，二进制电平传信方案)中的符号更小的电压差分离。较小电压分离度可使多电平传信方案更容易发生噪声或其它方面所致的误差。然而，多电平传信方案中的符号的电压分离度可通过增大发射信号的峰-峰发射功率而增大。在一些情况下，然而，由于固定电源电压、固定信号功率要求或其它因素，峰-峰发射功率的此类增大可能不会或可能难以实现。因此，为了实施多电平传信，发射器可使用更大功率，和/或当与二进制电平传信方案相比较时，接收器可容易发生增大的误差率。
多电平信号(有时称作多符号信号)可以是使用包含三个或更多个独特符号的调制方案进行调制以表示数据(例如，两个或更多个数据位)的信号。多电平信号可以是使用调制方案进行调制的M进制信号的实例，其中M大于或等于三，其中M表示独特符号、电平或调制方案中的可能条件的数目。在一些情况下，多电平信号或多电平调制方案可称作非二进制信号或非二进制调制方案。与多电平信号相关的多电平(或M进制)调制方案的实例可包含但不限于脉冲幅度调制(例如，PAM4、PAM8)、正交幅度调制(quadrature amplitudemodulation；QAM)、正交相移键控(quadrature phase shift keying；QPSK)等等。
二进制电平信号(有时称作二进制符号信号)可以是使用包含两个独特符号的调制方案进行调制以表示一个数据位的信号。二进制电平信号可以是M进制调制方案的实例，其中M小于或等于2。与二进制电平信号相关的二进制电平调制方案的实例包含但不限于不归零(non-return-to-zero；NRZ)、单极编码、双极编码、曼彻斯特(Manchester)编码、PAM2等等。
在一些情况下，信道115的调节可进一步减小多电平信号之间的电压分离度且形成符号间干扰(inter-symbol interference；ISI)，这可降低多电平信号的完整性且使得难以检测到多电平信号。信道可在一定程度上影响多电平信号，使得接收器130不能成功地获得由多电平信号传达的信息，这可不利地影响存储器装置100的性能。根据本文中所描述的技术，发射器125可在经由信道115发射多电平信号之前进行信道均衡。举例来说，发射器125可在经由信道115发射信号之前去加重或预加重多电平信号。去加重或预加重所述多电平信号可改进信号电平之间的分离度且增强接收器130处的可检测性。在一些情况下，发射器125可进行其它类型的信道均衡，如前馈均衡(feed-forward equalization；FFE)。尽管参照去加重和预加重加以描述，但本文中所公开的信道均衡技术不仅限于所述方面且涉及与均衡相关联的较广方面。
存储器单元阵列105的每个存储器单元能够编程以存储不同状态。举例来说，每个存储器单元可编程以存储两个或更多个逻辑状态(例如，逻辑‘0’、逻辑‘1’、逻辑‘00’、逻辑‘01’、逻辑‘10’、逻辑‘11’等)。存储器单元可在电容器中存储表示可编程状态的电荷；例如带电和不带电电容器可分别表示两个逻辑状态。存储器单元阵列105的存储器单元可使用任何数目个存储媒体，包含DRAM、FeRAM、PCM或其它类型的存储器单元。DRAM存储器单元可包含用介电材料作为绝缘材料的电容器。举例来说，介电材料可具有线性或顺电性电极化特性，且铁电存储器单元可包含用铁电材料作为绝缘材料的电容器。在其中存储媒体包含FeRAM的例子中，铁电电容器的电荷的不同电平可表示不同逻辑状态。
存储器单元阵列105可以是或包含三维(three-dimensional；3D)阵列，其中多个二维(two-dimensional；2D)阵列或多个存储器单元形成于彼此顶部上。相比于2D阵列，此类配置可增大可在单个裸片或衬底上形成的存储器单元的数目。反过来，这可降低生产成本，或提高存储器阵列的性能，或这两者。每一级阵列可对准或定位以使得每一级中的存储器单元可彼此大致对准，从而形成存储器单元堆叠。
在一些实例中，存储器单元阵列105可包含存储器单元、字线、数字线和感测组件。在一些实例中，存储器单元阵列105可包含板线(例如，在FeRAM的情况下)。存储器单元阵列105的存储器单元可包含选择组件和逻辑存储组件，如电容器，其包含第一板、单元板、第二板和单元底部。单元板和单元底部可通过定位于其间的绝缘材料(例如，介电、铁电或PCM材料)电容耦合。
存储器单元阵列105的存储器单元可使用字线、数字线和/或板线的各种组合进行存取(例如，在读取操作、写入操作或其它操作期间)。在一些情况下，一些存储器单元可与其它存储器单元共用存取线(例如，数字线、字线、板线)。举例来说，数字线可与相同列中的存储器单元共用，字线可与相同行中的存储器单元共用，且板线可与相同区段、片、层面或多个层面中的存储器单元共用。如上文所描述，可通过对存储器单元的电容器充电或放电来存储各种状态。
可通过操作各种元件来读取或感测存储器单元的电容器的所存储状态。电容器可与数字线电子通信。当选择组件去激活时，电容器可与数字线隔离，且当选择组件(例如，由字线)激活时，电容器可连接到数字线。激活选择组件可称作选择存储器单元。在一些情况下，选择组件可以是晶体管，且其操作可通过将电压施加到晶体管栅极来控制，其中电压量值大于晶体管的阈值量值。字线可激活选择组件；例如，施加到字线的晶体管栅极的电压可将存储器单元的电容器与数字线连接。
在一些实例中，数字线的电压改变可取决于其本征电容。即，在电荷流经数字线时，一些有限电荷可存储于数字线中且所得电压取决于本征电容。本征电容可取决于数字线的物理特性，包含尺寸。数字线可连接存储器单元阵列105的许多存储器单元，因此数字线可具有导致不可忽略的电容(例如，皮法(picofarad；pF)的数量级)的长度。数字线的所得电压可随后通过感测组件与参考电压(例如，参考线的电压)进行比较以便确定存储器单元中的所存储逻辑状态。可使用其它感测过程。
感测组件可包含用以检测和放大信号差异的各种晶体管或放大器，其可称作锁存。感测组件可包含感测放大器，其接收且比较数字线和参考线的电压，所述参考线可以是参考电压。基于比较可将感测放大器输出驱动到较高(例如，正)或较低(例如，负或接地)供应电压。举例来说，如果数字线具有比参考线更高的电压，那么可将感测放大器输出驱动到正供应电压。
在一些情况下，感测放大器可将数字线驱动到供应电压。感测组件可随后锁存感测放大器的输出和/或数字线的电压，其可用于确定存储器单元中的所存储状态(例如，逻辑‘1’)。替代地，举例来说，如果数字线具有比参考线更低的电压，那么感测放大器输出可驱动到负电压或接地电压。感测组件可类似地锁存感测放大器输出以确定存储器单元中的所存储状态(例如，逻辑‘0’)。可随后例如通过列解码器来输出存储器单元的锁存逻辑状态。
为了写入存储器单元，可在存储器单元的电容器上施加电压。各种方法可用于写入存储器单元。在一个实例中，可通过字线来激活选择组件以便将电容器电连接到数字线。可通过控制单元板(例如，通过板线)和单元底部(例如，通过数字线)的电压来在电容器上施加电压。为了写入逻辑‘0’，单元板可取高(例如，电压电平可增大到预定电压以上，即“高”电压)。即，正电压可施加到板线，且单元底部可取低(例如，将负电压虚拟地接地或施加到数字线)。可进行相对过程来写入逻辑‘1’，其中单元板取低且单元底部取高。
控制器110可通过各种组件(例如，行解码器、列解码器和感测组件)来控制存储器单元阵列105中的存储器单元的操作(例如，读取、再写入、刷新、预充电等)。在一些状况下，行解码器、列解码器和感测组件中的一或多个可与控制器110协同定位。控制器110可产生行和列地址信号以便激活所需字线和数字线。在其它实例中，控制器110可产生和控制在存储器装置100的操作期间使用的各种电压或电流。举例来说，控制器110可在存取一或多个存储器单元之后将放电电压施加到字线或数字线。一般来说，本文中论述的所施加电压或电流的幅度、形状或持续时间可调整或改变且对于在操作存储器装置100中论述的各种操作可不同。此外，可同时存取存储器单元阵列105内的一个、多个或所有存储器单元。举例来说，存储器单元阵列105中的多个存储器单元或所有存储器单元可在重设操作期间同时进行存取，在重设操作中，多个存储器单元或所有存储器单元可设置成单个逻辑状态(例如，逻辑‘0’)。
在一些实例中，传信接口120中的至少一些(且在一些情况下，每一个)可产生和/或解码使用多个信道115传递的信号。传信接口120可与同多个信道115耦合的每个组件相关联。传信接口120可配置成产生和/或解码多电平信号、二进制电平信号或这两者(例如，同时)。每个传信接口120可包含发射器125和接收器130。在一些实例中，每个发射器125可称作多支脚(multi-leg)驱动器。
每个发射器125可配置成基于包含多个位的逻辑状态而产生多电平信号。举例来说，发射器125可使用PAM4传信技术(或其它类型的多电平传信技术)以产生具有对应于逻辑状态的幅度的信号。发射器125可配置成使用单个输入线来接收数据。在一些情况下，发射器125可包含用于第一数据位(例如，最高有效位)的第一输入线、用于第二数据位(例如，最低有效位)的第二输入线。在一些情况下，发射器125可配置成产生二进制电平信号(例如，NRZ信号)。在一些情况下，发射器125可使用单端传信以产生多电平信号。在此类情况下，可无差异地发射多电平信号。
每个接收器130可配置成确定由使用多个信道115接收到的多电平信号的符号表示的逻辑状态。在一些情况下，接收器130可确定所接收多电平信号的幅度。基于所确定的幅度，接收器130可确定由多电平信号表示的逻辑状态。接收器130可配置成使用单个输出线来输出数据。在一些情况下，接收器130可包含用于第一数据位(例如，最高有效位)的第一输出线、用于第二数据位(例如，最低有效位)的第二输出线。在一些情况下，接收器130可配置成解码二进制电平信号(例如，NRZ信号)。举例来说，接收器130中的每一个可经由多个信道115与发射器(未说明)耦合。信道115中的每一个可配置成输出包含多个位的数据，且控制器110可配置成确定数据输出之间的输出阻抗偏移。一或多个晶体管(未单独地说明)可配置成调整多个信道115中的一或多个的电阻水平。这一调整可至少部分地基于所确定的输出阻抗偏移。
在一些情况下，传信接口120中的每一个可配置成选择性地产生和/或解码不同类型的信号(例如，NRZ信号、PAM4信号、PAM8信号等)。不同类型的信号可基于存储器装置100的操作情形而使用。举例来说，二进制电平传信可使用比多电平传信更少的功率，且可在功率消耗是性能的重要考虑因素时使用。可用于确定应使用哪一类型的传信的其它性能因素可包含时钟考虑因素、数据选通(data strobe；DQS)考虑因素、电路能力、带宽考虑因素、抖动考虑因素或其组合。在一些情况下，控制器110可配置成选择信号类型，且传信接口120可配置成基于从控制器110接收到的指令而实施选择。在一些情况下，传信接口120中的每一个可配置成实施写码功能，如误差检测程序、误差校正程序、数据总线反相程序或其组合。
在一些情况下，传信接口120可配置成同时传递多电平信号和二进制电平信号。在此类情况下，传信接口120可包含超过一组发射器125和接收器130。举例来说，传信接口120可配置成利用使用第一组信道115的二进制电平信号来传递第一数据集(例如，控制信号)，同时利用使用第二组信道115的多电平信号来传递第二数据集(例如，用户信息)。
图2说明根据本公开的各种实施例的表示多电平信号的眼图200的实例。眼图200可用于指示高速传输中的信号的品质且可表示信号的四个符号(例如，‘00’、‘01’、‘10’或‘11’)。在一些实例中，四个符号中的每一个可由不同电压幅度(例如，幅度205-a、205-b、205-c、205-d)表示。在其它实例中，眼图200可表示可用于传递存储器装置(例如，参考图1所描述的存储器装置100)中的数据的PAM4信号。眼图200可用于提供信号完整性的健康状况的视觉指示，且可指示数据信号的噪声容限。噪声容限可例如指代信号超出幅度205的理想界限的量。
为产生眼图200，示波器或其它计算装置可根据样本周期210(例如，单元时间间隔或位周期)来对数字信号采样。样本周期210可由与所测量信号的传输相关联的时钟界定。在一些实例中，示波器或其它计算装置可在样本周期210期间测量信号的电压电平以形成迹线215。噪声和其它因素可导致从信号测量的迹线215背离理想阶跃函数的集合。通过使多个迹线215重叠，可确定关于所测量信号的各种特征。举例来说，眼图200可用于识别通信信号的数个特征，如抖动、交叉干扰、电磁干扰(electromagnetic interference；EMI)、信号损耗、信噪比(Signal-to-Noise Ratio；SNR)、其它特征或其组合。封闭眼可指示有噪声和/或不可预测信号或其它问题。
在一些实例中，眼图200可指示宽度220。眼图200中的眼的宽度220可用于指示所测量信号的时序同步或所测量信号的抖动影响。在一些实例中，比较宽度220与样本周期210可提供所测量信号的SNR测量值。眼图中的每个眼可具有基于所测量信号的特征的独特宽度。各种编码和解码技术可用于修改所测量信号的宽度220。
在其它实例中，眼图200可指示采样时间225(例如，理想采样时间)以用于确定由所测量信号的符号表示的逻辑状态的值。举例来说，确定用于对所测量信号的数据采样的正确时间(例如，时序同步)可具重要性以使信号的检测中的误差率最小化。举例来说，如果计算装置在转变时间(例如，上升时间230或下降时间235)期间对信号采样，那么可能通过解码器将误差引入到由信号的符号表示的数据中。各种编码和解码技术可用于修改所测量信号的理想采样时间225。
眼图200可用于识别用于从第一幅度205到第二幅度205的转变的上升时间230和/或下降时间235。在其它方面中，迹线215在上升时间230或下降时间235期间的斜率可指示信号对时序误差的灵敏度。举例来说，迹线215的斜率越陡(例如，上升时间230和/或下降时间235越少)，幅度205之间的转变越理想。各种编码和解码技术可用于修改所测量信号的上升时间230和/或下降时间235。
在一些实例中，眼图200可用于识别所测量信号中的抖动240的量。抖动240可指代由上升和下降时间的未对准导致的时序误差。当上升边缘或下降边缘在不同于由数据时钟界定的理想时间处出现时，抖动240发生。抖动240可由信号反射、符号间干扰、交叉干扰、过程-电压-温度(process-voltage-temperature；PVT)变化、随机抖动、加性噪声或其组合导致。各种编码和解码技术可用于修改所测量信号的抖动240。在一些情况下，每个信号电平或每个眼的抖动240可不同。
在其它实例中，眼图200可指示眼张开度245，其可表示各种幅度205之间的峰-峰电压差。眼张开度245可与用于区别所测量信号的不同幅度205的电压裕度相关。裕度越小，其可能越难以区别相邻幅度，且越有可能引入由于噪声所致的误差。在一些情况下，信号的接收器(例如，参考图1所描述的接收器130)可将信号与位于各种幅度205之间的一或多个阈值电压进行比较。在其它情况下，眼张开度245越大，噪声将越不可能使得在误差中满足一或多个电压阈值。眼张开度245可用于指示所测量信号中的加性噪声的量，且可用于确定所测量信号的SNR。各种编码和解码技术可用于修改所测量信号的眼张开度245。在一些情况下，每个眼的眼张开度245可不同。在此类情况下，多电平信号的眼可不相同。
在其它实例中，眼图200可指示失真250。失真250可表示由于信号路径中的噪声或中断所致的所测量信号的过冲和/或下冲。随着信号从旧幅度(例如，幅度205-c)稳定到新幅度(例如，幅度205-b)，信号可过冲和/或下冲新幅度电平。在一些实例中，失真250可由这一过冲和/或下冲引起，且可导致信号中的加性噪声或信号路径中的中断。眼图中的每个眼可具有基于所测量信号的特征的独特张开度。各种编码和解码技术可用于修改所测量信号的失真250。在一些情况下，每个信号电平或每个眼的失真250可不同。
仅出于说明的性目在图2中展示眼图200的特征的位置。如宽度220、采样时间225、上升时间230、下降时间235、抖动240、眼张开度245和/或失真250的特征可出现在未在图2中具体指示的眼图200的其它部分中。
根据本文中所描述的技术，信道均衡(例如，去加重、预加重、FFE等)可应用于多电平信号以补偿上文所描述的负面影响。
图3说明根据本公开的实例的支持用于多电平传信的信道均衡的多电平信号发射器300。发射器300可以是参考图1所描述的传信接口120的部分(例如，发射器300可以是发射器125的部分)。发射器300在本文中也可称为设备。发射器300可包含两个分区：第一分区305，其包含用于多电平信号(例如，PAM4符号)中的一个位(例如，最低有效位(leastsignificant bit；LSB))的组件和数据路径；和第二分区310，其包含用于多电平信号(例如，PAM4符号)中的第二位(例如，最高有效位(most significant bit；MSB))的组件和数据路径。每个分区可连接到不同数据线(例如，第一分区305可与数据线D0电子通信且第二分区310可与数据线D1电子通信)。
第一分区和第二分区可输出信号，所述信号可组合(例如，求和或叠加)以形成PAM4符号(例如，作为多电平信号的部分的PAM4符号)。第一分区305可对应于PAM4符号中的LSB，且可配置成驱动具有一个幅度(当LSB是1时)和另一幅度(当LSB是0时)的DQ电平。举例来说，当LSB是1时，第一分区可配置成提供或输出信号，所述信号最终将所得符号提升预定量(例如，区分图2中的幅度205-b与幅度205-a所必需的量)。类似地，第二分区310可对应于PAM4符号中的MSB，且可配置成驱动具有一个幅度(当MSB是1时)和另一幅度(当MSB是0时)的DQ电平。举例来说，当MSB是1时，第二分区310可配置成提供或输出信号，所述信号最终将所得符号提升预定量(例如，区分图2中的幅度205-d与幅度205-b所必需的量)。
因此，由分区输出的DQ电平在对应位是‘1’时可改变。举例来说，第一分区305可将DQ电平驱动到对应于MSB的一半的幅度，且第二分区可将DQ电平驱动到对应于MSB的幅度。因此，可通过将LSB添加到MSB来产生PAM4符号。在此类情境中，第二分区310可配置成将DQ电平驱动到由第一分区305输出的幅度的两倍，这可通过在第二分区310中使用与第一分区305比较的两倍多的组件(例如，两倍多的预驱动器和驱动器电路)来实现。尽管在图3的情况下展示此类配置，但本文中所描述的技术与替代配置相容。
发射器还可包含数据阵列路径340或与所述数据阵列路径电子通信。来自数据阵列(例如，数据阵列365)的数据可经由数据阵列路径340送到发射器300的一或多个组件，所述数据阵列路径可包含一或多个感测放大器、数据线、数据锁存器、多路复用电路或串行化电路。因此，数据(例如，一或多个数据信号或位)可经由数据阵列路径340从数据阵列365传送到第一分区305和第二分区310。
每个分区可包含主要数据路径和信道均衡路径(例如，去加重或预加重路径)。当使用去加重时，信道均衡路径可包含至少一个去加重缓冲器电路315、预驱动器电路320和去加重驱动器电路325-a。当使用预加重时，信道均衡路径可包含至少一个预加重缓冲器电路、预驱动器电路和预加重驱动器电路。如本文中所提及，信道均衡缓冲器可指代缓冲器而不是信道均衡(例如，通过产生信号来控制信道均衡)。因此，信道均衡缓冲器可指代去加重缓冲器电路或预加重缓冲器电路。
主要数据路径可包含至少一个数据缓冲器电路330、预驱动器电路320和驱动器电路335。—根据本文中所描述的技术，第一数据信号(例如，第一位或位流)可从数据阵列路径340传送到去加重缓冲器电路315-a和数据缓冲器电路330-a。可经由第一数据线D0来传送第一数据信号。第二数据信号(例如，第二位或位流)可从数据阵列路径340传送到去加重缓冲器电路315-b(或在预加重实施方案中，预加重缓冲器电路315-b)和数据缓冲器电路330-b。在一些情况下，数据缓冲器电路330-b可由一对数据缓冲器构成。
数据缓冲器电路330可在将接收到的数据信号传送到预驱动器320之前暂时地存储接收到的数据信号。因此，由数据缓冲器电路330输出的信号可以是从数据阵列路径340接收到的数据信号的延迟版本。数据信号延迟的持续时间在本文中可称为数据缓冲器延迟。数据缓冲器延迟可小于由去加重(或预加重)缓冲器电路315引入的延迟。数据缓冲器电路330可包含数个晶体管，其配置成使得由数据缓冲器电路输出的信号的电压和电流匹配输入信号的电压和电流。此处，数据缓冲器电路330-a可将第一数据信号传送到预驱动器320-b，且数据缓冲器电路330-b可将第二数据信号传送到预驱动器320-c和预驱动器320-d。尽管展示单个数据缓冲器电路330-a和数据缓冲器电路330-b，但发射器300可包含多个数据缓冲器电路330-a和多个数据缓冲器电路330-b。
去加重缓冲器电路315可基于所接收数据信号而产生去加重控制信号且将控制信号传送到预驱动器320。类似地，当使用预加重实施方案时，预加重缓冲器电路315可基于所接收数据信号而产生预加重控制信号且将控制信号传送到预驱动器320。去加重(或预加重)控制信号可随后通过预驱动器320(可能在一些修改之后)传播到最终驱动器(例如，去加重或预加重驱动器电路325)。基于控制信号，去加重驱动器电路325(或预加重驱动器电路325)可产生、驱动、输出或修改去加重(或预加重)最终输出信号的信号。因此，当缓冲器电路315产生去加重控制信号时，缓冲器电路315正修改(例如，延迟和反相)数据信号以控制由发射器300输出的信号的去加重或预加重。因此，缓冲器电路315可基于输入数据信号而产生用于去加重的恰当控制信号。
一般来说，“去加重”意指在信号的转变之后减小信号幅度。这种情形下的去加重可通过减小信号的低频率分量而实现，所述低频率分量减小信号的整体幅度。举例来说，可在通过将信号的反相和延迟版本添加到原始信号来转变信号之后减少信号的低频率分量。如本文中所使用，“去加重”还可指代操控信号，使得当将其添加到原始信号时，在字的第一感测中去加重所得信号。
根据本文中所描述的技术，去加重缓冲器电路315-a可修改(例如，延迟和反相)从数据阵列路径340(例如，经由第一数据线D0)接收到的第一数据信号，且去加重缓冲器电路315-b可修改(例如，延迟和反相)从数据阵列路径340(例如，经由第二数据线D1)接收到的第二数据信号。修改的数据信号可充当如上文所描述的控制信号。举例来说，第一控制信号可控制由去加重驱动器电路325-a应用的去加重，且第二控制可控制由去加重驱动器电路325-b应用的去加重。延迟τ可用于确定去加重持续多久(例如，全UI，UI的分数)，且每个去加重驱动器电路325与其对应的驱动器电路335之间的比率可确定均衡的幅度。延迟的量和去加重中所用的比例因子在本文中可称为去加重调整。因此，去加重调整可由从去加重缓冲器电路315送到去加重驱动器电路325的控制信号控制。基于这些控制信号，去加重驱动器电路325-a可将第一去加重调整应用于第一数据信号，且去加重驱动器电路325-b可将第二去加重调整应用于第二数据信号。类似过程可用于预加重实施方案。举例来说，在一些情况下，去加重缓冲器电路315是预加重缓冲器电路或FFE组件，所述预加重缓冲器电路预加重接收到的数据信号，所述FFE组件基于信道响应而塑形接收到的信号。
如所提及，去加重一信号可包含抑制信号的低频分量以补偿信号的高频分量由于信道损耗所致的衰减。预加重一信号可包含提升信号的高频分量以补偿信道中引发的减弱。去加重缓冲器电路315可包含延迟组件345、反相器350和多路复用器355。延迟组件345可从数据阵列路径340接收数据信号且将其延迟一延迟τ。可选择延迟τ使得通过去加重缓冲器电路315-a的传播延迟表示去加重将持续多久。反相器350可接收延迟的数据信号，使其反相，且将反相的信号送到多路复用器355。
多路复用器355可激活和去激活(例如，接通和断开)去加重缓冲器电路315-a，如由选择信号EnDe所控制。可存在用于每个预加重或去加重缓冲器电路的选择信号EnDe(例如，用于去加重缓冲器电路315-a的第一选择信号D0 EnDe和用于去加重缓冲器电路315-b的第二选择信号D1 EnDe)。选择信号D0 EnDe和D1 EnDe(也称为启用信号D0EnDe和D1EnDe)可传送不同控制信息使得可独立地激活去加重缓冲器电路315(或预加重缓冲器电路315)。
当去加重缓冲器电路315-a启用或激活时，数据信号可通过延迟组件345和反相器350。当去加重缓冲器电路315-a去激活时，数据信号可旁路延迟组件345和反相器350(例如，通过采用旁路路径360)。如上文所论述，延迟和反相的数据信号可控制去加重，这可增强接收器处的多电平信号的可检测性。去加重缓冲器电路315-b可以与去加重缓冲器电路315-a类似的方式实施。尽管展示单个去加重缓冲器电路315-a和去加重缓冲器电路315-b，但发射器300可包含多个去加重缓冲器电路315-a和多个去加重缓冲器电路315-b。
如上文所描述，去加重缓冲器电路315-a可将第一控制信号传送到预驱动器320-a，且去加重缓冲器电路315-b可将第二控制信号传送到预驱动器320-c和预驱动器320-d。预驱动器320可在将接收到的控制信号送到其相应驱动器电路之前调节或修改接收到的控制信号(例如，预驱动器电路320可修改由去加重驱动器电路325输出的信号以改进通信信号的特征或品质)。预驱动器320可另外或替代地充当选择器。举例来说，每个预驱动器电路320可选择和控制对应驱动器电路。预驱动器电路320转而可由选择信号(如EnPUP/EnDN)控制，所述选择信号可激活预驱动器电路320且控制选择哪一驱动器电路。
尽管展示用于每个数据路径的单个预驱动器电路320，但每数据路径可存在多个预驱动器电路320。举例来说，每个数据路径可包含两个预驱动器电路，其中的一个是上拉预驱动器电路且其中的一个是下拉预驱动器电路。因此，预驱动器电路320可以是上拉或下拉预驱动器电路。
每个预驱动器320可将其输入信号的修改版本传送或输出到驱动器电路。举例来说，预驱动器320-a可将延迟和反相的第一数据信号(例如，第一去加重控制信号)的修改版本传送到去加重驱动器电路325-a，且预驱动器320-b可将第一数据信号(例如，第一驱动器控制信号)的修改版本传送到驱动器电路335-a。类似地，预驱动器320-e可将延迟和反相的第二信号(例如，第二去加重控制信号)的修改版本传送到去加重驱动器电路325-b，且预驱动器320-f可将延迟和反相的第二信号(例如，第三去加重控制信号)的修改版本传送到去加重驱动器电路325-c。预驱动器320-c可将第二数据信号(例如，第二驱动器控制信号)的修改版本传送到驱动器电路335-b，且预驱动器320-d可将第二数据信号(例如，第三驱动器控制信号)的修改版本传送到驱动器电路335-c。通过对应于数据缓冲器电路330的路径发送的信号的修改版本可不经过反相或延迟。尽管参照去加重进行描述，但发射器300中的信号的传送可与预加重实施方案类似。
去加重驱动器电路325和驱动器电路335可基于其从预驱动器320接收到的控制信号而增大或减小输出信号的驱动强度(例如，电压或电流)。举例来说，去加重驱动器电路325-a(或预加重驱动器电路325-a)可至少部分地基于从预驱动器320-a接收到的第一控制信号而增大或减小其输出信号的驱动强度。当使用去加重驱动器电路时，输出信号的驱动强度可减小。当使用预加重驱动器电路时，输出信号的驱动强度可增大。驱动器电路325和驱动器电路335的输出可组合(例如，叠加)以形成由DQ表示的去加重或预加重符号。
举例来说，去加重驱动器电路325-a可配置成驱动与由驱动器电路335-a输出的信号比较而延迟和反相的信号。当由去加重驱动器电路325-a输出的信号与由驱动器电路335-a输出的信号组合时，所得信号表示LSB但包含与其它频率分量比较已减少的低频率分量(例如，以补偿高频率分量中在信道上的预期耗损)。类似地，去加重驱动器电路325-b和325-c可配置成驱动与由驱动器电路335-b和335-c输出的信号比较而延迟和反相的信号。当由去加重驱动器电路325-b和325-c输出的信号与由驱动器电路335-b和335-c输出的信号组合时，所得信号表示MSB但包含与其它频率分量比较已减少的低频率分量(例如，以补偿高频率分量中在信道上的预期耗损)。
由去加重驱动器电路325和驱动器电路335输出的所有信号的组合可表示去加重的PAM4符号。类似地，由预加重驱动器电路325和驱动器电路335输出的所有信号的组合可表示预加重PAM4符号。符号可表示或传送第一数据信号(例如，与第一数据信号相关联的逻辑状态，如LSB)和第二数据信号(例如，与第二数据信号相关联的逻辑状态，如MSB)，如图1和2中所描述。因此，发射器300可产生包含多个叠加信号(例如，由单个符号表示的第一数据信号和第二数据信号)的多电平信号。如本文所描述，可使用具有至少三个电平的调制方案来调制多电平信号。
尽管展示用于每个数据路径的单个驱动器电路335和去加重驱动器电路325，但每数据路径可存在多个驱动器电路335和多个去加重(或预加重)驱动器电路325。举例来说，可存在多个预驱动器电路320和用于每个预驱动器电路320的驱动器电路335或去加重驱动器电路325。驱动器电路335和去加重驱动器电路325可以是上拉驱动器电路或下拉驱动器电路。举例来说，上拉驱动器电路可与上拉预驱动器电路结合使用，且下拉驱动器电路可与下拉驱动器电路结合使用。在一些情况下，去加重驱动器电路325是或包含预加重驱动器电路或FFE驱动器电路，其配置成接收由预加重缓冲器电路预加重(或由FFE电路塑形)的信号(且修改信号的强度)。
尽管在去加重的情形下进行描述，但如本文中所描述的信道均衡也可经由预加重实现。一般来说，“预加重”意指在信号的转变之后增大信号幅度。在这种情形下的预加重可通过放大信号的高频率分量(例如，增加高频率分量的能量含量以补偿那些分量由于信道损耗所致的衰减)实现，其增大信号的整体幅度。举例来说，可在通过将信号的反相和延迟版本添加到原始信号来转变信号之后扩大信号的高频率分量。如本文中所使用，“预加重”还可指代操控信号，使得当将其添加到原始信号时，在字的第一感测中预加重所得信号。
为了实现发射器300中的预加重，去加重缓冲器电路315可由预加重缓冲器电路315替换，且去加重驱动器325可由预加重驱动器325替换。类似于去加重缓冲器电路，预加重缓冲器电路可产生控制信号，所述控制信号控制其相关联预加重驱动器电路的操作。控制信号可以是脉冲，所述脉冲具有短于输入数据信号的宽度，且使输入数据信号的版本反相和延迟。
为了产生此类控制信号，预加重缓冲器电路可与发射器300中所展示的去加重缓冲器电路不同地配置。举例来说，预加重缓冲器电路可不包含多路复用器355或旁路路径360。此外，每个预加重缓冲器电路可包含脉冲产生器电路(例如，预加重缓冲器电路的输出端处的AND门)。脉冲产生器的输入可以是启用信号(例如，EnDe)和由预加重缓冲器电路接收的数据信号的延迟和反相版本。当停用时，预加重缓冲器电路、预驱动器电路和预加重驱动器电路可断开。这与去加重实施方案相反，在去加重实施方案中停用所述去加重缓冲器电路、预驱动器电路和去加重驱动器电路并不使其断开。
预加重实施方案中所用的预加重驱动器电路可与去加重实施方案中所用的去加重驱动器电路相同。替代地，预加重驱动器电路可不同于去加重驱动器电路(例如，以防止控制脉冲在其传播通过预驱动器电路时变得减弱)。在一个下拉驱动器实例中，预加重驱动器电路可包含串联的两个NMOS装置。一个NMOS装置可由启用信号控制且另一个可由预加重缓冲器电路所输出的数据信号的延迟和反相版本控制。当使用此类配置时，预加重缓冲器电路可不包含AND门。
图4说明由多电平信号发射器产生的多电平信号405的绘图400。发射器可以是参考图3描述的发射器300的实例，且信号405可以是由发射器300输出的PAM4符号DQ的实例。绘图400-a表示在不使用去加重的情况下产生的多电平信号405-a，且绘图400-b表示使用去加重产生的多电平信号405-b。两个绘图400展示从低输出电压电平(VOL)转变到高输出电压电平(VOH)且回到低输出电压电平VOL的多电平信号405。低输出电压电平VOL与参考电压信号VREF比较可以是低的，且高电压电平VOH与参考电压信号VREF比较可以是高的。高电压电平VOH可与第一符号值(例如，0b11)相关联，且低电压电平VOL可与第二符号值(例如，0b10)相关联。尽管展示仅一组VOH/VREF/VOL，但三组不同VOH/VREF/VOL可用于多电平传信(即，展示两个传信电平而不是四个)。
如图4中所展示，信号405可从低于VREF转变成VOH。在这一转变后(例如，在检测到VREF交叉后)，可对信号405-b(而非对信号405-a)启用去加重。举例来说，可启用去加重缓冲器电路315，如参考图3所描述。然而，可直到τ到期才应用去加重，τ是与对应延迟组件345相关联的延迟。因此，去加重缓冲器电路315的停用可由于延迟τ而与去加重的应用一致。此处，τ是UI的分数。然而，在一些情况下，τ是全UI。尽管展示从一个转变的开始延伸到后续转变的开始的UI，但UI可由不同时间段界定。当应用去加重时，信号405-b的幅度可由于抑制低频分量而从VOH减小到去加重的幅度VDEH。这不同于信号405-a，其停留在VOH处直到下一个转变。
当信号405-b在下一个转变期间交叉VREF时，可同样启用用于信号405-b的去加重。但同样，因为去加重缓冲器电路315引入延迟τ，直到τ时间已流逝后才应用去加重。此时，也可停用去加重缓冲器电路。当应用去加重时，信号405-b的幅度可由于抑制低频分量而从VOL增大到去加重的幅度VDEL(即，仅当去加重应用于VOH处的信号405时，信号405的幅度的绝对量值可减小)。这不同于信号405-a，其停留在VOL处直到下一个转变。因此，当使用去加重时，信号405-b的幅度可在稳定在较低幅度(与VOH或VOL比较)处之前在VOH或VOL处开始。当使用预加重时，然而，信号405-b的幅度可在稳定在VOH或VOL处之前暂时地冲过VOH或VOL(例如，在转变期间)。幅度超出VOH或VOL的时间量可等于时间延迟τ。且幅度超出VOH或VOL的量可由预加重驱动器确定，如由预加重缓冲器电路所控制。
去加重或预加重一信号可改进信号的完整性，其可增大接收器能够成功地接收和解码所述信号的可能性。此类改进可容易见于眼图比较中。
图5说明从发射器接收到的多电平信号的眼图。发射器可以是参考图3描述的发射器300的实例，且信号可以是由发射器300输出的PAM4符号的实例。眼图500-a表示在不使用去加重的情况下产生的PAM4信号的迹线215-a，且眼图500-b表示使用去加重(例如，使用去加重缓冲器电路315)、预加重或FFE产生的PAM4信号的迹线215-b。如在图5中可看出，眼张开度245-a(其表示电平之间的电压裕度)小于眼张开度245-b。且眼宽度220-a(其表示电平之间的时序裕度)小于眼宽度220-b。如在图2中所论述，较小眼张开度和眼宽度指示PAM4信号经受信道损耗，所述信道损耗减小接收器将可靠地捕获由PAM4信号传达的数据的可能性。
此处，用于迹线215-b的眼由于去加重的影响而大于用于迹线215-a的眼；通过去加重缓冲器电路315抑制较低频率补偿通过非理想信道抑制较高频率，较高频率的抑制引起时域中的较低信号幅度。去加重的影响也显现在电压摆幅中；由于信号幅度中的整体减小，用于迹线215-b的电压摆幅520-b小于用于迹线215-a的电压摆幅520-a。无论如何，与迹线215-a比较，眼张开度245-b和眼宽度220-b中的增大使得接收器能够更可靠地接收并处理迹线215-b。尽管参照PAM4信号进行描述，但本文中所描述的技术可用于较高电平传信(例如，PAM8等)。
图6展示根据本公开的方面的说明支持用于多电平传信的信道均衡的方法600的流程图。方法600的操作可由发射器或如本文中所描述的其组件实施。举例来说，方法600的操作可由参考图3所描述的发射器执行。
在605处，发射器可将表示第一数据位(例如，MSB或LSB)的第一信号传送到与第一驱动器电路电子通信的第一信道均衡缓冲器。第一信道均衡缓冲器可以是去加重缓冲器电路或预加重缓冲器电路。在610处，发射器可将表示第二数据位(例如，如果第一信号是MSB，那么LSB，或如果第一信号是LSB，那么MSB)的第二信号传送到与第二驱动器电路电子通信的第二信道均衡缓冲器。第二信道均衡缓冲器可以是去加重缓冲器电路或预加重缓冲器电路。在615处，发射器可使用第一信道均衡缓冲器来延迟和反相第一信号以形成第一控制信号。在620处，发射器可使用第二信道均衡缓冲器来延迟和反相第二信号以形成第二控制信号。在625处，发射器可将第一控制信号从第一信道均衡缓冲器传送到第一驱动器电路。第一驱动器电路可配置成至少部分地基于第一控制信号而去加重或预加重表示第一数据位的信号。在630处，发射器可将第二控制信号从第二信道均衡缓冲器传送到第二驱动器电路。第二驱动器电路可配置成至少部分地基于第二控制信号而去加重或预加重表示第二数据位的信号。
在一些情况下，方法包含至少部分地基于由第一驱动器电路去加重或预加重的信号和由第二驱动器电路去加重或预加重的信号而产生多电平信号的符号。符号可表示第一数据位和第二数据位。在一些情况下，传送所述第一控制信号包含使用与第一信道均衡缓冲器和第一驱动器电路电子通信的第一预驱动器电路来修改第一控制信号；以及将修改的第一控制信号从第一预驱动器电路传送到第一驱动器电路。在一些情况下，传送所述第二控制信号包含使用与第二信道均衡缓冲器和第二驱动器电路电子通信的第二预驱动器电路来修改第二控制信号；以及将修改的第二控制信号从第二预驱动器电路传送到第二驱动器电路。
在一些情况下，方法包含使用第一预驱动器电路来修改延迟和反相的第一信号；以及将所修改的延迟和反相的第一信号从第一预驱动器电路传送到第一驱动器电路。方法还可包含在第一预驱动器电路处从控制器接收控制信号，以及基于控制信号而将所修改的延迟和反相的第一信号传送到第一驱动器电路。在一些情况下，方法包含在第一信道均衡缓冲器处从控制器接收控制信号(例如，选择或启用信号)。控制信号可触发延迟和反相所述第一信号。
因此，发射器可启用多电平信号的去加重或预加重。根据本文中所描述的技术，发射器可包含第一预驱动器电路，所述第一预驱动器电路包含与第一信道均衡缓冲器耦合的第一输入端和与第一驱动器电路耦合的第一输出端。发射器还可包含第二预驱动器电路，所述第二预驱动器电路可包含与第二信道均衡缓冲器耦合的第二输入端和与第二驱动器电路耦合的第二输出端，其中第二驱动器电路的输出端与第一驱动器电路的输出端耦合。
在一些情况下，发射器可包含第三预驱动器，所述第三预驱动器包含与第一数据缓冲器耦合的第三输入端且包含与第三驱动器电路耦合的第三输出端。在此类情况下，发射器可包含第四预驱动器电路，所述第四预驱动器电路包含与第二数据缓冲器耦合的第四输入端且包含与第四驱动器电路耦合的第四输出端。在此类情况下，第一信道均衡缓冲器的输入端可与第一数据线耦合，且第二信道均衡缓冲器的输入端可与第二数据线耦合。且第一数据缓冲器的输入端可与第一数据线耦合，且第二数据缓冲器的输入端可与第二数据线耦合。
在一些情况下，第一信道均衡缓冲器可包含包括输入端和输出端的延迟组件；多路复用器包括输入端和输出端，多路复用器输入端与延迟组件输入端耦合；且反相器包括与延迟组件输出端耦合的输入端和与多路复用器输入端耦合的输出端。
在一些情况下，方法600可至少部分地由设备执行。设备可包含：用于将表示第一数据位的第一信号传送到与第一驱动器电路电子通信的第一信道均衡缓冲器的装置；用于将表示第二数据位的第二信号传送到与第二驱动器电路电子通信的第二信道均衡缓冲器的装置；用于使用第一信道均衡缓冲器来延迟和反相所述第一信号以形成第一控制信号的装置；用于使用第二信道均衡缓冲器来延迟和反相所述第二信号以形成第二控制信号的装置；用于将第一控制信号传送到第一驱动器电路的装置，第一驱动器电路配置成至少部分地基于第一控制信号而去加重或预加重表示第一数据位的信号；以及用于将第二控制信号传送到第二驱动器电路的装置，第二驱动器电路配置成至少部分地基于第二控制信号而去加重或预加重表示第二数据位的信号。
设备还可包含用于发射多电平信号的符号的装置，符号至少部分地基于由第一驱动器电路去加重或预加重的信号和由第二驱动器电路去加重或预加重的信号，其中符号表示第一数据位和第二数据位。设备还可包含用于使用与第一信道均衡缓冲器和第一驱动器电路电子通信的第一预驱动器电路来修改第一控制信号的装置，以及用于将所修改的第一控制信号从第一预驱动器电路传送到第一驱动器电路的装置。
设备还可包含用于使用与第二信道均衡缓冲器和第二驱动器电路电子通信的第二预驱动器电路来修改第二控制信号的装置，以及用于将所修改的第二控制信号从第二预驱动器电路传送到第二驱动器电路的装置。设备还可包含用于在第一信道均衡缓冲器处从控制器接收控制信号的装置，其中控制信号触发延迟和反相所述第一信号。
图7展示根据本公开的方面的说明支持用于多电平传信的信道均衡的方法700的流程图。方法700的操作可由PAM4发射器或如本文中所描述的其组件实施。举例来说，方法700的操作可由参考图3所描述的PAM4发射器执行。
在705处，发射器可产生包括多个叠加信号的多电平信号。可使用具有至少三个电平的调制方案来调制多电平信号。在710处，发射器可将第一信道均衡(例如，去加重或预加重)调整应用于多个叠加信号的第一信号。在715处，发射器可将第二信道均衡(例如，去加重或预加重)调整应用于多个叠加信号的第二信号。第一信号可以是或包含与符号的第一位(例如，MSB)相关联的信号，且第二信号可以是或包含与相同符号的第二位(例如，LSB)相关联的信号。在一些情况下，第一去加重(或预加重)调整至少部分地基于第一控制信号，且第二去加重(或预加重)调整至少部分地基于第二控制信号。第一控制信号可以是第一数据信号的反相和延迟版本，且第二控制信号可以是第二数据信号的反相和延迟版本。在一些实例中，方法还可包含将去加重(或预加重)的第一信号添加、叠加或组合到去加重(或预加重)的第二信号以产生多电平信号的符号。符号可由多电平信号的电平表示。
在一些情况下，第一信道均衡调整不同于第二信道均衡调整。在一些实例中，信道均衡在叠加多个信号之前(例如，在叠加第一信号和第二信号之前)应用于第一信号和第二信号。
因此，发射器可启用多电平信号的信道均衡(例如，去加重或预加重)。根据本文中所描述的技术，发射器可包含与第一预驱动器电路电子通信的第一信道均衡缓冲器。第一信道均衡缓冲器可配置成使第一数据信号延迟和反相且将延迟和反相的第一数据信号传送到第一预驱动器电路。发射器可包含与第二预驱动器电路电子通信的第二信道均衡缓冲器。第二信道均衡缓冲器可配置成使第二数据信号延迟和反相且将延迟和反相的第二数据信号传送(例如，输送或发射)到第二预驱动器电路。第一数据信号可表示多电平信号的符号中的第一位，且第二数据信号可表示符号中的第二位。
发射器还可包含第一驱动器电路，所述第一驱动器电路配置成从第一预驱动器电路接收延迟和反相的第一数据信号的修改版本。第一驱动器电路可配置成至少部分地基于延迟和反相的第一数据信号的修改版本而去加重(或预加重)表示对应于第一数据信号的逻辑状态的信号。发射器还可包含第二驱动器电路，所述第二驱动器电路配置成从第二预驱动器电路接收延迟和反相的第二数据信号的修改版本。第二驱动器电路可配置成至少部分地基于延迟和反相的第二数据信号的修改版本而去加重(或预加重)表示对应于第二数据信号的逻辑状态的信号。第一驱动器电路和第二驱动器电路可以是上拉驱动器电路或下拉驱动器电路。在一些情况下，延迟和反相的第一数据信号的修改版本控制第一驱动器电路，且延迟和反相的第一数据信号的修改版本控制第二驱动器电路。
在一些情况下，发射器可包含与第二信道均衡缓冲器电子通信的第三预驱动器电路；以及与第三预驱动器电路电子通信的第三驱动器电路。在一些情况下，发射器可包含：第一数据缓冲器，其与第三预驱动器电路电子通信，第一数据缓冲器配置成接收第一数据信号；以及第二数据缓冲器，其与第四预驱动器电路和第五预驱动器电路电子通信，第二数据缓冲器配置成接收第二数据信号。在此类情况下，发射器还可包含：第三驱动器电路，其与第三预驱动器电路电子通信；以及一对驱动器电路，其包括与第四预驱动器电路电子通信的第四驱动器电路和与第五预驱动器电路电子通信的第五驱动器电路。
在一些情况下，第一信道均衡缓冲器包含与延迟组件和多路复用器电子通信的反相器。在一些情况下，第一缓冲器包含AND门而非多路复用器，且AND门的输入端连接到反相器的输出端。在一些情况下，发射器可包含：第一数据线，其与第一信道均衡缓冲器电子通信，其中第一信道均衡缓冲器配置成从第一数据线接收第一数据信号；以及第二数据线，其与第二信道均衡缓冲器电子通信，其中第二信道均衡缓冲器配置成从第二数据线接收第二数据信号。
在一些情况下，方法700可至少部分地由设备执行。设备可包含：用于产生包括多个叠加信号的多电平信号的装置，多电平信号使用具有至少三个电平的调制方案而调制；用于将第一去加重或预加重调整应用于多个叠加信号的第一信号的装置；以及用于将第二去加重或预加重调整应用于多个叠加信号的第二信号的装置。设备还可包含用于组合第一信号和第二信号以产生多电平信号的符号的装置，符号由多电平信号的电平表示。
应注意，以上所描述的方法描述可能的实施方案，且操作和步骤可重新布置或以其它方式加以修改，且其它实施方案是可能的。此外，可组合来自所述方法中的两个或更多个的实施例。
可使用多种不同技术和技艺中的任一种来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。
如本文中所使用，术语“虚拟接地”是指保持在大致零伏特(0V)的电压下但不与接地直接连接的电路节点。因此，虚拟接地的电压可能会暂时波动并返回到稳定状态下的大约0V。可使用如由运算放大器和电阻器组成的分压器的各种电子电路元件来实施虚拟接地。其它实施方案也是可能的。“虚拟接地”或“虚拟地接地”意指连接到大约0V。
术语“电子通信”和“耦合”指代支持组件之间的电子流的所述组件之间的关系。这可包含组件之间的直接连接或可包含中间组件。彼此电子通信或耦合的组件可主动地交换电子或信号(例如，在通电电路中)，也可不主动地交换电子或信号(例如，在断电电路中)，但可配置成且可用来在电路通电后交换电子或信号。作为实例，经由开关(例如，晶体管)物理连接的两个组件电子通信，或可耦合而不管开关的状态(即，断开或闭合)。
术语“隔离”指代其中电子当前不能够在组件之间流动的所述组件之间的关系；如果组件之间存在开路，那么所述组件彼此隔离。举例来说，通过开关物理连接的两个组件可在开关断开时彼此隔离。
如本文中所使用，术语“短接”是指其中经由激活所讨论的两个组件之间的单个中间组件来在组件之间建立导电路径的组件之间的关系。举例来说，短接到第二组件的第一组件可在两个组件之间的开关闭合时与第二组件交换电子。因此，短接可以是实现电子通信中的组件(或线)之间的电荷流动的动态操作。
本文中所论述的包含存储器装置100的装置可形成于半导体衬底上，如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些情况下，衬底是半导体晶片。在其它情况下，衬底可以是绝缘体上硅(SOI)衬底，如玻璃上硅(silicon-on-glass；SOG)或蓝宝石上硅(silicon-on-sapphire；SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质进行掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方式来执行掺杂。
本文中所论述的一或多个晶体管可表示场效应晶体管(field-effecttransistor；FET)，且包括包含源极、漏极和栅极的三端装置。端子可通过导电材料(例如金属)连接到其它电子元件。源极和漏极可以是导电的且可包括重掺杂(例如，简并)的半导体区。源极与漏极可由轻掺杂半导体区或沟道分离。如果沟道是n型(即，大部分载流子是电子)，则FET可称为n型FET。如果沟道是p型(即，大部分载体是空穴)，那么FET可称作p型FET。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。举例来说，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。当将小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“去激活”。
本文结合附图阐述的描述内容描述了实例配置，且并不表示可实施的或在权利要求书的范围内的所有实例。本文所用的术语“示范性”意指“充当实例、例子或说明”，且不比其它实例“优选”或“有利”。出于提供对所描述的技术的理解的目的，具体实施方式包含特定细节。然而，可在没有这些特定细节的情况下实践这些技术。在一些情况下，以框图的形式展示众所周知的结构和装置以便避免混淆所描述实例的概念。
在附图中，类似组件或特征可具有相同参考标记。此外，可通过在参考标记之后跟着长划线及在类似组件之间进行区分的第二标记来区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任一个。
可使用多种不同技术和技艺中的任一种来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。
可使用设计成执行本文中所描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行结合本文中的公开内容所描述的各种说明性块和模块。通用处理器可以是微处理器，但在替代方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合(例如，数字信号处理器(digital signal processor；DSP)和微处理器的组合、多个微处理器、与DSP核心结合的一或多个微处理器，或任何其它此类配置)。
本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或经由计算机可读媒体发射。其它实例和实施方案在本公开及所附权利要求书的范围内。举例来说，由于软件的性质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一个的组合来实施。实施功能的特征也可物理上位于各个位置处，包含分布为使得功能的部分在不同物理位置处实施。此外，如本文中所使用，包含在权利要求书中，项目的列表(例如，以如“中的至少一个”或“中的一或多个”的短语开始的项目的列表)中所使用的“或”指示包含性列表，使得(例如)A、B或C中的至少一个的列表意指A或B或C或者AB或AC或BC或者ABC(即，A和B和C)。此外，如本文所使用，短语“基于”不应理解为提及封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。
计算机可读媒体包含非暂时性计算机存储媒体以及包含促进将计算机程序从一处传递到另一处的任何媒体的通信媒体两者。非暂时性存储媒体可以是可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(electrically erasable programmable read onlymemory；EEPROM)、光盘(compact disk；CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以携载或存储呈指令或数据结构形式的所要程序代码装置且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。此外，恰当地将任何连接称作计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(digital subscriber line；DSL)或如红外线、无线电和微波的无线技术从网站、服务器或其它远程源发射软件，那么所述同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文中所使用，磁盘和光盘包含CD、激光光盘、光学光盘、数字多功能光盘(digital versatile disc；DVD)、软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。以上各项的组合也包含在计算机可读媒体的范围内。
提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。本公开的各种修改将对所属领域的技术人员容易显而易见，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本公开不限于本文所描述的实例和设计，而是被赋予与本文中所公开的原理和新颖特征一致的最宽范围。

Claims (31)

1.一种用于操作存储器装置的设备，其包括：
发射器，其包括与多电平信号的第一位相关联的第一分区及与所述多电平信号的第二位相关联的第二分区，
其中所述第一分区包括：
第一信道均衡缓冲器，其与第一预驱动器电路电子通信，所述第一信道均衡缓冲器配置成使第一数据信号延迟和反相以产生所述第一数据信号的修改版本且将所述第一数据信号的所述修改版本传送到所述第一预驱动器电路；以及
第一驱动器电路，其配置成从所述第一预驱动器电路接收所述第一数据信号的所述修改版本且去加重或预加重表示对应于所述第一数据信号的逻辑状态的信号，其中所述去加重或预加重至少部分地基于所述第一数据信号的所述修改版本，且
其中所述第二分区包括：
第二信道均衡缓冲器，其与第二预驱动器电路电子通信，所述第二信道均衡缓冲器配置成使第二数据信号延迟和反相以产生所述第二数据信号的修改版本且将所述第二数据信号的所述修改版本传送到所述第二预驱动器电路；以及
第二驱动器电路，其配置成从所述第二预驱动器电路接收所述第二数据信号的所述修改版本且去加重或预加重表示对应于所述第二数据信号的逻辑状态的信号，其中所述去加重或预加重至少部分地基于所述第二数据信号的所述修改版本。
2.根据权利要求1所述的设备，其中所述第一数据信号的所述修改版本控制所述第一驱动器电路，且其中所述第二数据信号的所述修改版本控制所述第二驱动器电路。
3.根据权利要求1所述的设备，其中所述第一数据信号表示所述多电平信号的符号中的所述第一位且所述第二数据信号表示所述符号中的所述第二位。
4.根据权利要求1所述的设备，其中所述第一分区包括：
第三预驱动器电路，其与所述第二信道均衡缓冲器电子通信；以及
第三驱动器电路，其与所述第三预驱动器电路电子通信且配置成去加重或预加重表示对应于所述第二数据信号的所述逻辑状态的所述信号，其中所述去加重或预加重至少部分地基于从所述第三预驱动器电路接收到的控制信号。
5.根据权利要求1所述的设备，其进一步包括：
数据缓冲器，其配置成接收所述第一数据信号、延迟和反相所述第一数据信号且将所述第一数据信号的延迟和反相版本传送到第三预驱动器电路；以及
第三驱动器电路，其配置成至少部分地基于从所述第三预驱动器电路接收到的所述第一数据信号的延迟和反相版本而驱动信号。
6.根据权利要求1所述的设备，其进一步包括：
第一数据缓冲器，其与第三预驱动器电路电子通信，所述第一数据缓冲器配置成接收所述第一数据信号；以及
第二数据缓冲器，其与第四预驱动器电路和第五预驱动器电路电子通信，所述第二数据缓冲器配置成接收所述第二数据信号。
7.根据权利要求6所述的设备，其进一步包括：
第三驱动器电路，其与所述第三预驱动器电路电子通信，所述第三驱动器电路配置成至少部分地基于从所述第三预驱动器电路传送的控制信号而驱动信号；以及
一对驱动器电路，其包括与所述第四预驱动器电路电子通信的第四驱动器电路和与所述第五预驱动器电路电子通信的第五驱动器电路，所述对驱动器电路配置成至少部分地基于来自所述第四预驱动器电路的控制信号和来自所述第五预驱动器电路的控制信号而驱动信号。
8.根据权利要求1所述的设备，其中所述第一信道均衡缓冲器包括与延迟组件电子通信的反相器。
9.根据权利要求8所述的设备，其中所述第一信道均衡缓冲器包括AND门，且其中所述AND门的输入端连接到所述反相器的输出端。
10.根据权利要求1所述的设备，其中所述第一信道均衡缓冲器和所述第二信道均衡缓冲器包括去加重缓冲器电路或预加重缓冲器电路。
11.根据权利要求1所述的设备，其进一步包括：
第一数据线，其与所述第一信道均衡缓冲器电子通信，其中所述第一信道均衡缓冲器配置成从所述第一数据线接收所述第一数据信号；以及
第二数据线，其与所述第二信道均衡缓冲器电子通信，其中所述第二信道均衡缓冲器配置成从所述第二数据线接收所述第二数据信号。
12.一种操作存储器装置的方法，其包括：
产生包括多个叠加信号的多电平信号，所述多电平信号使用具有至少三个电平的调制方案而调制；
在发射器的第一分区的缓冲器电路处延迟和反相第一数据信号；
在所述发射器的第二分区的第二缓冲器电路处延迟和反相第二数据信号；
至少部分地基于由所述发射器的所述第一分区的第一预驱动器电路输出的第一控制信号将第一去加重或预加重调整应用于所述多个叠加信号的第一信号，其中所述第一信号表示对应于所述第一数据信号的位且基于延迟和反相所述第一数据信号；以及
至少部分地基于由所述发射器的所述第二分区的第二预驱动器电路输出的第二控制信号将第二去加重或预加重调整应用于所述多个叠加信号的第二信号，其中所述第二信号表示对应于所述第二数据信号的位且基于延迟和反相所述第二数据信号。
13.根据权利要求12所述的方法，其中所述第一控制信号是所述第一数据信号的反相和延迟版本，且所述第二控制信号是所述第二数据信号的反相和延迟版本。
14.根据权利要求12所述的方法，其中所述第一去加重或预加重调整不同于所述第二去加重或预加重调整。
15.根据权利要求12所述的方法，其进一步包括：
组合所述第一信号和所述第二信号以产生所述多电平信号的符号，所述符号由所述多电平信号的电平表示。
16.根据权利要求12所述的方法，其中所述第一信号包括与符号的最高有效位相关联的信号，且所述第二信号包括与符号的最低有效位相关联的信号。
17.一种操作存储器装置的方法，其包括：
将表示多电平信号的第一数据位的第一信号传送到发射器的第一分区的第一信道均衡缓冲器，其中所述第一信道均衡缓冲器与第一驱动器电路电子通信，且其中所述发射器的所述第一分区与所述多电平信号的所述第一数据位相关联；
将表示所述多电平信号的第二数据位的第二信号传送到所述发射器的第二分区的第二信道均衡缓冲器，其中所述第二信道均衡缓冲器与第二驱动器电路电子通信，且其中所述发射器的所述第二分区与所述多电平信号的所述第二数据位相关联；
使用所述第一信道均衡缓冲器来延迟和反相所述第一信号以形成第一控制信号；
使用所述第二信道均衡缓冲器来延迟和反相所述第二信号以形成第二控制信号；
将所述第一控制信号传送到所述第一驱动器电路，所述第一驱动器电路配置成至少部分地基于所述第一控制信号而去加重或预加重表示所述第一数据位的信号；以及
将所述第二控制信号传送到所述第二驱动器电路，所述第二驱动器电路配置成至少部分地基于所述第二控制信号而去加重或预加重表示所述第二数据位的信号。
18.根据权利要求17所述的方法，其进一步包括：
发射所述多电平信号的符号，所述符号至少部分地基于由所述第一驱动器电路去加重或预加重的所述信号和由所述第二驱动器电路去加重或预加重的所述信号，其中所述符号表示所述第一数据位和所述第二数据位。
19.根据权利要求17所述的方法，其中传送所述第一控制信号包括：
使用与所述第一信道均衡缓冲器和所述第一驱动器电路电子通信的第一预驱动器电路来修改所述第一控制信号；以及
将所修改的第一控制信号从所述第一预驱动器电路传送到所述第一驱动器电路。
20.根据权利要求17所述的方法，其中传送所述第二控制信号包括：
使用与所述第二信道均衡缓冲器和所述第二驱动器电路电子通信的第二预驱动器电路来修改所述第二控制信号；以及
将所修改的第二控制信号从所述第二预驱动器电路传送到所述第二驱动器电路。
21.根据权利要求17所述的方法，其进一步包括：
在所述第一信道均衡缓冲器处从控制器接收控制信号，其中所述控制信号触发延迟和反相所述第一信号。
22.一种用于操作存储器装置的设备，其包括：
用于产生包括多个叠加信号的多电平信号的装置，所述多电平信号使用具有至少三个电平的调制方案而调制；
用于在发射器的第一分区的第一缓冲器电路处延迟和反相第一数据信号的装置；
用于在发射器的第二分区的第二缓冲器电路处延迟和反相第二数据信号的装置；
用于至少部分地基于由所述发射器的所述第一分区的第一预驱动器输出的第一控制信号将第一去加重或预加重调整应用于所述多个叠加信号的第一信号的装置，其中所述第一信号表示对应于所述第一数据信号的位且基于延迟和反相所述第一数据信号；以及
用于至少部分地基于由所述发射器的所述第二分区的第二预驱动器输出的第二控制信号将第二去加重或预加重调整应用于所述多个叠加信号的第二信号的装置，其中所述第二信号表示对应于所述第二数据信号的位且基于延迟和反相所述第二数据信号。
23.根据权利要求22所述的设备，其中所述第一控制信号是所述第一数据信号的反相和延迟版本，且所述第二控制信号是所述第二数据信号的反相和延迟版本。
24.根据权利要求22所述的设备，其中所述第一去加重或预加重调整不同于所述第二去加重或预加重调整。
25.根据权利要求22所述的设备，其进一步包括：
用于组合所述第一信号和所述第二信号以产生所述多电平信号的符号的装置，所述符号由所述多电平信号的电平表示。
26.根据权利要求22所述的设备，其中所述第一信号包括与符号的最高有效位相关联的信号，且所述第二信号包括与符号的最低有效位相关联的信号。
27.一种用于操作存储器装置的设备，其包括：
用于将表示多电平信号的第一数据位的第一信号传送到发射器的第一分区的第一信道均衡缓冲器的装置，其中所述第一信道均衡缓冲器与第一驱动器电路电子通信，且其中所述发射器的所述第一分区与所述多电平信号的所述第一数据位相关联；
用于将表示所述多电平信号的第二数据位的第二信号传送到所述发射器的第二分区的第二信道均衡缓冲器的装置，其中所述第二信道均衡缓冲器与第二驱动器电路电子通信，且其中所述发射器的所述第二分区与所述多电平信号的所述第二数据位相关联；
用于使用所述第一信道均衡缓冲器来延迟和反相所述第一信号以形成第一控制信号的装置；
用于使用所述第二信道均衡缓冲器来延迟和反相所述第二信号以形成第二控制信号的装置；
用于将所述第一控制信号传送到所述第一驱动器电路的装置，所述第一驱动器电路配置成至少部分地基于所述第一控制信号而去加重或预加重表示所述第一数据位的信号；以及
用于将所述第二控制信号传送到所述第二驱动器电路的装置，所述第二驱动器电路配置成至少部分地基于所述第二控制信号而去加重或预加重表示所述第二数据位的信号。
28.根据权利要求27所述的设备，其进一步包括：
用于发射所述多电平信号的符号的装置，所述符号至少部分地基于由所述第一驱动器电路去加重或预加重的所述信号和由所述第二驱动器电路去加重或预加重的所述信号，其中所述符号表示所述第一数据位和所述第二数据位。
29.根据权利要求27所述的设备，其中所述用于将所述第一控制信号传送到所述第一驱动器电路的装置包括：
用于使用与所述第一信道均衡缓冲器和所述第一驱动器电路电子通信的第一预驱动器电路来修改所述第一控制信号的装置；以及
用于将所修改的第一控制信号从所述第一预驱动器电路传送到所述第一驱动器电路的装置。
30.根据权利要求27所述的设备，其中所述用于将所述第二控制信号传送到所述第二驱动器电路的装置包括：
用于使用与所述第二信道均衡缓冲器和所述第二驱动器电路电子通信的第二预驱动器电路来修改所述第二控制信号的装置；以及
用于将所修改的第二控制信号从所述第二预驱动器电路传送到所述第二驱动器电路的装置。
31.根据权利要求27所述的设备，其进一步包括：
用于在所述第一信道均衡缓冲器处从控制器接收控制信号的装置，其中所述控制信号触发延迟和反相所述第一信号。
CN201880045069.2A 2017-08-07 2018-07-30 用于多电平传信的信道均衡 Active CN110832589B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762542166P 2017-08-07 2017-08-07
US62/542,166 2017-08-07
US15/885,536 US10447512B2 (en) 2017-08-07 2018-01-31 Channel equalization for multi-level signaling
US15/885,536 2018-01-31
PCT/US2018/044411 WO2019032329A1 (en) 2017-08-07 2018-07-30 CHANNEL EQUALIZATION FOR MULTI-LEVEL SIGNALING

Publications (2)

Publication Number Publication Date
CN110832589A CN110832589A (zh) 2020-02-21
CN110832589B true CN110832589B (zh) 2023-11-24

Family

ID=65231951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880045069.2A Active CN110832589B (zh) 2017-08-07 2018-07-30 用于多电平传信的信道均衡

Country Status (5)

Country Link
US (3) US10447512B2 (zh)
EP (1) EP3665681A4 (zh)
KR (1) KR102338809B1 (zh)
CN (1) CN110832589B (zh)
WO (1) WO2019032329A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10277435B2 (en) 2017-08-07 2019-04-30 Micron Technology, Inc. Method to vertically align multi-level cells
US10425260B2 (en) 2017-08-07 2019-09-24 Micron Technology, Inc. Multi-level signaling in memory with wide system interface
US10447512B2 (en) 2017-08-07 2019-10-15 Micron Technology, Inc. Channel equalization for multi-level signaling
US10530617B2 (en) 2017-08-07 2020-01-07 Micron Technology, Inc. Programmable channel equalization for multi-level signaling
US10277441B2 (en) 2017-08-07 2019-04-30 Micron Technology, Inc. Uniformity between levels of a multi-level signal
US10403337B2 (en) 2017-08-07 2019-09-03 Micron Technology, Inc. Output driver for multi-level signaling
US10128842B1 (en) * 2018-03-23 2018-11-13 Micron Technology, Inc. Output impedance calibration for signaling
JP6821719B2 (ja) * 2019-01-23 2021-01-27 アンリツ株式会社 バーストエラー付加装置、それを用いた試験信号発生装置、及びバーストエラー付加方法
EP3949133B1 (en) * 2019-03-29 2024-04-10 British Telecommunications public limited company Dsl line interference susceptibility
CN112532549B (zh) * 2019-09-18 2023-10-03 深圳市中兴微电子技术有限公司 一种信号补偿方法及装置
CN112820344B (zh) * 2019-11-18 2023-04-18 华为技术有限公司 数据信号的裕量检测方法、装置及存储设备
US11601215B2 (en) 2020-01-22 2023-03-07 Micron Technology, Inc. Data inversion techniques
US11343125B2 (en) * 2020-07-08 2022-05-24 Huawei Technologies Co., Ltd. Multiplexer with embedded equalization
KR20220029914A (ko) * 2020-09-02 2022-03-10 삼성전자주식회사 펄스 진폭 변조 기반 데이터 스트로브 신호를 생성하는 메모리 장치, 메모리 컨트롤러 및 이들을 포함하는 메모리 시스템
KR20220031791A (ko) 2020-09-03 2022-03-14 삼성전자주식회사 메모리 장치와 그 동작 방법, 및 메모리 시스템
US11587598B2 (en) 2020-09-09 2023-02-21 Samsung Electronics Co., Ltd. Memory device for generating pulse amplitude modulation-based DQ signal and memory system including the same
US11652567B2 (en) * 2020-12-01 2023-05-16 Micron Technology, Inc. Replacement scheme for a pulse amplitude modulated bus
US11394589B1 (en) 2021-05-17 2022-07-19 Micron Technology, Inc. Techniques for communicating multi-level signals
US20230176608A1 (en) 2021-12-08 2023-06-08 Advanced Micro Devices, Inc. Read clock start and stop for synchronous memories
US12002541B2 (en) 2021-12-08 2024-06-04 Advanced Micro Devices, Inc. Read clock toggle at configurable PAM levels

Family Cites Families (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8604828B1 (en) 1996-05-31 2013-12-10 International Business Machines Corporation Variable voltage CMOS off-chip driver and receiver circuits
US5757242A (en) 1996-12-09 1998-05-26 Industrial Technology Research Institute Low power consumption oscillators with output level shifters
US6294937B1 (en) 1999-05-25 2001-09-25 Lsi Logic Corporation Method and apparatus for self correcting parallel I/O circuitry
JP2001024495A (ja) * 1999-07-05 2001-01-26 Mitsubishi Electric Corp 出力バッファ回路
US6396329B1 (en) 1999-10-19 2002-05-28 Rambus, Inc Method and apparatus for receiving high speed signals with low latency
US7269212B1 (en) 2000-09-05 2007-09-11 Rambus Inc. Low-latency equalization in multi-level, multi-line communication systems
US7124221B1 (en) 1999-10-19 2006-10-17 Rambus Inc. Low latency multi-level communication interface
US6574758B1 (en) 2000-03-10 2003-06-03 Cisco Technology, Inc. Testing a bus coupled between two electronic devices
KR100381962B1 (ko) 2000-08-07 2003-05-01 삼성전자주식회사 비휘발성 메모리 장치의 로우 디코더
US6993107B2 (en) 2001-01-16 2006-01-31 International Business Machines Corporation Analog unidirectional serial link architecture
US6507225B2 (en) * 2001-04-16 2003-01-14 Intel Corporation Current mode driver with variable equalization
US20030070126A1 (en) 2001-09-14 2003-04-10 Werner Carl W. Built-in self-testing of multilevel signal interfaces
KR100866867B1 (ko) 2002-02-27 2008-11-04 주식회사 엘지이아이 타이밍 복원 장치
KR100482405B1 (ko) 2002-11-01 2005-04-14 삼성전자주식회사 계층구조의 데이터 입출력 라인을 갖는 반도체 메모리장치및 그 프리차지방법
US7126378B2 (en) * 2003-12-17 2006-10-24 Rambus, Inc. High speed signaling system with adaptive transmit pre-emphasis
DE10319271A1 (de) 2003-04-29 2004-11-25 Infineon Technologies Ag Speicher-Schaltungsanordnung und Verfahren zur Herstellung
US6894529B1 (en) 2003-07-09 2005-05-17 Integrated Device Technology, Inc. Impedance-matched output driver circuits having linear characteristics and enhanced coarse and fine tuning control
US6975132B2 (en) * 2003-09-11 2005-12-13 Xilinx, Inc. DAC based driver with selectable pre-emphasis signal levels
US7308044B2 (en) 2003-09-30 2007-12-11 Rambus Inc Technique for receiving differential multi-PAM signals
US7308058B2 (en) 2003-10-27 2007-12-11 Rambus Inc. Transparent multi-mode PAM interface
JP4776548B2 (ja) 2003-12-17 2011-09-21 ラムバス・インコーポレーテッド 適応送信プリエンファシス、反射相殺、およびオフセット相殺を用いる高速シグナリングシステム
US7215144B2 (en) 2004-05-20 2007-05-08 International Business Machines Corporation Pre-emphasis driver with constant impedance
KR100670699B1 (ko) 2004-11-01 2007-01-17 주식회사 하이닉스반도체 온 다이 터미네이션 회로를 갖는 반도체메모리소자
KR100670672B1 (ko) 2004-11-02 2007-01-17 주식회사 하이닉스반도체 반도체메모리소자
KR100621770B1 (ko) 2004-12-14 2006-09-19 삼성전자주식회사 반도체 메모리 장치 및 그의 구동 및 테스팅 방법
EP2367330B1 (en) 2005-01-20 2017-08-09 Rambus Inc. High-speed signaling systems with adaptable pre-emphasis and equalization
US7230449B2 (en) 2005-02-11 2007-06-12 International Business Machines Corporation Data receiver with a programmable reference voltage to optimize timing jitter
US20080129348A1 (en) 2005-04-05 2008-06-05 Uniram Technology Inc. High performance low power multiple-level-switching output drivers
US7509368B2 (en) 2005-05-09 2009-03-24 Intel Corporation Sparse tree adder circuit
US7315186B2 (en) 2005-06-06 2008-01-01 Intel Corporation Voltage mode driver with current mode equalization
JP4832020B2 (ja) 2005-07-28 2011-12-07 ルネサスエレクトロニクス株式会社 プリエンファシス回路
US7535250B2 (en) 2005-08-22 2009-05-19 Micron Technology, Inc. Output impedance calibration circuit with multiple output driver models
US7464225B2 (en) 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
US7650526B2 (en) 2005-12-09 2010-01-19 Rambus Inc. Transmitter with skew reduction
KR100738961B1 (ko) 2006-02-22 2007-07-12 주식회사 하이닉스반도체 반도체 메모리의 출력 드라이빙 장치
US7971130B2 (en) * 2006-03-31 2011-06-28 Marvell International Ltd. Multi-level signal memory with LDPC and interleaving
US7499366B2 (en) 2006-07-31 2009-03-03 Sandisk 3D Llc Method for using dual data-dependent busses for coupling read/write circuits to a memory array
JP4205744B2 (ja) 2006-08-29 2009-01-07 エルピーダメモリ株式会社 キャリブレーション回路及びこれを備える半導体装置、並びに、半導体装置の出力特性調整方法
US8072253B2 (en) 2006-09-13 2011-12-06 Nec Corporation Clock adjusting circuit and semiconductor integrated circuit device
JP2010516104A (ja) 2007-01-09 2010-05-13 ラムバス・インコーポレーテッド 等化送信機および動作方法
US7692447B2 (en) 2007-05-18 2010-04-06 International Business Machines Corporation Driver circuit
KR100892337B1 (ko) 2007-08-29 2009-04-08 주식회사 하이닉스반도체 출력드라이버
KR100915814B1 (ko) 2007-09-07 2009-09-07 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 출력 드라이버 제어회로
US7538572B2 (en) 2007-09-13 2009-05-26 Micron Technology, Inc. Off-chip driver apparatus, systems, and methods
US7679979B1 (en) 2008-08-30 2010-03-16 Fronteon Inc High speed SRAM
US7853846B2 (en) 2007-10-31 2010-12-14 Verigy (Singapore) Pte. Ltd. Locating hold time violations in scan chains by generating patterns on ATE
US7714615B2 (en) * 2007-12-28 2010-05-11 Advanced Micro Devices, Inc. De-emphasis circuit for a voltage mode driver used to communicate via a differential communication link
US8816738B2 (en) 2008-03-18 2014-08-26 Micron Technology, Inc. Controlling slew rate performance across different output driver impedances
US8026740B2 (en) 2008-03-21 2011-09-27 Micron Technology, Inc. Multi-level signaling for low power, short channel applications
US20090298457A1 (en) 2008-06-02 2009-12-03 Andreas Jakobs Output driver calibration
US9116828B2 (en) 2008-06-11 2015-08-25 Micron Technology, Inc. Data bus inversion usable in a memory system
US7710144B2 (en) 2008-07-01 2010-05-04 International Business Machines Corporation Controlling for variable impedance and voltage in a memory system
US7919984B2 (en) * 2008-12-31 2011-04-05 Intel Corporation System and apparatus of reconfigurable transceiver design for multi-mode signaling
JP5282817B2 (ja) * 2009-04-21 2013-09-04 富士通株式会社 集積回路の出力ドライバ装置
EP2378727A1 (en) 2010-04-14 2011-10-19 Texas Instruments Limited Channel equalization using application specific digital signal processing in high-speed digital transmission systems
US8208578B2 (en) 2010-06-21 2012-06-26 North Carolina State University Systems, methods, and computer readable media for fractional pre-emphasis of multi-mode interconnect
US8686781B2 (en) * 2010-10-19 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Voltage-mode driver with controllable output swing
US8669792B2 (en) 2011-09-02 2014-03-11 Kool Chip, Inc. Voltage mode driver using pre-emphasis and de-emphasis signals
CN102983772A (zh) 2011-09-05 2013-03-20 研能科技股份有限公司 驱动电路及其所适用的压电致动泵
US8576903B2 (en) 2011-10-18 2013-11-05 Transwitch Corporation Techniques for adaptively adjusting decision levels of a PAM-N decision feedback equalizer
KR20130042780A (ko) 2011-10-19 2013-04-29 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
KR101839884B1 (ko) 2011-11-08 2018-03-20 에스케이하이닉스 주식회사 반도체 장치
US8837573B2 (en) 2011-11-17 2014-09-16 Transwitch Corporation Apparatus and method thereof for compensating for gain changes of N-PAM modulate signals
US9627357B2 (en) 2011-12-02 2017-04-18 Intel Corporation Stacked memory allowing variance in device interconnects
US8570789B2 (en) 2011-12-22 2013-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM timing tracking circuit
JP2013197396A (ja) 2012-03-21 2013-09-30 Toshiba Corp 半導体記憶装置及びその製造方法
US8854236B2 (en) 2012-05-18 2014-10-07 Micron Technology, Inc. Methods and apparatuses for low-power multi-level encoded signals
US9008215B2 (en) 2012-06-29 2015-04-14 North Carolina State University Methods, systems, and computer program products for asymmetric multimode interconnect
US8896353B2 (en) * 2012-08-01 2014-11-25 Qualcomm Incorporated Method and apparatus for constant output impedance, variable pre-emphasis drive
KR20140028618A (ko) 2012-08-29 2014-03-10 삼성전자주식회사 쓰기 페일을 줄이는 메모리 장치, 이를 포함하는 메모리 시스템 및 그 쓰기 방법
US9048824B2 (en) 2012-12-12 2015-06-02 Intel Corporation Programmable equalization with compensated impedance
US8982938B2 (en) 2012-12-13 2015-03-17 Intel Corporation Distortion measurement for limiting jitter in PAM transmitters
US9195254B2 (en) * 2012-12-21 2015-11-24 Qualcomm, Incorporated Method and apparatus for multi-level de-emphasis
US9152257B2 (en) 2012-12-28 2015-10-06 Intel Corporation Low swing voltage mode driver
WO2014124450A1 (en) 2013-02-11 2014-08-14 Kandou Labs, S.A. Methods and systems for high bandwidth chip-to-chip communications interface
EP2959378A1 (en) 2013-02-22 2015-12-30 Marvell World Trade Ltd. Patching boot code of read-only memory
US8781022B1 (en) 2013-03-01 2014-07-15 Au Optronics Corporation Methods for multi-level data transmission
CN113360428A (zh) 2013-05-16 2021-09-07 超威半导体公司 具有指定区域存储器访问调度的存储器系统
JP5942934B2 (ja) 2013-07-09 2016-06-29 富士ゼロックス株式会社 画像処理装置及びプログラム
WO2015016916A1 (en) 2013-07-31 2015-02-05 Hewlett-Packard Development Company, L.P. Voltage control for crosspoint memory structures
TWI486746B (zh) 2013-09-05 2015-06-01 Quanta Comp Inc 電子裝置
US8989300B1 (en) 2013-09-06 2015-03-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Multi-level coding and distortion compensation
US9166698B2 (en) * 2013-10-14 2015-10-20 Korea Advanced Institute Of Science And Technology Electronic dispersion compensation for low-cost distributed feedback-directly modulated laser
KR102083005B1 (ko) 2013-10-31 2020-02-28 삼성전자주식회사 종단 저항을 보정하는 반도체 메모리 장치 및 그것의 종단 저항 보정 방법
US9444455B2 (en) 2013-12-10 2016-09-13 Sandisk Technologies Llc Load impedance adjustment for an interface of a data storage device
US9537479B2 (en) * 2013-12-16 2017-01-03 Intel Corporation Programmable impedance transmitter for serial communication
US9324454B2 (en) * 2013-12-30 2016-04-26 Qualcomm Incorporated Data pattern generation for I/O testing of multilevel interfaces
KR102143490B1 (ko) 2014-01-20 2020-08-12 에스케이하이닉스 주식회사 패드 및 범프를 포함하는 반도체 장치
US9252802B2 (en) 2014-02-07 2016-02-02 Qualcomm Incorporated Encoding for partitioned data bus
KR102126716B1 (ko) 2014-03-21 2020-06-25 삼성전자주식회사 비휘발성 메모리 장치의 구동 방법 및 이를 이용하는 비휘발성 메모리 장치
TWI752898B (zh) 2014-03-25 2022-01-21 日商新力股份有限公司 發訊裝置及通訊系統
US9318974B2 (en) 2014-03-26 2016-04-19 Solaredge Technologies Ltd. Multi-level inverter with flying capacitor topology
US9722582B2 (en) 2014-05-21 2017-08-01 SK Hynix Inc. Semiconductor device with output driver pre-emphasis scheme
KR102280573B1 (ko) 2014-06-09 2021-07-22 삼성전자주식회사 적응적 데드 타임 제어 기능을 갖는 구동 회로, 전압 컨버터 및 데드 타임 제어 방법
US9112550B1 (en) * 2014-06-25 2015-08-18 Kandou Labs, SA Multilevel driver for high speed chip-to-chip communications
US9490805B2 (en) 2014-09-02 2016-11-08 Integrated Device Technology, Inc. Low power driver with programmable output impedance
KR20160029392A (ko) 2014-09-05 2016-03-15 에스케이하이닉스 주식회사 임피던스 조정 회로 및 이를 이용한 반도체 메모리와 메모리 시스템
US9337807B2 (en) 2014-09-30 2016-05-10 Qualcomm Incorporated Output driver circuit with auto-equalization based on drive strength calibration
US10015027B2 (en) 2014-10-22 2018-07-03 Micron Technology, Inc. Apparatuses and methods for adding offset delays to signal lines of multi-level communication architectures
US20160179113A1 (en) 2014-12-17 2016-06-23 Sandisk Technologies Inc. Temperature Independent Reference Current Generation For Calibration
US9653129B2 (en) 2014-12-17 2017-05-16 Sk Hynix Memory Solutions Inc. Driver structure for chip-to-chip communications
US9525573B2 (en) 2015-01-23 2016-12-20 Microsoft Technology Licensing, Llc Serializing transmitter
US9799413B2 (en) 2015-02-03 2017-10-24 Invecas, Inc. Multi-domain fuse management
US9621160B2 (en) 2015-03-05 2017-04-11 Micron Technology, Inc. Circuits for impedance adjustment having multiple termination devices with switchable resistances and methods of adjusting impedance
US9912498B2 (en) 2015-03-05 2018-03-06 Micron Technology, Inc. Testing impedance adjustment
US20160285453A1 (en) 2015-03-25 2016-09-29 Qualcomm Incorporated Driver using pull-up nmos transistor
KR102324769B1 (ko) 2015-06-29 2021-11-10 삼성전자주식회사 반도체 메모리 장치의 에러 정정 회로, 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US10397142B2 (en) 2015-08-17 2019-08-27 Mediatek Inc. Multi-chip structure having flexible input/output chips
US9577854B1 (en) 2015-08-20 2017-02-21 Micron Technology, Inc. Apparatuses and methods for asymmetric bi-directional signaling incorporating multi-level encoding
KR20170025868A (ko) 2015-08-31 2017-03-08 에스케이하이닉스 주식회사 고속 통신을 위한 전송 장치, 이를 포함하는 인터페이스 회로 및 시스템
KR102275812B1 (ko) 2015-09-04 2021-07-14 삼성전자주식회사 센터 패드 타입의 스택드 칩 구조에서 신호 완결성 이슈를 개선할 수 있는 온다이 터미네이션 스키마를 갖는 반도체 메모리 장치
US10067825B2 (en) 2015-09-14 2018-09-04 Samsung Electronics Co., Ltd. Memory device and method of controlling ECC operation in the same
US11016770B2 (en) 2015-09-19 2021-05-25 Microsoft Technology Licensing, Llc Distinct system registers for logical processors
WO2017058357A1 (en) * 2015-09-29 2017-04-06 Rambus Inc. Transmitter with self-triggered transition equalizer
KR102449022B1 (ko) 2015-11-05 2022-09-29 에스케이하이닉스 주식회사 적층형 반도체 메모리 및 이를 포함하는 반도체 시스템
KR20170056774A (ko) 2015-11-13 2017-05-24 에스케이하이닉스 주식회사 반도체 장치 및 반도체 패키지
US10365833B2 (en) 2016-01-22 2019-07-30 Micron Technology, Inc. Apparatuses and methods for encoding and decoding of signal lines for multi-level communication architectures
TWI586107B (zh) 2016-05-09 2017-06-01 Timing Error Detection and Correction Device and Its Normal Timing Design Method
KR102644275B1 (ko) 2016-05-19 2024-03-06 삼성전자주식회사 리프레쉬 리드 동작을 수행하는 불휘발성 메모리 장치를 제어하는 메모리 콘트롤러의 동작 방법
JP6625942B2 (ja) 2016-07-29 2019-12-25 株式会社東芝 半導体記憶装置
US9712257B1 (en) 2016-08-12 2017-07-18 Xilinx, Inc. Digitally-controlled impedance control for dynamically generating drive strength for a transmitter
US10193455B2 (en) 2016-08-19 2019-01-29 Semiconductor Components Industries, Llc Resonant capacitor stabilizer in resonant converters
US10193634B2 (en) * 2016-09-19 2019-01-29 Hewlett Packard Enterprise Development Lp Optical driver circuits
US9831874B1 (en) 2016-09-26 2017-11-28 Cadence Design Systems, Inc. Tunable impedance circuit for a transmitter output stage
US10811351B2 (en) 2016-09-26 2020-10-20 Intel Corporation Preformed interlayer connections for integrated circuit devices
KR101870840B1 (ko) 2016-11-02 2018-06-26 삼성전자주식회사 출력 버퍼 회로 및 그것을 포함하는 메모리 장치
US9948300B1 (en) 2017-03-20 2018-04-17 Micron Technology, Inc. Apparatuses and methods for partial bit de-emphasis
US20180302264A1 (en) 2017-04-17 2018-10-18 Intel Corporation Hybrid clock data recovery circuitry for pulse amplitude modulation schemes
US10637509B2 (en) * 2017-06-30 2020-04-28 Silicon Motion, Inc. Methods for reducing data errors in transceiving of a flash storage interface and apparatuses using the same
US10403337B2 (en) 2017-08-07 2019-09-03 Micron Technology, Inc. Output driver for multi-level signaling
US10447512B2 (en) 2017-08-07 2019-10-15 Micron Technology, Inc. Channel equalization for multi-level signaling
US10277435B2 (en) 2017-08-07 2019-04-30 Micron Technology, Inc. Method to vertically align multi-level cells
US10530617B2 (en) 2017-08-07 2020-01-07 Micron Technology, Inc. Programmable channel equalization for multi-level signaling
US10277441B2 (en) 2017-08-07 2019-04-30 Micron Technology, Inc. Uniformity between levels of a multi-level signal
US10425260B2 (en) 2017-08-07 2019-09-24 Micron Technology, Inc. Multi-level signaling in memory with wide system interface
US11545416B2 (en) 2017-09-30 2023-01-03 Intel Corporation Minimization of insertion loss variation in through-silicon vias (TSVs)
US10043557B1 (en) 2017-10-10 2018-08-07 Micron Technology, Inc. Apparatuses and methods for parallel I/O operations in a memory
CN207517288U (zh) 2017-11-30 2018-06-19 昆山国显光电有限公司 可分离的柔性显示结构、柔性显示屏以及显示装置
US10770430B1 (en) 2019-03-22 2020-09-08 Xilinx, Inc. Package integration for memory devices

Also Published As

Publication number Publication date
WO2019032329A1 (en) 2019-02-14
US20190044766A1 (en) 2019-02-07
US20210234733A1 (en) 2021-07-29
US11502881B2 (en) 2022-11-15
KR20200014942A (ko) 2020-02-11
KR102338809B1 (ko) 2021-12-14
EP3665681A4 (en) 2021-05-05
US20190273640A1 (en) 2019-09-05
US10985953B2 (en) 2021-04-20
EP3665681A1 (en) 2020-06-17
US10447512B2 (en) 2019-10-15
CN110832589A (zh) 2020-02-21

Similar Documents

Publication Publication Date Title
CN110832589B (zh) 用于多电平传信的信道均衡
US11902060B2 (en) Programmable channel equalization for multi-level signaling
US10715364B2 (en) Uniformity between levels of a multi-level signal
CN110299162B (zh) 信令输出阻抗校准
US11606229B2 (en) Method to vertically align multi-level cell
US20190043543A1 (en) Output driver for multi-level signaling

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant