CN110785669B - 用于测试被试设备的基于处理器的测量方法及利用其的测量装置 - Google Patents

用于测试被试设备的基于处理器的测量方法及利用其的测量装置 Download PDF

Info

Publication number
CN110785669B
CN110785669B CN201880041098.1A CN201880041098A CN110785669B CN 110785669 B CN110785669 B CN 110785669B CN 201880041098 A CN201880041098 A CN 201880041098A CN 110785669 B CN110785669 B CN 110785669B
Authority
CN
China
Prior art keywords
measurement
processor
under test
device under
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880041098.1A
Other languages
English (en)
Other versions
CN110785669A (zh
Inventor
金秉圭
金秉润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Psf Ltd
Original Assignee
Psf Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Psf Ltd filed Critical Psf Ltd
Publication of CN110785669A publication Critical patent/CN110785669A/zh
Application granted granted Critical
Publication of CN110785669B publication Critical patent/CN110785669B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31912—Tester/user interface
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults

Abstract

本发明涉及用于测试具有多个端子的被试设备(DUT：device under test)的测量方法，具体而言，涉及用于测量诸如电子设备、半导体元件、电路模块、电路基板等装有电子电路的各种电子设备的功能及性能所需的手段，涉及一种为了与配备高价的各种硬件来运用的以往手段相比能够节省单价而处理器以软件方式支持测量的方法及利用其的装置。

Description

用于测试被试设备的基于处理器的测量方法及利用其的测量 装置
技术领域
本发明涉及用于测试具有多个端子的被试设备(DUT：device under test)的测量方法，具体而言，涉及一种用于对诸如电子设备、半导体元件、电路模块、电路基板等装有电子电路的各种电子设备的功能及性能进行测量的手段，涉及一种为了与配备高价的各种硬件来运用的以往手段相比能够节省单价而处理器以软件方式支持测量的方法及利用其的装置。
背景技术
以指示对被试设备(DUT)的测量准备及测量程序的执行的微控制器(或微处理器)与实际执行其的多种模块(或计测器)的组合运用测量装置。
图1是从概念上图示用于测试被试设备的以往一个示例性测量装置、特别是如美国授权专利公报第6,028,439号公开的装置那样的测量装置的框图。
根据通常的以往测量手段，美国授权专利公报第6,028,439号所公开的测量装置具备：微控制器(微处理器)110、生成测量模式(pattern)的模式发生器(PAT GEN)120、测量泄漏电流的泄漏电流计测器(LCTU)125、向被试设备供应电压的电源供应器(Device PowerSupply)180、测量信号特性的参量计测器(parameter measuring unit：PMU)190、生成时钟的周期发生器(Period Gen；图中未示出)等物理测量装置。
就这种测量手段而言，微控制器(microcontroller)110负责测量指示及控制，测量的执行由高价的物理测量装置负责，这使测量装置的体积增加，结果存在制作费用增加的缺点。
作为旨在弥补这种缺点的测量装置的另一示例，国家仪器公司(NationalInstruments)的测量装置采取如图2所示的构成，独立于担任测量的数字测试器而具备PC(personal computer：个人计算机)，选择性地利用了通过在PC上运行的应用软件来比较数字测试器测量的被试设备的输出信号与预期值的方案。
但是，这种方式由于数字测试器将测量数据传递给PC并存储于存储器的过程中的延迟时间、应用软件读取存储的数据并执行数据比较的过程中的延迟时间、应用软件驱动导致的延迟时间等，存在对测量结果的实时比较、分析困难的问题，不适合于高速测量。因此，为了实时数据比较，推荐独立配备物理数据比较器装置而使用。
另外，就国家仪器公司的测量装置示例而言，由于利用应用软件来替代物理计测器的手段限定于数据比较，仅利用相应方法论，在测量装置小型化及减少制作费用方面存在界限。
发明内容
(发明所要解决的问题)
为了解决上述问题，本发明目的在于提供一种新型测量手段，该新型测量手段摒弃具备用于模式产生、泄漏电流、模拟信号等的测量、比较及分析所需的独立物理手段并利用其的以往测量方式，使得微处理器实时衔接于模式发生作业、实时数据变换及分析作业，从而替代模式发生器、泄漏电流测量装置、模拟信号处理装置等物理测量模块的使用。
另外，本发明另一目的在于提供一种能够实时积累、审核微处理器输出的指示数据、测量过程中发生的测量数据、最终判定结果及分析数据等的测量手段。换言之，本发明又一目的在于提供一种如下的手段，即，无论在测量进行中或测量结束后，所述手段使使用者能够随时分析测量过程及其结果，提供支持以能够在测量对象物发生误操作时实现对此的原因分析及/或精密审核其结果物水平。
(解决问题所采用的措施)
旨在达成如上所述本发明目的、实现后述本发明特征性效果的本发明的特征性构成如下。
根据本发明一种形态，提供一种用于测试具有多个端子的被试设备(DUT：deviceunder test)的基于处理器的测量方法，该测量方法包括：(a)步骤，其中，处理器执行：(i)获得电源设定信号及开关设定信号的处理任务，及(ii)建立测量模式表的处理任务；(b)步骤，其中，所述测量模式表建立后，所述处理器将测量开始信号传递给总线调节器，从而使所述总线调节器开放总线；及(c)步骤，其中，所述总线开放后，所述处理器执行：(i)以如下方式对所述被试设备进行测量的处理任务，所述方式为：使所述测量模式表、所述电源设定信号及开关设定信号与测量序号一同加载于所述总线而使所述测量模式表、所述开关设定信号及所述电源设定信号分别传递于测试器通道、开关调节器及电源供应器，从而使所述测试器通道将基于所述测量模式表的模式信号施加于所述被试设备，使所述电源供应器将基于所述电源设定信号的电源电压施加于所述被试设备，使所述开关调节器根据所述开关设定信号来调节介于所述测试器通道与所述被试设备之间的开关。
根据本发明另一形态，提供一种用于测试具有多个端子的被试设备的基于处理器的测量方法，该测量方法包括：(a)步骤，其中，处理器为了特定测量而执行：(i)获得电源设定信号及开关设定信号的处理任务，及(ii)建立测量模式表的处理任务；(b)步骤，其中，所述测量模式表建立后，所述处理器执行：(i)以如下方式对所述被试设备进行所述特定测量的处理任务，所述方式为：使所述测量模式表、所述电源设定信号及开关设定信号与测量序号一同加载于总线而使所述测量模式表、所述开关设定信号及所述电源设定信号分别传递至测试器通道、开关调节器及电源供应器，从而使所述测试器通道将基于所述测量模式表的模式信号施加于所述被试设备，使所述电源供应器将基于所述电源设定信号的电源电压施加于所述被试设备，使所述开关调节器根据所述开关设定信号来调节介于所述测试器通道与所述被试设备之间的开关；及(c)步骤，其中，如果借助于所述测量而从所述被试设备获得了测量数据，则所述处理器比较测量值与基于所述特定测量的预期值，从而判定所述被试设备是否不良，其中，所述测量值是(i)所述测量数据或(ii)通过借助于所述处理器而运行的软件模块来从所述测量数据计算的值。
其中，所述测量方法的(c)步骤优选地可以包括(c1)步骤，在所述(c1)步骤中，如果为了获得所述测量值而需要通过所述软件模块的计算，则所述处理器通过所述软件模块来从所述测量数据计算所述测量值，如果不需要通过所述软件模块的计算，则所述处理器将所述测量数据用作所述测量值，从而判定所述被试设备是否不良；所述(c)步骤在所述(c1)步骤之前可以还包括(c0)步骤，在所述(c0)步骤中，所述处理器为了进行与所述特定测量不同的其他测量，开始反复所述(a)至(c)步骤。
根据本发明的又一形态，提供一种用于测试具有多个端子的被试设备的基于处理器的测量装置，该测量装置包括：处理器，所述处理器执行获得电源设定信号及开关设定信号的处理任务及建立测量模式表的处理任务，建立所述测量模式表后，产生测量开始信号；总线，所述总线与所述处理器连接；总线调节器，如果从所述处理器接收所述测量开始信号，所述总线调节器则开放所述总线；至少一个测试器通道，所述至少一个测试器通道将基于因加载于所述总线而获得的所述测量模式表的模式信号施加于所述被试设备；开关，所述开关介于所述测试器通道与所述被试设备之间；电源供应器，所述电源供应器将基于因加载于所述总线而获得的所述电源设定信号的电源电压施加于所述被试设备；及开关调节器，所述开关调节器根据因加载于所述总线而获得的所述开关设定信号来调节所述开关，如果所述总线开放，所述处理器则使所述测量模式表、所述电源设定信号及开关设定信号与测量序号一同加载于所述总线而传递至所述测试器通道、所述开关调节器及所述电源供应器，从而对所述被试设备执行测量。
(发明的效果)
根据本发明，提供可以替代硬件依存度高的以往测量方式的基于软件的测量方式，从而测量装置的硬件比重减小，具有装置小型化及减小其制作费用的效果。
另外，根据本发明，具有的效果是，能够提供可以利用最近性能飞跃性发展的处理器和通信部的性能来实时分析及存储测量过程中产生的各种信号和结果的功能。由此，具有以往停留于测量的测量装置的功能可以扩张至实时数据分析领域的优点。
附图说明
为了用于说明本发明实施例而所附的如下附图只是本发明实施例中的一部分，本发明所属技术领域的普通技术人员(以下称为“普通技术人员”)可以无需发明性操作而基于这些附图获得其他图。
图1是从概念上图示用于测试被试设备(DUT)的以往一个示例性测量装置的框图。
图2是从概念上图示旨在减小如图1所示测量装置那样的以往测量装置的体积、节省制作费用的国家仪器公司(National Instruments)的一个示例性计测器的框图。
图3a是显示根据本发明的用于测试具有多个端子的被试设备的基于处理器的测量装置一个实施例的框图。
图3b是显示根据本发明的用于测试具有多个端子的被试设备的基于处理器的测量装置另一实施例的框图。
图4是示例性地显示根据本发明的用于测试具有多个端子的被试设备的基于处理器的测量方法的流程图。
图5a是示例性地显示根据本发明的在执行用于测试具有多个端子的被试设备的基于处理器的测量方法的过程中依次实施泄漏电流测量和信号测量的变形例的流程图。
图5b是示例性地显示根据本发明的在执行用于测试具有多个端子的被试设备的基于处理器的测量方法的过程中组合性地实施泄漏电流测量和信号测量的变形例的流程图。
具体实施方式
后述的有关本发明的详细说明，为了使本发明的目的、技术方案及优点更分明，参照作为示例而图示本发明可实施的特定实施例的附图。对这些实施例进行了详细说明，以便普通技术人员足以实施本发明。
另外，在本发明的详细说明及权利要求中，“包括”字样的术语及其变形，并非要将其他技术特征、附加物、构成要素或步骤排除在外。对于普通技术人员而言，本发明的其他目的、优点及特性，一部分从本说明书，而一部分则从本发明的实施中显现出来。以下的示例及附图是作为实例而提供的，并非意图限定本发明。
进一步地，本发明涵盖本说明书中显示的实施例的所有可能的组合。本发明的多样实施例虽然互不相同，但应理解为不需要相互排他。例如，在此记载的特定形状、结构及特性，可以与一个实施例相关联，在不超出本发明的思想及范围的前提下体现为其他实施例。另外，各个公开的实施例内的个别构成要素的位置或配置，应理解为可以在不超出本发明的思想及范围的前提下变更。因此，后述的详细说明并非出于限定之意，本发明的范围，如能适当说明，则仅由与其权利要求所主张的内容均等的所有范围和所附权利要求所限定。在附图中，类似的附图标记指称在多个方面相同或类似的功能。
只要在本说明书中没有不同地表示或上下文不明显矛盾，用单数指称的项目，只要上下文未不同地要求，则包括复数形式。另外，在说明本发明方面，在判断对相关公知构成或功能的具体说明可能不必要地混淆本发明要旨的情况下，省略其详细说明。
下面，为了让普通技术人员可以容易地实施本发明，参照附图对本发明优选实施例进行详细说明。
图3a是显示根据本发明的用于测试具有多个端子的被试设备的基于处理器的测量装置一个实施例的框图，图3b是显示根据本发明的用于测试具有多个端子的被试设备的基于处理器的测量装置另一实施例的框图。
如果参照图3a，则本发明的基于处理器的测量装置包括：处理器(processor)310、与所述处理器310连接的总线(bus)、总线调节器330、与所述总线连接的通信部350、至少一个测试器通道(tester channel)360、开关(switch)375、开关调节器370、电源供应器380。本发明的测量装置根据需要，也可以还包括存储器340、参量计测器(PMU)390及模拟计测器(AMU)395中至少一者。
为了说明本发明的测量方法而概略地说明该测量装置，首先，处理器310在执行本发明的测量方法方面是执行测量、运算、判定及分析功能的构成要素，软件模块320是借助于处理器310运行从而执行所述功能的构成要素。总线将在测量装置所包括的个别构成要素间的数据加载于数字信号而进行传递，借助于总线调节器330而调节其开放与关闭。存储器340执行的功能是存储测量所需信号或存储作为测量结果而获得的测量数据。通信部350执行的功能是为了将加载于所述总线传递的信号中至少一部分保存于外部装置而向所述外部装置传递所述信号。处理器310可以对应于测量的开始与结束而调节通信部350的通信端口的开放和关闭，与此同时，可以对应于测量的开始与结束进行指示，使总线调节器330调节所述总线的开放和关闭。测试器通道360可以向被试设备200施加输入信号，获得输出信号。在测试器通道360与被试设备200的端子之间，可以配置有开关375，开关调节器370可以根据开关设定信号，调节所述开关375的开闭。电源供应器380根据电源设定信号，将电源电压施加于所述被试设备200。参量计测器390执行的功能是测量被试设备的电源端子或特定信号端子的电压、电流，模拟计测器395执行的功能是测量后述的模拟信号。
本发明的测量装置的这些构成要素的作用将在下面更详细说明。
如果参照图3b，则本发明的基于处理器的测量装置除处理器310之外，也可以包括另外的辅助处理器315。
对本发明的这种测量装置执行测量的流程参照图4进行详细说明，图4是示例性显示本发明的用于测试具有多个端子的被试设备的基于处理器的测量方法(下面称为“测量方法”)的流程图。
如果参照图4，则本发明的测量方法包括处理器310执行(i)获得电源设定信号及开关设定信号的处理任务(process)S410a及(ii)建立测量模式表(table)的处理任务S410b的步骤{S410(图上未示出)：S410a、S410b}。
优选地，所述测量模式表可以借助于所述处理器310而从测量程序或外部文件导入，或由借助于所述处理器310而运行的软件模块320，以软件方式生成。
其中，就由借助于处理器310而运行的软件模块320程序、特别是软件模块320的模式生成部322生成测量所需模式、即生成所述测量模式表的一个实施例而言，例如，在被试设备为存储器芯片的情况下，作为用于对其测试的测量模式，下面对生成March X模式的算法及应用其而生成的模式表进行说明，所述March X模式为对由5个地址构成的存储器单元阵列(cell array)的测试模式之一。
该March X模式的存储器单元检查顺序如下。首先，将存储器单元阵列全体记录为0后，依次确认各单元的数据是否为0后，记录数据1。结束这种过程后，全体单元阵列的数据变更为1。然后，依次确认各单元的数据是否为1后，记录数据0。这种模式用于在从特定单元读取或向特定单元写入与周边单元不同的数据的过程中确认周边单元的数据是否损伤或特定单元的数据是否损伤，是为了存储器单元的检查而广泛使用的模式之一，为普通技术人员所熟知。
将上述展开过程的算法简要说明如下。
第一步骤：指定第一单元的地址，记录0，使地址依次增加，在所有单元记录0，此时，对存储器进行控制的WE(Write Enable：允许写入)、OE(Output Enable：允许输出)信号分别保持开启(On)、关闭(Off)状态。其中，WE是允许向存储器单元记录数据的信号，OE是允许从存储器单元读取数据的信号。
第二步骤：指定第一单元的地址，读取数据0，记录数据1，使地址依次增加，直到最后单元为止，读取数据0，记录数据1。此时，OE、WE信号分别反复开启-关闭(On-Off)、关闭-开启(Off-On)。
第三步骤：指定最后单元的地址，读取数据1，记录数据0，使地址依次减小，直到第一单元为止，读取数据1，记录数据0。此时，OE、WE信号分别反复开启-关闭(On-Off)、关闭-开启(Off-On)。
第四步骤：指定最后单元的地址，读取数据0，使地址减小，从所有单元读取数据0。此时，WE、OE信号分别保持关闭(Off)、开启(On)状态。
根据前述算法，由借助于处理器310而运行的软件模块320的模式生成部322导出的各步骤模式表的示例罗列如下，各个模式字段(field)由顺序、地址、数据、控制信号、时钟构成。其中，软件模块320的程序在诸如Linux或Windows那样的通常的操作系统环境下运行，因而省略其详细说明。
[表1]
Figure BDA0002326101860000071
[表2]
Figure BDA0002326101860000072
[表3]
Figure BDA0002326101860000073
[表4]
Figure BDA0002326101860000074
Figure BDA0002326101860000081
如此地导出的模式，不同于以往方式，不经过模式生成器(图上未示出)，经总线调节器330直接发送给测试器通道360，此时，电源设定信号及开关设定信号也一同传递，通过电源供应器380和开关调节器370，基于此的信号施加于被试设备200，实现本发明的测量，其详细流程如后所述。
优选地，在步骤S410中，所述电源设定信号、开关设定信号及所述测量模式表可以存储于测量装置300的存储器340。
如果再次参照图4，则本发明的测量方法还包括：在建立所述测量模式表后，所述处理器310将测量开始信号传递给总线调节器330及通信部350，从而通过所述总线调节器330，开放总线，开放与所述总线连接的通信部350的通信端口的步骤S420。
然后，本发明的测量方法还包括步骤{S430(图上未示出)：S430a、S430b}，在所述步骤S430中，所述总线及所述通信部350的所述通信端口开放后，所述处理器310执行(i)使所述测量模式表、所述电源设定信号及开关设定信号与测量序号一同加载于总线，使所述测量模式表、所述开关设定信号及所述电源设定信号分别向测试器通道360、开关调节器370及电源供应器380传递，从而针对所述被试设备进行测量的处理任务S430a，及(ii)进行支持以使借助于所述测量而从被试设备获得的测量数据通过所述总线传递至所述通信部350的处理任务S430b。
这里所谓的“测量”，可以包括通过包括参量计测器390、模拟计测器395等的至少一个计测器来执行的个别测量。
具体而言，所述处理任务S430a以如下方式执行，即，使所述测试器通道360将基于所述测量模式表的模式信号施加于所述被试设备，使所述电源供应器380将基于所述电源设定信号的电源电压施加于所述被试设备，使所述开关调节器370根据所述开关设定信号来调节介于所述测试器通道360与所述被试设备之间的开关375。
在所述电源设定信号、开关设定信号及所述测量模式表存储于存储器340的实施例中，在步骤S430中，存储器340中存储的所述测量模式表及所述电源设定信号、开关设定信号也可以从存储器340与所述测量序号一同加载于所述总线。
另一方面，另一处理任务S430b用于作为本发明测量方法及测量装置技术特征的测量信息的实时存储。
即，本发明又一特征在于为了分析被试设备的故障原因而实时提供测量信息。借助于处理器310而生成的测量模式表的信息及与之相关的指示信息，例如所述电源设定信号及开关设定信号、所述测量序号加载于总线，经过总线调节器330传递给测试器通道360。另外，在测试器通道360收集的测量结果物，经总线调节器330，通过总线传递给处理器310。其中，总线调节器330根据处理器310的指示，对应于测量开始而开放，测量结束的同时关闭。如此，从测量开始至结束的过程中来往的各项信号和测量程序的测量序号均加载于总线，这些信号均可以实时记录于存储器340，或者也可以通过通信部350来保存于外部的服务器。
总之，在执行本发明的测量方面，可以使得加载于所述总线而传递的信号中至少一部分，(1)实时记录于存储器340或既定的存储装置，或(2)通过所述通信部350，借助于外部装置而得到保存，例如借助于数据服务器而得到保存。当然，所述(1)和(2)可以并存。
然后，本发明的测量方法具有的另一特征在于，处理器310可以从测量数据计算模拟信号的特性值。
具体而言，与通常以往模拟测量装置由测量部和运算部构成相反，在本发明中，在步骤S430，测试器通道360或测试器通道360与模拟计测器395负责对被试设备200的模拟测量，其测量的测量数据经总线调节器330传递给处理器310，处理器310从接收的测量数据，执行运算所要求的模拟信号的特性值计算，借助于处理器310而运行的软件模块220的数据运算部326可以负责这项工作。
其中，所述模拟信号的特性值例如可以包括准确度(accuracy)、分辨率(resolution)、动态范围(dynamic range)、偏移误差(offset error)、增益误差(gainerror)、微分非线性性(differential nonlinearity)、积分非线性性(integralnonlinearity)中至少一者，但并不限定于此，这是普通技术人员可以理解的。
更详细地举例说明模拟测量的过程如下。首先，在测量之前，通过测试器通道360，将数字信号施加于被试设备200，从而将被试设备200设定为待机(standby)状态。然后，测量过程例如可以根据施加于被试设备200的输入、输出信号的组合而以如下两种方式展开。
第一，在数字输入-模拟输出时，通过相应测试器通道360，将数字信号输入于被试设备200，模拟计测器(AMU)395获得从被试设备200输出的模拟信号。模拟计测器395将测量的模拟信号变换成数字信号，将作为其变换结果的测量数据传递给处理器310，借助于处理器310而运行的软件模块320的数据运算部326执行所述测量数据与预期值间的比较作业，提取如前所述的模拟信号的特性值，审核是否满足相应规格，从而执行被试设备200良好与否的判定。
第二，在模拟输入-数字输出时，通过模拟计测器395，将模拟信号施加于被试设备200，作为对此的应答，从被试设备200输出的数字信号，作为测量数据而通过测试器通道360传递到处理器310。借助于处理器310而运行的软件模块320的数据运算部326执行所述测量数据与预期值间的比较作业，提取所述模拟信号的特性值，审核是否满足相应规格，从而执行被试设备200良好与否的判定。
另外，本发明的测量方法具有的另一特征在于，借助于处理器310而运行的软件模块320中包括的电流-时间变换部324可以执行泄漏电流的测量。
如果对此具体说明，则泄漏电流的大小由于与对被试设备的测量端子中充电的电荷量流出(discharge)的时间成比例，因而假定最初施加于测量端子的电压为V、测量端子的电容为C、电流为I，则i＝dQ/dt＝C*dV/dt，即，可以测量电压的变化量(或充放电变化量)与变化所需时间的变化量而计算泄漏电流。或者，可以从i＝V/R，测量电流流动时施加于电阻的电压而计算。在这种间接的电流测量方式中，要求关于测量数据的计算，本发明的电流-时间变换部执行这种功能。
更详细地举例说明泄漏电流测量过程如下。首先，处理器310通过测试器通道360，将控制信号施加于被试设备200，从而将被试设备200设定为待机(standby)状态，向被试设备200的端子施加预先确定的电压(第一电压)。然后，测试器通道360转换为其测试器通道360的输出端置于关闭(off)状态的状态，即，转换为Hi-Z状态，同时，开始前述的时间测量。测试器通道360确定因被试设备200端子的泄漏电流而施加于被试设备200的电压变化而达到基准电压(第二电压)所需的时间，并将该时间数据传递给处理器310。接收所述时间数据的传递的处理器310，可以以在测量设计步骤中预先确定的常数，即，以与被试设备200端子连接的电容的容量、所述施加的电压(第一电压)、基准电压(第二电压)、所述所需时间为基础，利用前述电流关系式，计算泄漏电流。
总之，在本发明中，为了在测试器通道360中测量泄漏电流，如果针对连接于被试设备的测量端子，测量相对于预先设定的电压变化量的电压变化所需时间，则作为该所需时间测量结果的时间数据，经总线调节器330传递给处理器310，处理器310可以从该接收的时间数据，以在预先设计步骤中设定的测量端子的电容值和所述电压变化量为常数，计算泄漏电流。
就本发明的测量而言，在包括泄漏电流测量在内的本发明测量方法的一个实施例的步骤S430中，测量了所述泄漏电流的泄漏所需时间后，所述处理器310通过借助于所述处理器310而运行的软件模块320，执行将所述泄漏所需时间变换成泄漏电流的处理任务，从而可以测量所述泄漏电流。
然后，如果参照图4，则本发明的测量方法可以还包括：步骤{S440(图上未示出)：S440a、S440b}，其中，完成所述测量后，所述处理器310执行：(i)对所述电源设定信号及开关设定信号进行初始化的处理任务S440a，及(ii)将测量结束信号传递给所述总线调节器330及所述通信部350，从而通过所述总线调节器330，关闭所述总线，关闭所述通信部350的所述通信端口的处理任务S440b。由此，本发明的测量方法的一种流程结束。
本发明的测量方法也可以由对被试设备200的一系列测量连续的程序构成。
对于通常的被试设备200，特别是对半导体的测量，以下表5中罗列的项目为中心，大致由一百多个程序构成而执行，普通技术人员可以容易地理解，该“程序”对应于本发明所属技术领域经常使用的术语“测试矢量(test vector)”。
[表5]
Figure BDA0002326101860000111
如果参照表5进行简要说明，则泄漏电流的测量可以因电源、接地方向性而分别运用2个程序。
另外，扫描(Scan)是为了在半导体芯片内部测量逻辑电路有无故障而特别加装的“逻辑测量电路”，由数十个电路构成，扫描(Scan)测量程序也与此相应，可以由数十个程序构成。扫描(Scan)不是半导体功能所需的，而是出于纯粹为了测量逻辑电路异常的目的而加装的专用电路，占据半导体面积大致10％左右。之所以置芯片面积增大、制造成本上升的负担于不顾，也将扫描(Scan)电路包含于芯片设计中，是因为当没有扫描(Scan)电路时，半导体功能测试项目会无限增加，尽管如此，会难以找到由于半导体工序上的缺陷而发生的电路异常。例如，以晶体管个数超过1亿个的通信芯片为例，驱动该所有晶体管并确认有无异常，会成为使功能测试个数无限增加的工作，会成为制造成本的上升因素。
而且，BiST作为为了测量芯片内部的存储器电路有无故障而特别安装的“存储器测量电路”，在通常的芯片内部装有数百个存储器，如果利用BiST，则可以将其捆绑为几十个单位来进行测量。由于装有这种测量电路，芯片面积虽然稍稍增加，但象扫描(Scan)一样，当没有BiST电路时，需要无数的测量程序，其测量时间也成为巨大负担。
然后，模拟测量因被试设备的设计而异，通常由几个构成，运转功能测量(functiontest)是对被试设备体现实际功能所使用的电路的直接功能检验，通常由数十个测量程序构成而应用，运转速度测量一般以上述运转功能测量程序中需要时间最多的程序为对象，测量其执行速度是否在规格以内，由几个程序构成。
另一方面，输入输出电压测量、DUT动态/静态电流测量也由几个程序构成。
图5a是示例性地显示根据本发明的在执行用于测试具有多个端子的被试设备的基于处理器的测量方法方面依次实施泄漏电流测量和信号测量的变形例(以下称为“依次测量方式”)的流程图，图5b是示例性地显示根据本发明的在执行用于测试具有多个端子的被试设备的基于处理器的测量方法方面组合性地实施泄漏电流测量和信号测量的变形例(以下称为“组合测量方式”)的流程图。
在此，所谓信号的测量相应于表5所示项目中的3至5、7及8号项目，在本说明书中，指称数字信号或模拟信号的测量。负责该信号测量的信号测量程序，指称以由芯片设计者提供的输入信号信息和测量条件以及预期值构成的测试矢量为基础，由本发明所属技术领域的技术人员根据测量装置的语言而制作的程序。在此，预期值指称与被试设备针对给定输入信号将进行何种应答输出相关的信息，在信号测量的情况下，为“0”、“1”、“Hi-Z”等状态，在参量测量的情况下，相应于与将具有何种范围内散布相关的信息。在本发明中，就良品判定而言，意味着如果这种预期值与测量值一致，则判定为良品，如果不一致，则判定为不良品。
不过，前述参量计测器(PMU)190用于测量电压、电流具有何种值，而非既定的数值，就基于此的良品判定而言，如果满足测量值在规格(上限及/或下限)内，则判定为良品，如果超出该规格，则判定为不良品。
另一方面，泄漏电流的测量是以被试设备的所有输入输出端子为对象进行的，不测量被试设备内部的电路，只查看输入输出端子本身的泄漏电流，在以下方面与前述信号测量有差异，前述信号测量是对被试设备内部电路的测量，根据针对哪种电路进行测量，即，根据应用何种测量程序，使用多样的端子。
下面以这种说明内容为基础，参照图5a和图5b，分别说明依次测量方式与组合测量方式。
依次测量方式是一种在执行一系列测量连续的程序时，完成一个测量后依次进入下个测量的通常的测量方式。
参照图5a，图示有泄漏电流的测量与数字(或模拟)信号的测量根据依次测量方式而连续的过程，处理器310在泄漏电流测量程序开始后，指示及设定计测器的运转条件，测试器通道、参量计测器、模拟计测器等计测器向被试设备200施加信号，接收输出的输出数据，将其传递给处理器310。处理器310对完成测量的计测器进行初始化，以获得的输出数据为基础，执行运算及是否不良的判定。然后，处理器310开始数字(或模拟)信号的测量。
总之，基于该依次测量方式的第一测量方法构成为包括：第一步骤，其中，处理器为了特定测量而执行(i)获得电源设定信号及开关设定信号的处理任务及(ii)建立测量模式表的处理任务；第二步骤，其中，所述测量模式表建立后，所述处理器执行(i)使所述测量模式表、所述电源设定信号及开关设定信号与测量序号一同加载于所述总线而使所述测量模式表、所述开关设定信号及所述电源设定信号分别传递至测试器通道、开关调节器及电源供应器，从而使所述测试器通道将基于所述测量模式表的模式信号施加于所述被试设备，使所述电源供应器将基于所述电源设定信号的电源电压施加于所述被试设备，使所述开关调节器根据所述开关设定信号而调节介于所述测试器通道与所述被试设备之间的开关，所述处理器以这种方式，针对所述被试设备执行进行所述特定测量的处理任务；及第三步骤，其中，借助于所述测量而从所述被试设备获得测量数据后，所述处理器比较测量值与基于所述特定测量的预期值，从而判定所述被试设备是否不良，其中，所述测量值为(i)所述测量数据或(ii)通过借助于所述处理器运行的软件模块来从所述测量数据计算的值。
与此相比，组合测量方式是执行一系列测量连续的程序时，在一个测量完成前同时执行下个测量的测量方式。
参照图5b，图示有泄漏电流的测量与数字(或模拟)信号的测量根据组合测量方式而连续的过程，处理器310在泄漏电流测量程序开始后，指示及设定计测器的运转条件，测试器通道、参量计测器、模拟计测器等计测器向被试设备200施加信号，接受收输出的输出数据，将其传递给处理器310。处理器310在对完成测量的计测器进行初始化后，为了之后将执行的数字(或模拟)信号的测量而指示及重新设定计测器的运转条件。在进行重新设定这些计测器的条件的作业期间，处理器310以获得的关于泄漏电流测量相关的输出数据为基础，执行运算及是否不良判定。计测器与作为先行程序的泄漏电流测量结果无关地开始数字(或模拟)信号的测量。
总之，基于该组合测量方式的第二测量方法依然包括所述基于依次测量方式的第一测量方法的各步骤，不过，存在的差异在于，所述第二测量方法的所述第三步骤包括：第三-一步骤，其中，如果为了获得所述测量值而需要通过所述软件模块的计算，则所述处理器通过所述软件模块来从所述测量数据计算所述测量值，如果不需要通过所述软件模块的计算，则所述处理器将所述测量数据用作所述测量值，从而判定所述被试设备是否不良；另外，所述第二测量方法的所述第三步骤在所述第三-一步骤之前，还包括：第三-零步骤，其中，所述处理器为了进行与所述特定测量不同的其他测量，开始所述第一步骤至第三步骤的反复。即，所述处理器不是等待根据所述第三-一步骤的是否不良判定结果出现的时候后再开始下个次序的测量，而是与所述第三-一步骤并行而开始下个次序的测量，从而节约整体测量时间，这可以说是组合测量方式的技术特征。
关于连续实施的这种一系列测量，普通技术人员可以理解本说明书及权利要求书中记载的递归(recursive)叙述方式，即，某特定步骤包括其自身的叙述方式(即，第三-零步骤再次包括第三步骤)，因为这是软件领域常用的方式{所谓递归算法(recursivealgorithm)}。这种递归算法可以与反复算法相互变换，这也是普通技术人员能够充分理解的。因此，所述递归叙述方式同与此对应的反复叙述方式准确地等价或均等(equivalent)。
上面叙述的组合测量方式相比依次测量方式，具有可以缩短测量需要的时间的优点。不过，为了这种多重处理(multi-tasking)，需要具有多核及高速运算功能的处理器，可能存在制作费用增加的因素。
截止现在提及的模式生成部322、电流-时间变换部324及数据运算部326，是处理器310通过软件模块320的运行而代为执行以往连接到被试设备的具有运算功能的测量装置所执行的功能或由另外的微控制器经过运算过程而进行测量的功能的示例，除此之外，处理器310还可以代为执行各种测量装置的运算、判断、数据存储功能，这是普通技术人员可以想到的，本发明应理解为包括这种多样的实施例。
特别是最近的处理器具有四核(quad)/八核(octa)，具有Ghz单位的时钟和Ghz单位的总线接口(bus interface)，因而形成了处理器可以直接执行更多样的测量功能的环境，预计如本发明的测量装置那样的软件化将变得更加容易。
另一方面，如图3b中示例性图示所示，本发明的基于处理器的测量装置除处理器310外，还可以包括另外的辅助处理器315，借助于所述处理器而执行的各个步骤及所述步骤所包括的处理任务中的至少一部分，也可以由这种辅助处理器315执行。这是因为，本发明的测量装置负责测量、运算、判定及分析所需的多样功能，因而相应地要求处理器310的高性能，结果会归结为高费用负担，如果利用处理器310之外的额外的辅助处理器315，则可以在某种程度上保障性能并实现经济的测量装置，这是普通技术人员可以理解的。
如上所述，根据前述所有实施例，本发明具有的效果是，测量装置的硬件比重减小，因而测量装置实现小型化，节省其制作所需费用。
通过所述实施例而在此说明的技术的优点在于，不仅弥补以往技术具有的缺点，节省费用，而且可以实时分析及存储测量过程中发生的各种信号及其结果，以往仅停留于测量的测量装置的功能扩张至实时数据分析领域。
基于以上实施例的说明，相应技术领域的普通技术人员可以明确理解，本发明通过软件模块及硬件模块的结合得以实现。本发明的技术方案的对象物或对现有技术做出贡献的部分，可以以能够通过多样的构成要素来执行的程序命令的形态实现，可以记录于机器可读的记录介质。所述机器可读的记录介质可以单独或组合包括程序命令、数据文件、数据结构等。所述机器可读的记录介质中记录的程序命令可以是为了本发明而特别设计、构成的，或者可以是软件领域的普通技术人员所公知并可使用的。在机器可读的记录介质的示例中，包括特别地构成而用于存储并执行程序命令的硬件装置，诸如硬盘、软盘及磁带等磁介质，诸如CD-ROM、DVD等光记录介质，如软式光盘(floptical disk)等磁-光介质(magneto-optical media)，以及诸如ROM、RAM、闪速存储器等。在程序命令的示例中，不仅包括借助于编译器而制作的机器语言代码，还包括使用解释器等而可以由处理器运行的高级语言代码。
本发明的测量装置，特别是测量装置的处理器，可以包括用于执行本发明的处理的如前所述的一个以上软件模块部分，或构成为运行所述一个以上软件模块部分。
本发明的测量装置包括用于存储程序命令的诸如ROM/RAM等的存储器，构成为运行该存储器中存储的命令的处理器可以包括CPU或GPU，可以包括如前所述能够与外部装置收发信号的通信部。而且，本发明的测量装置也可以包括用于接收由开放者编写的命令的键盘、鼠标、其他外部输入装置。
以上根据如具体构成要素等那样的特定事项与限定的实施例及附图，对本发明进行了说明，但这只是为了帮助更全面理解本发明而提供的，并非本发明限定于所述实施例，只要是本发明所属技术领域的普通技术人员，便可以从这种记载做出多样的修订及变形。
因此，本发明的思想不局限于所述说明的实施例而确定下来，不仅是后述的权利要求书，与该权利要求书均等地或等价地变形的所有内容，均属于本发明的思想范畴。
在如此地均等地或等价地变形的内容中，例如包括能够获得与实施本发明方法而获得的结果相同的结果的、在数学或逻辑上等价(mathematically or logicallyequivalent)的方法。

Claims (24)

1.一种测量方法，其为用于测试具有多个端子的被试设备的基于处理器的组合测量方法，包括：
(a)步骤，其中，处理器执行：(i)获得电源设定信号及开关设定信号的处理任务，及(ii)建立测量模式表的处理任务；
(b)步骤，其中，所述测量模式表建立后，所述处理器将测量开始信号传递给总线调节器，从而使所述总线调节器开放总线；
(c)步骤，其中，所述总线开放后，所述处理器执行以如下方式对所述被试设备进行测量并获得测量数据的处理任务，所述方式为：使所述测量模式表及所述电源设定信号及开关设定信号与测量序号一同加载于所述总线而使所述测量模式表、所述开关设定信号及所述电源设定信号分别传递于测试器通道、开关调节器及电源供应器，从而使所述测试器通道将基于所述测量模式表的模式信号施加于所述被试设备，使所述电源供应器将基于所述电源设定信号的电源电压施加于所述被试设备，使所述开关调节器根据所述开关设定信号来调节介于所述测试器通道与所述被试设备之间的开关；及
(d)步骤，其中，借助于由所述处理器执行的软件模块，通过比较从所述测量数据计算的测量值与所述被试设备的所述测量数据，判定所述被试设备是否不良，
其中，(d)步骤还包括：(d-1)步骤，其中，如果需要通过所述软件模块的计算，则所述处理器通过所述软件模块来从所述测量数据计算所述测量值，如果不需要通过所述软件模块的所述计算，则所述处理器将所述测量数据用作所述测量值，
在所述组合测量方法中，与所述(d-1)步骤的执行并行而开始(a)步骤至(d)步骤。
2.根据权利要求1所述的测量方法，还包括：
(e)步骤，其中，所述测量完成后，所述处理器执行：(i)对所述电源设定信号及开关设定信号进行初始化的处理任务，及(ii)将测量结束信号传递给所述总线调节器，从而使所述总线调节器关闭所述总线的处理任务。
3.根据权利要求1所述的测量方法，其特征在于，
在所述(b)步骤中，与所述总线连接的通信部的通信端口借助于接收所述测量开始信号的所述通信部而开放，
在所述(c)步骤中，借助于所述测量而从被试设备获得的测量数据通过所述总线传递到所述通信部。
4.根据权利要求3所述的测量方法，其特征在于，
在所述(c)步骤中执行所述测量时，
加载于所述总线而传递的信号中至少一部分满足下述条件中的至少一种，所述条件为：(1)实时记录于存储器或规定的存储装置，及(2)通过所述通信部借助于外部装置得到保存。
5.根据权利要求1所述的测量方法，其特征在于，
借助于所述处理器而从测量程序或外部文件获得所述测量模式表，或由借助于所述处理器而运行的软件模块以软件方式生成所述测量模式表。
6.根据权利要求1所述的测量方法，其特征在于，
在所述(a)步骤中，
所述电源设定信号、开关设定信号及所述测量模式表存储于存储器，
在所述(c)步骤中，
存储器中存储的所述电源设定信号、开关设定信号及所述测量模式表，与所述测量序号一同加载于所述总线。
7.根据权利要求1所述的测量方法，其特征在于，
在所述(c)步骤中，所述测量包括通过包括参量计测器及模拟计测器中至少一种的一个以上计测器来执行的个别测量。
8.根据权利要求1所述的测量方法，其特征在于，
在所述(c)步骤中，若执行对所述被试设备的模拟测量而从所述被试设备获得的测量数据作为所述模拟测量的结果经过所述总线调节器传递至所述处理器，所述处理器则通过借助于所述处理器而运行的软件模块来从所述测量数据计算模拟信号的特性值。
9.根据权利要求8所述的测量方法，其特征在于，
所述模拟信号的特性值包括准确度、分辨率、动态范围、偏移误差、增益误差、微分非线性性及积分非线性性中至少一个。
10.根据权利要求1所述的测量方法，其特征在于，
在所述(c)步骤中，所述测量包括泄漏电流的测量，如果测量了所述泄漏电流的泄漏所需的时间，则所述处理器执行通过借助于所述处理器而运行的软件模块来将所述泄漏所需的时间变换成所述泄漏电流的处理任务，从而测量所述泄漏电流。
11.根据权利要求10所述的测量方法，其特征在于，
若针对连接于所述被试设备的测量端子测量相对于预先设定电压变化量的电压变化所需的时间，作为所述所需的时间的测量结果的时间数据经过所述总线调节器传递至所述处理器，所述处理器则借助于以预先设定的所述测量端子的电容值和所述电压变化量为常数的计算来测量所述泄漏电流。
12.一种测量方法，其为用于测试具有多个端子的被试设备的基于处理器的测量方法，包括：
(a)步骤，其中，处理器为了特定测量而执行：(i)获得电源设定信号及开关设定信号的处理任务，及(ii)建立测量模式表的处理任务；
(b)步骤，其中，所述测量模式表建立后，所述处理器执行以如下方式对所述被试设备进行所述特定测量的处理任务，所述方式为：使所述测量模式表、所述电源设定信号及开关设定信号与测量序号一同加载于总线而使所述测量模式表、所述开关设定信号及所述电源设定信号分别传递至测试器通道、开关调节器及电源供应器，从而使所述测试器通道将基于所述测量模式表的模式信号施加于所述被试设备，使所述电源供应器将基于所述电源设定信号的电源电压施加于所述被试设备，使所述开关调节器根据所述开关设定信号来调节介于所述测试器通道与所述被试设备之间的开关；及
(c)步骤，其中，如果借助于所述测量而从所述被试设备获得了测量数据，则所述处理器比较测量值与基于所述特定测量的预期值，从而判定所述被试设备是否不良，所述测量值是(i)所述测量数据或(ii)通过借助于所述处理器而运行的软件模块来从所述测量数据计算的值，
其中，(c)步骤还包括：(c-1)步骤，其中，如果需要通过所述软件模块的计算，则所述处理器通过所述软件模块来从所述测量数据计算所述测量值，如果不需要通过所述软件模块的所述计算，则所述处理器将所述测量数据用作所述测量值，
在组合测量方法中，与所述(c-1)步骤的执行并行而开始(a)步骤至(c)步骤。
13.根据权利要求12所述的测量方法，其特征在于，
所述(c)步骤包括(c1)步骤，在所述(c1)步骤中，如果为了获得所述测量值而需要通过所述软件模块的计算，则所述处理器通过所述软件模块来从所述测量数据计算所述测量值，如果不需要通过所述软件模块的计算，则所述处理器将所述测量数据用作所述测量值，从而判定所述被试设备是否不良，
所述(c)步骤在所述(c1)步骤之前还包括(c0)步骤，在所述(c0)步骤中，所述处理器为了与所述特定测量不同的其他测量，开始反复所述(a)至(c)步骤。
14.一种测量装置，其为用于测试具有多个端子的被试设备的基于处理器的测量装置，其特征在于，包括：
处理器，所述处理器执行获得电源设定信号及开关设定信号及建立测量模式表的处理任务1，建立所述测量模式表后，产生测量开始信号；
总线，所述总线与所述处理器连接；
总线调节器，如果从所述处理器接收所述测量开始信号，所述总线调节器则开放所述总线；
至少一个测试器通道，其将基于因加载于所述总线而获得的所述测量模式表的模式信号施加于所述被试设备；
开关，所述开关介于所述测试器通道与所述被试设备之间；
电源供应器，所述电源供应器将基于因加载于所述总线而获得的所述电源设定信号的电源电压施加于所述被试设备；及
开关调节器，所述开关调节器根据因加载于所述总线而获得的所述开关设定信号来调节所述开关，且
如果因所述处理任务1而所述总线开放，所述处理器则使所述测量模式表、所述电源设定信号及开关设定信号与测量序号一同加载于所述总线而传递至所述测试器通道、所述开关调节器及所述电源供应器，从而对所述被试设备执行处理任务2，所述处理任务2为进行测量并获得测量数据的任务，
所述处理器执行处理任务3，在所述处理任务3中，借助于由所述处理器执行的软件模块，通过比较从所述测量数据计算的所述测量值，判定所述被试设备是否不良，
所述处理任务3还包括处理任务3-1，在所述处理任务3-1中，如果需要通过所述软件模块的计算，则所述处理器通过所述软件模块来从所述测量数据计算所述测量值，如果不需要通过所述软件模块的所述计算，则所述处理器将所述测量数据用作所述测量值，
所述处理器执行处理任务时，与所述处理任务3-1的执行并行而执行处理任务1至处理任务3。
15.根据权利要求14所述的测量装置，其特征在于，
如果所述测量完成，则所述处理器执行：(i)对所述电源设定信号及开关设定信号进行初始化的处理任务；及(ii)将测量结束信号传递给所述总线调节器，从而使所述总线调节器关闭所述总线的处理任务。
16.根据权利要求14所述的测量装置，其特征在于，
所述测量装置还包括与所述总线连接的通信部，
所述通信部构成为：如果从所述处理器接收所述测量开始信号，则开放所述通信部的通信端口，
借助于所述测量而从被试设备获得的测量数据通过所述总线传递给所述通信部。
17.根据权利要求16所述的测量装置，其特征在于，
执行所述测量时，
加载于所述总线而传递的信号中至少一部分满足下述条件中的至少一种，所述条件为：(1)实时记录于所述测量装置所包括的存储器或规定的存储装置，及(2)通过所述通信部借助于外部装置得到保存。
18.根据权利要求14所述的测量装置，其特征在于，
借助于所述处理器而从测量程序或外部文件获得所述测量模式表，或由借助于所述处理器而运行的软件模块以软件方式生成所述测量模式表。
19.根据权利要求14所述的测量装置，其特征在于，
所述测量装置还包括存储器，所述存储器用于存储所述电源设定信号、开关设定信号及所述测量模式表，
所述电源设定信号、开关设定信号及所述测量模式表从所述存储器与所述测量序号一同加载于所述总线。
20.根据权利要求14所述的测量装置，其特征在于，
所述测量装置还包括一个以上的计测器，所述一个以上的计测器包括通过所述开关来与所述被试设备连接的参量计测器及模拟计测器中至少一种，
执行的所述测量包括通过所述一个以上的计测器来执行的个别测量。
21.根据权利要求14所述的测量装置，其特征在于，
若执行对所述被试设备的模拟测量而从所述被试设备获得的测量数据作为所述模拟测量的结果经过所述总线调节器传递给所述处理器，则所述处理器通过借助于所述处理器而运行的软件模块来从所述测量数据计算模拟信号的特性值。
22.根据权利要求14所述的测量装置，其特征在于，
执行的所述测量包括泄漏电流的测量，
如果测量了所述泄漏电流的泄漏所需的时间，则所述处理器执行通过借助于所述处理器而运行的软件模块来将所述泄漏所需的时间变换成所述泄漏电流的处理任务，从而测量所述泄漏电流。
23.根据权利要求22所述的测量装置，其特征在于，
若针对连接于所述被试设备的测量端子测量相对于预先设定电压变化量的电压变化所需的时间，作为所述所需的时间的测量结果的时间数据经过所述总线调节器传递至所述处理器，所述处理器则借助于以预先设定的所述测量端子的电容值和所述电压变化量为常数的计算来测量所述泄漏电流。
24.根据权利要求14所述的测量装置，其特征在于，
所述测量装置还包括与所述处理器不同的辅助处理器，
所述辅助处理器替代所述处理器而执行要借助于所述处理器来执行的功能中至少一部分。
CN201880041098.1A 2017-06-20 2018-06-07 用于测试被试设备的基于处理器的测量方法及利用其的测量装置 Active CN110785669B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020170077892A KR102039112B1 (ko) 2017-06-20 2017-06-20 피시험 디바이스를 테스트하기 위한 프로세서 기반의 계측 방법 및 이를 이용한 계측 장치
KR10-2017-0077892 2017-06-20
PCT/KR2018/006471 WO2018236080A1 (ko) 2017-06-20 2018-06-07 피시험 디바이스를 테스트하기 위한 프로세서 기반의 계측 방법 및 이를 이용한 계측 장치

Publications (2)

Publication Number Publication Date
CN110785669A CN110785669A (zh) 2020-02-11
CN110785669B true CN110785669B (zh) 2022-05-17

Family

ID=64737283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880041098.1A Active CN110785669B (zh) 2017-06-20 2018-06-07 用于测试被试设备的基于处理器的测量方法及利用其的测量装置

Country Status (4)

Country Link
US (1) US11460502B2 (zh)
KR (1) KR102039112B1 (zh)
CN (1) CN110785669B (zh)
WO (1) WO2018236080A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018132775A1 (de) * 2018-12-19 2020-06-25 Knorr-Bremse Systeme für Nutzfahrzeuge GmbH Schaltungsvorrichtung für ein Fahrzeug und Verfahren zum Betreiben einer Schaltungsvorrichtung
JP7316818B2 (ja) 2019-03-28 2023-07-28 株式会社アドバンテスト 波形データ取得モジュールおよび試験装置
JP7252830B2 (ja) * 2019-05-29 2023-04-05 株式会社アドバンテスト 試験装置
KR20210058351A (ko) * 2019-11-14 2021-05-24 삼성전자주식회사 테스트 보드 및 이를 포함하는 테스트 시스템
JP7059312B2 (ja) * 2020-02-26 2022-04-25 アンリツ株式会社 移動端末試験装置、移動端末試験システム及び移動端末試験装置の制御方法
TWI760157B (zh) * 2021-03-24 2022-04-01 德律科技股份有限公司 多核並行測試單一待測物的系統及方法
KR102436931B1 (ko) * 2021-10-20 2022-08-25 한국전기연구원 반도체 소자 신뢰성 시험장치 및 그의 구동방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10160808A (ja) * 1996-11-28 1998-06-19 Advantest Corp Ｉｃ試験装置
CN1195776A (zh) * 1997-02-19 1998-10-14 株式会社鼎新 半导体测试系统
KR20010089599A (ko) * 1999-01-29 2001-10-06 오쿠모토 리차드 데이터 버스로 제어되는 패턴 발생기를 가진 집적 회로테스터
KR20010089595A (ko) * 1999-11-17 2001-10-06 이데이 노부유끼 디지털 신호 처리 장치 및 방법
CN104614659A (zh) * 2013-11-01 2015-05-13 普诚科技股份有限公司 自动化测试系统和方法
CN105301337A (zh) * 2015-12-02 2016-02-03 中国电子科技集团公司第四十一研究所 一种测试集成电路漏电流的系统及其测试方法
US10229531B2 (en) * 2014-05-27 2019-03-12 Dspace Digital Signal Processing And Control Engineering Gmbh Method and device for testing a control unit

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3732429A1 (de) * 1987-09-25 1989-04-06 Siemens Ag Elektronische baugruppe mit einem selbsttestschaltkreis
US4862070A (en) * 1987-10-30 1989-08-29 Teradyne, Inc. Apparatus for testing input pin leakage current of a device under test
US5254942A (en) * 1991-04-25 1993-10-19 Daniel D'Souza Single chip IC tester architecture
DE19533840C1 (de) * 1995-09-13 1997-03-06 Dirk Leinhos Verfahren zur Zuordnung von Adern einer mehradrigen elektrischen Leitungsanordnung und Vorrichtung zur Durchführung des Verfahrens
JPH09171058A (ja) * 1995-12-21 1997-06-30 Hitachi Electron Eng Co Ltd Ｉｃ試験装置のパターン発生装置
JPH1062475A (ja) * 1996-08-22 1998-03-06 Advantest Corp 電子計測機器の検査システム
JPH10319091A (ja) * 1997-05-14 1998-12-04 Toshiba Corp フェイル解析メモリおよびこれを用いた半導体テストシステム並びにこれらを用いた半導体試験方法
JPH1196794A (ja) * 1997-07-24 1999-04-09 Hitachi Electron Eng Co Ltd Ｉｃ試験装置及び方法
US6028439A (en) * 1997-10-31 2000-02-22 Credence Systems Corporation Modular integrated circuit tester with distributed synchronization and control
US5951705A (en) * 1997-10-31 1999-09-14 Credence Systems Corporation Integrated circuit tester having pattern generator controlled data bus
US6324666B1 (en) * 1998-04-20 2001-11-27 Mitsubishi Denki Kabushiki Kaisha Memory test device and method capable of achieving fast memory test without increasing chip pin number
JP2000074997A (ja) * 1998-09-01 2000-03-14 Advantest Corp Ｉｃ試験装置及び複合ｉｃ試験装置
JP2000091388A (ja) * 1998-09-08 2000-03-31 Hitachi Electronics Eng Co Ltd Ｉｃ試験装置の救済判定方式
US6449741B1 (en) * 1998-10-30 2002-09-10 Ltx Corporation Single platform electronic tester
US6313657B1 (en) * 1998-12-24 2001-11-06 Advantest Corporation IC testing apparatus and testing method using same
US6314034B1 (en) * 2000-04-14 2001-11-06 Advantest Corp. Application specific event based semiconductor memory test system
US6687861B1 (en) * 2000-10-31 2004-02-03 Agilent Technologies, Inc. Memory tester with enhanced post decode
JP2002174662A (ja) * 2000-12-06 2002-06-21 Hitachi Ltd 半導体集積回路装置とそのテスト方法
WO2002056043A1 (fr) * 2001-01-12 2002-07-18 Advantest Corporation Appareil de test pour dispositif a semi-conducteur et procede mettant en oeuvre ledit appareil
JP2002236152A (ja) * 2001-02-08 2002-08-23 Mitsubishi Electric Corp 半導体集積回路の試験装置及び試験方法
US20030099139A1 (en) * 2001-08-24 2003-05-29 Abrosimov Igor Anatolievich Memory test apparatus and method of testing
US7096397B2 (en) * 2001-09-17 2006-08-22 Intel Corporation Dft technique for avoiding contention/conflict in logic built-in self-test
KR100471544B1 (ko) * 2002-05-30 2005-03-10 주식회사 유니테스트 실장과 에이티이가 통합된 반도체 소자 테스트 장치
US6885212B2 (en) * 2002-06-25 2005-04-26 Fujitsu Limited Semiconductor device and test method for the same
JP2004069412A (ja) * 2002-08-05 2004-03-04 Matsushita Electric Ind Co Ltd 半導体集積回路装置および半導体集積回路装置の検査回路および検査方法および検査パターンの生成方法
JP4133172B2 (ja) * 2002-09-27 2008-08-13 シャープ株式会社 論理回路テスト装置
JP2004279136A (ja) * 2003-03-13 2004-10-07 Sony Corp 集積回路検査装置、集積回路検査方法および集積回路検査プログラム
JP4308637B2 (ja) * 2003-12-17 2009-08-05 株式会社日立製作所 半導体試験装置
EP1757947A4 (en) * 2004-06-17 2010-07-14 Advantest Corp TEST DEVICE AND TEST METHOD
KR20060035360A (ko) * 2004-10-22 2006-04-26 삼성테크윈 주식회사 저잡음 증폭기를 사용한 패턴 검사 시스템
US7610526B2 (en) * 2005-01-24 2009-10-27 Hewlett-Packard Development Company, L.P. On-chip circuitry for bus validation
JP2006209861A (ja) * 2005-01-27 2006-08-10 Matsushita Electric Ind Co Ltd 半導体集積回路およびそのテスト手法
JP5331725B2 (ja) * 2010-02-19 2013-10-30 株式会社東芝 周辺デバイス部のオンラインテスト機能を備えたｃｐｕボード、及びそのオンラインテスト方法
KR101209113B1 (ko) * 2012-02-13 2012-12-06 주식회사 포스앤필 역학시스템과 검증기능이 구비된 전자회로장치
CN102636741A (zh) * 2012-04-27 2012-08-15 北京星河康帝思科技开发有限公司 电路板测试方法和系统
US8904256B1 (en) * 2012-11-09 2014-12-02 Cadence Design Systems, Inc. Method and apparatus for low-pin count testing of integrated circuits
US8650524B1 (en) * 2012-11-09 2014-02-11 Cadence Design Systems, Inc. Method and apparatus for low-pin count testing of integrated circuits
US10162007B2 (en) * 2013-02-21 2018-12-25 Advantest Corporation Test architecture having multiple FPGA based hardware accelerator blocks for testing multiple DUTs independently
KR101561854B1 (ko) * 2013-09-30 2015-10-22 주식회사 유니테스트 Fpga 기반의 비실장형 스토리지 테스트 장치
CN103558562B (zh) * 2013-11-07 2016-01-27 浙江中控技术股份有限公司 一种电源模块测试装置及方法
US9519026B2 (en) * 2014-09-30 2016-12-13 Apple Inc. Compressed scan testing techniques
JP6438353B2 (ja) * 2015-05-27 2018-12-12 ルネサスエレクトロニクス株式会社 半導体装置及び診断テスト方法
CN105911454B (zh) * 2016-04-18 2018-10-26 西北核技术研究所 一种模块化数字集成电路辐射效应在线测试系统及测试方法
TWI586973B (zh) * 2016-08-12 2017-06-11 致茂電子股份有限公司 四端點量測裝置之接觸檢查電路
US10488463B2 (en) * 2017-05-15 2019-11-26 Inspirain Technologies Pte Ltd Method and system for measuring a propagation delay and transmittance of a device under test (DUT)

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10160808A (ja) * 1996-11-28 1998-06-19 Advantest Corp Ｉｃ試験装置
CN1195776A (zh) * 1997-02-19 1998-10-14 株式会社鼎新 半导体测试系统
KR20010089599A (ko) * 1999-01-29 2001-10-06 오쿠모토 리차드 데이터 버스로 제어되는 패턴 발생기를 가진 집적 회로테스터
KR20010089595A (ko) * 1999-11-17 2001-10-06 이데이 노부유끼 디지털 신호 처리 장치 및 방법
CN104614659A (zh) * 2013-11-01 2015-05-13 普诚科技股份有限公司 自动化测试系统和方法
US10229531B2 (en) * 2014-05-27 2019-03-12 Dspace Digital Signal Processing And Control Engineering Gmbh Method and device for testing a control unit
CN105301337A (zh) * 2015-12-02 2016-02-03 中国电子科技集团公司第四十一研究所 一种测试集成电路漏电流的系统及其测试方法

Also Published As

Publication number Publication date
CN110785669A (zh) 2020-02-11
US20200393509A1 (en) 2020-12-17
KR20180137945A (ko) 2018-12-28
US11460502B2 (en) 2022-10-04
WO2018236080A1 (ko) 2018-12-27
KR102039112B1 (ko) 2019-10-31

Similar Documents

Publication Publication Date Title
CN110785669B (zh) 用于测试被试设备的基于处理器的测量方法及利用其的测量装置
US7772833B2 (en) Flexible on chip testing circuit for I/O's characterization
KR101489542B1 (ko) 레거시 테스트 시스템의 동작 에뮬레이팅
US9910086B2 (en) Test IP-based A.T.E. instrument architecture
US7539075B2 (en) Implementation of a fusing scheme to allow internal voltage trimming
US5592077A (en) Circuits, systems and methods for testing ASIC and RAM memory devices
US20130227367A1 (en) Test IP-Based A.T.E. Instrument Architecture
JPS60100065A (ja) 電子回路の自動化テスト中にプログラムしたテスト信号を印加すると共にモニタする方法及び装置
CN110120242B (zh) 存储器测试方法、装置、计算机设备以及存储介质
JP4334463B2 (ja) 半導体集積回路のテスト装置および方法
US7096397B2 (en) Dft technique for avoiding contention/conflict in logic built-in self-test
US20230076636A1 (en) Automated verification of integrated circuits
US7096386B2 (en) Semiconductor integrated circuit having functional modules each including a built-in self testing circuit
JP2008526112A (ja) 変換器試験のためのパラメトリック測定ユニットの使用
US20030212517A1 (en) Method for testing an electronic component; computer program product, computer readable medium, and computer embodying the method; and method for downloading the program embodying the method
CN112649719A (zh) 一种芯片中线性稳压器的测试方法、装置以及设备
KR101963811B1 (ko) 명령어 기반의 보스트 회로 장치
US20020193980A1 (en) Semiconductor test program debugging apparatus
US6768297B2 (en) High speed VLSI digital tester architecture for real-time output timing acquisition, results accumulation, and analysis
US20210373068A1 (en) Systems and method to test semiconductor devices
US20230267257A1 (en) Automated verification of integrated circuits
US9729163B1 (en) Apparatus and method for in situ analog signal diagnostic and debugging with calibrated analog-to-digital converter
JP3398755B2 (ja) Ｉｃテスタの電流測定装置
JPS6329277A (ja) 論理集積回路の試験装置
Hemanthkumar Implementation of Monotonicity Testing Utilizing On Chip Resources for Test Time Reduction

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant